JP3297993B2 - 入力切替回路 - Google Patents
入力切替回路Info
- Publication number
- JP3297993B2 JP3297993B2 JP26330497A JP26330497A JP3297993B2 JP 3297993 B2 JP3297993 B2 JP 3297993B2 JP 26330497 A JP26330497 A JP 26330497A JP 26330497 A JP26330497 A JP 26330497A JP 3297993 B2 JP3297993 B2 JP 3297993B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- voltage
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、主としてＨｉＦｉ
−ＶＴＲに組み込んで用いられる入力切替回路に関す
る。
−ＶＴＲに組み込んで用いられる入力切替回路に関す
る。
【０００２】
【従来の技術】従来から、ＨｉＦｉ−ＶＴＲにおける音
声入力の切替時には、チューナー入力やデッキ前面ライ
ン入力、デッキ後面ライン入力などのうちから１つの入
力のみを選択したうえで録音やモニターが行われること
になっており、この際における入力切替回路は図５で示
すような構成を有するのが一般的となっている。すなわ
ち、この入力切替回路は、複数個（図では、３個）設け
られた入力端子５１と、これらを通じて入力する音声信
号のうちから１つの音声信号を選択したうえで出力端子
５２から出力する多入力１出力型のＳＷバッファ５３
と、基準バイアス端子５４と直列接続されたうえで音声
信号の各々にＤＣバイアスを設定する複数個（図では、
３個）の抵抗５５とを備えて構成されたものであり、こ
の際における入力端子５１の各々とＳＷバッファ５３の
各入力部との間にはコンデンサであるカップリング容量
５６のそれぞれが直列接続したうえで介装されている。
なお、これらのカップリング容量５６は、音声信号の有
するＤＣと抵抗５５の各々でもって設定されるＤＣバイ
アスとが異なるため、入力される音声信号からＤＣ分を
除去すべく設けられたものである。
声入力の切替時には、チューナー入力やデッキ前面ライ
ン入力、デッキ後面ライン入力などのうちから１つの入
力のみを選択したうえで録音やモニターが行われること
になっており、この際における入力切替回路は図５で示
すような構成を有するのが一般的となっている。すなわ
ち、この入力切替回路は、複数個（図では、３個）設け
られた入力端子５１と、これらを通じて入力する音声信
号のうちから１つの音声信号を選択したうえで出力端子
５２から出力する多入力１出力型のＳＷバッファ５３
と、基準バイアス端子５４と直列接続されたうえで音声
信号の各々にＤＣバイアスを設定する複数個（図では、
３個）の抵抗５５とを備えて構成されたものであり、こ
の際における入力端子５１の各々とＳＷバッファ５３の
各入力部との間にはコンデンサであるカップリング容量
５６のそれぞれが直列接続したうえで介装されている。
なお、これらのカップリング容量５６は、音声信号の有
するＤＣと抵抗５５の各々でもって設定されるＤＣバイ
アスとが異なるため、入力される音声信号からＤＣ分を
除去すべく設けられたものである。
【０００３】つまり、音声信号は２０Ｈｚ〜２０ｋＨｚ
の帯域を有しているので、最大入力でクリップによって
歪まないよう、また、想定されるダイナミックレンジに
適した標準レベルの振幅となるよう、ＧＮＤに対する抵
抗分割で減衰されたうえで入力されることになるが、そ
の結果として入力する音声信号の振幅はほぼＧＮＤ中心
に振動していることになる。そして、この入力切替回路
では、最大振幅までの余裕を持たせるべく、電源電圧の
約１／２とされた基準バイアス中心として信号を通す必
要がある都合上、抵抗５５を介したうえでＳＷバッファ
５３の各入力部を基準バイアス端子５４に接続してお
り、カップリング容量５６でもってＤＣ分を除去したう
えで入力を切り替えることが実行されている。
の帯域を有しているので、最大入力でクリップによって
歪まないよう、また、想定されるダイナミックレンジに
適した標準レベルの振幅となるよう、ＧＮＤに対する抵
抗分割で減衰されたうえで入力されることになるが、そ
の結果として入力する音声信号の振幅はほぼＧＮＤ中心
に振動していることになる。そして、この入力切替回路
では、最大振幅までの余裕を持たせるべく、電源電圧の
約１／２とされた基準バイアス中心として信号を通す必
要がある都合上、抵抗５５を介したうえでＳＷバッファ
５３の各入力部を基準バイアス端子５４に接続してお
り、カップリング容量５６でもってＤＣ分を除去したう
えで入力を切り替えることが実行されている。
【０００４】
【発明が解決しようとする課題】ところで、前記従来構
成とされた入力切替回路においては、音声信号の有する
ＤＣと抵抗５５で設定されるＤＣバイアスとが異なって
いるので、全ての入力に対してＤＣ分を除去するための
カップリング容量５６を設けておくことが行われてい
る。しかしながら、このような構成を採用した際には、
バイアス設定用の抵抗５５とカップリング容量５６とか
らなるＨＰＦによって通過帯域の低域が制限されるにも
拘わらず、２０Ｈｚの音声信号を通過させる必要があ
り、カップリング容量５６の容量値がμＦ単位となるこ
とが避けられないため、これら外付け部品の基板上にお
ける占有面積が大きくなるというような不都合が生じて
しまう。
成とされた入力切替回路においては、音声信号の有する
ＤＣと抵抗５５で設定されるＤＣバイアスとが異なって
いるので、全ての入力に対してＤＣ分を除去するための
カップリング容量５６を設けておくことが行われてい
る。しかしながら、このような構成を採用した際には、
バイアス設定用の抵抗５５とカップリング容量５６とか
らなるＨＰＦによって通過帯域の低域が制限されるにも
拘わらず、２０Ｈｚの音声信号を通過させる必要があ
り、カップリング容量５６の容量値がμＦ単位となるこ
とが避けられないため、これら外付け部品の基板上にお
ける占有面積が大きくなるというような不都合が生じて
しまう。
【０００５】本発明は、このような不都合に鑑みて創案
されたものであって、カップリング容量を入力毎に設け
ておく必要がなく、数多くのカップリング容量を設ける
ことに伴う不都合を解消することができる入力切替回路
の提供を目的としている。
されたものであって、カップリング容量を入力毎に設け
ておく必要がなく、数多くのカップリング容量を設ける
ことに伴う不都合を解消することができる入力切替回路
の提供を目的としている。
【０００６】
【課題を解決するための手段】本発明にかかる入力切替
回路は、コレクタ接地されたＰＮＰトランジスタのベー
スを入力端子とし、該ＰＮＰトランジスタのエミッタに
接続されて適切なバイアス設定を行うＤＣシフト回路を
具備してなる入力回路の複数個と、入力回路の各々でも
ってＤＣシフトされた複数の信号のうちから１つの信号
のみを選択して出力するＳＷバッファと、該ＳＷバッフ
ァから出力された信号が抵抗を通じて入力する正相入力
部及び逆相入力部を具備しており、逆相入力部は容量を
介して接地されている電圧・電流変換回路と、該電圧・
電流変換回路から出力された電流信号を基準バイアス端
子と直列接続された抵抗でもって基準バイアス中心に電
圧変換し、かつ、得られた電圧変換信号をインピーダン
ス変換したうえで出力端子を通じて出力するバッファを
具備してなる出力回路とを備えていることを特徴として
いる。
回路は、コレクタ接地されたＰＮＰトランジスタのベー
スを入力端子とし、該ＰＮＰトランジスタのエミッタに
接続されて適切なバイアス設定を行うＤＣシフト回路を
具備してなる入力回路の複数個と、入力回路の各々でも
ってＤＣシフトされた複数の信号のうちから１つの信号
のみを選択して出力するＳＷバッファと、該ＳＷバッフ
ァから出力された信号が抵抗を通じて入力する正相入力
部及び逆相入力部を具備しており、逆相入力部は容量を
介して接地されている電圧・電流変換回路と、該電圧・
電流変換回路から出力された電流信号を基準バイアス端
子と直列接続された抵抗でもって基準バイアス中心に電
圧変換し、かつ、得られた電圧変換信号をインピーダン
ス変換したうえで出力端子を通じて出力するバッファを
具備してなる出力回路とを備えていることを特徴として
いる。
【０００７】上記構成によれば、ほぼＧＮＤ中心に振動
しながら入力する音声信号のそれぞれをＰＮＰトランジ
スタのベースでもって直接受けたうえでＤＣシフトし、
ＤＣシフトされた信号のうちから１つの信号のみを選択
した後、選択された信号の電圧振幅を電流変換し、さら
に、基準バイアスを中心として信号を電圧変換すること
が実行されるので、入力する音声信号毎にカップリング
容量を設けておく必要はなくなり、これらのカップリン
グ容量を削除することが可能となる。
しながら入力する音声信号のそれぞれをＰＮＰトランジ
スタのベースでもって直接受けたうえでＤＣシフトし、
ＤＣシフトされた信号のうちから１つの信号のみを選択
した後、選択された信号の電圧振幅を電流変換し、さら
に、基準バイアスを中心として信号を電圧変換すること
が実行されるので、入力する音声信号毎にカップリング
容量を設けておく必要はなくなり、これらのカップリン
グ容量を削除することが可能となる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【０００９】図１は本実施の形態にかかる入力切替回路
のシステム構成を示す回路図、図２はＤＣシフト回路の
構成を示す回路図、図３はＳＷバッファの構成を示す回
路図であり、図４は電圧・電流変換回路の構成を示す回
路図である。
のシステム構成を示す回路図、図２はＤＣシフト回路の
構成を示す回路図、図３はＳＷバッファの構成を示す回
路図であり、図４は電圧・電流変換回路の構成を示す回
路図である。
【００１０】本実施の形態にかかる入力切替回路は、図
１で示すように、複数個（図では、３個）の入力回路１
と、多入力１出力型のＳＷバッファ２と、電圧・電流変
換回路３と、出力回路４とを備えている。そして、入力
回路１のそれぞれは、コレクタ接地されてベースには入
力端子５が接続されたＰＮＰトランジスタ６と、ＰＮＰ
トランジスタ６のエミッタに接続されて適切なバイアス
設定を行うＤＣシフト回路７とを具備している。すなわ
ち、ここでのＤＣシフト回路７は、図２で示すように、
ＰＮＰトランジスタ６のエミッタに接続された入力端子
８と、出力端子９と、電源電圧端子１０と、電流源１１
と、ＮＰＮトランジスタ１２と、入力側抵抗１３と、出
力側抵抗１４とから構成されており、このＤＣシフト回
路７によるＤＣシフト量ΔＤＳは、ＮＰＮトランジスタ
１２のエミッタ・ベース間電位をＶｂｅとし、入力側抵
抗１３の抵抗値をＲ１３、出力側抵抗１４の抵抗値をＲ
１４とした場合のｈｆｅが十分に大きいと仮定すれば、
式１で与えられる。なお、ＮＰＮトランジスタ１２にも
適度な電流を供給する必要がある都合上、電流源１１の
値はＶｂｅ／Ｒ１３よりも大きく設定されている。
１で示すように、複数個（図では、３個）の入力回路１
と、多入力１出力型のＳＷバッファ２と、電圧・電流変
換回路３と、出力回路４とを備えている。そして、入力
回路１のそれぞれは、コレクタ接地されてベースには入
力端子５が接続されたＰＮＰトランジスタ６と、ＰＮＰ
トランジスタ６のエミッタに接続されて適切なバイアス
設定を行うＤＣシフト回路７とを具備している。すなわ
ち、ここでのＤＣシフト回路７は、図２で示すように、
ＰＮＰトランジスタ６のエミッタに接続された入力端子
８と、出力端子９と、電源電圧端子１０と、電流源１１
と、ＮＰＮトランジスタ１２と、入力側抵抗１３と、出
力側抵抗１４とから構成されており、このＤＣシフト回
路７によるＤＣシフト量ΔＤＳは、ＮＰＮトランジスタ
１２のエミッタ・ベース間電位をＶｂｅとし、入力側抵
抗１３の抵抗値をＲ１３、出力側抵抗１４の抵抗値をＲ
１４とした場合のｈｆｅが十分に大きいと仮定すれば、
式１で与えられる。なお、ＮＰＮトランジスタ１２にも
適度な電流を供給する必要がある都合上、電流源１１の
値はＶｂｅ／Ｒ１３よりも大きく設定されている。
【００１１】 ΔＤＳ＝Ｖｂｅ（１＋Ｒ１４／Ｒ１３）……式１ そこで、これら入力回路１のそれぞれにおいては、つぎ
のような動作が実行されることになる。まず、入力端子
５には音声信号が入力されるのであるが、音声信号の最
大振幅はＰＮＰトランジスタ６のコレクタ・ベース間ダ
イオードが順方向電位となるまでで制限されるので、こ
の際には、クリップによって歪まないよう、また、標準
レベルの振幅となるよう、ＧＮＤに対する抵抗分割で減
衰された音声信号が入力していることになる。そして、
ＰＮＰトランジスタ６のベースに入力した音声信号はそ
のままエミッタフォロワとしてエミッタへと伝わること
になり、ＰＮＰトランジスタ６のエミッタと接続された
ＤＣシフト回路７では、次段の回路においても最大振幅
が通過し得るよう、音声信号のＤＣ分を電源電圧の約１
／２とするバイアス設定が行われる。
のような動作が実行されることになる。まず、入力端子
５には音声信号が入力されるのであるが、音声信号の最
大振幅はＰＮＰトランジスタ６のコレクタ・ベース間ダ
イオードが順方向電位となるまでで制限されるので、こ
の際には、クリップによって歪まないよう、また、標準
レベルの振幅となるよう、ＧＮＤに対する抵抗分割で減
衰された音声信号が入力していることになる。そして、
ＰＮＰトランジスタ６のベースに入力した音声信号はそ
のままエミッタフォロワとしてエミッタへと伝わること
になり、ＰＮＰトランジスタ６のエミッタと接続された
ＤＣシフト回路７では、次段の回路においても最大振幅
が通過し得るよう、音声信号のＤＣ分を電源電圧の約１
／２とするバイアス設定が行われる。
【００１２】また、この入力切替回路を構成するＳＷバ
ッファ２は、図３で示すように、ＤＣシフト回路７の出
力端子９と接続されてＤＣシフトされた信号が入力する
複数個（図では、３個）の入力端子１６と、各入力端子
１６に接続された差動入力用のＮＰＮトランジスタ１
７，１８と、スイッチ１９でもって選択されたＮＰＮト
ランジスタ１７，１８の組み合わせに対して電流を供給
する電流源２０と、カレントミラーを形成するＰＮＰト
ランジスタ２１，２２と、バッファ出力用のＮＰＮトラ
ンジスタ２３と、出力端子２４と、電源電圧端子２５
と、電流源２６とを具備している。そこで、このＳＷバ
ッファ２においては、入力回路１の各々でもってＤＣシ
フトされたうえで出力されてくる複数の信号のうちから
１つの信号のみを選択して出力することが実行されてお
り、このＳＷバッファ２では、並列接続された差動増幅
器のいずれに対して電流を供給するかに基づいたうえで
バッファとして動作する信号系列が選択されることにな
る。
ッファ２は、図３で示すように、ＤＣシフト回路７の出
力端子９と接続されてＤＣシフトされた信号が入力する
複数個（図では、３個）の入力端子１６と、各入力端子
１６に接続された差動入力用のＮＰＮトランジスタ１
７，１８と、スイッチ１９でもって選択されたＮＰＮト
ランジスタ１７，１８の組み合わせに対して電流を供給
する電流源２０と、カレントミラーを形成するＰＮＰト
ランジスタ２１，２２と、バッファ出力用のＮＰＮトラ
ンジスタ２３と、出力端子２４と、電源電圧端子２５
と、電流源２６とを具備している。そこで、このＳＷバ
ッファ２においては、入力回路１の各々でもってＤＣシ
フトされたうえで出力されてくる複数の信号のうちから
１つの信号のみを選択して出力することが実行されてお
り、このＳＷバッファ２では、並列接続された差動増幅
器のいずれに対して電流を供給するかに基づいたうえで
バッファとして動作する信号系列が選択されることにな
る。
【００１３】一方、入力切替回路が備える電圧・電流変
換回路３は、ＳＷバッファ２から出力されてきた信号が
正相側抵抗２８及び逆相側抵抗２９の各々を通じて入力
する正相入力部及び逆相入力部を具備し、かつ、逆相入
力部がコンデンサである接地容量３０を介したうえで接
地されたものであり、この電圧・電流変換回路３におい
ては、ＳＷバッファ２から出力されてきた信号の電圧振
幅を電流振幅に変換する、つまり、ＤＣ分を含んでいた
信号をＡＣ分のみからなる電流信号に変換することが実
行される。なお、ここでの正相側抵抗２８及び逆相側抵
抗２９それぞれは、差動入力のベース電流による正相及
び逆相間のＤＣオフセットを低減するために同一の抵抗
値を有するものであり、これらの抵抗２８，２９を挿入
しているのは、電圧・電流変換回路３の逆相入力部を容
量接地することでＳＷバッファ２から出力されてきた信
号のＡＣ分のみを抽出することとし、音声切替時毎に生
じるＤＣ分のばらつきを増幅させないためである。
換回路３は、ＳＷバッファ２から出力されてきた信号が
正相側抵抗２８及び逆相側抵抗２９の各々を通じて入力
する正相入力部及び逆相入力部を具備し、かつ、逆相入
力部がコンデンサである接地容量３０を介したうえで接
地されたものであり、この電圧・電流変換回路３におい
ては、ＳＷバッファ２から出力されてきた信号の電圧振
幅を電流振幅に変換する、つまり、ＤＣ分を含んでいた
信号をＡＣ分のみからなる電流信号に変換することが実
行される。なお、ここでの正相側抵抗２８及び逆相側抵
抗２９それぞれは、差動入力のベース電流による正相及
び逆相間のＤＣオフセットを低減するために同一の抵抗
値を有するものであり、これらの抵抗２８，２９を挿入
しているのは、電圧・電流変換回路３の逆相入力部を容
量接地することでＳＷバッファ２から出力されてきた信
号のＡＣ分のみを抽出することとし、音声切替時毎に生
じるＤＣ分のばらつきを増幅させないためである。
【００１４】すなわち、従来の形態でも説明した通り、
音声信号は最大入力でクリップによって歪まないよう、
また、想定されるダイナミックレンジに適した標準レベ
ルの振幅となるよう、ＧＮＤに対する抵抗分割で減衰さ
れたうえで入力されるのであるが、信号ソースそれぞれ
のＤＣ分が必ずしもＧＮＤ電位であるとは限らないた
め、ＤＣ増幅が行われた場合にはダイナミックレンジに
影響が生じてしまう。そこで、本実施の形態において
は、逆相側抵抗２９と接地容量３０とでもってＨＰＦを
構成したうえ、信号中のＡＣ分のみをＨＰＦの通過帯域
で増幅しているのである。なお、ＳＷバッファ２から出
力されてきた信号中のＤＣ分は、差動入力部である正相
入力部及び逆相入力部に対して同値入力されるため、増
幅されないこととなる。
音声信号は最大入力でクリップによって歪まないよう、
また、想定されるダイナミックレンジに適した標準レベ
ルの振幅となるよう、ＧＮＤに対する抵抗分割で減衰さ
れたうえで入力されるのであるが、信号ソースそれぞれ
のＤＣ分が必ずしもＧＮＤ電位であるとは限らないた
め、ＤＣ増幅が行われた場合にはダイナミックレンジに
影響が生じてしまう。そこで、本実施の形態において
は、逆相側抵抗２９と接地容量３０とでもってＨＰＦを
構成したうえ、信号中のＡＣ分のみをＨＰＦの通過帯域
で増幅しているのである。なお、ＳＷバッファ２から出
力されてきた信号中のＤＣ分は、差動入力部である正相
入力部及び逆相入力部に対して同値入力されるため、増
幅されないこととなる。
【００１５】さらに、この際における電圧・電流変換回
路３は、図４で示すように、正相入力端子３１と、逆相
入力端子３２と、差動入力を形成するＮＰＮトランジス
タ３３，３４と、電流変換用抵抗３５と、カレントミラ
ーを形成するＰＮＰトランジスタ３６，３７と、同一の
電流値を有する電流源３８，３９，４０と、電流変換信
号出力端子４１と、電源電圧端子４２とを具備してい
る。そこで、電流源３８の電流値をＩ、正相入力端子３
１に入力する通過帯域のＡＣ分をＶｉとし、電流変換用
抵抗３５の抵抗値をＲ３５とした場合におけるＮＰＮト
ランジスタ３３を流れるコレクタ電流Ｉ３３は、下記の
式２で表されることになる。なお、式２におけるｒｅは
ｒｅ＝ｋＴ／ｑＩで示されることになり、ここでのｑは
電子電荷、Ｔは絶対温度、ｋはボルツマン定数である。
路３は、図４で示すように、正相入力端子３１と、逆相
入力端子３２と、差動入力を形成するＮＰＮトランジス
タ３３，３４と、電流変換用抵抗３５と、カレントミラ
ーを形成するＰＮＰトランジスタ３６，３７と、同一の
電流値を有する電流源３８，３９，４０と、電流変換信
号出力端子４１と、電源電圧端子４２とを具備してい
る。そこで、電流源３８の電流値をＩ、正相入力端子３
１に入力する通過帯域のＡＣ分をＶｉとし、電流変換用
抵抗３５の抵抗値をＲ３５とした場合におけるＮＰＮト
ランジスタ３３を流れるコレクタ電流Ｉ３３は、下記の
式２で表されることになる。なお、式２におけるｒｅは
ｒｅ＝ｋＴ／ｑＩで示されることになり、ここでのｑは
電子電荷、Ｔは絶対温度、ｋはボルツマン定数である。
【００１６】 Ｉ３３＝Ｉ＋｛Ｖｉ／（Ｒ３５＋２・ｒｅ）｝……式２ ところが、この際におけるＮＰＮトランジスタ３３のコ
レクタ電流Ｉ３３はＰＮＰトランジスタ３６，３７から
なるカレントミラーでもって１対１に変換されるので、
ＰＮＰトランジスタ３７を流れるコレクタ電流Ｉ３７と
同一であることになってしまう。そして、このままでは
ＤＣ分を含んでいるため、ＰＮＰトランジスタ３７のコ
レクタと接続された電流源４０によってＤＣ分をキャン
セルすることを実行すると、電流変換信号出力端子４１
からはＡＣ分だけの電流信号が出力されてくることにな
り、この際における出力電流ｉ４１は下記の式３で表さ
れる。
レクタ電流Ｉ３３はＰＮＰトランジスタ３６，３７から
なるカレントミラーでもって１対１に変換されるので、
ＰＮＰトランジスタ３７を流れるコレクタ電流Ｉ３７と
同一であることになってしまう。そして、このままでは
ＤＣ分を含んでいるため、ＰＮＰトランジスタ３７のコ
レクタと接続された電流源４０によってＤＣ分をキャン
セルすることを実行すると、電流変換信号出力端子４１
からはＡＣ分だけの電流信号が出力されてくることにな
り、この際における出力電流ｉ４１は下記の式３で表さ
れる。
【００１７】 ｉ４１＝Ｖｉ／（Ｒ３５＋２・ｒｅ）……式３ さらにまた、本実施の形態に係る入力切替回路の出力回
路４は、電圧・電流変換回路３から出力されてきた電流
信号を基準バイアス端子４４と直列接続されたバイアス
抵抗４５でもって基準バイアス中心に電圧変換し、か
つ、得られた電圧変換信号をインピーダンス変換したう
えで出力端子４６を通じて出力するバッファ４７を具備
して構成されたものとなっている。そして、この出力回
路４においては、電圧・電流変換回路３の電流変換信号
出力端子４１からＡＣ分だけとなって出力されてきた電
流信号がバイアス抵抗４５へと供給されているので、出
力端子４６からは基準バイアス中心の電圧振幅を有する
信号が出力されてくることになる。なお、この入力切替
回路における入出力ゲインＧは、バイアス抵抗４５の抵
抗値をＲ４５とすれば、下記の式４で表されることとな
る。
路４は、電圧・電流変換回路３から出力されてきた電流
信号を基準バイアス端子４４と直列接続されたバイアス
抵抗４５でもって基準バイアス中心に電圧変換し、か
つ、得られた電圧変換信号をインピーダンス変換したう
えで出力端子４６を通じて出力するバッファ４７を具備
して構成されたものとなっている。そして、この出力回
路４においては、電圧・電流変換回路３の電流変換信号
出力端子４１からＡＣ分だけとなって出力されてきた電
流信号がバイアス抵抗４５へと供給されているので、出
力端子４６からは基準バイアス中心の電圧振幅を有する
信号が出力されてくることになる。なお、この入力切替
回路における入出力ゲインＧは、バイアス抵抗４５の抵
抗値をＲ４５とすれば、下記の式４で表されることとな
る。
【００１８】 Ｇ＝２０ｌｏｇ｛Ｒ４５／（Ｒ３５＋２・ｒｅ）｝……式４ すなわち、以上説明したように、本実施の形態にかかる
入力切替回路の構成を採用した際には、従来の必須部品
であったカップリング容量５６を入力端子５の各々とＳ
Ｗバッファ２の各入力部との間に介装していないにも拘
わらず、入力する音声信号のそれぞれからＤＣ分を確実
に除去し得ることとなる。ところで、図示省略している
が、本実施の形態におけるＤＣシフト回路７を抵抗及び
電流源でもって構成してもよく、また、ＳＷバッファ２
及び電圧・電流変換回路３における差動入力をＰＮＰト
ランジスタでもって構成してもよい。さらにまた、この
際における電圧・電流変換回路３が差動入力用トランジ
スタのコレクタ電流出力の差分を出力する構成であって
もよいことは勿論である。
入力切替回路の構成を採用した際には、従来の必須部品
であったカップリング容量５６を入力端子５の各々とＳ
Ｗバッファ２の各入力部との間に介装していないにも拘
わらず、入力する音声信号のそれぞれからＤＣ分を確実
に除去し得ることとなる。ところで、図示省略している
が、本実施の形態におけるＤＣシフト回路７を抵抗及び
電流源でもって構成してもよく、また、ＳＷバッファ２
及び電圧・電流変換回路３における差動入力をＰＮＰト
ランジスタでもって構成してもよい。さらにまた、この
際における電圧・電流変換回路３が差動入力用トランジ
スタのコレクタ電流出力の差分を出力する構成であって
もよいことは勿論である。
【００１９】
【発明の効果】本発明にかかる入力切替回路では、ほぼ
ＧＮＤ中心に振動しながら入力する音声信号の各々をＰ
ＮＰトランジスタのベースで直接受けてＤＣシフトし、
ＤＣシフトされた信号のうちから１つの信号のみを選択
したうえ、選択された信号の電圧振幅を電流変換し、さ
らに、基準バイアス中心として信号を電圧変換すること
が行われるので、音声信号のそれぞれからＤＣ分を除去
するためのカップリング容量を入力する音声信号毎に設
けておく必要はなくなり、これらのカップリング容量を
削除することが可能となる。そのため、本発明によれ
ば、カップリング容量の削除による部品点数の削減を実
現すると同時に、カップリング容量の使用に伴って生じ
ていた基板占有面積の大幅な削減を実現することができ
るという効果が得られる。
ＧＮＤ中心に振動しながら入力する音声信号の各々をＰ
ＮＰトランジスタのベースで直接受けてＤＣシフトし、
ＤＣシフトされた信号のうちから１つの信号のみを選択
したうえ、選択された信号の電圧振幅を電流変換し、さ
らに、基準バイアス中心として信号を電圧変換すること
が行われるので、音声信号のそれぞれからＤＣ分を除去
するためのカップリング容量を入力する音声信号毎に設
けておく必要はなくなり、これらのカップリング容量を
削除することが可能となる。そのため、本発明によれ
ば、カップリング容量の削除による部品点数の削減を実
現すると同時に、カップリング容量の使用に伴って生じ
ていた基板占有面積の大幅な削減を実現することができ
るという効果が得られる。
【図１】本実施の形態にかかる入力切替回路のシステム
構成を示す回路図である。
構成を示す回路図である。
【図２】本実施の形態にかかるＤＣシフト回路の構成を
示す回路図である。
示す回路図である。
【図３】本実施の形態にかかるＳＷバッファの構成を示
す回路図である。
す回路図である。
【図４】本実施の形態にかかる電圧・電流変換回路の構
成を示す回路図である。
成を示す回路図である。
【図５】従来の形態にかかる入力切替回路のシステム構
成を示す回路図である。
成を示す回路図である。
１ 入力回路 ２ ＳＷバッファ ３ 電圧・電流変換回路 ４ 出力回路 ５ 入力端子 ６ ＰＮＰトランジスタ ７ ＤＣシフト回路 ２８ 正相側抵抗 ２９ 逆相側抵抗 ３０ 接地容量 ４４ 基準バイアス端子 ４５ バイアス抵抗 ４６ 出力端子 ４７ バッファ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 H03F 3/181
Claims (1)
- 【請求項１】 コレクタ接地されたＰＮＰトランジスタ
のベースを入力端子とし、該ＰＮＰトランジスタのエミ
ッタに接続されて適切なバイアス設定を行うＤＣシフト
回路を具備してなる入力回路の複数個と、 入力回路の各々でもってＤＣシフトされた複数の信号の
うちから１つの信号のみを選択して出力するＳＷバッフ
ァと、 該ＳＷバッファから出力された信号が抵抗を通じて入力
する正相入力部及び逆相入力部を具備しており、逆相入
力部は容量を介して接地されている電圧・電流変換回路
と、 該電圧・電流変換回路から出力された電流信号を基準バ
イアス端子と直列接続された抵抗でもって基準バイアス
中心に電圧変換し、かつ、得られた電圧変換信号をイン
ピーダンス変換したうえで出力端子を通じて出力するバ
ッファを具備してなる出力回路とを備えていることを特
徴とする入力切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26330497A JP3297993B2 (ja) | 1997-09-29 | 1997-09-29 | 入力切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26330497A JP3297993B2 (ja) | 1997-09-29 | 1997-09-29 | 入力切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103242A JPH11103242A (ja) | 1999-04-13 |
| JP3297993B2 true JP3297993B2 (ja) | 2002-07-02 |
Family
ID=17387625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26330497A Expired - Fee Related JP3297993B2 (ja) | 1997-09-29 | 1997-09-29 | 入力切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297993B2 (ja) |
-
1997
- 1997-09-29 JP JP26330497A patent/JP3297993B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11103242A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809150B2 (ja) | 高利得増幅回路 | |
| JP2733637B2 (ja) | ミューティング回路 | |
| JPS6245724B2 (ja) | ||
| US4298884A (en) | Chroma amplifier and color killer | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| JPS648923B2 (ja) | ||
| JPH09260974A (ja) | 増幅回路 | |
| JPH0143485B2 (ja) | ||
| EP0185411B1 (en) | Switching device for suppressing a signal | |
| JP3297993B2 (ja) | 入力切替回路 | |
| JPS6038043B2 (ja) | スイツチ回路 | |
| US4112385A (en) | Sound amplifier circuit | |
| US5115204A (en) | Differential amplifier | |
| GB2234875A (en) | Combined current differencing and operational amplifier circuit | |
| JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| JPS632487B2 (ja) | ||
| JP2665072B2 (ja) | 増幅回路 | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP2665190B2 (ja) | パイロット信号除去回路 | |
| JP3439409B2 (ja) | カレントミラー回路 | |
| JP3339546B2 (ja) | オーディオ信号増幅回路 | |
| WO2005039044A1 (en) | Electronic circuit for amplification of a bipolar signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |