JP3295164B2 - 電流分割器及びそのような電流分割器を複数有する集積回路 - Google Patents

電流分割器及びそのような電流分割器を複数有する集積回路

Info

Publication number
JP3295164B2
JP3295164B2 JP04567593A JP4567593A JP3295164B2 JP 3295164 B2 JP3295164 B2 JP 3295164B2 JP 04567593 A JP04567593 A JP 04567593A JP 4567593 A JP4567593 A JP 4567593A JP 3295164 B2 JP3295164 B2 JP 3295164B2
Authority
JP
Japan
Prior art keywords
current
terminal
integrated circuit
coupled
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04567593A
Other languages
English (en)
Other versions
JPH0613873A (ja
Inventor
ブルト クラース
ヨハネス ゲルトルディス マリア ゲーレン ゴデフリドゥス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH0613873A publication Critical patent/JPH0613873A/ja
Application granted granted Critical
Publication of JP3295164B2 publication Critical patent/JP3295164B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、第１の信号電流を第２
及び第３の信号電流に分割する電流分割器に係り、更に
詳細には上記のような電流分割器であって、前記第１の
信号電流を通過させる第１の端子と、前記第２の信号電
流を通過させると共に第１の電位を受ける第２の端子
と、前記第３信号電流を通過させると共に第２の電位を
受ける第３の端子と、前記第１の端子と前記第２の端子
との間に結合された少なくとも１個の第１の素子と、前
記第１の端子と前記第３の端子との間に結合された少な
くとも１個の第２の素子とを有するような電流分割器に
関する。
【０００２】また、本発明は上記のような電流分割器を
複数有するような集積回路にも関する。
【０００３】本明細書において、信号電流とは電流分割
器に供給される入力電流の結果生じる電流と理解された
い。この場合、前記第１及び第２の素子は各信号電流以
外に前記第１及び第２の電位によるバイアス電流を帯び
る。
【０００４】このような電流分割器は集積回路に通常用
いて好適であり、これら集積回路は例えば音量調整又は
デジタル／アナログ変換器として構成される。
【０００５】
【従来の技術】上記第１及び第２の素子が第１及び第２
の抵抗を用いて実現されるような電流分割器は一般に知
られている。第１及び第２の抵抗を用いて構成された上
記電流分割器においては、第１の端子に供給され第１の
信号電流に対応する入力電流が、これら第１及び第２の
抵抗により表される抵抗値により示される比に従って分
割される。
【０００６】第１及び第２の抵抗により実現される電流
分割器の欠点は、集積回路においてはこれら抵抗器が比
較的大きな半導体面積を占めてしまい、寄生効果により
影響を受ける抵抗値が通常非線形且つ比較的不正確な電
流分割を行うということにある。上記の寄生効果は、特
に、各信号電流をスイッチするトランジスタスイッチが
第１及び第２の両抵抗と直列に結合され、該スイッチが
上記の各信号電流に依存して変化するようなコンダクタ
ンスを呈する場合に発生する。
【０００７】
【発明の目的及び概要】従って、本発明の目的はコンパ
クトな回路で略線形且つ比較的高精度の電流分割を実現
することができ、これにより電流分割の際に発生する影
響を受けずに各信号電流を切り換えることを可能にする
ような電流分割器を提供することにある。
【０００８】本発明の第１の特徴による電流分割器は、
本明細書の冒頭で述べたような構成の電流分割器におい
て、前記第１の素子が、制御電極と主電流通路とを有す
る第１のMOSトランジスタを用いて構成され、前記第２
の素子が、制御電極と主電流通路とを有する第２のMOS
トランジスタを用いて構成され、前記第１及び第２のMO
Sトランジスタの各制御電極が、当該電流分割器の能動
状態の間にこれら第１及び第２のMOSトランジスタを導
通状態にするために基準電圧を入力する基準端子に結合
され、前記第１のMOSトランジスタの主電流通路が、前
記第１の端子と前記第２の端子との間に結合され、前記
第２のMOSトランジスタの主電流通路が、前記第１の端
子と前記第３の端子との間に結合されている電流分割器
であり、当該電流分割器が、第４の信号電流を通過させ
る第４の端子と、インバータ回路と、制御電極と主電流
通路とを有する少なくとも１個の他のMOSトランジスタ
とを更に具備し、前記他のMOSトランジスタの制御電極
が、当該電流分割器の前記能動状態の間に前記他のMOS
トランジスタをオフ状態にする一方当該電流分割器の受
動状態の間に前記他のMOSトランジスタを導通状態にす
るために、前記基準電圧を入力する前記基準端子に前記
インバータ回路により結合され、前記他のMOSトランジ
スタの主電流通路が、前記第１のMOSトランジスタの主
電流通路と前記第２の端子との間に結合され、前記第４
の端子が、前記第１のMOSトランジスタの主電流通路と
前記他のMOSトランジスタの主電流通路との間に結合さ
れていることを特徴としている。本明細書においては、
一般的に、電流分割器の能動状態とは、当該電流分割器
が入力電流の電流分割を実施できるような状態にある場
合を意味し、電流分割器の受動状態とは、当該電流分割
器が入力電流の電流分割を実行することができない状態
を意味すると理解されたい。このことは、上述した特徴
の電流分割器においては、上記能動状態が第１及び第２
のMOSトランジスタの導通状態に対応することを意味す
る。何故なら、第１又は第２のMOSトランジスタがオフ
状態であれば、電流分割は不可能であるからである。当
該電流分割器は前記能動状態又は前記受動状態を呈する
ことができるので、電流分割は前記基準電圧に依存して
実現することができる。当該電流分割器が能動状態であ
り、前記第４の信号電流に対応する入力電流が第４の端
子に供給される場合は、第１及び第２のMOSトランジス
タが第１及び第３の信号電流を各々通過させる。この能
動状態の間では前記他のMOSトランジスタはオフ状態で
あるから、前記第１及び第３の信号電流は、前記第１の
端子に結合された回路に依存する前記入力電流（第４の
信号電流）により決まる。また、前記受動状態では信号
電流が前記他のMOSトランジスタを介して流れ、この信
号電流は第１の（及び第２の）MOSトランジスタがオフ
状態のため上記入力電流に等しくなり、第２の信号電流
は第４の端子に供給される前記入力電流に等しくなる。
結果として、当該電流分割器はこの電流分割器の状態に
依存して入力電流が分割されるか又は分割されなくな
り、この状態は前記基準電圧により決まるという利点を
有している。
【０００９】本発明は、MOSトランジスタの主電流通路
は本来対称性を呈し、当該電流分割器はこの対称性に基
づいて電流分割を行い、この電圧分割が入力電流及び各
端子の電位とは独立であるという認識に基づいている。
上記特徴の当該電流分割器により実現される電流分割
は、MOSトランジスタがその主電流通路の両端間の電圧
と同主電流通路を流れる電流との間で非線形な関係を呈
するが、当該電流分割器によりなされる電流分割は略線
形であるという点で特に驚くべきものである。本発明に
よる電流分割器の上記の特性は、後で図面を参照して導
出する原理により検証する。上述した特徴を得るための
要件は、前記第１及び第２のMOSトランジスタが同一の
制御電極電位を有し導通状態にあるということである。
本発明による電流分割器は基準電圧によりこの要件を満
たし、この基準電圧により電流分割中に発生する影響を
受けることなく各信号電流をスイッチすることを可能に
する。上述した原理は上記特徴以外に、本発明による電
流分割器によりなされる電流分割が当該電流分割器を構
成するMOSトランジスタの寸法のみに依存することも検
証する。かくして、これらの寸法を任意に選定すること
が可能である。このように、電流分割は当該電流分割器
を構成するMOSトランジスタの寸法の比にのみ依存し、
この比は今日の技術によれば高い精度で得ることができ
るから、本発明による電流分割器は上記の寸法を任意に
選定することにより比較的正確な電流分割を得ることが
できるのみならず、コンパクトな回路を実現することも
できる。当該電流分割器のMOSトランジスタの寸法が同
一である場合は、入力電流は略線形な形で分割され、こ
の結果本発明による電流分割器は特に集積回路に有利な
回路となる。
【００１０】本発明の第２の特徴による電流分割器は、
本明細書の冒頭で述べたような構成の電流分割器におい
て、前記第１の素子が制御電極と主電流通路とを有する
第１のMOSトランジスタを用いて構成され、前記第２の
素子が制御電極と主電流通路とを有する第２のMOSトラ
ンジスタを用いて構成されている電流分割器であり、当
該電流分割器が第４の信号電流を通過させる第４の端子
と、インバータ回路と、制御電極と主電流通路とを有す
る少なくとも１個の他のMOSトランジスタとを更に具備
し、当該電流分割器の第１の能動状態の間に前記他のMO
Sトランジスタをオフ状態にする一方当該電流分割器の
第２の能動状態の間に前記他のMOSトランジスタを導通
状態にするために、前記他のMOSトランジスタの制御電
極が、前記インバータ回路により前記第１のMOSトラン
ジスタの制御電極に結合され、この第１のMOSトランジ
スタの制御電極が、第１の基準電圧を入力する第１の基
準端子に結合され、前記第２のMOSトランジスタの制御
電極が、第２の基準電圧を入力する第２の基準端子に結
合され、前記他のMOSトランジスタの主電流通路が前記
第１の端子と前記第４の端子との間に結合されているこ
とを特徴としている。この本発明の第２の特徴による電
流分割器は前述した本発明の第１の特徴による電流分割
器とは当該電流分割器が２つの能動状態、即ち第１の能
動状態及び第２の能動状態を有している点で大きく異な
る。この電流分割器は第１の能動状態では第１及び第２
のMOSトランジスタにより電流分割を行うことができる
一方、第２の能動状態では当該電流分割器は第２及び前
記他のMOSトランジスタにより電流分割を行うことがで
きる。結果として、第１の端子に供給され前記第１の信
号電流に対応する入力電流は前記第１の基準電圧に応じ
て第１の方法又は第２の方法で分割される。
【００１１】本発明の第１の特徴による電流分割器を複
数有する集積回路の実施例は、当該集積回路が入力電流
を入力する入力端子と、第１の出力電流を出力する第１
の出力端子とを更に有し、当該集積回路の前記入力端子
が前記複数の電流分割器の中の最初の電流分割器の第４
の端子に結合され、この最初の電流分割器の第１の端子
が前記複数の電流分割器の中の最後の電流分割器の第４
の端子に結合され、この最後の電流分割器の第１の端子
が当該集積回路の前記第１の出力端子に結合されている
ことを特徴としている。この実施例の集積回路は、本発
明の第１の特徴による電流分割器により電流を分割した
り分割しなかったりすることができる。これらの電流分
割器を使用したおかげで、当該集積回路は入力電流が分
割される比を基準電圧により制御することができるとい
う利点を有しており、この場合出力電流は当該集積回路
が有する電流分割器が能動状態の場合に得ることができ
る。このように、この集積回路は例えば音量制御を実現
させることができる。
【００１２】本発明の第１の特徴による電流分割器を複
数有する集積回路の他の実施例は、当該集積回路が入力
電流を入力する入力端子と、第１の出力電流を出力する
第１の出力端子とを更に有し、当該集積回路の前記入力
端子が前記複数の電流分割器における第１の電流分割係
数を持つ第１の直列接続の中の最初の電流分割器の第４
の端子に結合され、この第１の直列接続における最初の
電流分割器の第１の端子が当該第１の直列接続における
最後の電流分割器の第４の端子に結合され、前記第１の
直列接続における電流分割器の各第２の端子が前記複数
の電流分割器における第２の電流分割係数を持つ第２の
直列接続の中の最初の電流分割器の第４の端子に結合さ
れ、この第２の直列接続における前記最初の電流分割器
の第１の端子が当該第２の直列接続における最後の電流
分割器の第４の端子に結合され、前記第２の直列接続に
おける電流分割器の各第２の端子が当該集積回路の前記
第１の出力端子に結合されていることを特徴としてい
る。当該他の実施例は入力電流を前記両直列接続におい
て前記実施例におけるのと同様の方法で分割することが
でき、この場合第１の直列接続は例えば粗い分割を行
い、第２の直列接続が細かな分割を行う。このように、
本実施例はコンパクトで正確な信号減衰器を実現するこ
とが可能であり、このような信号減衰器は特に音量制御
を実現するのに適している。
【００１３】本発明の第２の特徴による電流分割器を複
数有する集積回路の実施例は、当該集積回路が入力電流
を入力する入力端子と、第１の出力電流を出力する第１
の出力端子とを更に有し、当該集積回路の前記入力端子
が前記複数の電流分割器の中の最初の電流分割器の第１
の端子に結合され、この最初の電流分割器の第３の端子
が前記複数の電流分割器の中の最後の電流分割器の第１
の端子に結合され、この最後の電流分割器の第３の端子
が当該集積回路の前記第１の出力端子に結合されている
ことを特徴としている。既知の方法で構成される制御回
路を用いることにより、個々の電流分割器を第１又は第
２の能動状態か又は受動状態に設定することができ、所
要の電圧が前記第１の基準電圧から例えばスイッチとし
て動作するMOSトランジスタ等により生成される。
【００１４】本発明の第１の特徴による電流分割器を複
数有する集積回路の実施例と本発明の第２の特徴による
電流分割器を複数有する集積回路の実施例とを別々に説
明したが、これらの電流分割器は例えば集積回路内で組
み合わせてもよい。
【００１５】本発明による電流分割器を複数有する集積
回路の実施例は、当該集積回路が入力電圧を入力する他
の入力端子と、出力電圧を出力する他の出力端子と、電
圧／電流変換器と、電流／電圧変換器とを更に有し、前
記電圧／電流変換器が当該集積回路の前記他の入力端子
と前記入力端子との間に結合され、前記電流／電圧変換
器が当該集積回路の前記第１の出力端子と前記他の出力
端子との間に結合されていることを特徴としている。前
述した各電流分割器は電流に基づいて動作するから、こ
の実施例は当該集積回路が通常音量制御の場合にそうで
あるような電圧を扱うことができるという利点を有して
いる。
【００１６】本発明による電流分割器を複数有する集積
回路の他の実施例は、当該集積回路が基準電圧を入力す
る基準端子と他の基準電圧を入力する他の基準端子とを
更に有し、前記電圧／電流変換器が抵抗素子と、制御電
極と主電流通路とを持つ少なくとも１個のMOSトランジ
スタと、反転入力端子と非反転入力端子と出力端子とを
持つ演算増幅器とを有し、この演算増幅器の前記反転入
力端子は前記抵抗素子により前記他の入力端子に結合さ
れ、前記演算増幅器の前記非反転入力端子は前記基準端
子に結合され、前記演算増幅器の前記出力端子は前記最
初の電流分割器の端子に結合されると共に前記少なくと
も１個のMOSトランジスタの主電流通路により当該演算
増幅器の反転入力端子に結合され、前記少なくとも１個
のMOSトランジスタの制御電極が当該集積回路の前記他
の基準端子に結合されていることを特徴としている。当
該他の実施例は電圧／電流変換器の特別な例を有し、こ
の特別な例は前記演算増幅器の出力端子に現れる寄生容
量の結果としての非線形な効果の影響を受けることがな
い。これらの非線形な効果は、前記演算増幅器が前記の
少なくとも１個のMOSトランジスタを有する帰還ループ
の中に含まれることにより、避けることができる。この
場合、他の電流分割器が上記MOSトランジスタと、前記
入力端子に結合されると共に前記最初の電流分割器の一
部を形成するMOSトランジスタとにより実現されてい
る。前記他の電流分割器は、当該電流分割器に前記演算
増幅器により供給された電流を前記入力端子を経る入力
電流と、前記の少なくとも１個のMOSトランジスタを経
る電流とに分割する。後者の電流は入力電圧により前記
抵抗素子の両端間に発生される電圧降下によっても決定
される。結果として、上記演算増幅器は上記の他の電流
分割器に電流を供給し、この電流は当該演算増幅器によ
り前記寄生容量に供給される電流によって決まるもので
はない。
【００１７】
【実施例】図１は、本発明による電流分割器の第１実施
例の構成を示す。この実施例は、第１の信号電流Ii10を
通過させる第１の端子I10と、第２の信号電流Io11を通
過させると共に第１の電位を受ける第２の端子O11と、
第３の信号電流Io12を通過させると共に第２の電位を受
ける第３の端子O12と、制御電極と主電流通路とを有す
る第１のMOSトランジスタM1と、制御電極と主電流通路
とを有する第２のMOSトランジスタM2とを有している。M
OSトランジスタM1及びM2の制御電極は当該電流分割器の
第１の能動状態においてこれらMOSトランジスタM1及びM
2を導通状態にすべく、基準電圧Rv10を入力する基準端
子R10に結合されている。この場合、MOSトランジスタM1
の主電流通路は端子I10とO11との間に結合され、MOSト
ランジスタM2の主電流通路は端子I10とO12との間に結合
されている。上記の各主電流通路は、MOSトランジスタ
では本来そうであるように、対称性を呈するので、２個
以上のMOSトランジスタを持つ本発明による電流分割器
は当該電流分割器における信号電流Ii10とは無関係に且
つ端子O11及びO12上の電位とは無関係に線形な電流分割
を行う。ここで、上記の線形な電流分割を以下に導出す
る原理に基づいて検証する。この原理は下記の式(1)に
基づくもので、この式はMOSトランジスタの主電流通路
を介して流れる電流の一般式である（ニューヨーク、ウ
イレイ（Wiley）1977発行のR.S.Muller及びT.I.Kamins
による「集積回路要のデバイス・エレクトロニクス」参
照）。
【００１８】
【数１】
【００１９】上記一般式(1)において、Iｄは主電流通路
を介して流れる電流を表し、Vｇは制 御電極（ゲート）
の電位を表し、Vｄは主電流通路の第１の側（ドレイ
ン）の電位を表し、Vｓは同主電流通路の第２の側（ソ
ース）の電位を表し、Vｃは同主電流通路の一点の電位
を表し、Ｗは同主電流通路の幅を表し、Ｌは同主電流通
路の長さを表し、μは荷電キャリアの移動度を表し、Ｑ
は単位面積当たりのチャンネルの電荷を表している。こ
こで、電荷の移動度μと単位面積当たりのチャンネル電
荷Ｑは、制御電極電位Vｇと主電流通路上の前記点の電
位Vｃの関数である。荷電移動度μ(Vｇ, Vｃ)及び単位
面積当たりのチャンネル電荷Ｑ(Vｇ, Vｃ)の両方は、移
動度の減少及びボディー効果のような一次及び二次効果
の両方を考慮した場合は複雑な関数となり得る。しか
し、下記の式(2)に基づけば、
【００２０】
【数２】
【００２１】前記主電流通路を経て流れる電流Iｄ（式
(1)）は下記の式(3)のように簡略化された形で表すこと
ができる。
【００２２】
【数３】
【００２３】上記式はMOSトランジスタに固有の対称性
を明瞭に表している。この式(3)を図１のMOSトランジス
タM1及びM2に関して表すと、各主電流通路の電流は、
【００２４】
【数４】
【００２５】及び
【００２６】
【数５】
【００２７】に従い、ここで式(4)及び(5)における電位
ＶＩ１０は信号電流Ii10の非線形関数であり、電位ＶＯ
１１及びＶＯ１２は定数であってIi10からは独立であ
る。もし、ある信号電流Ii10に対する電位ＶＩ１０が電
位ＶＩ１０(0)として表されるなら、当該信号電流Ii10
の変化は主電流通路を経る電流ＩｄＭ１及びＩｄＭ２の
変化となり、これらの変化は、
【００２８】
【数６】
【００２９】及び
【００３０】
【数７】
【００３１】で与えられる。上記式(6)及び(7)から、信
号電流Ii10の電流分割に関する下記式(8)を導出するこ
とができる。
【００３２】
【数８】
【００３３】上記式は、電流分割係数がMOSトランジス
タの寸法により決まることを表している。この式(8)は
電流の分割、即ち電流分割係数、が信号電流Ii10及び電
位ＶＯ１１及びＶＯ１２とは独立であるという先の記載
を検証している。本発明による電流分割器の説明を完全
にするため、上記式(8)に加えて下記の式(9)が必要であ
ろう。
【００３４】
【数９】
【００３５】上記式は各信号電流Io11及びIo12に対する
信号電流Ii10の変化を表している。式(8)及び(9)から
は、信号電流Ii10に対応する入力電流の場合は、この入
力電流が他の信号電流（Io11、Io12）を規定することが
判る。上記考察に加えて、上記解析から電流の分割が略
線形であって、且つ当該電流分割が個々のMOSトランジ
スタの非飽和及び飽和導通状態にも当てはまり、電流分
割器に必要とされるMOSトランジスタの寸法は規定され
ず、これによりコンパクトな電流分割器の実現が可能と
なることに注意されたい。
【００３６】図２は本発明による電流分割器の第２実施
例を示している。この実施例は図１に示した電流分割器
とは、当該実施例が第４の信号電流Ii11用の第４の端子
I11と、各々が制御電極と主電流通路とを有する他の３
個のMOSトランジスタM1s1、M1sj及びM1ssとを更に具備
している点で相違している。この場合、端子I11はMOSト
ランジスタM1とM1s1との各主電流通路の間の点に結合さ
れ、上記３個のMOSトランジスタの制御電極は基準端子R
10に結合され、またこれらMOSトランジスタの主電流通
路はMOSトランジスタM1の主電流通路と端子O11との間に
直列に結合されている。図２においては、４個の端子I1
0、I11、O11及びO12のみを示しているが、他の信号電流
用の端子をMOSトランジスタM1s1、M1sj及びM1ssの各主
電流通路の間に結合するようにしてもよい。当該電流分
割器は、各端子の使い方に依存し且つ各MOSトランジス
タの寸法及び数の両方に依存するような電流分割を行
う。例えば、端子I10が入力端子として使用され、端子I
11は使用されず、端子O11及びO12が出力端子として使用
される場合は、当該電流分割器はMOSトランジスタM2に
対する直列に結合されたMOSトランジスタM1、M1s1、M1s
j及びM1ssの寸法に依存した電流分割を行う。これらのM
OSトランジスタが等しい寸法を有する場合は（このよう
な等しい寸法は今日のスケーリング技術で簡単に実現す
ることができる）、前記式(8)から、当該電流分割器が
端子I10と端子O11との間のMOSトランジスタの数と、端
子I10と端子O12との間のMOSトランジスタの数との比に
逆比例するような電流分割を行うことが判る。この結果
として、信号電流Io11は信号電流Io12の４分の１とな
る。これらMOSトランジスタの寸法が等しくない場合、
又は端子の使用の仕方が異なる場合も、電流の分割は上
述したのと同様の方 法で規定することができる。
【００３７】図３は、本発明による電流分割器の第３の
実施例を示している。この実施例は図１に示した電流分
割器とは、各々が制御電極と主電流通路とを有する他の
３個のMOSトランジスタM1p1、M1pj及びM1ppを更に有
し、これらトランジスタの制御電極が基準端子R10に結
合され、各主電流通路がMOSトランジスタM1の主電流通
路と並列に結合されている点で相違している。この電流
分割器は各端子の使用の仕方と、各MOSトランジスタの
寸法及び数の両方とに依存した電流分割を行う。例え
ば、端子I10が入力端子として使用され、端子O11及びO1
2が出力端子として使用される場合、当該電流分割器はM
OSトランジスタM2の寸法に対する並列結合されたMOSト
ランジスタM1、M1p1、M1pj及びM1ppの寸法の比に依存し
た電流分割を行う。これらMOSトランジスタが等しい寸
法を有する場合は、式(8)から、当該電流分割器が端子I
10と端子O11との間のMOSトランジスタの数と、端子I10
と端子O12との間のMOSトランジスタの数との比に比例し
た電流分割を行うことが判る。この結果として、信号電
流Io11は信号電流Io12の４倍となる。これらのMOSトラ
ンジスタの寸法が等しくない場合、又は端子の使い方が
異なる場合も、電流の分割は上述したのと同様の方法で
規定することができる。
【００３８】図４は本発明による電流分割器の第４実施
例を示している。この実施例は図１に示した電流分割器
とは、当該実施例が第４の信号電流Ii12用の第４の端子
I12と、各々が制御電極と主電流通路とを有する他の３
個のMOSトランジスタM2s1、M2sj及びM2ssとを更に具備
している点で相違している。この場合、端子I12はMOSト
ランジスタM2とM2s1との各主電流通路の間の点に結合さ
れ、上記３個のMOSトランジスタの制御電極は基準端子R
10に結合され、またこれらMOSトランジスタの主電流通
路はMOSトランジスタM2の主電流通路と端子O12との間に
直列に結合されている。図４においては、４個の端子I1
0、I12、O11及びO12のみを示しているが、他の信号電流
用の端子をMOSトランジスタM2s1、M2sj及びM2ssの各主
電流通路の間に結合するようにしてもよい。当該電流分
割器は、各端子の使い方に依存し且つ各MOSトランジス
タの寸法及び数の両方に依存するような電流分割を行
う。例えば、端子I10が入力端子として使用され、端子I
11は使用されず、端子O11及びO12が出力端子として使用
される場合は、当該電流分割器はMOSトランジスタM1の
寸法に対する、直列に結合されたMOSトランジスタM2、M
2s1、M2sj及びM2ssの各寸法に依存した電流分割を行
う。これらのMOSトランジスタが等しい寸法を有する場
合は、前記式(8)から、当該電流分割器が端子I10と端子
O11との間のMOSトランジスタの数と、端子I10と端子O12
との間のMOSトランジスタの数との比に逆比例するよう
な電流分割を行うことが判る。この結果として、信号電
流Io11 は信号電流Io12の４倍となる。これらMOSトラン
ジスタの寸法が等しくない場合、又は端子の使用の仕方
が異なる場合も、電流の分割は上述したのと同様の方
法で規定することができる。
【００３９】図５は、本発明による電流分割器の第５の
実施例を示している。この実施例は図１に示した電流分
割器とは、各々が制御電極と主電流通路とを有する他の
３個のMOSトランジスタM2p1、M2pj及びM2ppを更に有
し、これらMOSトランジスタの制御電極が基準端子R10に
結合され、また各主電流通路がMOSトランジスタM2の主
電流通路と並列に結合されている点で相違している。こ
の電流分割器は各端子の使用の仕方と、各MOSトランジ
スタの寸法及び数の両方とに依存した電流分割を行う。
例えば、端子I10が入力端子として使用され、端子O11及
びO12が出力端子として使用される場合、当該電流分割
器はMOSトランジスタM1の寸法に対する、並列結合され
たMOSトランジスタM2、M2p1、M2pj及びM2ppの寸法に依
存した電流分割を行う。これらMOSトランジスタが等し
い寸法を有する場合は、式(8)から、当該電流分割器が
端子I10と端子O11との間のMOSトランジスタの数と、端
子I10と端子O12との間のMOSトランジスタの数との比に
比例した電流分割を行うことが判る。この結果として、
信号電流Io11は信号電流Io12の４分の１となる。これら
のMOSトランジスタの寸法が等しくない場合、又は端子
の使い方が異なる場合も、電流の分割は上述したのと同
様の方法で規定することができる。
【００４０】図６のＡは、本発明による電流分割器の第
６の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM1sOを更に具備するこ
の実施例は、図２に示した電流分割器とは、当該実施例
がインバータ回路IC1を有し、MOSトランジスタM1sOの制
御電極がこのインバータ回路IC1を介して基準端子R10
に結合され、このMOSトランジスタの主電流通路が、図
２に示したMOSトランジスタM1s1、M1sj及びM1ssと同様
に、MOSトランジスタM1の主電流通路と端子O11との間に
結合される点で相違している。基準電圧Rv10に応じて、
当該電流分割器は第１の能動状態をとるか又は受動状態
をとる。当該電流分割器の第１の能動状態においては、
基準電圧Rv10はMOSトランジスタM1及びM2を導通させる
と共に、インバータ回路IC1によりMOSトランジスタM1sO
をオフにし、一方当該電流分割器の受動状態においては
基準電圧Rv10はMOSトランジスタM1及びM2をオフ状態に
すると共にMOSトランジスタM1sOをインバータ回路IC1に
より導通状態にする。当該電流分割器が第１の能動状態
にあり、第４の信号電流Ii11に対応する入力電流が端子
I11に供給されるような場合は、MOSトランジスタM1及び
MOSトランジスタM2は各々信号電流を通過させる。MOSト
ランジスタM1sOはこの第１の能動状態の間はオフ状態で
あるから、MOSトランジスタM1を介して流れる信号電流
は端子I11に供給される入力電流(Ii11)に等しくなり、
各信号電流は端子(I10)に結合される回路に依存して入
力電流(Ii11)により決定される。受動状態においては、
信号電流Io11はMOSトランジスタM1sOを介して流れ、該
信号電流はMOSトランジスタM1の非導通状態のため入力
電流(Ii11)に等しい。結果として、当該電流分割器は入
力電流(Ii11)がこの電流分割器の状態により分割される
か又は分割されないこととなり、この状態が基準電圧Rv
10により決まる、という利点を有している。
【００４１】図６のＢは、本発明による電流分割器の第
７の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM2sOを更に具備するこ
の実施例は、図４に示した電流分割器とは、当該実施例
がインバータ回路IC2を有し、MOSトランジスタM2sOの制
御電極がこのインバータ回路IC2を介して基準端子R10に
結合され、このMOSトランジスタの主電流通路が、図４
に示したMOSトランジスタM2s1、M2sj及びM2ssと同様
に、MOSトランジスタM2の主電流通路と端子O11との間に
結合される点で相違している。基準電圧Rv10に応じて、
当該電流分割器は第１の能動状態をとるか又は受動状態
をとる。当該電流分割器の第１の能動状態においては、
基準電圧Rv10はMOSトランジスタM1及びM2を導通させる
と共に、インバータ回路IC2によりMOSトランジスタM2sO
をオフ状態にし、一方当該電流分割器の受動状態におい
ては基準電圧Rv10はMOSトランジスタM1及びM2をオフ状
態にすると共にMOSトランジスタM2sOをインバータ回路I
C2により導通状態にする。当該電流分割器が第１の能動
状態にあり、第４の信号電流Ii12に対応する入力電流が
端子I12に供給されるような場合は、MOSトランジスタM2
及びMOSトランジスタM1は各々信号電流を通過させる。M
OSトランジスタM2sOはこの第１の能動状態の間はオフ状
態であるから、MOSトランジスタM2を介して流れる信号
電流は端子I12に供給される入力電流(Ii12)に等しくな
り、各信号電流は入力電流(Ii12) により端子(I10)に結
合される回路に依存して決定される。受動状態において
は、信号電流Io12はMOSトランジスタM2sOを介して流
れ、該信号電流はMOSトランジスタM2の非導通状態のた
め入力電流(Ii12)に等しい。結果として、当該電流分割
器は入力電流(Ii12)がこの電流分割器の状態により分割
されるか又は分割されないこととなり、この状態は基準
電圧Rv10により決まる、という利点を有している。
【００４２】図７のＡは、本発明による電流分割器の第
８の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM1pOを更に具備する本
実施例は、図３に示した電流分割器とは当該実施例が第
４の信号電流Ii11用の第４の端子I11とインバータ回路I
C1とを更に有し、MOSトランジスタM1pOの制御電極がこ
のインバータ回路IC1によりMOSトランジスタM1の制御電
極に結合され、このトランジスタの主電流通路が図３に
示した回路における方法とは異なる方法で端子I10と端
子I11との間に結合されている点で相違している。更
に、本実施例は前述した各図に示した実施例とは、MOS
トランジスタM1の制御電極が第１の基準電圧Rv11を入力
する第１の基準端子R11に結合され、MOSトランジスタM2
の制御電極が第２の基準電圧Rv12を入力する第２の基準
端子R12に結合されている点で異なっている。それでい
て、MOSトランジスタM1及びM2の各制御電極の結合が以
下の各図の幾つかに示すような制御回路CCによりなさ
れ、基準電圧Rv11及びRv12は前述した各図を参照して述
べた基準電圧Rv10から得られる。前述した各実施例と比
較して、本実施例は第１の能動状態に加えて第２の能動
状態を有する。当該電流分割器の第１の能動状態におい
ては、基準電圧Rv11がMOSトランジスタM1を導通させる
と共にインバータ回路IC1によりMOSトランジスタM1pOを
オフ状態にし、基準電圧Rv12がMOSトランジスタM2を導
通状態にする。このように、当該電流分割器は信号電流
Ii10に式(8)及び(9)で規定される電流分割を施し、この
電流分割の結果信号電流Io11及びIo12が得られる。ま
た、当該電流分割器の第２の能動状態では、基準電圧Rv
11はMOSトランジスタM1をオフ状態にすると共にMOSトラ
ンジスタM1pOをインバータ回路IC1により導通状態に
し、基準電圧Rv12がMOSトランジスタM2を導通状態にす
る。この結果、当該電流分割器は信号電流Ii10に式(8)
及び(9)で規定される電流分割を施し、この電流分割に
より信号電流Ii11及びIo12が得られる。このように、当
該電流分割器は信号電流を基準電圧Rv10から得られる基
準電圧Rv11に応じて第１の方法で分割し又は第２の方法
で分割して、他の電流分割器に伝送することができる。
【００４３】図７のＢは、本発明による電流分割器の第
９の実施例を示している。制御電極及び主電流通路を有
する他の１個のMOSトランジスタM2pOを更に具備する本
実施例は、図５に示した電流分割器とは当該実施例が第
４の信号電流Ii12用の第４の端子I12とインバータ回路I
C2とを更に有し、MOSトランジスタM2pOの制御電極がこ
のインバータ回路IC2によりMOSトランジスタM2の制御電
極に結合され、このトランジスタM2pOの主電流通路が図
５に示した回路における方法とは異なる方法で端子I10
と端子I12との間に結合されている点で相違している。
更に、本実施例は前述した各図に示した実施例とは、MO
SトランジスタM1の制御電極が基準電圧Rv11を入力する
基準端子R11に結合され、MOSトランジスタM2の制御電極
が基準電圧Rv12を入力する基準端子R12に結合されてい
る点で異なっている。それでいて、MOSトランジスタM1
及びM2の各制御電極の結合が以下の各図の幾つかに示す
ような制御回路CCによりなされ、基準電圧Rv11及びRv12
は前述した各図を参照して述べた基準電圧Rv10から得ら
れる。図７のＡに示した実施例と同様に、本実施例は第
１の能動状態に加えて第２の能動状態を有する。当該電
流分割器の第１の能動状態においては、基準電圧Rv11は
MOSトランジスタM1を導通させ、基準電圧Rv12はMOSトラ
ンジスタM2を導通状態にすると共にMOSトランジスタM2p
Oをインバータ回路IC2によりオフ状態にする。このよう
に、当該電流分割器は信号電流Ii10に式(8)及び(9)で規
定される電流分割を施し、この電流分割の結果信号電流
Io11及びIo12が得られる。また、当該電流分割器の第２
の能動状態では、基準電圧Rv11はMOSトランジスタM1を
導通状態にし、基準電圧Rv12がMOSトランジスタM2をオ
フ状態にすると共にMOSトランジスタM2pOをインバータ
回路IC2により導通状態にする。この結果、当該電流分
割器は信号電流Ii10に式(8)及び(9)で規定される電流分
割を施し、この電流分割により信号電流Io11及びIi12が
得られる。このように、当該電流分割器は信号電流を基
準電圧Rv10から得られる基準電圧Rv11に応じて第１の方
法で分割し又は第２の方法で分割して、伝達することが
できる。
【００４４】図８は本発明による電流分割器の第10実施
例を示している。この実施例は図４、図５及び図６のＡ
に示した電流分割器と同様に構成されている。MOSトラ
ンジスタM2に直列に結合された他の１個のMOSトランジ
スタM2s1を有するこの実施例は、前述した各図に示され
た電流分割器とは、当該電流分割器が各々が制御電極と
主電流通路とを有すると共にMOSトランジスタM2に並列
に結合された他の３個のMOSトランジスタM2p1、M2p1s1
及びM2p1s2を更に有し、MOSトランジスタM2p1、M2p1s1
及びM2p1s2の制御電極はMOSトランジスタM2s1と同様に
基準端子R10に結合され、MOSトランジスタM2p1、M2p1s1
及びM2p1s2の主電流通路がMOSトランジスタM2及びM2s1
の主電流通路と並列に結合され、端子I10がMOSトランジ
スタM2p1の主電流通路とMOSトランジスタM2p1s1の主電
流通路との間に位置する点に結合されている点が相違し
ている。この実施例は前述した各図に示された電流分割
器の組み合わせの一例であって、当該電流分割器の第１
の能動状態では信号電流Ii11は信号電流Ii10とIo12とに
分割され、当該電流分割器の受動状態では信号電流は逆
向きで信号電流Io11に等しくなる。この電流分割器はラ
ダー回路網（いわゆるR-2R回路網）の形態の２つの回路
部分（M1、M2、M2s1とM2p1、M2p1s1、M2p1s2）を有して
いるので、一つのラダー回路網を形成する当該電流分割
器の第１の能動状態では信号電流Ii10は、後者のラダー
回路網の電流分割器が通常のように２個の直列結合され
たMOSトランジスタにより終端されている場合は、信号
電流Ii11 に対して約１２デシベル減衰されることが簡
単に判る（各回路部分はR-2R比の結果、約６デシベルの
減衰を発生する）。
【００４５】図９は本発明による電流分割器の第11実施
例を示している。この実施例は図３、図４及び図６のＡ
に示した電流分割器と同様に構成されている。この実施
例は、上述した各図に示された電流分割器とは、当該電
流分割器が各々が制御電極と主電流通路とを有すると共
にMOSトランジスタM1に並列に結合された他の４個のMOS
トランジスタM1p1、M1p2、M1p3及びM1p4を更に有する一
方、MOSトランジスタM2に直列に結合された３個のMOSト
ランジスタM2s1、M2s2及びM2s3を更に有し、MOSトラン
ジスタM1p1、M1p2、M1p3、M1p4、M2s1、M2s2及びM2s3の
制御電極が基準端子R10に結合され、MOSトランジスタM1
p1、M1p2、M1p3及びM1p4の主電流通路がMOSトランジス
タM1の主電流通路と並列に結合され、MOSトランジスタM
2s1、M2s2及びM2s3の主電流通路がMOSトランジスタM2の
主電流通路と端子O12との間に直列に結合されている点
が相違している。この実施例は前述した各図に示された
電流分割器の組み合わせの第２の例であって、当該電流
分割器の第１の能動状態では図６のＡの場合と同様に信
号電流Ii11は信号電流Ii10とIo12とに分割され、当該電
流分割器の受動状態では信号電流Ii11はMOSトランジス
タM1s0の信号電流に等しくなる。集積回路の一部を形成
するこの電流分割器は、後者のラダー回路網の電流分割
器が通常のように２個の直列結合されたMOSトランジス
タにより終端されている場合は、信号電流Ii11に対して
約２デシベルの減衰量を発生する。
【００４６】図１０は本発明による電流分割器の第１２
実施例を示している。当該実施例は図７のＡに示した電
流分割器とは、当該実施例が図５に示した電流分割器と
同様に制御電極と主電流通路とを有する他のMOSトラン
ジスタM2p1を更に具備し、このトランジスタの制御電極
が基準端子R10に結合され、主電流通路がMOSトランジス
タM2の主電流通路と並列に結合されている点で相違して
いる。当該実施例は前述した各図の電流分割器の組み合
わせの第３の例であり、当該実施例の第１の能動状態で
は信号電流Ii10が信号電流Io12とIi11とに分割され、当
該実施例の第２の能動状態では信号電流Ii10が信号電流
Io12とIo11とに分割される。当該実施例はMOSトランジ
スタM2p1を有しているので、この形式の電流分割器の複
数直列接続はラダー回路網（いわゆるR-2R回路網）とな
り、このようなラダー回路網においては信号電流Io12は
第１の能動状態及び第２の能動状態において信号電流Ii
10に対して約６デシベルの減衰で伝送される。
【００４７】図１１は本発明による電流分割器を複数有
する集積回路の第１実施例を示している。３個の電流分
割器CD1、CDj及びCDsに加えて、当該集積回路は入力電
流Iiを入力する入力端子IIと、出力電流Ioを出力するた
めの第１の出力端子OIと、第２の出力電流を出力するた
めの第２の出力端子OO1と、上記電流分割器CD1、CDj及
びCDsに必要とされる基準電圧を供給するための制御回
路CCとを有している。上記電流分割器CD1、CDj及びCDs
は、図１、２、３、４及び５に示した電流分割器と同様
に、第１の端子（I10、Ij0、Is0）と、第２の端子（O1
1、Oj1、Os1）と、第３の端子（O12、Oj2、Os2）と、基
準端子（R10、Rj0、Rs0）とを各々有し、第１の端子（I
10、Ij0、Is0）が入力端子として各々使用される。ここ
で、前記入力端子IIは第１の端子I10に結合され、端子O
12は端子Ij0に結合され、端子Oj2は端子Is0に結合さ
れ、端子Os2は出力端子OIに結合され、各端子O11、Oj1
及びOs1は出力端子OO1に結合され、各基準端子R10、Rj0
及びRs0は制御回路CCに結合されている。この図１１に
示す集積回路は３個の電流分割器しか有さないが、当該
集積回路内の電流分割器の数は３個に限定されるもので
はなく、電流分割器CDjと同様の電流分割器を１個以上
最初の電流分割器CD1と最後の電流分割器CDsとの間に直
列に結合してもよい。この回路構成によれば、入力電流
Iiは図１、図２、図３、図４又は図５に示した電流分割
器と同様な構成を持つ各電流分割器により順次分割さ
れ、その結果残余の出力電流Ioが得られ、また端子O1
1、Oj1及びOs1を介して分割された電流が端子OO1に得ら
れる。制御回路CCにより発生され、 基準電圧Rv10に関
係すると共に基準端子R10、Rj0及びRs0に供給される各
基準電圧によれば、１個以上の電流分割器を受動状態に
設定することにより分割される電流の総数を選択するこ
とができる。この場合、電流分割器CDjを受動状態に設
定すると電流分割器CDjないしCDsが受動状態になる。こ
のような制御回路CCは例えばMOSトランジスタをスイッ
チとして使用するような当業者に既知の種々の方法で構
成することができる。
【００４８】図１２は本発明による電流分割器を複数有
する集積回路の第２の実施例を示している。３個の電流
分割器CD1、CDj及びCDsに加えて、当該集積回路は入力
電流Iiを入力する入力端子IIと、出力電流Ioを出力する
ための第１の出力端子OIと、第２の出力電流を出力する
ための第２の出力端子OO1と、第３の出力電流を出力す
るための第３の出力端子OO2と、上記電流分割器CD1、CD
j及びCDsにより必要とされる基準電圧を供給するための
制御回路CCとを有している。上記電流分割器CD1、CDj及
びCDsは、図６のＡ、７のＡ、８、９及び１０に示した
電流分割器と同様に、第１の端子（I10、Ij0、Is0）
と、第２の端子（O11、Oj1、Os1）と、第３の端子（O1
2、Oj2、Os2）と、第４の端子（I11、Ij1、Is1）と、基
準端子（R10、Rj0、Rs0）とを各々有し、第４の端子（I
11、Ij1、Is1）が入力端子として各々使用される。ここ
で、入力端子IIは第１の端子I11に結合され、端子I10は
端子Ij1に結合され、端子Ij0は端子Is1に結合され、端
子Is0は出力端子OIに結合され、各端子O11、Oj1及びOs1
は出力端子OO1に結合され、各端子O12、Oj2及びOs2 は
出力端子OO2に結合され、各基準端子R10、Rj0及びRs0は
制御回路CCに結合されている。この図１２に示す集積回
路は３個の電流分割器しか有さないが、当該集積回路内
の電流分割器の数は３個に限定されるものではなく、電
流分割器CDjと同様の電流分割器を１個以上最初の電流
分割器CD1と最後の電流分割器CDsとの間に直列に結合し
てもよい。この回路構成によれば、入力電流Iiは図６の
Ａ、図８又は図９に示した電流分割器と同様な構成を持
つ各電流分割器により順次分割され、その結果残余の出
力電流Ioが得られ、また端子O11、Oj1及びOs1を介して
分割された電流が端子OO1に得られ、端子O12、Oj2及びO
s2を介して分割された電流が出力端子OO2に得られる。
制御回路CCにより発生され、基準電圧Rv10に関係すると
共に基準端子R10、Rj0及びRs0に供給される各基準電圧
によれば、１個以上の電流分割器を受動状態に設定する
ことにより分割される電流の総数を選択することができ
る。この場合、電流分割器CDjを受動状態に設定すると
電流分割器CDjないしCDsが受動状態になる。このよう
に、この集積回路によれば電流分割の制御を実現するこ
とができ、このような電流分割は例えば音量制御等に使
用することができ、その場合入力電流は複数の電流分割
器を第１の能動状態に設定することにより減衰される。
【００４９】図１３は本発明による電流分割器を複数有
する集積回路の第３の実施例を示している。この実施例
は第１の電流分割係数を持つ電流分割器（CD1、CDm）の
第１の直列接続と、第２の電流分割係数を持つ電流分割
器（CDn、CDz）の第２の直列接続とを有している。電流
分割器の第１及び第２の直列接続（CD1、CDm、CDn及びC
Dz）に加えて、当該集積回路は入力電流Iiを入力する入
力端子IIと、出力電流Ioを出力するための第１の出力端
子OIと、第２の出力電流を出力するための第２の出力端
子OO2と、上記電流分割器CD1、CDm、CDn及びCDzにより
必要とされる基準電圧を供給するための制御回路CCとを
有している。この図１３に示した電流分割器CD1、CDm、
CDn及びCDzは、図６のＡ、７のＡ、８、９及び１０に示
した電流分割器と同様に、第１の端子（I10、Im0、In
0、Iz0）と、第２の端子（O11、Om1、On1、Oz1）と、第
３の端子（O12、Om2、On2、Oz2）と、第４の端子（I1
1、Im1、In1、Iz1）と、基準端子（R10、Rm0、Rn0、Rz
0）とを各々有し、第４の端子（I11、Im1、In1、Iz1）
が入力端子として各々使用される。ここで、前記第１の
直列接続は最初の電流分割器CD1と最後の電流分割器CDm
とを少なくとも有し、前記第２の直列接続は最初の電流
分割器CDnと最後の電流分割器CDzとを少なくとも有す
る。第１の直列接続において、入力端子IIは端子I11に
結合され、端子I10は端子Im1に結合され、各端子O11及
びOm1は端子Im0に結合され、各端子O12及びOm2は出力端
子OO2に結合され、各基準端子R10及びRm0は制御回路CC
に結合されている。また、前記第２の直列接続において
は、端子In0は端子Iz1に結合され、端子Iz0は出力端子O
O2に結合され、各端子On1及びOz1は出力端子OIに結合さ
れ、各端子On2及びOz2は出力端子OO2に結合され、各基
準端子Rn0及びRz0は制御回路CCに結合されている。そし
て、これら第１及び第２の直列接続は端子Im0と端子In1
とにより相互に結合されている。この図１３に示す集積
回路は第１及び第２の直列接続において各々２個の電流
分割器しか有さないが、当該集積回路は図示した電流分
割器の使用のみに限定されるものではなく、図１２に示
したような他の電流分割器CDjに対応し最初の電流分割
器CD1、CDnと最後の電流分割器CDm、CDzとの各々の間に
直列に結合される１個以上の他の電流分割器を含むよう
にしてもよい。
【００５０】この回路構成によれば、入力電流Iiは、例
えば図６のＡ、図８又は図９に示した電流分割器と同様
な第１の直列接続の各電流分割器（CD1、CDm）と第２の
直列接続の各電流分割器（CDn、CDz）とにより順次分割
され、その結果残余の出力電流Ioが得られ、また端子O1
2、Om2、On2、Oz2及びIz0を介して分割された電流が出
力端子OO2に得られる。制御回路CCにより発生され、基
準電圧Rv10に関係すると共に基準端子R10、Rm0、Rn0及
びRz0に供給される各基準電圧によれば、各電流分割器
を個別に第１の能動状態又は受動状態に設定することが
でき、この場合第１の能動状態では供給された電流は分
割された形で伝送され、受動状態では供給された電流は
分割されない状態で伝送される。このように、この集積
回路によれば電流分割の制御を実現することができ、こ
のような電流分割は例えば音量制御等に使用することが
できる。前記第１の直列接続の電流分割器が図８に示し
たような電流分割器と同様な構成であり、第２の直列接
続における電流分割器が図９に示したような電流分割器
と同様な構成のものである場合は、当該回路は第１の直
列接続では各電流分割器が粗い電流分割係数（例えば１
２デシベル）を有し、第２の直列接続では各電流分割器
が精細な電流分割係数（例えば２デシベル）を有し、こ
れにより比較的小数の電流分割器で大きな範囲にわたっ
て精細な電流分割を実現することができるという付加的
な利点も有する。
【００５１】図１４は本発明による電流分割器を複数有
する集積回路の第４の実施例を示している。３個の電流
分割器CD1、CDj及びCDsに加えて、当該集積回路は入力
電流Iiを入力する入力端子IIと、出力電流Ioを出力する
ための第１の出力端子OIと、第２の出力電流を出力する
ための第２の出力端子OO1と、第３の出力電流を出力す
るための第３の出力端子OO2と、上記電流分割器CD1、CD
j及びCDsにより必要とされる基準電圧を供給するための
制御回路CCとを有している。この図１４に示した電流分
割器CD1、CDj及びCDsは、図７のＡ及び１０に示した電
流分割器と同様に、第１の端子（I10、Ij0、Is0）と、
第２の端子（O11、Oj1、Os1）と、第３の端子（O12、Oj
2、Os2）と、第４の端子（I11、Ij1、Is1）と、第１の
基準端子（R11、Rj1、Rs1）と、第２の基準端子（R12、
Rj2、Rs2）とを各々有し、第１の端子（I10、Ij0、Is
0）が入力端子として各々使用される。ここで、前記入
力端子IIは端子I10に結合され、端子O12は端子Ij0に結
合され、端子Oj2は端子Is0に結合され、端子Os2は出力
端子OIに結合され、各端子O11、Oj1及びOs1は出力端子O
O1に結合され、各端子I11、Ij1及びIs1は出力端子OO2に
結合され、各基準端子R11、R12、Rj1、Rj2、Rs1及びRs2
は制御回路CCに結合されている。この図１４に示す集積
回路は３個の電流分割器しか有さないが、当該集積回路
内の電流分割器の数は３個に限定されるものではなく、
電流分割器CDjと同様の電流分割器を１個以上最初の電
流分割器CD1と最後の電流分割器CDsとの間に直列に結合
してもよい。この回路構成によれば、入力電流Iiは例え
ば図７のＡ又は図１０に示した電流分割器と同様な構成
を持つ各電流分割器により順次分割され、その結果残余
の出力電流Ioが得られ、また端子O11、Oj1及びOs1を介
して分割された電流が出力端子OO1に得られ、端子I11、
Ij1及びIs1を介して分割された電流が出力端子OO2に得
られる。制御回路CCにより発生され、基準電圧Rv10の第
１の変形として基準端子R11、Rj1及びRs1に供給される
各基準電圧と、基準電圧Rv10の第２の変形として基準端
子R12、Rj2及びRs2に供給される各基準電圧とによれ
ば、各電流分割器を個別に第１の能動状態及び第２の能
動状態に設定することができる。この場合、供給された
電流は分割された形で出力端子OO1か又はOO2に伝送され
る。
【００５２】このように、この集積回路によれば電流分
割の制御を実現することができ、このような電流分割は
例えばデジタル／アナログ変換器等に使用することがで
きる。このようなデジタル／アナログ変換器において
は、電流分割が制御回路CCに供給されるデジタル信号に
基づいて制御されるようにし、この場合この信号に基づ
いて基準電圧Rv10の第１の変形がなされ、第２の変形は
必要ない。このような制御回路CCはシフトレジスタと、
スイッチとして使用される幾つかのMOSトランジスタを
用いて構成することができ、基準電圧Rv10の第１の変形
は上記デジタル信号の新たな語がロードされる毎に行わ
れる。基準信号Rv10の第１の変形を行うことにより、上
記デジタル信号の語の各ビットを用いて当該ビットに対
応する電流分割器を第１の能動状態か又は第２の能動状
態に設定し、これにより出力端子OO1を介して流れる電
流及び出力端子OO2を介して流れる電流の両方が当該デ
ジタル信号のアナログ値を形成することができる。本回
路においてはビット当たり４個のMOSトランジスタから
なる１個の電流分割器のみしか必要でないから、８ビッ
トのデジタル／アナログ変換器を３２個のMOSトランジ
スタで実現することができ、このような変換器は回路の
コンパクトさ故、高周波数（例えば、100MHz）を扱うこ
とができる。
【００５３】図１５は本発明による電流分割器を複数有
する集積回路の第５の実施例を示す。例えば図１１、図
１２、図１３及び図１４に示したような電流分割器の構
成を有するこの実施例は、入力電圧を入力する入力端子
IVと上記各図に示したような入力端子IIとの間に結合さ
れた電圧／電流変換器と、上記各図に示したような出力
端子OIと出力電圧を出力するための出力端子OVとの間に
結合された電流／電圧変換器とを更に有し、入力電流Ii
iが上記入力端子IVを介して流れ、出力電流Iooが出力端
子OVを介して流れる。上記電圧／電流変換器は抵抗素子
Rviと、各々が制御電極と主電流通路とを持つ２個のMOS
トランジスタMvi1及びMvi2と、反転入力端子と非反転入
力端子と出力端子とを持つ演算増幅器Aviとを有してい
る。この場合、演算増幅器Aviの反転入力端子は上記抵
抗素子Rviを介して入力端子IVに結合され、非反転入力
端子は基準電位を入力する基準端子RR1に結合され、出
力端子は入力端子IIに結合されると共に２つのMOSトラ
ンジスタMvi1及びMvi2の主電流通路を介して上記反転入
力端子に結合され、これら２つのMOSトランジスタの制
御電極は基準電位を入力する基準端子RR2に結合されて
いる。また、前記電流／電圧変換器は抵抗素子Rivと、
反転入力端子と非反転入力端子と出力端子とを持つ演算
増幅器Aivとを有している。この場合、反転入力端子は
出力端子OIに結合され、非反転入力端子は前記基準端子
RR1に結合され、出力端子は出力端子OVに結合されると
共に抵抗素子Rivを介して上記反転入力端子に結合され
ている。前述した各回路は電流に基づいて動作するの
で、図１５は電圧／電流変換 及び電流／電圧変換を行
う方法を図示し、この場合電圧／電流変換は特殊な方法
で行われる。
【００５４】上記回路はMOSトランジスタMvi1及びMvi2
を有しているので、演算増幅器Aviにより出力される電
流は入力端子IIを介して流れる入力電流Iiと、入力端子
IVを介して流れる電流Iiiとに線形に分割され、ここで
上記電流Iiiは端子IVに印加される電圧に依存する。電
流Iiiは抵抗Rviの両端間の電圧降下に従うので、演算増
幅器により入力端子IIに供給される電流と入力電流Iiと
は演算増幅器AviとMOSトランジスタMvi1及びMvi2とを有
する帰還ループにより決定される。結果として、演算増
幅器Aviの出力端子における寄生容量は入力電流Iiに影
響を与えず、比較的高い周波数を比較的少ない歪で処理
することができ、ここで上記寄生容量に必要とされる電
流は演算増幅器Aviにより供給されることになる。更
に、図１５に示した回路によれば、例えば抵抗素子Rvi
及びRivを増減させることにより又は入力端子IV及びII
の間にラダー回路網を結合することにより、利得を制御
することも可能である。この場合、上記ラダー回路は例
えば他の制御回路により利得を制御する。
【００５５】本発明は以上に説明及び図示した実施例に
限定されるものではなく、等業者であれば本発明の要旨
を逸脱しない範囲で種々変形することができる。例え
ば、図示した実施例の多くは異なる電流分割器を用いて
形成することができ、また図示した電流分割器は図示し
た多くの方法で集積回路に組み合わせることもできる。
更に、各電流分割器のMOSトランジスタはNMOSでもPMOS
でもよいことに注意されたい。
【図面の簡単な説明】
【図１】 図１は本発明による電流分割器の第１実施例
の回路図、
【図２】 図２は本発明による電流分割器の第２実施例
の回路図、
【図３】 図３は本発明による電流分割器の第３実施例
の回路図、
【図４】 図４は本発明による電流分割器の第４実施例
の回路図、
【図５】 図５は本発明による電流分割器の第５実施例
の回路図、
【図６】 図６は本発明による電流分割器の実施例を示
し、Ａは第６実施例の回路図、Ｂは第７実施例の回路
図、
【図７】 図７は本発明による電流分割器の実施例を示
し、Ａは第８実施例の回路図、Ｂは第９実施例の回路
図、
【図８】 図８は本発明による電流分割器の第１０実施
例の回路図、
【図９】 図９は本発明による電流分割器の第１１実施
例の回路図、
【図１０】 図１０は本発明による電流分割器の第１２
実施例の回路図、
【図１１】 図１１は本発明による電流分割器を複数有
する集積回路の第１実施例のブロック図、
【図１２】 図１２は本発明による電流分割器を複数有
する集積回路の第２実施例のブロック図、
【図１３】 図１３は本発明による電流分割器を複数有
する集積回路の第３実施例のブロック図、
【図１４】 図１４は本発明による電流分割器を複数有
する集積回路の第４実施例のブロック図、
【図１５】 図１５は本発明による電流分割器を複数有
する集積回路の第５実施例のブロック図である。
【符号の説明】
I10…第１の端子、 Ii10…第１の信号電流、Io11…第
２の信号電流、 Io12…第３の信号電流、M1…第１のM
OSトランジスタ、 M2…第２のMOSトランジスタ、O11…
第２の端子、 O12…第３の端子、R10…基準端子、
Rv10…基準電圧。
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ゴデフリドゥス ヨハネス ゲルトルデ ィス マリア ゲーレン オランダ国 アインドーフェン フルー ネヴァウツウェッハ １ (56)参考文献 特開 平１−314429（ＪＰ，Ａ) 特開 昭59−6606（ＪＰ，Ａ) 特開 平４−168380（ＪＰ，Ａ) 特開 昭63−282815（ＪＰ，Ａ) 特開 昭55−83258（ＪＰ，Ａ) 実開 平１−110525（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の信号電流を通過させる第１の端子
    と、第２の信号電流を通過させると共に第１の電位を受
    ける第２の端子と、第３の信号電流を通過させると共に
    第２の電位を受ける第３の端子と、前記第１の端子と前
    記第２との端子の間に結合される主電流通路及び制御電
    極を持つ第１のMOSトランジスタと、前記第１の端子と
    前記第３の端子との間に結合される主電流通路及び制御
    電極を持つ第２のMOSトランジスタとを有する電流分割
    器であり、前記第１及び前記第２のMOSトランジスタの
    前記制御電極が、当該電流分割器の能動状態の間に前記
    第１のMOSトランジスタの前記主電流通路及び前記第２
    のMOSトランジスタの前記主電流通路を導通状態にする
    ために基準電圧を入力する基準端子に結合され、当該電
    流分割器が、第４の信号電流を通過させる第４の端子
    と、インバータ回路と、制御電極及び主電流通路を持つ
    少なくとも１個の他のMOSトランジスタとを更に有し、
    前記少なくとも１個の他のMOSトラジスタの前記制御電
    極が、当該電流分割器の前記能動状態の間に前記少なく
    とも１個の他のMOSトランジスタをオフ状態にする一方
    当該電流分割器の受動状態の間に該少なくとも１個の他
    のMOSトランジスタを導通状態にするために、前記基準
    電圧を入力する前記基準端子に前記インバータ回路によ
    り結合され、前記少なくとも１個の他のMOSトランジス
    タの前記主電流通路が、前記第１のMOSトランジスタの
    前記主電流通路と前記第２の端子との間に結合され、前
    記第４の端子が、前記第１のMOSトランジスタの前記主
    電流通路と前記少なくとも１個の他のMOSトランジスタ
    の前記主電流通路との間の点に結合されていることを特
    徴とする電流分割器。
  2. 【請求項２】 第１の信号電流を通過させる第１の端子
    と、第２の信号電流を通過させると共に第１の電位を受
    ける第２の端子と、第３の信号電流を通過させると共に
    第２の電位を受ける第３の端子と、前記第１の端子と前
    記第２の端子との間に結合される主電流通路及び制御電
    極を持つ第１のMOSトランジスタと、前記第１の端子と
    前記第３の端子との間に結合される主電流通路及び制御
    電極を持つ第２のMOSトランジスタとを有する電流分割
    器であり、当該電流分割器が、第４の信号電流を通過さ
    せる第４の端子と、インバータ回路と、制御電極及び主
    電流通路を持つ少なくとも１個の他のMOSトランジスタ
    とを更に有し、前記第１のMOSトランジスタの前記主電
    流通路及び前記第２のMOSトランジスタの前記主電流通
    路を導通状態にする当該電流分割器の第１の能動状態の
    間に前記少なくとも１個の他のMOSトランジスタをオフ
    状態にする一方当該電流分割器の第２の能動状態の間に
    前記少なくとも１個の他のMOSトランジスタを導通状態
    にするために、前記少なくとも１個の他のMOSトランジ
    スタの前記制御電極が、前記インバータ回路により前記
    第１のMOSトランジスタの前記制御電極に結合され、前
    記第１のMOSトランジスタの前記制御電極が、第１の基
    準電圧を入力する第１の基準端子に結合され、前記第２
    のMOSトランジスタの前記制御電極が、第２の基準電圧
    を入力する第２の基準端子に結合され、前記少なくとも
    １個の他のMOSトランジスタの前記主電流通路が、前記
    第１の端子と前記第４の端子との間に結合されているこ
    とを特徴とする電流分割器。
  3. 【請求項３】 請求項１に記載の電流分割器を複数有す
    る集積回路であり、当該集積回路が、入力電流を入力す
    る入力端子と、第１の出力電流を出力する第１の出力端
    子とを更に有し、当該集積回路の前記入力端子が、最初
    の電流分割器の第４の端子に結合され、前記最初の電流
    分割器の第１の端子が、最後の電流分割器の第４の端子
    に結合され、前記最後の電流分割器の第１の端子が、当
    該集積回路の前記第１の出力端子に結合されていること
    を特徴とする集積回路。
  4. 【請求項４】 請求項３に記載の集積回路であり、当該
    集積回路が、第２の出力電流を出力する第２の出力端子
    を更に有し、前記電流分割器各々の第２の端子が、当該
    集積回路の前記第２の出力端子に結合されていることを
    特徴とする集積回路。
  5. 【請求項５】 請求項４に記載の集積回路であり、当該
    集積回路が、第３の出力電流を出力する第３の出力端子
    を更に有し、前記電流分割器各々の第３の端子が、当該
    集積回路の前記第３の出力端子に結合されていることを
    特徴とする集積回路。
  6. 【請求項６】 請求項３、請求項４又は請求項５に記載
    の集積回路であり、当該集積回路が、他の電流分割器を
    更に有し、前記最初の電流分割器の前記第１の端子が、
    前記他の電流分割器の第４の端子に結合され、前記他の
    電流分割器の第１の端子が、前記最後の電流分割器の前
    記第４の端子に結合されていることを特徴とする集積回
    路。
  7. 【請求項７】 請求項６に記載の集積回路であり、当該
    集積回路が、複数の他の電流分割器を更に有し、これら
    他の電流分割器が、前記最初の電流分割器の前記第１の
    端子と前記最後の電流分割器の前記第４の端子との間に
    同様にして直列に結合されていることを特徴とする集積
    回路。
  8. 【請求項８】 請求項３、請求項４、請求項５、請求項
    ６又は請求項７に記載の集積回路であり、当該集積回路
    が、制御回路を更に有し、前記電流分割器各々の基準端
    子が、前記制御回路に結合されていることを特徴とする
    集積回路。
  9. 【請求項９】 請求項１に記載の電流分割器を複数有す
    る集積回路であり、当該集積回路が、入力電流を入力す
    る入力端子と、第１の出力電流を出力する第１の出力端
    子とを更に有し、当該集積回路の前記入力端子が、前記
    複数の電流分割器における第１の電流分割係数を持つ第
    １の直列接続の中の最初の電流分割器の第４の端子に結
    合され、前記第１の直列接続の中の前記最初の電流分割
    器の第１の端子が、該第１の直列接続の中の最後の電流
    分割器の第４の端子に結合され、前記第１の直列接続の
    中の電流分割器各々の第２の端子が、前記複数の電流分
    割器における第２の電流分割係数を持つ第２の直列接続
    の中の最初の電流分割器の第４の端子に結合され、前記
    第２の直列接続の中の前記最初の電流分割器の第１の端
    子が、該第２の直列接続の中の最後の電流分割器の第４
    の端子に結合され、前記第２の直列接続の中の電流分割
    器各々の第２の端子が、当該集積回路の前記第１の出力
    端子に結合されていることを特徴とする集積回路。
  10. 【請求項１０】 請求項９に記載の集積回路であり、当
    該集積回路が、第２の出力電流を出力する第２の出力端
    子を更に有し、前記電流分割器各々の第３の端子が、当
    該集積回路の前記第２の出力端子に結合され、前記第１
    の直列接続の中の前記最後の電流分割器の第１の端子
    が、前記第２の直列接続の中の前記最初の電流分割器の
    前記第４の端子に結合され、前記第２の直列接続の中の
    前記最後の電流分割器の第１の端子が、当該集積回路の
    前記第２の出力端子に結合されていることを特徴とする
    集積回路。
  11. 【請求項１１】 請求項９又は請求項１０に記載の集積
    回路であり、当該集積回路が、他の電流分割器を更に有
    し、前記最初の電流分割器の前記第１の端子が、前記他
    の電流分割器の第４の端子に結合され、前記他の電流分
    割器の第１の端子が、前記最後の電流分割器の前記第４
    の端子に結合されていることを特徴とする集積回路。
  12. 【請求項１２】 請求項１１に記載の集積回路であり、
    当該集積回路が、複数の他の電流分割器を更に有し、こ
    れら他の電流分割器が、前記最初の電流分割器の前記第
    １の端子と前記最後の電流分割器の前記第４の端子との
    間に同様にして直列に結合されていることを特徴とする
    集積回路。
  13. 【請求項１３】 請求項９、請求項１０、請求項１１又
    は請求項１２に記載の集積回路であり、当該集積回路
    が、制御回路を更に有し、前記電流分割器各々の基準端
    子が、前記制御回路に結合されていることを特徴とする
    集積回路。
  14. 【請求項１４】 請求項２に記載の電流分割器を複数有
    する集積回路であり、当該集積回路が、入力電流を入力
    する入力端子と、第１の出力電流を出力する第１の出力
    端子とを更に有し、当該集積回路の前記入力端子が、最
    初の電流分割器の第１の端子に結合され、前記最初の電
    流分割器の第３の端子が、最後の電流分割器の第１の端
    子に結合され、前記最後の電流分割器の第３の端子が、
    当該集積回路の前記第１の出力端子に結合されているこ
    とを特徴とする集積回路。
  15. 【請求項１５】 請求項１４に記載の集積回路であり、
    当該集積回路が、第２の出力電流を出力する第２の出力
    端子を更に有し、前記電流分割器各々の第２の端子が、
    当該集積回路の前記第２の出力端子に結合されているこ
    とを特徴とする集積回路。
  16. 【請求項１６】 請求項１５に記載の集積回路であり、
    当該集積回路が、第３の出力電流を出力する第３の出力
    端子を更に有し、前記電流分割器各々の第４の端子が、
    当該集積回路の前記第３の出力端子に結合されているこ
    とを特徴とする集積回路。
  17. 【請求項１７】 請求項１４、請求項１５又は請求項１
    ６に記載の集積回路であり、当該集積回路が、他の電流
    分割器を更に有し、前記最初の電流分割器の前記第３の
    端子が、前記他の電流分割器の第１の端子に結合され、
    前記他の電流分割器の第３の端子が、前記最後の電流分
    割器の前記第１の端子に結合されていることを特徴とす
    る集積回路。
  18. 【請求項１８】 請求項１７に記載の集積回路であり、
    当該集積回路が、複数の他の電流分割器を更に有し、こ
    れら他の電流分割器が、前記最初の電流分割器の前記第
    ３の端子と前記最後の電流分割器の前記第１の端子との
    間に同様にして直列に結合されていることを特徴とする
    集積回路。
  19. 【請求項１９】 請求項１４、請求項１５、請求項１６
    又は請求項１７に記載の集積回路であり、当該集積回路
    が、制御回路を更に有し、前記電流分割器各々の第１及
    び第２の基準端子が、前記制御回路に結合されているこ
    とを特徴とする集積回路。
  20. 【請求項２０】 請求項３乃至１９の何れか一項に記載
    の集積回路であり、当該集積回路が、入力電圧を入力す
    る他の入力端子と、出力電圧を出力する他の出力端子
    と、電圧／電流変換器と、電流／電圧変換器とを更に有
    し、前記電圧／電流変換器が、当該集積回路の前記他の
    入力端子と当該集積回路の前記入力端子との間に結合さ
    れ、前記電流／電圧変換器が、当該集積回路の前記第１
    の出力端子と当該集積回路の前記他の出力端子との間に
    結合されていることを特徴とする集積回路。
  21. 【請求項２１】 請求項２０に記載の集積回路であり、
    当該集積回路が、基準電圧を入力する基準端子と、他の
    基準電圧を入力する他の基準端子とを更に有し、前記電
    圧／電流変換器が、抵抗素子と、制御電極及び主電流通
    路を持つ少なくとも１個のMOSトランジスタと、反転入
    力部、非反転入力部及び出力部を持つ演算増幅器とを有
    し、前記反転入力部が、前記抵抗素子により当該集積回
    路の前記他の入力端子に結合され、前記非反転入力部
    が、当該集積回路の基準端子に結合され、前記出力部
    が、前記最初の電流分割器の端子に結合されると共に前
    記少なくとも１個のMOSトランジスタの前記主電流通路
    により前記反転入力部に結合され、前記少なくとも１個
    のMOSトランジスタの前記制御電極が、当該集積回路の
    当該集積回路の他の基準端子に結合されていることを特
    徴とする集積回路。
JP04567593A 1992-02-11 1993-02-10 電流分割器及びそのような電流分割器を複数有する集積回路 Expired - Fee Related JP3295164B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL92200381.9 1992-02-11
EP92200381 1992-02-11

Publications (2)

Publication Number Publication Date
JPH0613873A JPH0613873A (ja) 1994-01-21
JP3295164B2 true JP3295164B2 (ja) 2002-06-24

Family

ID=8210412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04567593A Expired - Fee Related JP3295164B2 (ja) 1992-02-11 1993-02-10 電流分割器及びそのような電流分割器を複数有する集積回路

Country Status (5)

Country Link
US (1) US5475331A (ja)
JP (1) JP3295164B2 (ja)
KR (1) KR100291611B1 (ja)
DE (1) DE69306603T2 (ja)
SG (1) SG44661A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240663A (ja) * 1994-03-01 1995-09-12 Sony Corp アクティブフィルタ回路
US6294959B1 (en) 1999-11-12 2001-09-25 Macmillan Bruce E. Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same
CN1142627C (zh) 2000-01-26 2004-03-17 华为技术有限公司 数字工艺的电流模式步进衰减控制电路
US20040183769A1 (en) * 2000-09-08 2004-09-23 Earl Schreyer Graphics digitizer
US6496051B1 (en) * 2001-09-06 2002-12-17 Sharp Laboratories Of America, Inc. Output sense amplifier for a multibit memory cell
KR100792708B1 (ko) * 2006-06-14 2008-01-11 한국과학기술원 디지털 아날로그 변환기
TWI408806B (zh) * 2008-12-09 2013-09-11 United Microelectronics Corp 半導體結構及其製造方法
DE102009018996B3 (de) * 2009-04-27 2010-04-29 Siemens Aktiengesellschaft Schaltung zum Schalten kapazitiver Lasten
JP6019870B2 (ja) * 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
EP3450424A1 (de) 2017-09-04 2019-03-06 Covestro Deutschland AG Verfahren zur herstellung von isocyanaten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838310C2 (de) * 1978-09-01 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk
US4197511A (en) * 1978-12-18 1980-04-08 Bell Telephone Laboratories, Incorporated Linear load MOS transistor circuit
EP0031583B1 (en) * 1979-12-26 1988-08-17 Kabushiki Kaisha Toshiba A driver circuit for charge coupled device
JPS63279491A (ja) * 1987-05-12 1988-11-16 Mitsubishi Electric Corp 半導体ダイナミツクｒａｍ
JPH0679263B2 (ja) * 1987-05-15 1994-10-05 株式会社東芝 基準電位発生回路
US4897563A (en) * 1988-08-01 1990-01-30 Itt Corporation N-way MMIC redundant switch
US4939394A (en) * 1988-09-16 1990-07-03 Texas Instruments Incorporated Synchronous circuit system having asynchronous signal input
US4978905A (en) * 1989-10-31 1990-12-18 Cypress Semiconductor Corp. Noise reduction output buffer
US5034623A (en) * 1989-12-28 1991-07-23 Texas Instruments Incorporated Low power, TTL level CMOS input buffer with hysteresis
JPH07105711B2 (ja) * 1990-04-26 1995-11-13 株式会社東芝 入力回路

Also Published As

Publication number Publication date
JPH0613873A (ja) 1994-01-21
KR930018854A (ko) 1993-09-22
KR100291611B1 (ko) 2001-06-01
DE69306603D1 (de) 1997-01-30
SG44661A1 (en) 1997-12-19
DE69306603T2 (de) 1997-06-05
US5475331A (en) 1995-12-12

Similar Documents

Publication Publication Date Title
US6690232B2 (en) Variable gain amplifier
US3947778A (en) Differential amplifier
US7372330B2 (en) Variable gain amplifier
US6985036B2 (en) Digitally controlled transconductance cell
JP3813256B2 (ja) 関数演算回路用の波形整形回路
US4069431A (en) Amplifier circuit
JP3295164B2 (ja) 電流分割器及びそのような電流分割器を複数有する集積回路
EP1020027B1 (en) Cmos differential voltage controlled logarithmic attenuator and method
US4677323A (en) Field-effect transistor current switching circuit
KR101470509B1 (ko) 전압이득과 선형성이 개선된 주파수 혼합기
EP0555905B1 (en) Current divider and integrated circuit comprising a plurality of current dividers
EP1790074B1 (en) A linear transconductance cell with wide tuning range
JPS6313572B2 (ja)
US3443240A (en) Gain control biasing circuits for field-effect transistors
JPH08213893A (ja) 半導体集積回路
JP4142059B2 (ja) 積分回路
EP0757439A2 (en) A variable resistor circuit, a variable attenuator circuit and a variable gain amplifier
JP2924483B2 (ja) 可変減衰器
US7492225B2 (en) Gain-controlled amplifier
KR20020045642A (ko) 디지털/아날로그 컨버터
JP2866897B2 (ja) 分布増幅器
US20190068149A1 (en) Programmable gain amplifier
JPH026449B2 (ja)
KR19990070094A (ko) 이득 제어회로
JPH01212029A (ja) Ｄ／ａコンバータ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020305

LAPS Cancellation because of no payment of annual fees