TWI408806B - 半導體結構及其製造方法 - Google Patents

Description

半導體結構及其製造方法

本發明是有關於一種積體電路及其製造方法，且特別是有關於一種半導體結構及其製造方法。

隨著半導體元件之積集度的日益提升，半導體元件之尺寸亦隨之縮小。因此，半導體元件中各個構件如分流器(current divider)的尺寸也必須相應地縮小。

習知的分流器為利用多晶矽層及金屬層以蛇狀配置的方式，來達到分流的目的。然而，此作法的多晶矽層及金屬層佔用到相當大的面積，因此，半導體元件的尺寸無法縮小。另外，形成分流器的製程經常不能和現有的製程相整合，進而增加製程的複雜度，且製造成本也較高。

因此，如何設計一個面積小且與現有製程相容的分流器，已成為業者極為重視的議題之一。

有鑑於此，本發明提供一種作為分流器之半導體結構，其不佔面積且容易與現有的製程相整合。

本發明另提供一種半導體結構的製造方法，其製造出來的半導體結構，不但可以作為小尺寸的分流器，也可以作為一次性燒錄的金氧半導體結構，成本低且可靠度佳。

本發明提供一種半導體結構，其包括基底、閘介電 層、閘極、源極區與汲極區。閘介電層配置在基底上。至少一凹陷配置在基底中。閘極配置在閘介電層上及凹陷中。源極區與汲極區分別配置在閘極之兩側的基底中。

依照本發明之一實施例所述，在一操作下，反轉層或累積層形成於閘介電層及基底之間，使得閘極電流沿著反轉層或累積層分為流向源極區的源極電流以及流向汲極區的汲極電流。

依照本發明之一實施例所述，當至少一凹陷與源極區之間的最短距離為L1，至少一凹陷與汲極區之間的最短距離為L2時，源極電流正比於L2/(L1＋L2)，汲極電流正比於L1/(L1＋L2)。

依照本發明之一實施例所述，上述之半導體結構更包括介電層配置於凹陷之表面上。

依照本發明之一實施例所述，上述之凹陷之表面上未配置介電層。

依照本發明之一實施例所述，上述之半導體結構更包括配置於基底中的井區。

依照本發明之一實施例所述，上述之基底的材料包括矽。

依照本發明之一實施例所述，上述之閘介電層的材料包括氧化矽。

依照本發明之一實施例所述，上述之閘極的材料包括多晶矽、多晶矽化金屬、金屬矽化物或金屬。

本發明另提供一種半導體結構的形成方法。首先，於一 基底上形成閘介電層。然後，於基底中形成至少一凹陷。接著，於閘介電層上及凹陷中形成閘極。之後，於閘極之兩側的基底中形成源極區與汲極區。

依照本發明之一實施例所述，在一操作下，反轉層或累積層形成於閘介電層及基底之間，使得閘極電流沿著反轉層或累積層分為流向源極區的源極電流以及流向汲極區的汲極電流。

依照本發明之一實施例所述，當至少一凹陷與源極區之間的最短距離為L1，至少一凹陷與汲極區之間的最短距離為L2時，源極電流正比於L2/(L1＋L2)，汲極電流正比於L1/(L1＋L2)。

依照本發明之一實施例所述，上述之形成閘介電層的步驟在形成至少一凹陷的步驟之前。

依照本發明之一實施例所述，上述之形成閘介電層的步驟在形成至少一凹陷的步驟之後。

依照本發明之一實施例所述，上述之形成閘介電層的方法包括進行熱氧化法或化學氣相沉積製程。

依照本發明之一實施例所述，上述之形成至少一凹陷的方法包括進行蝕刻製程。

依照本發明之一實施例所述，上述之基底的材料包括矽。

依照本發明之一實施例所述，上述之閘介電層的材料包括氧化矽。

依照本發明之一實施例所述，上述之閘極的材料包括 多晶矽、多晶矽化金屬、金屬矽化物或金屬。

綜上所述，在本發明的半導體結構中，利用配置至少一凹陷於基底中，且凹陷之表面上未配置介電層，可作為分流器，達到將閘極電流分流為源極電流以及汲極電流的目的。本發明之用作分流器的半導體結構不佔面積，且可以和現有的製程整合，減低製程的複雜性，大幅降低成本。

另外，在本發明的半導體結構中，利用配置至少一凹陷於基底中，且凹陷之表面上配置有介電層，可作為單次燒錄的金氧半導體結構，用以修補元件的編碼。本發明之用作單次燒錄的半導體結構不會有燒斷點不可預期之現象，因此其可靠度也會大幅提升。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1是依據本發明一實施例所繪示之一種半導體結構的剖面示意圖。圖2是圖1之半導體結構的局部上視圖。

請參照圖1及圖2，半導體結構100包括基底102、閘介電層104、閘極106、源極區108與汲極區110。基底102例如是N型基底或P型基底，或是具有與基底導電性不同之井區(未繪示)的基底。基底102的材料包括矽，例如是單晶矽、磊晶矽、多晶矽、矽化鍺或碳化矽等等。基底102具有主動區101。閘介電層104配置在主動區101的基底102上。閘介電層104的材料例如是氧化矽。另外，至 少一凹陷112配置在基底102中。

閘極106配置在閘介電層104上及凹陷112中。閘極106的材料例如是多晶矽、多晶矽化金屬(polycide)、金屬矽化物(silicide)或金屬。在一實施例中，間隙壁116也可以選擇性地配置於閘極106的側壁上。源極區108與汲極區110分別配置在閘極106之兩側的基底102中。源極區108包括淡摻雜區107及濃摻雜區111，源極區110包括淡摻雜區109及濃摻雜區113。源極區108與汲極區110例如是N型摻雜區或P型摻雜區。

在一操作下，例如當施加於閘極106的電壓高於施加於基底102、源極區108與汲極區110的電壓時，富含電子的反轉層(inversion layer)114形成於閘介電層104及基底102之間，使得閘極電流I_G 沿著反轉層114分為流向源極區108的源極電流I_S 以及流向汲極區110的汲極電流I_D 。源極電流I_S 和汲極電流I_D 的大小(magnitude)符合下列之公式：I_S ~I_G x L2/(L1＋L2) (1)

I_D ~I_G x L1/(L1＋L2) (2)

其中，凹陷112與源極區108之間的最短距離為L1，凹陷112與汲極區110之間的最短距離為L2。由公式(1)及公式(2)可看出，源極電流I_S 正比於L2/(L1＋L2)，汲極電流I_D 正比於L1/(L1＋L2)。因此，在半導體結構100中，利用配置在基底102中的凹陷112，在適當的操作條件下，可將電流路徑一分為二，而達到將閘極電流I_G 分流為源極 電流I_S 以及汲極電流的目的。也就是說，本發明的半導體結構100可當作分流器，反轉層114可當作電阻器，經調整凹陷112的寬度與位置以及施加在閘極106、基底102、源極區108與汲極區110的電壓，可以改變源極電流I_S 與汲極電流I_D 的大小。

特別要說明的是，本發明之用作分流器的半導體結構與習知的金氧半導體(MOS)結構相同，因此其製造方法可以和現有的製程整合，減低製程的複雜性，大幅降低成本。另一方面，本發明僅需在基底中配置至少一凹陷即可達到分流的目的，不需佈局習知之大尺寸呈蛇狀的多晶矽層及金屬層，因此本發明之用作分流器的半導體結構的尺寸可以縮小，提升元件的積集度與效能。

在上述的實施例中，是以一個凹陷112配置在基底102中為例來說明之，但不用以限定本發明。換言之，本發明並不對凹陷的數目作限制。舉例來說，如圖3及圖4所示，當多數個凹陷112a、112b、112c配置在基底102中時，凹陷112a、112b、112c與源極區108之間的最短距離為L1，即凹陷112a到源極區108之間的距離；而凹陷112a、112b、112c與汲極區110之間的最短距離為L2，即凹陷112c到汲極區110之間的距離。圖3及圖4的半導體結構200同樣適用於公式(1)及公式(2)，可藉由調整凹陷112a、112b、112c的寬度與位置以及施加在閘極106、基底102、源極區108與汲極區110的電壓，進而改變源極電流I_S 與汲極電流I_D 的大小。

此外，在圖1至圖4的實施例中，凹陷的形狀為長條型，且其寬度與主動區101的寬度相同，均為W，但本發明並不以此為限。在另一實施例中，凹陷的形狀可以為任意形狀，且凹陷的寬度可以小於主動區101的寬度，如圖5之橢圓形之凹陷112d所示。

另外，在上述的實施例中，由於施加於閘極106的電壓高於施加於基底102的電壓，因此富含電子的反轉層114形成於閘介電層104及基底102之間，但本發明並不以此為限。在另一實施例中，當施加於基底102的電壓高於施加於閘極106的電壓時，富含電洞的累積層(accumulation layer)(未繪示)會形成於閘介電層104及基底102之間，此累積層同樣也可以當做電阻器，達到將閘極電流I_G 沿著累積層分流為源極電流I_S 與汲極電流I_D 之目的。

接下來，將列舉多個實施例來說明本發明之半導體結構的製造方法。

第一實施例

圖6A至6B為依據本發明第一實施例所繪示的半導體結構之製作方法剖面圖。

請參照圖6A，首先，於基底102上形成閘介電層104。基底102例如是N型基底或P型基底，或是具有與基底導電性不同之井區(未繪示)的基底。基底102的材料包括矽，例如是單晶矽、磊晶矽、多晶矽、矽化鍺或碳化矽等等。閘介電層104的材料包括氧化矽，且其形成方法例如是進行熱氧化法或化學氣相沉積製程。然後，於基底102中形成 至少一凹陷112。形成凹陷112的方法例如是進行蝕刻製程。此外，形成凹陷112的步驟可以和形成淺溝渠隔離(STI)結構的步驟同時進行之。

特別要說明的是，圖6A中的步驟也可以互換，舉例來說，可以先於基底102中形成至少一凹陷112，再於基底102上形成閘介電層104，因此，閘介電層104會同時形成於基底102及凹陷112的表面上。然後，進行蝕刻製程，以移除凹陷112之表面上的閘介電層104。

接著，請參照圖6B，於閘介電層104上及凹陷112中形成閘極106。閘極106的材料例如是多晶矽、多晶矽化金屬、金屬矽化物或金屬。閘極106的形成方法包括化學氣相沉積製程。之後，以閘極106為罩幕，利用N型摻質或P型摻質進行離子植入製程，以於閘極106兩側的基底102中形成淡摻雜區107及109。繼之，於閘極106的側壁上形成間隙壁116。間隙壁116之材料例如為氧化矽，且其形成方式例如是以化學氣相沉積法在基底102上先形成一層間隙壁材料層(未繪示)，再以非等向性蝕刻移除部份的間隙壁材料層。接著，以間隙壁116為罩幕，利用N型摻質或P型摻質進行離子植入製程，以於間隙壁116兩側的基底102中形成濃摻雜區111及113。淡摻雜區107與濃摻雜區111形成源極區108，而淡摻雜區109與濃摻雜區113形成汲極區110。

第二實施例

圖7A至7C為依據本發明第二實施例所繪示的半導體 結構之製作方法剖面圖。第二實施例與第一實施例類似，以下就不同處說明之，相同處則不再贅述。

請參照圖7A，先於基底102中形成至少一凹陷112，再於基底102上形成閘介電層104，因此，閘介電層104會同時形成於基底102及凹陷112的表面上。

接著，請參照圖7B，於閘介電層104上及凹陷112中形成閘極106。之後，以閘極106為罩幕，進行離子植入製程，以於閘極106兩側的基底102中形成淡摻雜區107及109。繼之，於閘極106的側壁上形成間隙壁116。接著，以間隙壁116為罩幕，進行離子植入製程，以於間隙壁116兩側的基底102中形成濃摻雜區111及113。淡摻雜區107與濃摻雜區111形成源極區108，而淡摻雜區109與濃摻雜區113形成汲極區110。

之後，請參照圖7C，利用尖端放電(point discharge)的方法燒斷位於凹陷112之底角(即A點)的閘介電層104，使得凹陷112中的閘極106與其兩側所形成的反轉層或累積層(未繪示)相通，而達到分流之目的。

特別要說明的是，圖7B的結構除了可在燒斷凹陷112之底角的閘介電層104後當作分流器外，也可以當作單次燒錄(one time programming；OTP)的金氧半導體結構，用於修補元件的編碼(code)。舉例來說，在圖7B的結構中，由於閘極106與其兩側所形成的反轉層或累積層不通，因此編碼為0。當元件的編碼需要修補時，利用尖端放電的方法燒斷位於凹陷112之底角的閘介電層104(如圖7C所示)，使得凹 陷112中的閘極106與其兩側所形成的反轉層或累積層相通，因此編碼為1。

此外，由於電場強度在曲度較大的表面位置(即A點)會較強，因此，利用尖端放電的方法所燒斷的地方(即A點)是可預期的。也就是說，圖7B的結構作為單次燒錄的金氧半導體結構時，不會有燒斷點不可預期之現象，因此其可靠度也會大幅提升。

綜上所述，在本發明的半導體結構中，利用配置至少一凹陷於基底中，且凹陷之表面上未配置介電層，可作為分流器，達到將閘極電流分流為源極電流以及汲極電流的目的。本發明之用作分流器的半導體結構與習知的金氧半導體結構相同，因此其製造方法可以和現有的製程整合，減低製程的複雜性，大幅降低成本。此外，由於本發明之用作分流器的半導體結構不需佈局習知之大尺寸呈蛇狀的多晶矽層及金屬層，因此其尺寸可以縮小，大幅提升元件的積集度與效能。

另外，在本發明的半導體結構中，利用配置至少一凹陷於基底中，且凹陷之表面上配置有介電層，可作為單次燒錄的金氧半導體結構，用以修補元件的編碼。由於本發明之用作單次燒錄的半導體結構不會有燒斷點不可預期之現象，因此其可靠度也會大幅提升。此外，此種半導體結構在燒斷凹陷之底角的閘介電層後可當作分流器，同樣也有上述之不佔面積及與現有製程容易整合之優點。

雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200‧‧‧半導體結構

101‧‧‧主動區

102‧‧‧基底

104‧‧‧閘介電層

106‧‧‧閘極

107、109‧‧‧淡摻雜區

108‧‧‧源極區

110‧‧‧汲極區

111、113‧‧‧濃摻雜區

112、112a、112b、112c、112d‧‧‧凹陷

114‧‧‧反轉層

116‧‧‧間隙壁

L1、L2‧‧‧距離

圖1是依據本發明一實施例所繪示之一種半導體結構的剖面示意圖。

圖2是圖1之半導體結構的局部上視圖。

圖3是依據本發明另一實施例所繪示之一種半導體結構的剖面示意圖。

圖4是圖2之半導體結構的局部上視圖。

圖5是依據本發明又一實施例所繪示之一種半導體結構的局部上視圖。

圖6A至6B為依據本發明第一實施例所繪示的半導體結構之製作方法剖面圖。

圖7A至7C為依據本發明第二實施例所繪示的半導體結構之製作方法剖面圖。

100‧‧‧半導體結構

102‧‧‧基底

104‧‧‧閘介電層

106‧‧‧閘極

107、109‧‧‧淡摻雜區

108‧‧‧源極區

110‧‧‧汲極區

111、113‧‧‧濃摻雜區

112‧‧‧凹陷

114‧‧‧反轉層

116‧‧‧間隙壁

L1、L2‧‧‧距離

Claims (19)

1. 一種半導體結構，包括：一閘介電層配置在一基底上，其中至少一凹陷配置在該基底中；一閘極，配置在該閘介電層上及該凹陷中；以及一源極區與一汲極區，分別配置在該閘極之兩側的該基底中。
2. 如申請專利範圍第1項所述之半導體結構，其中在一操作下，一反轉層或一累積層形成於該閘介電層及該基底之間，使得一閘極電流沿著該反轉層或該累積層分為流向該源極區的一源極電流以及流向該汲極區的一汲極電流。
3. 如申請專利範圍第2項所述之半導體結構，其中當該至少一凹陷與該源極區之間的最短距離為L1，該至少一凹陷與該汲極區之間的最短距離為L2時，該源極電流正比於L2/(L1＋L2)，該汲極電流正比於L1/(L1＋L2)。
4. 如申請專利範圍第1項所述之半導體結構，更包括一介電層配置於該凹陷之表面上。
5. 如申請專利範圍第1項所述之半導體結構，其中該凹陷之表面上未配置一介電層。
6. 如申請專利範圍第1項所述之半導體結構，其中該半導體結構更包括一井區，配置於該基底中。
7. 如申請專利範圍第1項所述之半導體結構，其中該基底的材料包括矽。
8. 如申請專利範圍第1項所述之半導體結構，其中該閘介電層的材料包括氧化矽。
9. 如申請專利範圍第1項所述之半導體結構，其中該閘極的材料包括多晶矽、多晶矽化金屬、金屬矽化物或金屬。
10. 一種半導體結構的製造方法，包括：於一基底上形成一閘介電層；於該基底中形成至少一凹陷；於該閘介電層上及該凹陷中形成一閘極；以及於該閘極之兩側的該基底中形成一源極區與一汲極區。
11. 如申請專利範圍第10項所述之半導體結構的製造方法，在一操作下，一反轉層或一累積層形成於該閘介電層及該基底之間，使得一閘極電流沿著該反轉層或該累積層分為流向該源極區的一源極電流以及流向該汲極區的一汲極電流。
12. 如申請專利範圍第11項所述之半導體結構的製造方法，其中當該至少一凹陷與該源極區之間的最短距離為L1，該至少一凹陷與該汲極區之間的最短距離為L2時，該源極電流正比於L2/(L1＋L2)，該汲極電流正比於L1/(L1＋L2)。
13. 如申請專利範圍第10項所述之半導體結構的製造方法，其中形成該閘介電層的步驟在形成該至少一凹陷的步驟之前。
14. 如申請專利範圍第10項所述之半導體結構的製造方法，其中形成該閘介電層的步驟在形成該至少一凹陷的步 驟之後。
15. 如申請專利範圍第10項所述之半導體結構的製造方法，其中形成該閘介電層的方法包括進行熱氧化法或化學氣相沉積製程。
16. 如申請專利範圍第10項所述之半導體結構的製造方法，其中形成該至少一凹陷的方法包括進行蝕刻製程。
17. 如申請專利範圍第10項所述之半導體結構的製造方法，其中該基底的材料包括矽。
18. 如申請專利範圍第10項所述之半導體結構的製造方法，其中該閘介電層的材料包括氧化矽。
19. 如申請專利範圍第10項所述之半導體結構的製造方法，其中該閘極的材料包括多晶矽、多晶矽化金屬、金屬矽化物或金屬。