JP3289514B2 - 両面アライナー用マスク - Google Patents
両面アライナー用マスクInfo
- Publication number
- JP3289514B2 JP3289514B2 JP24407694A JP24407694A JP3289514B2 JP 3289514 B2 JP3289514 B2 JP 3289514B2 JP 24407694 A JP24407694 A JP 24407694A JP 24407694 A JP24407694 A JP 24407694A JP 3289514 B2 JP3289514 B2 JP 3289514B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- double
- semiconductor wafer
- wiring
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、加速度センサあるいは
圧力センサ等の半導体ウエハ両面に加工の必要のある半
導体プロセスに用いられる両面アライナー用マスクに関
する。
圧力センサ等の半導体ウエハ両面に加工の必要のある半
導体プロセスに用いられる両面アライナー用マスクに関
する。
【０００２】
【従来技術】従来、半導体ウエハプロセスにおいて、加
速度センサのカンチレバーあるいは圧力センサのダイヤ
フラム等を形成するような、表裏両面にパターン形成を
行う製品では、裏面にパターン形成を行う為に両面アラ
イナーを用いて、マスク合わせおよび露光を行い、カン
チレバー形成用パターンあるいはダイヤフラム形成用パ
ターンを転写する。この両面アライナーに用いるガラス
マスクは２枚必要になる。すなわち、表面のパターン位
置合わせ用マスク、および裏面のパターン形成用マスク
である。
速度センサのカンチレバーあるいは圧力センサのダイヤ
フラム等を形成するような、表裏両面にパターン形成を
行う製品では、裏面にパターン形成を行う為に両面アラ
イナーを用いて、マスク合わせおよび露光を行い、カン
チレバー形成用パターンあるいはダイヤフラム形成用パ
ターンを転写する。この両面アライナーに用いるガラス
マスクは２枚必要になる。すなわち、表面のパターン位
置合わせ用マスク、および裏面のパターン形成用マスク
である。
【０００３】例えば圧力センサのダイヤフラムを形成す
る場合には、ウエハ強度を考慮した場合、ダイヤフラム
エッチングは、半導ウエハの表面の加工を全て終えた段
階で行うことが望ましいと考えられる。従って、このよ
うな場合、表面用マスクには、ウエハが直接、圧力電圧
変換素子やＡｌ配線等の形成された表面を下にして載せ
られ、位置合わせをして真空チャックにより固定される
ようになる。そしてこの上に裏面用マスクを重ねて、位
置合わせを行い露光を行うという工程順となる。
る場合には、ウエハ強度を考慮した場合、ダイヤフラム
エッチングは、半導ウエハの表面の加工を全て終えた段
階で行うことが望ましいと考えられる。従って、このよ
うな場合、表面用マスクには、ウエハが直接、圧力電圧
変換素子やＡｌ配線等の形成された表面を下にして載せ
られ、位置合わせをして真空チャックにより固定される
ようになる。そしてこの上に裏面用マスクを重ねて、位
置合わせを行い露光を行うという工程順となる。
【０００４】
【発明が解決しようとする課題】従って、上記のような
工程順序にて半導体ウエハを加工する場合には、ダイヤ
フラムエッチングの際の表面用マスクにＡｌ等の配線お
よび、パッシベーション膜を介して接するようになり、
パッシベーション膜あるいは配線に傷が付き、配線の段
切れ、あるいはパッシベーションクラック等が発生して
しまう恐れがある。
工程順序にて半導体ウエハを加工する場合には、ダイヤ
フラムエッチングの際の表面用マスクにＡｌ等の配線お
よび、パッシベーション膜を介して接するようになり、
パッシベーション膜あるいは配線に傷が付き、配線の段
切れ、あるいはパッシベーションクラック等が発生して
しまう恐れがある。
【０００５】特に近年、半導体装置の小型化に伴いＡｌ
等の配線パターンも細くなりつつあるため、この両面ア
ライナーを用いたパターン形成において、Ａｌ配線の断
線という問題は、より考慮すべき要素になることは必至
である。さらに、例えばディスクリートタイプのセンサ
においては、表面応力低減の目的で、Ａｌ配線幅を１０
μｍ以下にする必要があることと、また、ダイヤフラム
あるいはカンチレバーを有するセンサ部と、その信号を
処理する信号処理回路等が組み込まれた集積化センサに
おいては、信号処理回路に形成される配線パターンが、
１０μｍ以下と非常に配線幅が細いものとなるため、上
記問題がさらに顕著に現れるようになることが予想され
る。
等の配線パターンも細くなりつつあるため、この両面ア
ライナーを用いたパターン形成において、Ａｌ配線の断
線という問題は、より考慮すべき要素になることは必至
である。さらに、例えばディスクリートタイプのセンサ
においては、表面応力低減の目的で、Ａｌ配線幅を１０
μｍ以下にする必要があることと、また、ダイヤフラム
あるいはカンチレバーを有するセンサ部と、その信号を
処理する信号処理回路等が組み込まれた集積化センサに
おいては、信号処理回路に形成される配線パターンが、
１０μｍ以下と非常に配線幅が細いものとなるため、上
記問題がさらに顕著に現れるようになることが予想され
る。
【０００６】従って、本発明は、上記問題点に鑑み配線
パターンおよびパッシベーション膜を傷つけることのな
い両面アライナー用マスクを提供することを目的とす
る。
パターンおよびパッシベーション膜を傷つけることのな
い両面アライナー用マスクを提供することを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１に記載の両面ア
ライナー用マスクは、半導体ウエハプロセスにおいて、
両面に加工を行う必要のある半導体ウエハへのパターン
転写用マスクであって、該マスクは前記半導体ウエハの
両面に配置される２枚のマスク板を有し、少なくとも一
方は前記半導体ウエハの配線パターン形成面を密接し固
定する固定用マスクであり、該固定マスクは前記半導体
ウエハの少なくとも配線パターンの形成されている部分
には接しないような段差が設けられていることを特徴と
している。
ライナー用マスクは、半導体ウエハプロセスにおいて、
両面に加工を行う必要のある半導体ウエハへのパターン
転写用マスクであって、該マスクは前記半導体ウエハの
両面に配置される２枚のマスク板を有し、少なくとも一
方は前記半導体ウエハの配線パターン形成面を密接し固
定する固定用マスクであり、該固定マスクは前記半導体
ウエハの少なくとも配線パターンの形成されている部分
には接しないような段差が設けられていることを特徴と
している。
【０００８】また、請求項２に記載の両面アライナー用
マスクは、前記配線の線幅が１０μｍ以下である半導体
ウエハに用いられるものであることを特徴としている。
マスクは、前記配線の線幅が１０μｍ以下である半導体
ウエハに用いられるものであることを特徴としている。
【０００９】
【発明の作用効果】請求項１および２に記載の両面アラ
イナー用マスクにおいては、固定用マスクが半導体ウエ
ハの配線パターンの形成された部分には当たらないよう
な段差部を有しているため、パッシベーション膜あるい
は配線パターンに傷がつくことはない。従って、パター
ン転写工程において配線パターンの段切れによる素子不
良をなくすことができる。
イナー用マスクにおいては、固定用マスクが半導体ウエ
ハの配線パターンの形成された部分には当たらないよう
な段差部を有しているため、パッシベーション膜あるい
は配線パターンに傷がつくことはない。従って、パター
ン転写工程において配線パターンの段切れによる素子不
良をなくすことができる。
【００１０】請求項２に記載の両面アライナー用マスク
においては、およそ１０μｍと非常に細い配線パターン
の段切れを確実になくすことができるため、素子不良率
を激減させることができる。
においては、およそ１０μｍと非常に細い配線パターン
の段切れを確実になくすことができるため、素子不良率
を激減させることができる。
【００１１】
【実施例】以下、本発明を半導体圧力センサの形成工程
に適用した一実施例を図面を用いて説明する。図１は本
発明を適用した半導体圧力センサの断面図を示すもので
ある。上記半導体圧力センサの製造方法について、以下
簡単に説明する。
に適用した一実施例を図面を用いて説明する。図１は本
発明を適用した半導体圧力センサの断面図を示すもので
ある。上記半導体圧力センサの製造方法について、以下
簡単に説明する。
【００１２】まず、（１１０）面のＮ形シリコン基板１
を高温で熱酸化し、表面に厚さ約５００Åのシリコン酸
化膜を形成する。次に、シリコン酸化膜上にフォトレジ
ストを塗布し、フォトリソグラフィーによりイオン注入
領域を開孔し、ボロンのイオン注入および拡散を行い、
歪みゲージ抵抗２および３、つなぎ抵抗４、５、６、７
を形成する。
を高温で熱酸化し、表面に厚さ約５００Åのシリコン酸
化膜を形成する。次に、シリコン酸化膜上にフォトレジ
ストを塗布し、フォトリソグラフィーによりイオン注入
領域を開孔し、ボロンのイオン注入および拡散を行い、
歪みゲージ抵抗２および３、つなぎ抵抗４、５、６、７
を形成する。
【００１３】次に、ＣＶＤ法により約４００℃程度の低
温で表面酸化膜８を形成する。その後、配線領域６およ
び７上の表面酸化膜にコンタクト孔を開口し、Ａｌ配線
９、１０を形成する。その後、プラズマＣＶＤ法によ
り、パッシベーション膜１１を形成し、シリコン基板の
表面加工を終了する。また、この図には示さないが、ダ
イヤフラムおよび歪みゲージ抵抗の形成されるセンシン
グ領域の周辺に、センシング領域の出力信号を処理する
信号処理回路部が形成されていてもよい。この信号処理
回路部の配線はその線幅が１０μｍ程度と非常に細いも
のとなる。また、これら圧力センサは半導体基板にウエ
ハ状態にて複数同時に形成されるものである。
温で表面酸化膜８を形成する。その後、配線領域６およ
び７上の表面酸化膜にコンタクト孔を開口し、Ａｌ配線
９、１０を形成する。その後、プラズマＣＶＤ法によ
り、パッシベーション膜１１を形成し、シリコン基板の
表面加工を終了する。また、この図には示さないが、ダ
イヤフラムおよび歪みゲージ抵抗の形成されるセンシン
グ領域の周辺に、センシング領域の出力信号を処理する
信号処理回路部が形成されていてもよい。この信号処理
回路部の配線はその線幅が１０μｍ程度と非常に細いも
のとなる。また、これら圧力センサは半導体基板にウエ
ハ状態にて複数同時に形成されるものである。
【００１４】次に、シリコン基板裏面のダイヤフラムエ
ッチングを行う。この際、表面の歪みゲージ抵抗とダイ
ヤフラムの位置を合わせるために両面アライナー装置を
用いる（例：Karl Suss 社製 SUSS MA 25 ）。本実施例
の様に、シリコン基板の表面加工を終えてから裏面加工
を行う場合には、両面アライナー用のマスクがシリコン
基板表面に当たるため、Ａｌ配線の断線が発生する可能
性がある。そこで、図２および３に示すような段差部を
有する両面アライナー用マスクを用いることで、そのよ
うな事態を回避することが可能となる。
ッチングを行う。この際、表面の歪みゲージ抵抗とダイ
ヤフラムの位置を合わせるために両面アライナー装置を
用いる（例：Karl Suss 社製 SUSS MA 25 ）。本実施例
の様に、シリコン基板の表面加工を終えてから裏面加工
を行う場合には、両面アライナー用のマスクがシリコン
基板表面に当たるため、Ａｌ配線の断線が発生する可能
性がある。そこで、図２および３に示すような段差部を
有する両面アライナー用マスクを用いることで、そのよ
うな事態を回避することが可能となる。
【００１５】図２（ａ）は、両面アライナーの模式図を
示すのであり、図２（ｂ）は両面アライナー用マスクの
シリコン基板表面側が固定される表面用マスクを示す図
である。図２（ａ）に示すように、両面アライナーのス
テージ２３に表面用マスク２２ｂが真空排気により吸着
されている。また、表面用マスク２２ｂの上にシリコン
基板２０が表面用マスク２２ｂの点線で示されるウエハ
吸着用穴２５にて、同じく真空排気により表面用マスク
２２ｂが吸着されている。この際、シリコン基板の表面
に形成された配線あるいはパッシベーション膜に傷が入
らないように、段差部２４が形成されている。この段差
部はその深さがおよそ０．７ｍｍとなっている。また、
シリコン基板２０裏面上にはフォトレジストが塗布され
ている。そして、シリコン基板２０裏面上に裏面用マス
ク２２ａが固定され、露光によりフォトレジストにパタ
ーンを転写する。なお、図２（ｂ）に示す２６は表面パ
ターン位置合わせ用キーであり、２７はシリコン基板が
固定される位置である。また、段差部２４は、シリコン
基板表面に形成される素子領域の輪郭に合わせてその形
状が形成されている。
示すのであり、図２（ｂ）は両面アライナー用マスクの
シリコン基板表面側が固定される表面用マスクを示す図
である。図２（ａ）に示すように、両面アライナーのス
テージ２３に表面用マスク２２ｂが真空排気により吸着
されている。また、表面用マスク２２ｂの上にシリコン
基板２０が表面用マスク２２ｂの点線で示されるウエハ
吸着用穴２５にて、同じく真空排気により表面用マスク
２２ｂが吸着されている。この際、シリコン基板の表面
に形成された配線あるいはパッシベーション膜に傷が入
らないように、段差部２４が形成されている。この段差
部はその深さがおよそ０．７ｍｍとなっている。また、
シリコン基板２０裏面上にはフォトレジストが塗布され
ている。そして、シリコン基板２０裏面上に裏面用マス
ク２２ａが固定され、露光によりフォトレジストにパタ
ーンを転写する。なお、図２（ｂ）に示す２６は表面パ
ターン位置合わせ用キーであり、２７はシリコン基板が
固定される位置である。また、段差部２４は、シリコン
基板表面に形成される素子領域の輪郭に合わせてその形
状が形成されている。
【００１６】そして、パターン形成後、ウェットエッチ
ングによりエッチングを行いダイヤフラム１２を形成
し、圧力センサが形成される。以上のように本実施例に
よれば、両面アライナー用マスクの表面マスクに段差部
を設けているため、裏面パターンの形成時に、基板表面
に形成したＡｌ配線あるいはパッシベーション膜を傷つ
けることはない。従って、パッシベーションクラックあ
るいはＡｌ配線の断線といった不具合を回避することが
可能となる。
ングによりエッチングを行いダイヤフラム１２を形成
し、圧力センサが形成される。以上のように本実施例に
よれば、両面アライナー用マスクの表面マスクに段差部
を設けているため、裏面パターンの形成時に、基板表面
に形成したＡｌ配線あるいはパッシベーション膜を傷つ
けることはない。従って、パッシベーションクラックあ
るいはＡｌ配線の断線といった不具合を回避することが
可能となる。
【００１７】尚、上記実施例では圧力センサについて説
明したが、本発明の両面アライナー用マスクはこれに限
られるものではなく、カンチレバーを有する加速度セン
サ等、両面アライナーを必要とする半導体装置の製造方
法に適用可能である。また、表面用マスクに形成する段
差部の深さは、シリコン基板表面に形成されるＡｌ配線
およびパッシベーション膜の厚み程度の深さがあれば十
分である。
明したが、本発明の両面アライナー用マスクはこれに限
られるものではなく、カンチレバーを有する加速度セン
サ等、両面アライナーを必要とする半導体装置の製造方
法に適用可能である。また、表面用マスクに形成する段
差部の深さは、シリコン基板表面に形成されるＡｌ配線
およびパッシベーション膜の厚み程度の深さがあれば十
分である。
【図１】本発明の一実施例の圧力センサの断面図であ
る。
る。
【図２】（ａ）は、本発明の一実施例を示す両面アライ
ナーを用いたパターン形成の模式図である。（ｂ）は、
両面アライナー用マスクの表面用マスクを示す図であ
る。
ナーを用いたパターン形成の模式図である。（ｂ）は、
両面アライナー用マスクの表面用マスクを示す図であ
る。
１，２０ シリコン基板 ２，３ 歪みゲージ抵抗 ４，５，６，７ つなぎ抵抗 ９，１０ Ａｌ配線 １１ パッシベーション膜 １２ ダイヤフラム ２１ フォトレジスト ２２ａ 裏面用マスク ２２ｂ 表面用マスク ２３ アライナーステージ ２４ 段差部 ２５ ウエハ吸着用穴 ２６ 位置合わせキー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 1/08
Claims (2)
- 【請求項１】 半導体ウエハプロセスにおいて、両面に
加工を行う必要のある半導体ウエハへのパターン転写用
マスクであって、 該マスクは前記半導体ウエハの両面に配置される２枚の
マスク板を有し、少なくとも一方は前記半導体ウエハの
配線パターンの形成面を密接し固定する固定用マスクで
あり、該固定用マスクは前記半導体ウエハの少なくとも
配線パターンの形成されている部分には接しないような
段差が設けられていることを特徴とする両面アライナー
用マスク。 - 【請求項２】 前記配線の線幅が１０μｍ以下である半
導体ウエハに用いられる請求項１に記載の両面アライナ
ー用マスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24407694A JP3289514B2 (ja) | 1994-10-07 | 1994-10-07 | 両面アライナー用マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24407694A JP3289514B2 (ja) | 1994-10-07 | 1994-10-07 | 両面アライナー用マスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111367A JPH08111367A (ja) | 1996-04-30 |
| JP3289514B2 true JP3289514B2 (ja) | 2002-06-10 |
Family
ID=17113383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24407694A Expired - Fee Related JP3289514B2 (ja) | 1994-10-07 | 1994-10-07 | 両面アライナー用マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289514B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4848697B2 (ja) * | 2005-07-29 | 2011-12-28 | 大日本印刷株式会社 | 露光機のワークステージを用いた露光方法 |
| JP6200224B2 (ja) * | 2012-09-13 | 2017-09-20 | 日本メクトロン株式会社 | フォトマスク、フォトマスク組、露光装置および露光方法 |
| CN104597722B (zh) * | 2015-01-21 | 2019-07-23 | 广东工业大学 | 一种基于仿射变换单应矩阵的投影套刻对位系统及其对准方法 |
-
1994
- 1994-10-07 JP JP24407694A patent/JP3289514B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111367A (ja) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729005B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| US6727549B1 (en) | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer | |
| US7494830B2 (en) | Method and device for wafer backside alignment overlay accuracy | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| JPH08236788A (ja) | 半導体センサの製造方法 | |
| JP3289514B2 (ja) | 両面アライナー用マスク | |
| US6348398B1 (en) | Method of forming pad openings and fuse openings | |
| JP2005043159A (ja) | 圧力センサ | |
| JP2771057B2 (ja) | 半導体装置の製造方法 | |
| JPH0685287A (ja) | 半導体圧力センサ及びその製造方法 | |
| WO2022134162A1 (zh) | 可转移的柔性互联结构的制备方法以及结构 | |
| JP3160936B2 (ja) | ウエハの貼り合わせ方法 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| JPH01214040A (ja) | 半導体集積回路の製造方法 | |
| JP3085759B2 (ja) | 半導体素子の製造方法 | |
| JPH04372163A (ja) | 貼り合わせ基板の製造方法 | |
| JPH10107296A (ja) | 半導体装置及びその製造方法 | |
| JP2961860B2 (ja) | 半導体装置の製造方法 | |
| JPH06140301A (ja) | 半導体圧力センサ製造用フォトマスク | |
| JP2003188347A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JPH06151891A (ja) | 半導体圧力センサの製造方法 | |
| JPS63122278A (ja) | 半導体圧力センサの製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140322 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |