JP3287597B2

JP3287597B2 - 画像走査装置

Info

Publication number: JP3287597B2
Application number: JP05274492A
Authority: JP
Inventors: ドナルド・ジェイ・グスマーノ
Original assignee: ゼロックス・コーポレーション
Priority date: 1991-03-18
Filing date: 1992-03-11
Publication date: 2002-06-04
Anticipated expiration: 2017-06-04
Also published as: JPH05145755A; US5204761A

Description

【発明の詳細な説明】

【０００１】本発明は電子走査アレイからのアナログ画
像データについて、オフセットと利得に広範囲の修正を
行うためのシステムに関するものである。

【０００２】〔発明の背景〕文書走査陽電子入力スキャ
ナにおいて、画像情報はアレイと画像の相対的動作経路
を横断するように配置された受光素子のアレイで画像か
らの光を探査することによって得られる。受光素子は、
典型的なものがフォトダイオードまたはアモルファスシ
リコンセンサで、半導体基盤またはチップ上にアレイを
形成するために相互に近接して集積したまたはなんらか
の方法で配置した多数のチップと共に形成される。受光
アレイは実際の画像の幅と受光素子が１対１の対応をな
すもの（全幅アレイ）、または見かけの画像寸法を縮小
してより小さいアレイに対応する光学系を充当するもの
がある。こうしたアレイは通常単一のチップである。使
用中、受光素子は受光素子で検出した光強度に比例する
出力信号を生成する。

【０００３】受光素子の応答性は基準値に対して測定さ
れる。利得は受光素子の感度の尺度の一つで、光強度
（Ｘ軸）と出力電圧（Ｙ軸）よりなる曲線の傾きであ
る。オフセットは光強度がゼロでの受光素子の出力電圧
を示すか、または光強度曲線のＹ軸割り込みで構成す
る。これらの値はある範囲で受光素子によっていくらか
変動する傾向を有する。むらのある応答を避ける上で均
一であることが望ましい。

【０００４】受光素子アレイからの典型的な出力信号は
２種類のオフセットによる補正値からのオフセットであ
る。オフセットのひとつの形式は出力または行レベルの
オフセットで、走査したピクセルの線全体がある電圧レ
ベルにある基準に対応して変移している。このオフセッ
トを補正する方法は数多くあり、その全てで各ピクセル
に対して同一の直流補正係数を適用している。

【０００５】もう一つのオフセット形式は幾つかの係数
に由来するピクセル間の応答の変動で、最も重大な変動
はフォトダイオードの漏れ電流である。通常このオフセ
ット値は小さい、すなわち１ミリ秒の積分時間を有する
ＣＣＤ（電荷結合素子）フォトダイオードでは最大１ミ
リボルトのオフセット電圧を有することがある。しか
し、最大出力信号もまた小さい、すなわち３００ミリボ
ルト以下であるので、このオフセットは目立つようにな
る。ＣＣＤが広範囲にわたる温度変化域のもとで動作す
る場合、温度上昇につれて漏れ電流が増加するため、特
にこれは重要である。

【０００６】ピクセル間の利得補正は、照光状態、レン
ズによる減衰、ＣＣＤピクセル間の応答変動等の不均一
性に由来するピクセル間の応答の差を補正するものであ
る。デジタル信号に変換される以前には各ピクセルが同
一のダイナミックレンジを有するであろうから、アナロ
グ領域でこれらの不均一性を補正することにより、シス
テムのダイナミックレンジを保存することができる。も
う一つの方法での問題を考慮すると、ピクセル値範囲の
ゼロ値が基準値（この場合では黒）に近いほど、最大値
（白）までの可能なピクセル値範囲を包括する解像度が
向上する。

【０００７】ビーヴァーソン(Beaverson) の米国特許第
４，６９８，６８５号明細書では、アレイ内の各ピクセ
ルについての利得補正を行う装置を開示している。アレ
イによって収集されたデータが画像処理装置へ送られる
と、各入力ピクセル値が選択した利得補正値で乗算さ
れ、利得補正出力が得られる。ルッチ(Rucci) らの米国
特許第４，６３９，７８１号明細書では、ビデオ信号に
おける歪曲が連続的利得補正をそのピクセルについて生
成したビデオ情報に適用し、線単位で利得係数を動的に
変更することで補正する方法を開示している。トモヒサ
(Tomohisa)らの米国特許第４，６６０，０８２号明細書
では、画像データの較正及び陰影補正が濃度基準値との
比較により入力走査との同期化で補正する方法を開示し
ている。ウィギンス(Wiggiins)らの米国特許第４，２１
６，５０３号明細書では、オフセット値と利得値をセン
サから抽出し、これらの値を保存したあと、これらの値
を信号補正に用いる方法を開示している。ウィギンス(W
iggiins)らの米国特許第４，３１４，２８１号明細書で
はセンサを対象とした光の変動を補償する補償信号を用
い、一群のピクセルがテストパターンに露光されるもの
としてピクセル群からの平均応答を用いてこのピクセル
群で補償信号を微分する方法を開示している。テメス(T
emes) の米国特許第４，６０２，２９１号明細書では、
ピクセルのオフセット及び利得を含む多モードピクセル
補正方式を開示している。リン(Lin）らの米国特許第
４，９２０，４２８号明細書では、利得またはオフセッ
トの補正と関連する属性値を用いて補正値の変移を決定
し、それによって実効補正範囲を拡大する方法を開示し
ている。

【０００８】〔発明の概要〕本発明では、ピクセル間の
受光素子オフセット並びに利得をアナログ領域で補正す
るための方法と装置を提供するものである。

【０００９】本発明の一側面で、画像からの光を各々が
検出する複数の受光素子よりなる走査アレイを有し、ア
レイ内の各受光素子が光強度を表す応答（ピクセル）を
生成する入力走査装置では、オフセット補正はアナログ
ピクセル値に対して行われ、測定したデジタルオフセッ
ト補正値を保存するメモリ装置と、適切なデジタルオフ
セット補正値をアナログ画像データに適用する装置を含
む。較正用装置が用意され、スキャナ動作の較正モード
の間アレイ内の各受光素子にデジタルオフセット較正値
を提供する。

【００１０】本発明の他の側面において、適当に得られ
たオフセットデジタル補正値をアナログ画像データに適
用する装置は、デジタル入力においてデジタルオフセッ
ト補正値を受信し、アナログ出力においてアナログ補正
値をアナログ画像データに対する減算信号として与える
デジタルアナログ変換器を含む。

【００１１】本発明のさらに別の側面において、画像か
らの光を各々が検出する複数の受光素子よりなる走査ア
レイを有し、アレイ内の各受光素子が光強度を表す応答
（ピクセル）を生成する入力走査装置では、利得の補正
はアナログピクセル値に対して行われ、派生したデジタ
ル利得補正値を保存するメモリ装置と、所定のバイアス
電圧をアナログ画像データに加圧する手段と、利得補正
をバイアス電圧とアナログ画像データの組み合せに印加
する手段と、利得補正データからバイアス電圧を加圧し
たことによる成分を分離する手段を含む。この装置には
さらに各受光素子に関連する利得を測定するための装置
を含み、ここで利得は較正期間の各受光素子の応答と最
小限受容可能な応答との比較によって決定される。

【００１２】アナログ信号のデジタル信号への変換に先
立つアナログ領域におけるオフセット補正によって、一
旦画像が変換されれば、ピクセル情報についてのシステ
ムの最大限のダイナミックレンジを使用することができ
る。

【００１３】利得補正に関して、本発明では利得補正値
によるビデオ信号の乗算による標準的な補正法を回避し
ている。利得補正の標準法ではピクセル値の増加を要
し、それにより最大応答を有する受光素子と同等のピク
セルを各受光素子が生成する。本発明では、ピクセル値
を下向きに分割することによって、最小限の利得応答を
有する受光素子に各受光素子の動作を一致させることを
しないため、アナログデータのデジタルデータへの変換
の際、最大限のダイナミックレンジが得られるものであ
る。そのため、本発明の装置では同一量の補正データで
広い補正領域が得られる。

【００１４】図１は本発明を応用した画像スキャナの模
式図である。

【００１５】図２および図３は本発明を用いた画像処理
システムのブロック図である。

【００１６】図４は本発明のオフセット補正装置を示し
たものである。

【００１７】図５は本発明の利得補正装置を示したもの
である。

【００１８】画像データの図の要素の形態にあるデジタ
ル画像情報（以下「ピクセル」という）は画像内で離散
した位置の画像濃度のデジタル的電圧表現で、適切な材
料から提供される。たとえば、画像データのピクセルは
受光素子のアレイのような一つまたはそれ以上の受光素
子の画像化装置による原本となる画像の線単位の走査を
通して得ることができる。画像情報（画像データピクセ
ル）生成のための原本となる画像の線単位の走査は公知
であり、本発明の一部をなすものではない。

【００１９】本発明の好適実施例を示す目的で描かれ、
上記例に限定する目的ではない図面をここで参照する
と、本発明を用いた応用において、図１は線単位画像走
査装置の考えられる実施例の一つを示している。入力ト
レイ１０は中央遅延ベルトフィーダ１２とこれに対応す
るニップロール１４経由で画像位置に供給する文書を保
持する。走査する文書はモータ１７によって駆動されプ
ーリ駆動（図示されていない）経由でこれと動力的に結
合した定速度搬送（ＣＶＴ）装置１６に送られ、走査位
置を横断するシートの搬送が行われる。文書はまず第一
のロールの組１８の位置でＣＶＴ１６に取り込まれ、Ｃ
ＶＴが文書シートを画像位置をへて第二のロールの組２
０へ駆動し、第二のロールの組が出力トレイ２２に排出
されるまで文書を搬送する。

【００２０】画像位置は画像化処理の間文書を保持する
画像プラテン３０と、通常はランプと反射器よりなる照
明部３２と、走査される文書から反射した照明部３２か
らの光を、本例ではＣＣＤセンサアレイであるセンサア
レイ３６に導くＳＥＬＦＯＣレンズ３４（ＳＥＬＦＯＣ
は日本ガラス社が同社のファイバアレイレンズにつけた
商標）によって位置決めされる。文書の最初の端が画像
位置に進入すると、走査検出器（または位置決め検出
器）４０がスタートしてシステムに信号を送り、センサ
アレイと較正ストリップ４２の間に文書がおかれていな
い時は、白い較正ストリップ４２がセンサアレイ３６に
よって画像化される位置に挿入される。

【００２１】ここで図２と図３を参照すると、ＣＣＤア
レイ３６はタイミング生成回路１０２とＣＣＤドライバ
１０４に従って定期的に統合される条件で駆動される。
各受光装置からのピクセルまたは画像データを表すアナ
ログ値（低いアナログ電圧）がＣＣＤセンサアレイ３６
から供給され、以下でさらに詳述することになるが、供
給時にはオフセット補正回路１０６と利得補正回路１０
８へも送出される。アナログピクセル値はアナログ・デ
ジタル（Ａ／Ｄ）変換器１１０でデジタル値に変換され
る。タイミング生成回路１０２はピクセルと走査線のタ
イミング信号をＣＣＤドライバ１０４、オフセット補正
回路１０６、利得補正回路１０８、アナログ・デジタル
変換器１１０へ供給する。デジタル画像データはこのあ
とビデオデータバスドライバ１２２によって制御される
ビデオデータバス１２０へ、さらに場合によっては、ホ
ストインターフェースバスドライバ１３２の制御にした
がって他の外部装置へ送出するための出力トランシーバ
１３０へも送られる。目的によっては、ビデオ画像デー
タは画像処理システムへも双方向装置である出力トラン
シーバ１３０経由で転送されることがある。

【００２２】タイミング生成回路１０２は、走査線とピ
クセルのタイミング信号を本例では８Ｋビットスタティ
ックＲＡＭメモリ装置８個でありうる較正用メモリ１４
０へ供給する。補正値はタイミング生成回路１０２から
のタイミング信号に従って較正用メモリ１４０から補正
バス１４２へ送出され、ここから補正データがオフセッ
ト補正回路１０６と利得補正回路１０８へ送出される。
従って、各受光素子に対応する補正データはシーケンス
内の各ピクセルについて補正回路に供給される。タイミ
ング生成装置１０２はＥＥＰＲＯＭ装置１４６によって
制御されるプログラマブル・ゲートアレイ装置のことが
ある。これ以外では、タイミング生成装置１０２は外部
プログラム格納装置を必要としないマスク・ゲートアレ
イ装置のことがある。以下の詳述で明らかになるよう
に、較正または補正用のデータはまた補正データバス１
４２から較正用メモリ１４０へも転送される。

【００２３】マイクロプロセッサコントローラ１５０に
は、本例において８ＫビットＲＯＭ装置であるプログラ
ム・メモリ１５２と、本例において２５６バイトＲＡＭ
装置であるスクラッチパッドメモリ１５４が含まれる。
マイクロプロセッサコントローラ１５０はアドレスバス
１５６、データバス１５８、および制御信号バス１６０
の３本のメインバス上にデータを生成する。制御信号バ
ス１６０は走査センサ４０とＣＶＴインターロックスイ
ッチ（図示していない）のスタートを含むセンサ群１６
８からの制御信号を受け取り、ＣＶＴの機械的制御を行
うものである。制御信号バス１６０は単一のブロック１
７０で図示してあるフィーダーソレノイド、フィーダー
センサ、およびフィーダー位置決めスイッチからの制御
信号を受け取る。制御信号バス１６０は照光装置３２制
御用ランプコントローラ１７２の動作用と、ＬＥＤパネ
ル１７４動作用、およびモータ１７を制御するモータコ
ントローラ用の制御信号を提供する。マイクロプロセッ
サコントローラ１５０はまたタイミング生成装置１０２
の制御も行う。

【００２４】データバス１５８上で、マイクロプロセッ
サコントローラ１５０によって生成されるデータまたは
必要とされるデータは、トランシーバ１８０経由で外部
装置との間で送受信することができ、トランシーバ１８
０はビデオデータバス１２０およびトランシーバ１３０
との間で双方向データ転送のために接続され、タイミン
グ生成装置１０２とマイクロプロセッサコントローラ１
５０からトランシーバ１８０に送出されるタイミング信
号と制御信号にしたがう。以下に詳述するように、較正
手順のために、制御信号バス１６０はトランシーバ１８
２の制御用信号を送出し、データバス１５８はトランシ
ーバ１８２との間のデータを搬送する。

【００２５】アドレスバス１５６は制御信号バス１６０
からの制御信号とデータバス１５８からのデータに共通
するアドレス情報を平均化メモリ１８４に搬送する。こ
れについては以下で詳述することになる。アドレスラッ
チ１８５はデータバス１５８から下位の８アドレスビッ
トを非マルチプレクス化するために用いている。

【００２６】本発明の一つの側面において、また図２、
図３、図４で示したように、オフセット補正回路１０６
へ送出されたアナログピクセルデータ（破線で示す）は
最初にＣＣＤアナログデータの歪曲を防ぐＣＣＤセンサ
アレイ用の高インピーダンス負荷を提供しているバッフ
ァ２００へ送出され、つづいて抵抗装置２０４を含む電
圧加算ネットワーク２０２へ送出される。抵抗装置２０
４の出力は利得補正回路１０８の入力に接続され、利得
補正回路はさらにアナログ・デジタル変換器１１０へ接
続している。アナログ・デジタル変換器１１０の出力は
バスドライバ１４４を経由して較正用メモリ１４０へ接
続している。較正中は一度に１線づつが較正用メモリに
書き込まれる。マイクロプロセッサ１５０はこの線をト
ランシーバ１８２を介して読み取り、平均化メモリ１８
４に保存してある直前の線に加算する。所定数の線を読
み取りこれらを加算した場合、マイクロプロセッサ１５
０は結果を平均して各受光装置の平均値をバスドライバ
１４４経由で較正用メモリ１４０に書き込む。較正手順
の間、プログラムメモリ１５２に保存されたプログラム
にしたがってマイクロプロセッサ１５０で制御され、１
６走査線を適切な数としてピクセルの走査線数に対応す
る充分な時間にわたり、センサアレイ３６は較正用スト
リップを注視し、照光装置はＯＦＦ位置になっている。
アレイ３６の各受光装置について、平均化回路２０８
（ここで平均化回路は独立した装置であるか、または本
例のようにプログラムメモリ１５２に保存したプログラ
ムに従って動作するマイクロプロセッサ１５０の一機能
のこともある）は較正期間中に供給された各走査線中で
受光素子で生成され、平均化メモリに保存されたピクセ
ルに対応する平均値を出力し、結果を較正用メモリ１４
０に保存する。スキャナ装置の通常動作の間、オフセッ
ト補正値を表すこの平均値はオフセット補正回路１０６
のデジタル・アナログ（Ｄ／Ａ）変換器２０８のデジタ
ル入力２０６へ送出され、ここで保存されたデジタル値
がアナログ値に変換され、アナログ入力２１０におい
て、電圧加算ネットワーク２０２の出力と特に抵抗装置
２０４の出力へ、加算ネットワーク２０２における減算
値として印加される。直流基準電圧Ｖ_re _fはＤ／Ａ変換
器２０８の基準入力２１２へ直流電源２１３から印加さ
れる。よって、較正用メモリに保存されたオフセット値
はアナログピクセルデータに印加されることになる。デ
ジタルデータへの変換前にアナログデータにオフセット
を印加することにより、補正データのダイナミックレン
ジが保存される。

【００２７】本発明の別の側面を参照すると、図１およ
び図５に図示したように、オフセット補正回路１０６か
らのオフセット補正アナログピクセルデータは利得補正
回路１０８の入力に（破線で示したように）転送され
る。較正手順の間、プログラムメモリ１５２に保存した
プログラムにしたがってマイクロプロセッサ１５０に制
御され、オフセット補正値の転送に続いて、ピクセルの
走査線数に対応する充分な時間にわたり、センサアレイ
３６は較正ストリップ４２を注視し、照光装置３２はＯ
Ｎ状態になる。各受光素子の応答は保存してある基準値
と比較され、利得補正係数が得られまた較正用メモリ１
４０に保存される。バイアス電圧Ｖ_bは加算回路３００
において直流電源３０２からアナログピクセル値に加算
される。バイアス電圧Ｖｂとアナログピクセルデータの
和は第一のデジタル・アナログ（Ｄ／Ａ）変換器３１２
の基準電圧入力３１０へ転送される。バイアス電圧Ｖｂ
は可能な最大ビデオ信号の増幅度（最大限可能なピクセ
ル値）とバイアス電圧がＤ／Ａ変換器に許される最大基
準電圧と等価となるように選定した値を有している。各
受光素子について較正用メモリ１４０に保存されたデジ
タル補正値がタイミング生成回路１０２からの信号にし
たがってＤ／Ａ変換器３１２のデジタル入力３１４へ転
送される。バイアス電圧Ｖｂはまた第二のＤ／Ａ変換器
３１８の基準電圧入力３１６へ転送され、一方で同一の
デジタル補正値がＤ／Ａ変換器３１８のデジタル入力３
２０へ印加される。Ｄ／Ａ変換器３１２と３１８の各々
から得られるアナログ出力３２２と３２４は印加した補
正値とアナログピクセル入力の線型関数である。８ビッ
トシステムの例では１１１１１１１１になる最大補正値
を要求するピクセルについて、アナログ出力はアナログ
入力と等価である。８ビットシステムの例で０００００
０００になる最小補正値を要求するピクセルについて、
アナログ出力は０となる。最小と最大の補正値の間で、
アナログ出力とアナログ入力の関連性は一般に直線的で
ある。しかしアナログビデオ信号の極めて小さい値につ
いては、Ｄ／Ａ変換器は非直線的に動作する傾向にあ
る。バイアス値Ｖ_bがビデオデータに加算されてその値
が増加し、それからＤ／Ａ変換器が動作している。よっ
て、Ｄ／Ａ変換器３１８の出力は差動増幅器３２６でＤ
／Ａ変換器３１２の出力から減算され、出力Ｄ／Ａ３１２−出力Ｄ／Ａ３１８＝利得補正アナロ
グビデオなぜなら、出力Ｄ／Ａ３１２＝（バイアス＋ビデオ）補正出力Ｄ／Ａ３１８＝（バイアス）補正よって、（バイアス＋ビデオ）補正−（バイアス）補正＝（ビデ
オ）補正となる。

【図面の簡単な説明】

【図１】本発明を応用した画像スキャナの模式図であ
る。

【図２】本発明を用いた画像処理システムのブロック
図の１である。

【図３】本発明を用いた画像処理システムのブロック
図の２である。

【図４】本発明のオフセット補正装置を示したもので
ある。

【図５】本発明の利得補正装置を示したものである。

【符号の説明】

１０：入力トレイ、１２：中央遅延ベルトフィーダ、１
４：ニップロール、１６：定速度搬送装置（ＣＶＴ）、
１７：モータ、１８：第一のロールの組、２０：第二の
ロールの組、２２：出力トレイ、３０：画像プラテン、
３２：照明部、３４：ＳＥＬＦＯＣレンズ、３６：セン
サアレイ、４０：走査検出器、４２：較正ストリップ、
１０２：タイミング生成回路、１０４：ＣＣＤドライ
バ、１０６：オフセット補正回路、１０８：利得補正回
路、１１０：Ａ／Ｄ変換器、１２０：ビデオデータバ
ス、１２２：ビデオデータバスドライバ、１３０：出力
トランシーバ、１３２：ホストインターフェースバスド
ライバ、１４０：較正用メモリ、１４２：補正バス、１
４４：バスドライバ、１４６：ＥＥＰＲＯＭ装置、１５
０：マイクロプロセッサコントローラ、１５２：プログ
ラム・メモリ、１５４：スクラッチパッドメモリ、１５
６：アドレスバス、１５８：データバス、１６０：制御
信号バス、１６８：センサ群、１７０：ブロック、１７
２：制御用ランプコントローラ、１７４：ＬＥＤパネ
ル、１８０，１８２：トランシーバ、１８４：平均化メ
モリ、１８５：アドラフラッチ、２００：バッファ、２
０２：電圧加算ネットワーク、２０４：抵抗装置、２０
６：デジタル入力、２０８：Ｄ／Ａ変換器、２１０：ア
ナログ入力、２１２：基準入力、２１３：直流電源、３
００：加算回路、３０２：直流電源、３１０：基準電圧
入力、３１２：Ｄ／Ａ変換器、３１４：デジタル入力、
３１６：基準電圧入力、３１８：Ｄ／Ａ変換器、３２
０：デジタル入力、３２２，３２４：アナログ出力、３
２６：差動増幅器

Claims

(57)【特許請求の範囲】

【請求項１】画像からの光を検出し、各々がそれによ
って検出された光強度を表すアナログ応答信号を生成す
る複数の受光素子を有する走査アレイと、前記アナログ
応答信号各々の利得を補正するための利得補正手段を有
する画像走査装置であって、前記各々の受光素子へのデジタル利得補正値を保存する
メモリ装置；各々が基準入力、デジタル入力、アナログ出力を有し、
かつデジタル入力に転送された信号の値によって除算さ
れた基準入力に転送された信号の値に比例するアナログ
出力応答を有する第一と第二のデジタル・アナログ変換
器；所定のバイアス信号を生成するバイアス信号源；前記アナログ応答信号と所定のバイアス信号とを代数的
に組み合わせる手段；を有し、前記バイアス信号源は、前記第一のデジタル・アナログ
変換器の基準入力に接続され、そこに前記所定のバイア
ス信号を転送する第一接続部、及び前記代数的な組合せ
手段に接続され、そこに前記所定のバイアス信号を転送
する第二接続部を有し、前記代数的な組合せ手段は、前記アナログ応答信号と所
定のバイアス信号との代数的な組合せを前記第二のデジ
タル・アナログ変換器の基準入力に転送し、前記各々の受光素子へのデジタル利得補正値を保存する
メモリ装置は、前記第一と第二のデジタル・アナログ変
換器のデジタル入力に接続され、かつ前記アナログ応答
信号が派生する前記受光素子に従ってデジタル補正値信
号を前記デジタル入力に送出するように制御されるもの
であり、さらに、各入力が前記第一と第二のデジタル・アナログ
変換器の前記アナログ出力の一方に接続されている第一
と第二の入力を有し、そこからのアナログ出力応答によ
って動作可能で、それによって利得補正アナログ応答信
号値が生成される差分発生手段；を有することを特徴とする画像走査装置。
【請求項２】画像からの光を検出し、各々がそれによ
って検出された光強度を表すアナログ応答信号を生成す
る複数の受光素子を有する走査アレイを有し、利得とオ
フセットの補正がされたデジタル信号を生成する手段を
含む画像走査装置であって、前記各々の受光素子への利得とオフセットのデジタル補
正値を保存するメモリ装置；デジタル入力、アナログ入力、基準入力を有するオフセ
ット補正用デジタル・アナログ変換器；を有し、前記メモリ装置は、前記オフセット補正用デジタル・ア
ナログ変換器のデジタル入力に接続され、かつ各々の受
光素子の応答信号に対してオフセット補正値を前記デジ
タル入力に供給するように制御されるものであり、さらに、走査アレイからのアナログ応答信号が転送され
る入力、走査アレイからの補正アナログ応答信号が出力
される第一出力、及び前記オフセット補正用デジタル・
アナログ変換器のアナログ入力に接続された第二出力を
有する信号加算ネットワーク；を有し、前記オフセット補正用デジタル・アナログ変換器は、各
々の受光素子に対する前記デジタルオフセット補正値
を、減算値として信号加算ネットワークに印加されるア
ナログ補正信号に変換するものであり、さらに、各々が基準入力、デジタル入力、アナログ出力
を有し、かつデジタル入力に転送された信号の値によっ
て除算された基準入力に転送された信号の値に比例する
アナログ出力応答を有する第一と第二のデジタル・アナ
ログ変換器；所定のバイアス信号を生成するバイアス信号源；オフセットの補正がされたアナログ応答信号と所定のバ
イアス信号とを代数的に組み合わせる手段；を有し、前記バイアス信号源は、前記第一のデジタル・アナログ
変換器の基準入力に接続され、そこに前記所定のバイア
ス信号を転送する第一接続部、及び前記代数的な組合せ
手段に接続され、そこに前記所定のバイアス信号を転送
する第二接続部を有し、前記代数的な組合せ手段は、前記アナログ応答信号と所
定のバイアス信号との代数的な組合せを前記基準入力に
転送し、前記各々の受光素子へのデジタル利得補正値を保存する
メモリ装置は、前記第一と第二のデジタル・アナログ変
換器のデジタル入力に接続され、かつ前記アナログ応答
信号が派生する前記受光素子に従ってデジタルオフセッ
ト補正値を前記デジタル入力に送出するように制御され
るものであり、さらに、各入力が前記第一と第二のデジタル・アナログ
変換器の前記アナログ出力の一方に接続されている第一
と第二の入力を有し、そこからのアナログ出力応答によ
って動作可能で、それによって利得とオフセットの補正
がされたアナログ応答信号値が生成される差分発生手
段；利得とオフセットの補正がされた信号をデジタル信号に
変換するアナログ・デジタル変換器；を有する画像走査装置。