JP3283911B2 - 自動補償付ホールセンサ - Google Patents
自動補償付ホールセンサInfo
- Publication number
- JP3283911B2 JP3283911B2 JP20245592A JP20245592A JP3283911B2 JP 3283911 B2 JP3283911 B2 JP 3283911B2 JP 20245592 A JP20245592 A JP 20245592A JP 20245592 A JP20245592 A JP 20245592A JP 3283911 B2 JP3283911 B2 JP 3283911B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- temperature
- hall element
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 16
- 230000001419 dependent effect Effects 0.000 claims description 7
- 230000009021 linear effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009022 nonlinear effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モノリシック集積回路
技術によって構成され、動作電流用の集積された電源装
置を具備しているホールセンサに関し、さらに、ヒステ
レシススイッチング装置を有するおよび有していないホ
ールセンサの製造誤差による感度の変動および温度に依
存したホールセンサの感度の自動補償方法に関する。
技術によって構成され、動作電流用の集積された電源装
置を具備しているホールセンサに関し、さらに、ヒステ
レシススイッチング装置を有するおよび有していないホ
ールセンサの製造誤差による感度の変動および温度に依
存したホールセンサの感度の自動補償方法に関する。
【０００２】
【従来の技術】モノリシック集積ホールセンサは市販さ
れており、磁界を測定するために使用される以外にも非
接触スイッチングが必要な場合に効果的に使用される。
例えばこのような技術的分野は自動車のギア装置あるい
はタコメータの回転速度の測定である。このようなスイ
ッチとしての利用において、交流あるいは単極の磁界の
方向および大きさはホール電圧によって決定され、しき
い値を超える時にカウントパルスが放出される。例え
ば、トランジスタのオープンコレクタによって表される
電気スイッチは、大抵の場合、集積回路の１部分であ
り、したがってホールセンサの１部分である。スイッチ
用として、ホールセンサは増幅する検知素子あるいはバ
ッファ増幅器を通常含み、シュミットトリガ段はヒステ
レシス、および電流および／または電圧電源装置を有す
る。
れており、磁界を測定するために使用される以外にも非
接触スイッチングが必要な場合に効果的に使用される。
例えばこのような技術的分野は自動車のギア装置あるい
はタコメータの回転速度の測定である。このようなスイ
ッチとしての利用において、交流あるいは単極の磁界の
方向および大きさはホール電圧によって決定され、しき
い値を超える時にカウントパルスが放出される。例え
ば、トランジスタのオープンコレクタによって表される
電気スイッチは、大抵の場合、集積回路の１部分であ
り、したがってホールセンサの１部分である。スイッチ
用として、ホールセンサは増幅する検知素子あるいはバ
ッファ増幅器を通常含み、シュミットトリガ段はヒステ
レシス、および電流および／または電圧電源装置を有す
る。
【０００３】
【発明が解決しようとする課題】既知のホールセンサの
欠点は、ホール素子の製造誤差による感度の変動および
感度の温度依存性に対する補償がチップ形成中の個々の
調整ステップによって行われなければならないことであ
る。
欠点は、ホール素子の製造誤差による感度の変動および
感度の温度依存性に対する補償がチップ形成中の個々の
調整ステップによって行われなければならないことであ
る。
【０００４】それ故、本発明の目的は、個々の調整ステ
ップによらない製造誤差による感度の変動および温度変
化による感度の変化の自動補償を可能にするホールセン
サ用の回路および感度の変化の自動補償方法を提供する
ことである。
ップによらない製造誤差による感度の変動および温度変
化による感度の変化の自動補償を可能にするホールセン
サ用の回路および感度の変化の自動補償方法を提供する
ことである。
【０００５】本発明によって提供される利点は、個々の
調整の必要性が除去されることであり、簡単な半導体装
置製造技術が使用できる。さらに、調整のためにコンタ
クトを設ける必要がなくなり、そのような調整のための
コンタクトの占める面積は必要なチップの面積を増加さ
せることになるから、調整のためのコンタクトの領域が
必要なくなることによって必要な半導体チップの面積を
減少させることができる。自動的な補償は、測定用のた
めの線形ホールセンサ、および、例えばヒステレシスス
イッチング機能を含んでいるスイッチング機能を有する
ホールセンサの両方に適用できる。ある制限内にホール
センサの温度依存性を予め設定することも可能である。
自動補償が各半導体チップの技術的製造パラメータの追
跡によって制御のみされるので、これらのパラメータの
非線形効果も大きく補償される。
調整の必要性が除去されることであり、簡単な半導体装
置製造技術が使用できる。さらに、調整のためにコンタ
クトを設ける必要がなくなり、そのような調整のための
コンタクトの占める面積は必要なチップの面積を増加さ
せることになるから、調整のためのコンタクトの領域が
必要なくなることによって必要な半導体チップの面積を
減少させることができる。自動的な補償は、測定用のた
めの線形ホールセンサ、および、例えばヒステレシスス
イッチング機能を含んでいるスイッチング機能を有する
ホールセンサの両方に適用できる。ある制限内にホール
センサの温度依存性を予め設定することも可能である。
自動補償が各半導体チップの技術的製造パラメータの追
跡によって制御のみされるので、これらのパラメータの
非線形効果も大きく補償される。
【０００６】
【課題を解決するための手段】本発明の基本的なアイデ
ィアの１つは、ホール素子の動作電流が半導体チップ上
の電源装置、例えばホール素子半導体領域と熱的および
構造的に結合される装置によって発生されることであ
る。ホール電圧（＝ｕｈ）は以下のようなホール素子の
半導体領域の技術的なパラメータ、絶対温度（＝Ｔ）、
および基準温度（＝Ｔｏ）に依存される。以下の説明に
おいて変数に付けられた（Ｔ）は絶対温度Ｔに依存して
変化する変数であることを示し、また変数に付けられた
（Ｔｏ）は基準温度Ｔｏにおける変数値であることを示
している。例えばｕｈ（Ｔ）はホール電圧ｕｈが絶対温
度Ｔに依存して変化するものであることを示している。
ィアの１つは、ホール素子の動作電流が半導体チップ上
の電源装置、例えばホール素子半導体領域と熱的および
構造的に結合される装置によって発生されることであ
る。ホール電圧（＝ｕｈ）は以下のようなホール素子の
半導体領域の技術的なパラメータ、絶対温度（＝Ｔ）、
および基準温度（＝Ｔｏ）に依存される。以下の説明に
おいて変数に付けられた（Ｔ）は絶対温度Ｔに依存して
変化する変数であることを示し、また変数に付けられた
（Ｔｏ）は基準温度Ｔｏにおける変数値であることを示
している。例えばｕｈ（Ｔ）はホール電圧ｕｈが絶対温
度Ｔに依存して変化するものであることを示している。
【０００７】 （１） ｕｈ（Ｔ）＝μH （Ｔ）×Ｒ（Ｔ）×ｉｖ（Ｔ）×Ｂ ここで、μH は温度および材料に依存したホール移動度
である。
である。
【０００８】 （1.1 ） μH （Ｔ）＝μ（Ｔｏ）×１／（１＋ａ×ΔＴ） ここで、ΔＴ＝Ｔ−Ｔｏは基準温度差であり、Ｒ（Ｔ）
はホール素子のオーム抵抗であり、Ｒ（Ｔ）＝Ｒ（Ｔ
ｏ）×（１＋ａ×ΔＴ）である。ｉｖ（Ｔ）は絶対温度
Ｔに依存して変化するホール素子の電源電流であり、Ｂ
は磁気誘導であり、ａは基準温度のホール素子半導体領
域のシート抵抗率（＝ｒ' ）の温度係数である。
はホール素子のオーム抵抗であり、Ｒ（Ｔ）＝Ｒ（Ｔ
ｏ）×（１＋ａ×ΔＴ）である。ｉｖ（Ｔ）は絶対温度
Ｔに依存して変化するホール素子の電源電流であり、Ｂ
は磁気誘導であり、ａは基準温度のホール素子半導体領
域のシート抵抗率（＝ｒ' ）の温度係数である。
【０００９】ホール電圧の温度依存性および処理技術依
存性は、式（１）に個々の依存性を置換することによっ
て得られる。温度依存係数（１＋ａ×ΔＴ）は相殺さ
れ、磁気誘導Ｂが温度に無関係な場合に電源電流ｉｖ
（Ｔ）の温度依存性のみがホール電圧ｕｈ（Ｔ）に影響
する。
存性は、式（１）に個々の依存性を置換することによっ
て得られる。温度依存係数（１＋ａ×ΔＴ）は相殺さ
れ、磁気誘導Ｂが温度に無関係な場合に電源電流ｉｖ
（Ｔ）の温度依存性のみがホール電圧ｕｈ（Ｔ）に影響
する。
【００１０】 （２） ｕｈ（Ｔ）＝比例係数×ｉｖ（Ｔ） 式（２）は、ホール電圧の温度依存性が電源電流の温度
依存性に緊密に結合されることを示す。電源電流の温度
依存性がゼロに調整されるときにホール電圧は温度依存
性がないことを示すことは、特に興味がある。
依存性に緊密に結合されることを示す。電源電流の温度
依存性がゼロに調整されるときにホール電圧は温度依存
性がないことを示すことは、特に興味がある。
【００１１】オフセット電圧ｕｊがホール素子の検知入
力でオフセット電流ｊによってホール電圧ｕｈに重畳さ
れる場合、オフセット電圧の値は次の通りである。
力でオフセット電流ｊによってホール電圧ｕｈに重畳さ
れる場合、オフセット電圧の値は次の通りである。
【００１２】 （３） ｕｊ（Ｔ）＝ｊ（Ｔ）×ｒｈ（Ｔ） ここで、ｕｊ（Ｔ）とｊ（Ｔ）はそれぞれ絶対温度Ｔに
依存するオフセット電圧ｕｊおよびオフセット電流ｊで
あり、ｒｈはホール素子の等価抵抗である。したがっ
て、 （４） ｕｊ（Ｔ）＝ｊ（Ｔ）×ｒｈ（Ｔｏ）×（１＋ａ×ΔＴ） 故に、基準温度Ｔｏでオフセット電圧の温度依存性をゼ
ロにするために、次の条件がオフセット電流ｊ（Ｔ）に
対して満たされなければならない。
依存するオフセット電圧ｕｊおよびオフセット電流ｊで
あり、ｒｈはホール素子の等価抵抗である。したがっ
て、 （４） ｕｊ（Ｔ）＝ｊ（Ｔ）×ｒｈ（Ｔｏ）×（１＋ａ×ΔＴ） 故に、基準温度Ｔｏでオフセット電圧の温度依存性をゼ
ロにするために、次の条件がオフセット電流ｊ（Ｔ）に
対して満たされなければならない。
【００１３】 （５） ｊ（Ｔ）＝ｊ（Ｔｏ）×１／（１＋ａ×ΔＴ） 特にゼロ調整中のホール電圧およびオフセット電圧の温
度依存性の追跡のために式（２）および（５）から導か
れる次の条件が満たされなければならない。
度依存性の追跡のために式（２）および（５）から導か
れる次の条件が満たされなければならない。
【００１４】 （６） Δｉｖ（Ｔ）／Δｊ（Ｔ）＝１＋ａ×ΔＴ ここで、Δｉｖ（Ｔ）は絶対温度Ｔに依存する電源電流
差であり、Δｊ（Ｔ）は絶対温度Ｔに依存するオフセッ
ト電流差である。式（６）は、係数（１＋ａ×ΔＴ）を
有するホール素子の半導体領域のシート抵抗率ｒ' の温
度依存性とホール素子の電源電流ｉｖの温度依存性との
関係を規定している。このように式（６）にしたがっ
て、動作電流の温度依存性の絶対値は動作電流ｉｖおよ
びｊのいずれかに対して自由に予め設定することが可能
である。式（６）は任意の基準温度および全体の動作温
度領域に対して適用されるから、それは異なる回路変化
の温度補償を比較する優れた評価特徴を表す。
差であり、Δｊ（Ｔ）は絶対温度Ｔに依存するオフセッ
ト電流差である。式（６）は、係数（１＋ａ×ΔＴ）を
有するホール素子の半導体領域のシート抵抗率ｒ' の温
度依存性とホール素子の電源電流ｉｖの温度依存性との
関係を規定している。このように式（６）にしたがっ
て、動作電流の温度依存性の絶対値は動作電流ｉｖおよ
びｊのいずれかに対して自由に予め設定することが可能
である。式（６）は任意の基準温度および全体の動作温
度領域に対して適用されるから、それは異なる回路変化
の温度補償を比較する優れた評価特徴を表す。
【００１５】本発明は、異なる温度依存性を有する電流
の和あるいは差を形成することによって、別の温度依存
性を有する合成された電流が形成されることをさらに認
識する。異なる温度依存性が大きいほど、この方法の反
復可能性は高い。本発明にしたがって、異なる温度特性
を有する少なくとも２つの補助電流の電源装置はホール
センサに集積される。各温度特性はほぼ線形であること
が仮定され、各スロープは、例えば３３３度Ｋ（絶対温
度）の基準温度Ｔｏで決定される。相対スロープは正あ
るいは負のｐｐｍ値（ppm=parts per milion）として有
効的に与えられる。各ｐｐｍ値を加算あるいは減算する
ことによって、各基準温度Ｔｏで補助電流の関係部分あ
るいは加重係数を容易に決定し、基準温度Ｔｏで所望の
温度係数を有する新しい電流を生ずる。この温度が全温
度領域を調整する良い方法は、基準温度Ｔｏの外側の正
確な温度特性を知ることなしには決定されない。温度の
近似は多少良好である。
の和あるいは差を形成することによって、別の温度依存
性を有する合成された電流が形成されることをさらに認
識する。異なる温度依存性が大きいほど、この方法の反
復可能性は高い。本発明にしたがって、異なる温度特性
を有する少なくとも２つの補助電流の電源装置はホール
センサに集積される。各温度特性はほぼ線形であること
が仮定され、各スロープは、例えば３３３度Ｋ（絶対温
度）の基準温度Ｔｏで決定される。相対スロープは正あ
るいは負のｐｐｍ値（ppm=parts per milion）として有
効的に与えられる。各ｐｐｍ値を加算あるいは減算する
ことによって、各基準温度Ｔｏで補助電流の関係部分あ
るいは加重係数を容易に決定し、基準温度Ｔｏで所望の
温度係数を有する新しい電流を生ずる。この温度が全温
度領域を調整する良い方法は、基準温度Ｔｏの外側の正
確な温度特性を知ることなしには決定されない。温度の
近似は多少良好である。
【００１６】等しい大きさの２つの補助電流Ｉ 1，Ｉ 2
に基づく次の簡単な実施例は、加重係数の決定を示すも
のである。Ｉ１は＋５０００ｐｐｍの温度依存性を有
し、Ｉ２は−２０００ｐｐｍの温度依存性を有する。Ｉ
1と加重係数２．５のＩ 2との合計によって、総電流が
０ｐｐｍである温度依存性が得られる。すなわち、少な
くとも基準温度の温度依存性を示す。Ｉ 1＋２．５×Ｉ
2は簡単なｐｐｍ表記法で示す。
に基づく次の簡単な実施例は、加重係数の決定を示すも
のである。Ｉ１は＋５０００ｐｐｍの温度依存性を有
し、Ｉ２は−２０００ｐｐｍの温度依存性を有する。Ｉ
1と加重係数２．５のＩ 2との合計によって、総電流が
０ｐｐｍである温度依存性が得られる。すなわち、少な
くとも基準温度の温度依存性を示す。Ｉ 1＋２．５×Ｉ
2は簡単なｐｐｍ表記法で示す。
【００１７】 ５０００ｐｐｍ＋（−２．５×２０００ｐｐｍ）＝０ｐｐｍ Ｉ２の加重係数２による減算は、基準点での温度依存性
が簡単なｐｐｍ表記法によって次の値を有する。
が簡単なｐｐｍ表記法によって次の値を有する。
【００１８】 ５０００ｐｐｍ−（−２×２０００ｐｐｍ）＝９０００ｐｐｍ 十分に再生可能である電流およびｐｐｍ表示を介する加
重係数の簡単な推定に関して、差電流は単一の電流Ｉ 1
あるいはＩ 2のオーダーであるべきである。異なる温度
依存性による電流の発生は、実施例に関連して説明され
る。
重係数の簡単な推定に関して、差電流は単一の電流Ｉ 1
あるいはＩ 2のオーダーであるべきである。異なる温度
依存性による電流の発生は、実施例に関連して説明され
る。
【００１９】式（６）から、ヒステレシススイッチング
感度を自動的に補償する有効的な構成は、電源電流ｉｖ
（Ｔ）に依存する。以下の検討においてホール素子半導
体領域のシート抵抗率ｒ' が電源電流ｉｖおよびオフセ
ット電流ｊの大きさに共通の係数として関係することが
仮定される。
感度を自動的に補償する有効的な構成は、電源電流ｉｖ
（Ｔ）に依存する。以下の検討においてホール素子半導
体領域のシート抵抗率ｒ' が電源電流ｉｖおよびオフセ
ット電流ｊの大きさに共通の係数として関係することが
仮定される。
【００２０】第１の場合において、ｉｖ（Ｔ）が一定で
温度に無関係な場合、ｕｈ（Ｔ）も一定であるが、オフ
セット電流ｊ（Ｔ）の温度依存性は次の条件に従わなけ
ればならない。
温度に無関係な場合、ｕｈ（Ｔ）も一定であるが、オフ
セット電流ｊ（Ｔ）の温度依存性は次の条件に従わなけ
ればならない。
【００２１】 （７） ｊ（Ｔ）＝ｊ（Ｔｏ）／（１＋ａ×ΔＴ） 図１は、第１の場合の好ましい実施例を示す。
【００２２】第２の場合において、ホール素子が電源電
圧ＶＤＤを直接供給される場合、動作の別の有効なモー
ドが得られ、電源電流ｉｖのためにホール素子の感度は
非常に良い。この場合、ホール素子の半導体領域の温度
依存性のほかに、電源電圧の通常の温度依存性を有する
電源電圧ＶＤＤ（Ｔ）の値も電源電流ｉｖの大きさに影
響を与える。電源電流ｉｖ（Ｔ）は次の式（８）によっ
て決定され、この式においてＶＤＤｏは一定にされた電
源電圧基準値あるいは標準化された値を表している。
圧ＶＤＤを直接供給される場合、動作の別の有効なモー
ドが得られ、電源電流ｉｖのためにホール素子の感度は
非常に良い。この場合、ホール素子の半導体領域の温度
依存性のほかに、電源電圧の通常の温度依存性を有する
電源電圧ＶＤＤ（Ｔ）の値も電源電流ｉｖの大きさに影
響を与える。電源電流ｉｖ（Ｔ）は次の式（８）によっ
て決定され、この式においてＶＤＤｏは一定にされた電
源電圧基準値あるいは標準化された値を表している。
【００２３】 （８） ｉｖ（Ｔ，ＶＤＤ） ＝ｉｖ（Ｔｏ）×（ＶＤＤ／ＶＤＤｏ）／（１＋ａ×ΔＴ） 式（６）から、オフセット電流ｊ（Ｔ）が電源電圧ＶＤ
Ｄに依存しなければならないことが導かれる。しかしな
がら、ホール素子の半導体領域の温度依存性は係数１／
（１＋ａ×ΔＴ）2 でオフセット電流の大きさに関係し
なければならない。したがって、次の方程式によってオ
フセット電流ｊ（Ｔ）が得られる。
Ｄに依存しなければならないことが導かれる。しかしな
がら、ホール素子の半導体領域の温度依存性は係数１／
（１＋ａ×ΔＴ）2 でオフセット電流の大きさに関係し
なければならない。したがって、次の方程式によってオ
フセット電流ｊ（Ｔ）が得られる。
【００２４】 （９） ｊ（Ｔ，ＶＤＤ） ＝ｊ（Ｔｏ）×（ＶＤＤ／ＶＤＤｏ）／（１＋ａ×ΔＴ）2 所望の温度依存性は第２の電流成分ｉｋ2 によって第１
の電流成分ｉｋ1 を乗算することによって達成され、ｉ
ｋ1 は１／（１＋ａ×ΔＴ）に比例し、ｉｋ2は（ＶＤ
Ｄ／ＶＤＤｏ）／（１＋ａ×ΔＴ）に比例する。したが
って、ｉｋ1 ×ｉｋ2 2 ＝ｊは所望するように（ＶＤＤ
／ＶＤＤｏ）／（１＋ａ×ΔＴ）2 に比例する。電流乗
算に関してゼロの温度係数を有する第３の電流成分ｉｋ
３は基準電流として必要とされる。第２の場合の好まし
い実施例については図２に示されている。
の電流成分ｉｋ1 を乗算することによって達成され、ｉ
ｋ1 は１／（１＋ａ×ΔＴ）に比例し、ｉｋ2は（ＶＤ
Ｄ／ＶＤＤｏ）／（１＋ａ×ΔＴ）に比例する。したが
って、ｉｋ1 ×ｉｋ2 2 ＝ｊは所望するように（ＶＤＤ
／ＶＤＤｏ）／（１＋ａ×ΔＴ）2 に比例する。電流乗
算に関してゼロの温度係数を有する第３の電流成分ｉｋ
３は基準電流として必要とされる。第２の場合の好まし
い実施例については図２に示されている。
【００２５】第３の場合において、動作のさらに効果的
なモードにおけるホール素子は、調整されない電流電圧
ＶＤＤではなく温度安定化されたホール素子電源電圧
（＝Ｖ）を供給される。２つの異なる電流成分ｉｋ1 ，
ｉｋ2 を乗算する代りに、電流成分ｉｋ1 を２乗する必
要があるだけである。ゼロの温度係数を有する基準電流
ｉｋ３が必要である。オフセット電流ｊ（Ｔ）は次の式
によって与えられる。
なモードにおけるホール素子は、調整されない電流電圧
ＶＤＤではなく温度安定化されたホール素子電源電圧
（＝Ｖ）を供給される。２つの異なる電流成分ｉｋ1 ，
ｉｋ2 を乗算する代りに、電流成分ｉｋ1 を２乗する必
要があるだけである。ゼロの温度係数を有する基準電流
ｉｋ３が必要である。オフセット電流ｊ（Ｔ）は次の式
によって与えられる。
【００２６】 （10） ｊ（Ｔ）＝ｊ（Ｔｏ）／（１＋ａ×ΔＴ）2 ａ×ΔＴが１に比較して小さい場合には、二次係数１／
（１＋ａ×ΔＴ）2 が係数（１＋２×ａ×ΔＴ）によっ
て近似的に置換できるために式はさらに簡単となり、異
なる温度特性を有する電流を加算あるいは減算すること
によって再び実現できる。この方法は式（８）および
（９）における二次係数に同様に適用できる。この第３
の好ましい実施例は図３に示されている。
（１＋ａ×ΔＴ）2 が係数（１＋２×ａ×ΔＴ）によっ
て近似的に置換できるために式はさらに簡単となり、異
なる温度特性を有する電流を加算あるいは減算すること
によって再び実現できる。この方法は式（８）および
（９）における二次係数に同様に適用できる。この第３
の好ましい実施例は図３に示されている。
【００２７】本発明およびその他の特徴は添付図面を参
照にしてさらに詳細に説明されるであろう。
照にしてさらに詳細に説明されるであろう。
【実施例】図１は、ヒステレシススイッチング装置を有
するホールセンサの第１の実施例を概略的に示す。それ
はモノリシック集積回路技術を使用する自己補償付ホー
ルセンサであり、それにおける動作電流のための全ての
電源装置はチップ表面ｏｂに集積されている。ホールセ
ンサは３端子装置として設計され、電源電圧端子ＶＤ
Ｄ、接地端子Ｍおよびホールセンサの出力信号を出力す
る低インピーダンス出力端子Ｋを必要とするのみであ
る。
するホールセンサの第１の実施例を概略的に示す。それ
はモノリシック集積回路技術を使用する自己補償付ホー
ルセンサであり、それにおける動作電流のための全ての
電源装置はチップ表面ｏｂに集積されている。ホールセ
ンサは３端子装置として設計され、電源電圧端子ＶＤ
Ｄ、接地端子Ｍおよびホールセンサの出力信号を出力す
る低インピーダンス出力端子Ｋを必要とするのみであ
る。
【００２８】図１の実施例は、ホール素子ｈの検知入力
２および４に接続された比較器ｋの定められたスイッチ
ングを生ずるホール電圧ｕｈにオフセット電圧を重ねる
ヒステレシススイッチング装置ｈｓを含む。ホール素子
ｈは図１では簡単に表示されているが実際にはホール素
子の方向、すなわちホール素子のホール電流の流れる方
向が結晶の縁部に対して４５°の方向である２つの並列
に接続されたホール素子が使用され、結晶格子上の理由
のために２つのホール素子の方向が原則として９０°の
角度差になるように配置されている。
２および４に接続された比較器ｋの定められたスイッチ
ングを生ずるホール電圧ｕｈにオフセット電圧を重ねる
ヒステレシススイッチング装置ｈｓを含む。ホール素子
ｈは図１では簡単に表示されているが実際にはホール素
子の方向、すなわちホール素子のホール電流の流れる方
向が結晶の縁部に対して４５°の方向である２つの並列
に接続されたホール素子が使用され、結晶格子上の理由
のために２つのホール素子の方向が原則として９０°の
角度差になるように配置されている。
【００２９】ホールセンサが周期的スイッチとして使用
されることを可能にするために、オフセット電圧ｕｊは
交互に切替えられ、スイッチングは比較器ｋの各状態に
よって影響される。このために、比較器ｋの出力は電子
切替えスイッチｓの各位置を決定する制御装置ｓｔに接
続される。電子切替えスイッチｓの位置によって、オフ
セット電流ｊは検知入力２あるいは検知入力４のいずれ
かを通りホール素子ｈに供給される。このオフセット電
流ｊは各検知端子２あるいは４と接地端子３の間のホー
ル素子等価抵抗ｒｈを横切ってオフセット電圧ｕｊを生
成する。
されることを可能にするために、オフセット電圧ｕｊは
交互に切替えられ、スイッチングは比較器ｋの各状態に
よって影響される。このために、比較器ｋの出力は電子
切替えスイッチｓの各位置を決定する制御装置ｓｔに接
続される。電子切替えスイッチｓの位置によって、オフ
セット電流ｊは検知入力２あるいは検知入力４のいずれ
かを通りホール素子ｈに供給される。このオフセット電
流ｊは各検知端子２あるいは４と接地端子３の間のホー
ル素子等価抵抗ｒｈを横切ってオフセット電圧ｕｊを生
成する。
【００３０】量的な磁界の測定に関してはヒステレシス
スイッチング装置ｈｓは必要ない。この場合には比較器
ｋは高インピーダンスの線形検知装置によって置換され
る。この線形検知装置はホール電圧ｕｈを検知し、低イ
ンピーダンス出力端子Ｋにおいて対応する電圧値を生成
する。
スイッチング装置ｈｓは必要ない。この場合には比較器
ｋは高インピーダンスの線形検知装置によって置換され
る。この線形検知装置はホール電圧ｕｈを検知し、低イ
ンピーダンス出力端子Ｋにおいて対応する電圧値を生成
する。
【００３１】オフセット電流ｊの重畳はホール素子ｈで
直接行われる必要はなく、直接結合されていない重畳装
置ｆによって行われてもよく、それは図１の右上の部分
に付加的な回路図と符号ｆとして示されている。この重
畳装置ｆのネットワークは、利得が等価補助抵抗器ｒ
ａ，ｒａ' によって同じ値に設定される２つの並列接続
されたトランジスタ段から構成される。比較器ｋは、オ
フセット電流ｊが注入されるコレクタ端子２' ，４' に
接続される。ベース端子２，４およびコレクタ端子２'
，４' は、それぞれホール素子ｈおよび電子切替えス
イッチｓの同様の符号で示される端子に接続される。こ
こに示された重畳装置ｆは単なる例示である。電界効果
トランジスタを使用する実施例を含む別の実施例は当業
者によって容易に実行できる。オフセット電流ｊあるい
はその１部分はホール電圧ｕｈに対称的に重畳され、ヒ
ステレシススイッチング装置ｈｓを有さないでもよい。
直接行われる必要はなく、直接結合されていない重畳装
置ｆによって行われてもよく、それは図１の右上の部分
に付加的な回路図と符号ｆとして示されている。この重
畳装置ｆのネットワークは、利得が等価補助抵抗器ｒ
ａ，ｒａ' によって同じ値に設定される２つの並列接続
されたトランジスタ段から構成される。比較器ｋは、オ
フセット電流ｊが注入されるコレクタ端子２' ，４' に
接続される。ベース端子２，４およびコレクタ端子２'
，４' は、それぞれホール素子ｈおよび電子切替えス
イッチｓの同様の符号で示される端子に接続される。こ
こに示された重畳装置ｆは単なる例示である。電界効果
トランジスタを使用する実施例を含む別の実施例は当業
者によって容易に実行できる。オフセット電流ｊあるい
はその１部分はホール電圧ｕｈに対称的に重畳され、ヒ
ステレシススイッチング装置ｈｓを有さないでもよい。
【００３２】実施例は、バイポーラおよび電界効果トラ
ンジスタ技術あるいはハイブリッド技術におけるモノリ
シック集積に適当であることが明白に示される。個々の
回路パラメータの適合および個々の回路モジュールの最
適な設計は、当業者に良く知られている。
ンジスタ技術あるいはハイブリッド技術におけるモノリ
シック集積に適当であることが明白に示される。個々の
回路パラメータの適合および個々の回路モジュールの最
適な設計は、当業者に良く知られている。
【００３３】ホール素子ｈの動作電流、すなわち電源電
流ｉｖおよびオフセット電流ｊはチップ表面ｏｂに集積
される電源装置によって発生される。これはホール素子
の半導体領域に動作電流を与え、同じ動作温度Ｔによる
変化が生じる。電源装置は第１の温度依存性を有する第
１の補助電流ｉ1 のための第１の電流源ｑ1 および第２
の温度依存性を有する第２の補助電流ｉ2 のための第２
の電流源ｑ2 を含む。第１および第２の電流源ｑ1 およ
びｑ2 は、それぞれ少なくとも１つの第１の抵抗器ｒ1
および第２の抵抗器ｒ2 を含み、それぞれの半導体領域
はホール素子ｈの半導体領域と技術的に等価である。す
なわち、これらの半導体領域は技術的に問題となる半導
体領域の特性が同様のものである。第１の電流源ｑ1 は
例えばトランジスタ対ｔ1 ，ｔ2 を有するバンドギャッ
プ回路ｂｇを含み、そのエミッタ領域の面積比はＡの数
値を有し、例えばＡ＝１４である。第１の補助電流ｉ1
を決定するための第１の抵抗器ｒ1 は、例えば２４キロ
オームの抵抗器と２０７キロオームの抵抗器との直列回
路から構成される。
流ｉｖおよびオフセット電流ｊはチップ表面ｏｂに集積
される電源装置によって発生される。これはホール素子
の半導体領域に動作電流を与え、同じ動作温度Ｔによる
変化が生じる。電源装置は第１の温度依存性を有する第
１の補助電流ｉ1 のための第１の電流源ｑ1 および第２
の温度依存性を有する第２の補助電流ｉ2 のための第２
の電流源ｑ2 を含む。第１および第２の電流源ｑ1 およ
びｑ2 は、それぞれ少なくとも１つの第１の抵抗器ｒ1
および第２の抵抗器ｒ2 を含み、それぞれの半導体領域
はホール素子ｈの半導体領域と技術的に等価である。す
なわち、これらの半導体領域は技術的に問題となる半導
体領域の特性が同様のものである。第１の電流源ｑ1 は
例えばトランジスタ対ｔ1 ，ｔ2 を有するバンドギャッ
プ回路ｂｇを含み、そのエミッタ領域の面積比はＡの数
値を有し、例えばＡ＝１４である。第１の補助電流ｉ1
を決定するための第１の抵抗器ｒ1 は、例えば２４キロ
オームの抵抗器と２０７キロオームの抵抗器との直列回
路から構成される。
【００３４】良く知られているように、バンドギャップ
回路の動作は、ベースエミッタ電圧差がエミッタ領域の
面積比Ａによって生じ、電圧比較において含まれる抵抗
器ｒ1 の両端の電圧降下に等しいような値にトランジス
タ対ｔ1 ，ｔ2 の等しいエミッタ電流が調整回路によっ
て調整されることによって行われる。この電圧比較は、
入力が第１のトランジスタｔ1 のエミッタおよび第１の
抵抗器ｒ1 の電圧分配器タップに接続される第１の制御
増幅器ｇ１によって実行される。
回路の動作は、ベースエミッタ電圧差がエミッタ領域の
面積比Ａによって生じ、電圧比較において含まれる抵抗
器ｒ1 の両端の電圧降下に等しいような値にトランジス
タ対ｔ1 ，ｔ2 の等しいエミッタ電流が調整回路によっ
て調整されることによって行われる。この電圧比較は、
入力が第１のトランジスタｔ1 のエミッタおよび第１の
抵抗器ｒ1 の電圧分配器タップに接続される第１の制御
増幅器ｇ１によって実行される。
【００３５】第１の制御増幅器ｇ１の出力は、異なる変
換率によって第１の電流変換器ｂ1を形成する制御され
た電流バンクの制御入力に結合される。上記に与えられ
る抵抗値に関して、バンドギャップ回路ｂｇはトランジ
スタｔ1 ，ｔ2 のそれぞれに５．７マイクロアンペアの
エミッタ電流を供給する。これは第１の補助電流ｉ1 で
ある。
換率によって第１の電流変換器ｂ1を形成する制御され
た電流バンクの制御入力に結合される。上記に与えられ
る抵抗値に関して、バンドギャップ回路ｂｇはトランジ
スタｔ1 ，ｔ2 のそれぞれに５．７マイクロアンペアの
エミッタ電流を供給する。これは第１の補助電流ｉ1 で
ある。
【００３６】しかしながら、図１に示されるバンドギャ
ップ回路の実施例は電界効果トランジスタ技術で構成す
るときに利点を有する。すなわち、トランジスタ対ｔ1
，ｔ2 は、ＣＭＯＳ技術を使用して容易に実現される
基板トランジスタから構成される。
ップ回路の実施例は電界効果トランジスタ技術で構成す
るときに利点を有する。すなわち、トランジスタ対ｔ1
，ｔ2 は、ＣＭＯＳ技術を使用して容易に実現される
基板トランジスタから構成される。
【００３７】バンドギャップ回路ｂｇの別の利点は、第
２の電流源ｑ2 に基準電圧として供給される温度安定性
バンドギャップ基準電圧ｖｒを付加的に供給することで
ある。最も簡単な場合、第２の電流源ｑ2 はホール素子
の半導体領域と同様の性質の半導体領域に形成された第
２の抵抗器ｒ2 と第２の制御増幅器ｇ２とを含み、この
第２の制御増幅器ｇ２はバンドギャップ基準電圧ｖｒと
第２の抵抗器ｒ2 の両端間の電圧とを比較する。第２の
抵抗器ｒ2 を通る電流、すなわち第２の電流ｉ2 は第２
の制御される電流バンクである第２の電流変換器ｂ2 に
よって第２の抵抗器ｒ2 の両端の電圧とバンドギャップ
基準電圧とが等しくなるまで再調整される。第２の電流
源ｑ2 は、電圧対電流変換器ｕｉとして動作する。
２の電流源ｑ2 に基準電圧として供給される温度安定性
バンドギャップ基準電圧ｖｒを付加的に供給することで
ある。最も簡単な場合、第２の電流源ｑ2 はホール素子
の半導体領域と同様の性質の半導体領域に形成された第
２の抵抗器ｒ2 と第２の制御増幅器ｇ２とを含み、この
第２の制御増幅器ｇ２はバンドギャップ基準電圧ｖｒと
第２の抵抗器ｒ2 の両端間の電圧とを比較する。第２の
抵抗器ｒ2 を通る電流、すなわち第２の電流ｉ2 は第２
の制御される電流バンクである第２の電流変換器ｂ2 に
よって第２の抵抗器ｒ2 の両端の電圧とバンドギャップ
基準電圧とが等しくなるまで再調整される。第２の電流
源ｑ2 は、電圧対電流変換器ｕｉとして動作する。
【００３８】第１の補助電流ｉ1 の温度依存性は、以下
のようにバンドギャップ回路によって決定される。 （11） ｉ1 （Ｔ）＝ｉ1 （Ｔｏ）×（Ｔ／Ｔｏ）／（１＋ａ×ΔＴ） 温度安定化されたバンドギャップ基準電圧ｖｒのため、
第２の補助電流ｉ2 の温度依存性は、次のとおりであ
る。（12） ｉ2 （Ｔ）＝ｉ2 （Ｔｏ）／（１＋ａ×Δ
Ｔ） 電圧対電流変換器ｕｉの基準電圧ｖｒが温度に無関係で
なく、温度係数ｂ（第２の係数）によって決定される場
合、この温度依存性は方程式（12）に付加的な係数１＋
ｂ×ΔＴとして組込まれなければならない。
のようにバンドギャップ回路によって決定される。 （11） ｉ1 （Ｔ）＝ｉ1 （Ｔｏ）×（Ｔ／Ｔｏ）／（１＋ａ×ΔＴ） 温度安定化されたバンドギャップ基準電圧ｖｒのため、
第２の補助電流ｉ2 の温度依存性は、次のとおりであ
る。（12） ｉ2 （Ｔ）＝ｉ2 （Ｔｏ）／（１＋ａ×Δ
Ｔ） 電圧対電流変換器ｕｉの基準電圧ｖｒが温度に無関係で
なく、温度係数ｂ（第２の係数）によって決定される場
合、この温度依存性は方程式（12）に付加的な係数１＋
ｂ×ΔＴとして組込まれなければならない。
【００３９】 （13） ｉ2 （Ｔ）＝ｉ2 （Ｔｏ）×（１＋ｂ×ΔＴ）／（１＋ａ×ΔＴ） 基準電圧ｖｒの温度依存性は、例えば１以上のベースエ
ミッタ通路の温度依存性からのこの電圧を生成すること
によって実行される。これは、適当な付加的なバンドギ
ャップ回路において容易に実行される。
ミッタ通路の温度依存性からのこの電圧を生成すること
によって実行される。これは、適当な付加的なバンドギ
ャップ回路において容易に実行される。
【００４０】図１の実施例に対して以下の例示的な値が
与えられる。１．２Ｖの温度安定性バンドギャップ基準
電圧および３９キロオームの抵抗器ｒ2 によって、２１
マイクロアンペアの第２の補助電流ｉ2 が設定される。
ＣＭＯＳ技術が使用される場合に、シート抵抗率ｒ' の
ｎ個のウェルのホール素子の半導体領域の温度係数は＋
６２２０ｐｐｍである。これは、３３３度Ｋの基準温度
Ｔｏで、それぞれ第１および第２の補助電流ｉ1 および
ｉ2 に対して−２８８７ｐｐｍおよび−６２２０ｐｐｍ
の温度係数を与える。
与えられる。１．２Ｖの温度安定性バンドギャップ基準
電圧および３９キロオームの抵抗器ｒ2 によって、２１
マイクロアンペアの第２の補助電流ｉ2 が設定される。
ＣＭＯＳ技術が使用される場合に、シート抵抗率ｒ' の
ｎ個のウェルのホール素子の半導体領域の温度係数は＋
６２２０ｐｐｍである。これは、３３３度Ｋの基準温度
Ｔｏで、それぞれ第１および第２の補助電流ｉ1 および
ｉ2 に対して−２８８７ｐｐｍおよび−６２２０ｐｐｍ
の温度係数を与える。
【００４１】図１の実施例は、ホール電圧ｕｈ（Ｔ）が
温度に無関係であるという仮定に基づいており、それに
は電源電圧ｉｖ（Ｔ）もまた温度に無関係なことが式
（２）に従って必要となる。第１の電流変換器ｂ1 は第
１の成分電流ｉ11，ｉ12，…を出力し、第１の補助電流
ｉ1 に関して一定の変換率ｃ11，ｃ12，…を有し、第２
の電流変換器ｂ2 は第２の補助電流ｉ2 を出力してそれ
が電流ミラーｐにより一定の変換率ｃ21，ｃ22，…で変
換されて第２の成分電流ｉ21，ｉ22，…を出力する。加
算／減算装置における第１および第２の成分電流の加算
／減算によって、所望の温度依存性を有する動作電流ｉ
ｖ，ｊが発生され、加重係数ｃ11，…から生ずる一定の
成分電流比率によって設定される。加算／減算装置は、
各成分電流が供給されるノードｋ1 ，ｋ2 ，…によって
形成される。
温度に無関係であるという仮定に基づいており、それに
は電源電圧ｉｖ（Ｔ）もまた温度に無関係なことが式
（２）に従って必要となる。第１の電流変換器ｂ1 は第
１の成分電流ｉ11，ｉ12，…を出力し、第１の補助電流
ｉ1 に関して一定の変換率ｃ11，ｃ12，…を有し、第２
の電流変換器ｂ2 は第２の補助電流ｉ2 を出力してそれ
が電流ミラーｐにより一定の変換率ｃ21，ｃ22，…で変
換されて第２の成分電流ｉ21，ｉ22，…を出力する。加
算／減算装置における第１および第２の成分電流の加算
／減算によって、所望の温度依存性を有する動作電流ｉ
ｖ，ｊが発生され、加重係数ｃ11，…から生ずる一定の
成分電流比率によって設定される。加算／減算装置は、
各成分電流が供給されるノードｋ1 ，ｋ2 ，…によって
形成される。
【００４２】電流の加算に関して、２つの成分電流は２
つの電流変換器ｂ1 ，ｂ2 から直接各ノードに供給さ
れ、一方に減算に関して、１つの成分電流の流れの方向
はこの電流が関係したノードに与えられる前に電流ミラ
ーｐによって反転される。電流の加算中に正確な符号の
ｐｐｍの値は基準温度に対して合計され、減算中に成分
電流が電流ミラーｐによって方向が変えられて加算の前
にｐｐｍの値は反転される。
つの電流変換器ｂ1 ，ｂ2 から直接各ノードに供給さ
れ、一方に減算に関して、１つの成分電流の流れの方向
はこの電流が関係したノードに与えられる前に電流ミラ
ーｐによって反転される。電流の加算中に正確な符号の
ｐｐｍの値は基準温度に対して合計され、減算中に成分
電流が電流ミラーｐによって方向が変えられて加算の前
にｐｐｍの値は反転される。
【００４３】この方法において、温度に無関係な電源電
流ｉｖは２つの成分電流から形成され、合成された電流
は、ホール素子の電源電流ｉｖが例えば７ミリアンペア
であるために適当な変換率によって非常に高度に増幅さ
れなければならない。そのため、図１の実施例において
は異なる方法が採用され、ホール素子ｈの検知入力２に
おける電圧と基準電圧ｕｖとが等しくなるまで制御増幅
器ｒを介して流れる電源電流ｉｖを再調整する。制御は
第３の制御増幅器ｇ３によって行なわれ、その出力はｐ
チャンネルトランジスタｔ３のゲート端子に結合され、
電源電圧ＶＤＤとホール素子電源端子１の間に電流制御
素子として接続される。基準電圧ｕｖはホール素子の半
導体領域と同様の特性の半導体領域に形成された第３の
抵抗器ｒ３によって生成され、第１のノードｋ1 から温
度に無関係な電流ｉｒ1 を供給される。実施例に関し
て、ｉ11＝４５マイクロアンペアであり、ｉ21＝２１マ
イクロアンペアであるため、ｉｒ1 ＝２４マイクロアン
ペアである。加重係数ｃ11，ｃ21，…は、各成分電流ｉ
11，ｉ21，…の大きさによって定められる。
流ｉｖは２つの成分電流から形成され、合成された電流
は、ホール素子の電源電流ｉｖが例えば７ミリアンペア
であるために適当な変換率によって非常に高度に増幅さ
れなければならない。そのため、図１の実施例において
は異なる方法が採用され、ホール素子ｈの検知入力２に
おける電圧と基準電圧ｕｖとが等しくなるまで制御増幅
器ｒを介して流れる電源電流ｉｖを再調整する。制御は
第３の制御増幅器ｇ３によって行なわれ、その出力はｐ
チャンネルトランジスタｔ３のゲート端子に結合され、
電源電圧ＶＤＤとホール素子電源端子１の間に電流制御
素子として接続される。基準電圧ｕｖはホール素子の半
導体領域と同様の特性の半導体領域に形成された第３の
抵抗器ｒ３によって生成され、第１のノードｋ1 から温
度に無関係な電流ｉｒ1 を供給される。実施例に関し
て、ｉ11＝４５マイクロアンペアであり、ｉ21＝２１マ
イクロアンペアであるため、ｉｒ1 ＝２４マイクロアン
ペアである。加重係数ｃ11，ｃ21，…は、各成分電流ｉ
11，ｉ21，…の大きさによって定められる。
【００４４】２つの電流源ｑ1 ，ｑ2 の特定の結合のた
め、第２の電流変換器ｂ2 の出力電流は式（７）に従っ
たオフセット電流ｊ（Ｔ）の温度依存性を有する。それ
故、オフセット電流ｊは電流ミラーｐの出力から加重係
数ｃ23が得られ、その入力は第２の電流変換器ｂ2 から
第２の補助電流ｉ2 を供給される。ここに想定される実
施例において、電流ミラーへの入力は２１マイクロアン
ペアであり、加重係数ｃ23は０．７４マイクロアンペア
の電流に相当する。前述のように電源電流ｉｖが例えば
７ミリアンペアであるとすれば、電源電流ｉｖはオフセ
ット電流ｊの約１０，０００倍の大きさである。
め、第２の電流変換器ｂ2 の出力電流は式（７）に従っ
たオフセット電流ｊ（Ｔ）の温度依存性を有する。それ
故、オフセット電流ｊは電流ミラーｐの出力から加重係
数ｃ23が得られ、その入力は第２の電流変換器ｂ2 から
第２の補助電流ｉ2 を供給される。ここに想定される実
施例において、電流ミラーへの入力は２１マイクロアン
ペアであり、加重係数ｃ23は０．７４マイクロアンペア
の電流に相当する。前述のように電源電流ｉｖが例えば
７ミリアンペアであるとすれば、電源電流ｉｖはオフセ
ット電流ｊの約１０，０００倍の大きさである。
【００４５】図１の実施例には、第２のノードｋ2 を介
する電流ミラーｐからの点線が示されており、加重係数
ｃ22を有する一定のオフセット電流は必要な場合にホー
ル素子ｈの検知入力２へ与えられ、ホール電圧ｕｈの非
対称のシフトを生ずる。
する電流ミラーｐからの点線が示されており、加重係数
ｃ22を有する一定のオフセット電流は必要な場合にホー
ル素子ｈの検知入力２へ与えられ、ホール電圧ｕｈの非
対称のシフトを生ずる。
【００４６】加重係数ｃ12，ｃ24を有する第１および第
２の電流変換器ｂ1 ，ｂ2 からの破線は、別のｐｐｍ値
でオフセット電流ｊが第３のノードｋ3 によって異なっ
て加重された成分電流から形成されることができること
を示す。
２の電流変換器ｂ1 ，ｂ2 からの破線は、別のｐｐｍ値
でオフセット電流ｊが第３のノードｋ3 によって異なっ
て加重された成分電流から形成されることができること
を示す。
【００４７】最後に、１点鎖線は加重係数ｃ13が第４の
ノードｋ４に接続される第１の電流変換器ｂ1 の出力を
さらに示し、第４のノードｋ４は電流ミラーｐから加重
係数ｃ23を供給される。この１点鎖線は加重係数を最適
にすることによって非線形の効果が高次の効果の補償能
力を与える電流の加算／減算を考慮することを概略的に
示している。基準温度Ｔｏのスロープを除いて、全温度
領域における成分電流の曲線は、平均で補償が改善され
るように考慮される。この最適化から生ずる加重係数
は、基準温度Ｔｏのみが考慮される加重係数とは異な
る。しかしながら、式（６）の条件に反してはならな
い。
ノードｋ４に接続される第１の電流変換器ｂ1 の出力を
さらに示し、第４のノードｋ４は電流ミラーｐから加重
係数ｃ23を供給される。この１点鎖線は加重係数を最適
にすることによって非線形の効果が高次の効果の補償能
力を与える電流の加算／減算を考慮することを概略的に
示している。基準温度Ｔｏのスロープを除いて、全温度
領域における成分電流の曲線は、平均で補償が改善され
るように考慮される。この最適化から生ずる加重係数
は、基準温度Ｔｏのみが考慮される加重係数とは異な
る。しかしながら、式（６）の条件に反してはならな
い。
【００４８】図２および図３の実施例において、電源装
置およびヒステレシススイッチング装置ｈｓの領域にお
いて示される機能的装置は図１の機能的装置とほぼ等し
い。それ故、これらの機能的装置は図１と同様の基準特
性によって設計されるのでここで再び説明される必要は
ない。図１と異なって図２においては、ホール素子ｈは
電源電圧ＶＤＤに直接接続される。結果として、電源電
流ｉｖはホール素子ｈのオーム抵抗Ｒによってのみ制限
される。これは、予め決められた電源電圧ＶＤＤで最大
の磁界感度を与える。
置およびヒステレシススイッチング装置ｈｓの領域にお
いて示される機能的装置は図１の機能的装置とほぼ等し
い。それ故、これらの機能的装置は図１と同様の基準特
性によって設計されるのでここで再び説明される必要は
ない。図１と異なって図２においては、ホール素子ｈは
電源電圧ＶＤＤに直接接続される。結果として、電源電
流ｉｖはホール素子ｈのオーム抵抗Ｒによってのみ制限
される。これは、予め決められた電源電圧ＶＤＤで最大
の磁界感度を与える。
【００４９】オフセット電流ｊ（Ｔ）の条件は式（９）
から導かれる。重要なことは材料による温度係数１＋ａ
×ΔＴは式（９）では２次式で与えられることがであ
る。図２の実施例において、これは乗算器ｍにおける第
１および第２の電流成分ｉｋ1 とｉｋ2 とを乗算するこ
とによって行われる。第１の電流成分ｉｋ1 は、温度依
存性が式（12）によって与えられる第２の補助電流ｉ2
から生ずる。第２の電流成分ｉｋ2 は電源電圧ＶＤＤに
比例し、ホール素子半導体領域のシート抵抗率ｒ' に対
して反比例する。第２の電流成分ｉｋ2 の条件式は次の
通りである。
から導かれる。重要なことは材料による温度係数１＋ａ
×ΔＴは式（９）では２次式で与えられることがであ
る。図２の実施例において、これは乗算器ｍにおける第
１および第２の電流成分ｉｋ1 とｉｋ2 とを乗算するこ
とによって行われる。第１の電流成分ｉｋ1 は、温度依
存性が式（12）によって与えられる第２の補助電流ｉ2
から生ずる。第２の電流成分ｉｋ2 は電源電圧ＶＤＤに
比例し、ホール素子半導体領域のシート抵抗率ｒ' に対
して反比例する。第２の電流成分ｉｋ2 の条件式は次の
通りである。
【００５０】 （14） ｉｋ2 （Ｔ，ＶＤＤ） ＝ｉｋ2 （Ｔｏ）×（ＶＤＤ／ＶＤＤｏ）／（１＋ａ×ΔＴ） 第２の電流成分ｉｋ2 は、ホール素子の半導体領域と同
様の特性を有する半導体領域に第３の電流源ｑ３が形成
され、この第３の電流源ｑ３は電流設定をする第４の抵
抗器ｒ４を含んでいる。この抵抗器ｒ４の両端の電圧
は、電源電圧ＶＤＤあるいはそれに比例する１部分は、
所望な依存性が確保されるように選択されるべきであ
る。図３に示される第３の電流源ｑ３は、抵抗器ｒ４お
よびｐｎｐ電流ミラートランジスタのベースエミッタ経
路の直列結合ためのこの要求を満足する。さらに正確で
あるが高価な回路は当業者に良く知られている。それら
は、制御段として主に構成される。
様の特性を有する半導体領域に第３の電流源ｑ３が形成
され、この第３の電流源ｑ３は電流設定をする第４の抵
抗器ｒ４を含んでいる。この抵抗器ｒ４の両端の電圧
は、電源電圧ＶＤＤあるいはそれに比例する１部分は、
所望な依存性が確保されるように選択されるべきであ
る。図３に示される第３の電流源ｑ３は、抵抗器ｒ４お
よびｐｎｐ電流ミラートランジスタのベースエミッタ経
路の直列結合ためのこの要求を満足する。さらに正確で
あるが高価な回路は当業者に良く知られている。それら
は、制御段として主に構成される。
【００５１】乗算器ｍの出力は式（９）にしたがって所
望の温度依存性を有するオフセット電流ｊを出力する。
望の温度依存性を有するオフセット電流ｊを出力する。
【００５２】乗算器ｍを構成するとき、バイポーラ技術
かあるいは電界効果技術か、特にＣＭＯＳ技術によって
形成されるかを区別しなければならない。バイポーラ技
術ではベースエミッタ電圧とエミッタあるいはコレクタ
電流の間の指数特性が通常使用され、一方電界効果トラ
ンジスタ技術ではゲートソース電圧とドレイン電流の間
の２乗関係が使用される。両方の場合において、乗算器
ｍの基準電流入力ｂｒは温度に無関係でなければならな
い第３の電流成分ｉｋ3 を供給されなければならない。
２つの成分電流の加重された加算／減算による第３の電
流成分ｉｋ3の発生は、第５のノードｋ５によって図２
に略図的に示されている。例えば、このような温度に無
関係な電流は、図１の実施例における温度に無関係な電
流ｉｋ1 である。それ故、詳細な説明は必要ない。
かあるいは電界効果技術か、特にＣＭＯＳ技術によって
形成されるかを区別しなければならない。バイポーラ技
術ではベースエミッタ電圧とエミッタあるいはコレクタ
電流の間の指数特性が通常使用され、一方電界効果トラ
ンジスタ技術ではゲートソース電圧とドレイン電流の間
の２乗関係が使用される。両方の場合において、乗算器
ｍの基準電流入力ｂｒは温度に無関係でなければならな
い第３の電流成分ｉｋ3 を供給されなければならない。
２つの成分電流の加重された加算／減算による第３の電
流成分ｉｋ3の発生は、第５のノードｋ５によって図２
に略図的に示されている。例えば、このような温度に無
関係な電流は、図１の実施例における温度に無関係な電
流ｉｋ1 である。それ故、詳細な説明は必要ない。
【００５３】ＣＭＯＳ技術における乗算器ｍは、文献
（1987年６月の「ＩＥＥＥ Journalof Solid-State Cir
cuit 」第sc-22 巻、第３号、第357 乃至365 頁）に記
載されている。例えば、バイポーラ技術における乗算器
は文献（1978年Springer-Verlag 社のU.Tietze氏および
Ch.Schenk 氏らによる「Advanced Electronic Circuit
s」第36乃至37頁）に記載されている。その図１．３９
において与えられる例は、基準電圧Ｕｚを使用する２つ
のアナログ電圧値ＵｘおよびＵｙの乗算を示す。しかし
ながら、入力抵抗Ｒ1 ，Ｒ2 ，Ｒ2'を除去することによ
って、回路は簡単な方法で入力電流用に変換される。さ
らに、電流出力は電圧対電流変換器によって電圧出力Ｕ
ｏから形成されなければならない。
（1987年６月の「ＩＥＥＥ Journalof Solid-State Cir
cuit 」第sc-22 巻、第３号、第357 乃至365 頁）に記
載されている。例えば、バイポーラ技術における乗算器
は文献（1978年Springer-Verlag 社のU.Tietze氏および
Ch.Schenk 氏らによる「Advanced Electronic Circuit
s」第36乃至37頁）に記載されている。その図１．３９
において与えられる例は、基準電圧Ｕｚを使用する２つ
のアナログ電圧値ＵｘおよびＵｙの乗算を示す。しかし
ながら、入力抵抗Ｒ1 ，Ｒ2 ，Ｒ2'を除去することによ
って、回路は簡単な方法で入力電流用に変換される。さ
らに、電流出力は電圧対電流変換器によって電圧出力Ｕ
ｏから形成されなければならない。
【００５４】図３の実施例は、ホール素子ｈの電源端子
１が調整されていない電源電圧ＶＤＤには接続されず、
温度安定化されたホール素子の電源電圧Ｖに接続されて
いる点で図２の実施例とは異なる。ホール素子の電源電
圧Ｖは、図２あるいは図３の上記電力電源装置の一部を
形成する調整された電圧源ｖｇによって発生される。最
良の解決法は、温度安定化された出力電圧ｖｒを発生す
るバンドギャップ回路ｖｇである。この電圧は、再び適
当な制御回路によって行われる通常の回路手段によって
ホール素子の電源電圧Ｖの値まで上げられることが必要
である。
１が調整されていない電源電圧ＶＤＤには接続されず、
温度安定化されたホール素子の電源電圧Ｖに接続されて
いる点で図２の実施例とは異なる。ホール素子の電源電
圧Ｖは、図２あるいは図３の上記電力電源装置の一部を
形成する調整された電圧源ｖｇによって発生される。最
良の解決法は、温度安定化された出力電圧ｖｒを発生す
るバンドギャップ回路ｖｇである。この電圧は、再び適
当な制御回路によって行われる通常の回路手段によって
ホール素子の電源電圧Ｖの値まで上げられることが必要
である。
【００５５】図１の実施例において、第１および第２の
電流源ｑ1 ，ｑ2 は、第２の補助電流ｉ2 が第２の抵抗
器ｒ2 の両端の温度に無関係な電圧降下を生成するよう
に互いに結合される。ホール素子と第２の抵抗器ｒ2 の
半導体領域のシート抵抗は等しく、第２の電流バンクｂ
2 の増加された電流は温度に無関係なホール素子のオー
ム抵抗の両端の電圧降下を生成し、それも温度に無関係
なものである。この構成は図３の実施例において略図的
に示され、ホール素子の電源端子１は電流変換器ｂ2 か
ら供給される。
電流源ｑ1 ，ｑ2 は、第２の補助電流ｉ2 が第２の抵抗
器ｒ2 の両端の温度に無関係な電圧降下を生成するよう
に互いに結合される。ホール素子と第２の抵抗器ｒ2 の
半導体領域のシート抵抗は等しく、第２の電流バンクｂ
2 の増加された電流は温度に無関係なホール素子のオー
ム抵抗の両端の電圧降下を生成し、それも温度に無関係
なものである。この構成は図３の実施例において略図的
に示され、ホール素子の電源端子１は電流変換器ｂ2 か
ら供給される。
【００５６】温度安定化されたホール素子の電源電圧Ｖ
により、回路は乗算器ｍの領域で簡単にされる。第２の
電流成分ｉｋ2 はもはや必要ではなく、第１の電流成分
ｉｋ1 のみが形成されることが必要であり、それが２乗
される。基準電流入力ｂｒに与えられる第３の電流成分
ｉｋ3 は不変に保持される。第１の電流成分ｉｋ1の２
乗は、例えば上記乗算器ｍによって形成される２乗装置
ｍｑによって行われ、２つの乗算入力は第１の電流成分
を供給される。
により、回路は乗算器ｍの領域で簡単にされる。第２の
電流成分ｉｋ2 はもはや必要ではなく、第１の電流成分
ｉｋ1 のみが形成されることが必要であり、それが２乗
される。基準電流入力ｂｒに与えられる第３の電流成分
ｉｋ3 は不変に保持される。第１の電流成分ｉｋ1の２
乗は、例えば上記乗算器ｍによって形成される２乗装置
ｍｑによって行われ、２つの乗算入力は第１の電流成分
を供給される。
【００５７】電流成分ｉｋ1 ，ｉｋ2 の２乗あるいは乗
算は、合成電流ｊにおける２次係数１／（１＋ａ×Δ
Ｔ）2 を生ずる。ａ×ΔＴが１よりもずっと小さい場
合、２次の項は係数１／（１＋２×ａ×ΔＴ）によって
置換えられる。しかしながら、この温度に無関係な電流
は図１の実施例に示されるように２つの成分電流の加重
された加算／減算によって発生され、電流の比較的複雑
な乗算あるいは２乗の必要性を除去する。この変形は第
６のノードｋ6 および第１および第２の電流変換器ｂ1
，ｂ2 への破線の電流接続によって図３に示されてい
る。第６のノードｋ6 の出力は、所望のオフセット電流
ｊを出力する。
算は、合成電流ｊにおける２次係数１／（１＋ａ×Δ
Ｔ）2 を生ずる。ａ×ΔＴが１よりもずっと小さい場
合、２次の項は係数１／（１＋２×ａ×ΔＴ）によって
置換えられる。しかしながら、この温度に無関係な電流
は図１の実施例に示されるように２つの成分電流の加重
された加算／減算によって発生され、電流の比較的複雑
な乗算あるいは２乗の必要性を除去する。この変形は第
６のノードｋ6 および第１および第２の電流変換器ｂ1
，ｂ2 への破線の電流接続によって図３に示されてい
る。第６のノードｋ6 の出力は、所望のオフセット電流
ｊを出力する。
【図１】ヒステレシススイッチング装置を有するホール
センサの第１の好ましい実施例のブロック図。
センサの第１の好ましい実施例のブロック図。
【図２】ホール素子が電源電圧ＶＤＤを直接供給される
第２の好ましい実施例のブロック図。
第２の好ましい実施例のブロック図。
【図３】温度安定化されたホール素子電源電圧Ｖを使用
している第３の好ましい実施例のブロック図。
している第３の好ましい実施例のブロック図。
ｈ…ホール素子、ｉ1 ，ｉ2 ，ｉｋ1 ，ｉｋ2 ，ｉｖ，
ｊ…電流、ｋ1 ，ｋ2…加算／減算装置、ｑ1 ，ｑ2 …
電流源。
ｊ…電流、ｋ1 ，ｋ2…加算／減算装置、ｑ1 ，ｑ2 …
電流源。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マリオ・モッツ ドイツ連邦共和国、1200 フランクフル ト／オーデル、ベー・− ヨット・− レーニンアレー 69 (72)発明者 ユルゲン・ニーンドルフ ドイツ連邦共和国、1200 フランクフル ト／オーデル、ゲーエル・シャルンシュ トラーセ 18 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 43/06
Claims (16)
- 【請求項１】 モノリシック集積回路技術によって構成
され、動作電流用の集積された電源装置を具備している
ホールセンサにおいて、 電源装置が第１の温度依存性を有する第１の補助電流の
第１の電流源および第２の温度依存性を有する第２の補
助電流の第２の電流源を含み、 第１および第２の電流源がそれぞれ第１の抵抗器および
第２の抵抗器を含み、それら第１の抵抗器および第２の
抵抗器が形成されている半導体領域がホール素子の半導
体領域と同様な特性を有しており、 第１の電流変換器および第２の電流変換器が第１の成分
電流および第２の成分電流を出力し、それぞれが第１お
よび第２の補助電流に対する予め決められた変換率を有
し、 加算／減算装置が第１および第２の成分電流の加算／減
算を行うことによって所望の温度依存性を有する動作電
流を発生することを特徴とするホールセンサ。 - 【請求項２】 ホール電圧を検知するための素子がチッ
プ表面に集積されることを特徴とする請求項１記載のホ
ールセンサ。 - 【請求項３】 動作電流が電源電流およびオフセット電
流を含み、 重畳装置がホール電圧にオフセット電流によるオフセッ
ト電圧を重畳し、 重畳がホール素子において直接的に行われるか、または
ホール素子の半導体領域と同様な特性を有している半導
体領域に形成された１以上の補助抵抗器にオフセット電
流が供給されるときホール素子に結合されないで行わ
れ、 ａをホール素子半導体領域のシート抵抗率の温度係数と
し、 Ｔを絶対温度とし、 Ｔｏを基準温度とし、 ΔＴ＝Ｔ−Ｔｏを基準温度差とし、 Δｉｖ（Ｔ）を絶対温度Ｔに依存する供給電流差とし、 Δｊ（Ｔ）を絶対温度Ｔに依存するオフセット電流差と
するとき、 オフセット電流の温度依存性は、式 Δｉｖ（Ｔ）／Δｊ（Ｔ）＝１＋ａ×ΔＴ によって与えられることを特徴とする請求項２記載のホ
ールセンサ。 - 【請求項４】 検知素子が高レベルと低レベルの２つの
状態のいずれであるかを比較する２状態比較器であり、 重畳装置が各スイッチ位置によりヒステレシス電圧の方
向を決定するヒステレシススイッチング装置を具備し、 ヒステレシススイッチング装置の制御入力が比較器の出
力に接続されていることを特徴とする請求項３記載のホ
ールセンサ。 - 【請求項５】 第１の電流源がエミッタ領域の面積比Ａ
を有するトランジスタ対および第１の抵抗器によって第
１の補助電流を発生するバンドギャップ回路を含み、第
１の補助電流は、 ｉ1 （Ｔ）＝ｉ1 （Ｔｏ）×（Ｔ／Ｔｏ）／（１＋ａ×ΔＴ） の温度依存性を有し、 第２の電流源が第２の抵抗器を含み、その両端に第１の
抵抗器の両端の電圧とは異なる温度依存性を有する電圧
を発生し、 第２の補助電流の温度依存性がホール素子の半導体領域
のシート抵抗率の温度係数である第１の係数ａと第２の
抵抗器の両端の電圧の温度係数である第２の係数ｂとに
よって、式 ｉ2 （Ｔ）＝ｉ2 （Ｔｏ）×（１＋ｂ×ΔＴ）／（１＋ａ×ΔＴ） によって与えられ、 第１および第２の電流変換器が、出力が予め決められた
変換率によって成分電流を出力する第１の制御電流バン
クおよび第２の制御電流バンクであることを特徴とする
請求項４記載のホールセンサ。 - 【請求項６】 第２の抵抗器の両端の電圧がバンドギャ
ップ回路からの温度安定化された電圧であることを特徴
とする請求項５記載のホールセンサ。 - 【請求項７】 ホール素子に要求される動作電流が、チ
ップ表面のホール素子と共に集積されている電源装置に
よって生成されて電源装置と熱的に緊密に結合されてい
るホール素子に供給され、 電源装置が第１の温度依存性を有する第１の補助電流お
よび第１の温度依存性とは異なる第２の温度依存性を有
する第２の補助電流を発生し、 ｒ' をホール素子半導体領域のシート抵抗率とし、 ａをホール素子半導体領域のシート抵抗率の温度係数と
し、 Ｔを絶対温度とし、 Ｔｏを基準温度とし、 ΔＴ＝Ｔ−Ｔｏを基準温度差とするとき、 共通の温度依存係数が（１＋ａ×ΔＴ）であり、温度依
存性のホール素子半導体領域のシート抵抗率ｒ' ×（１
＋ａ×ΔＴ）が第１および第２の補助電流の大きさおよ
び温度依存性を決定し、 加算／減算装置による第１および第２の補助電流の比例
した加算あるいは減算の割合によって、ホール素子の動
作電流が形成され、動作電流の温度依存性が各補助電流
部分の大きさによって決定されるステップによってホー
ル素子の製造誤差およびホール素子の温度依存性に対す
るホールセンサの自動的な補償方法。 - 【請求項８】 電源装置がホール素子の半導体領域と同
様な特性を有している半導体領域に形成された電流設定
抵抗器を含むことを特徴とする請求項７記載の方法。 - 【請求項９】 ホール素子の動作電流は、その温度依存
性が、 ａをホール素子半導体領域のシート抵抗率の温度係数と
し、 Ｔを絶対温度とし、 Ｔｏを基準温度とし、 ΔＴ＝Ｔ−Ｔｏを基準温度差でとし、 Δｉｖ（Ｔ）を絶対温度Ｔに依存する供給電流差とし、 Δｊ（Ｔ）を絶対温度Ｔに依存するオフセット電流差と
して、 Δｉｖ（Ｔ）／Δｊ（Ｔ）＝１＋ａ×ΔＴ によって与えられることを特徴とする請求項８記載の方
法。 - 【請求項１０】 第１の補助電流がバンドギャップ回路
によって発生され、第１の補助電流の大きさが第１の抵
抗器によって決定され、この第１の抵抗器はホール素子
の半導体領域と同様な特性を有している半導体領域に形
成され、トランジスタ対はエミッタ領域の面積比Ａを有
し、第２の補助電流がホール素子の半導体領域と同様な
特性を有している半導体領域に形成された第２の抵抗器
によって形成され、この第２の抵抗器の両端の電圧の温
度依存性が第１の抵抗器の両端の電圧の温度依存性とは
異なることを特徴とする請求項８記載の方法。 - 【請求項１１】 第２の抵抗器の両端の電圧がバンドギ
ャップ回路からの温度安定化された電圧であることを特
徴とする請求項１０記載の方法。 - 【請求項１２】 電源電流が、動作領域の温度依存性が
ゼロになるように調整され、 オフセット電流についての動作領域の温度依存性が次の
式 ｊ（Ｔ）＝ｊ（Ｔｏ）／（１＋ａ×ΔＴ）によって決定
されるように調整されていることを特徴とする請求項９
記載の方法。 - 【請求項１３】 自動補償によって、温度依存性の非線
形部分が第１および第２の補助電流の比例した付加的な
加算あるいは減算によって第１および第２の補助電流の
比例した加算あるいは減算の線形の温度係数に加えて非
線形の温度係数を考慮することによって減少され、第１
および第２の補助電流の各部分が予め設定されている付
加的な変換率によって決定されることを特徴とする請求
項７記載の方法。 - 【請求項１４】 ホール素子に要求される電源電流がホ
ール素子の抵抗およびそれに供給される電源電圧によっ
て決定され、 ホール素子に要求されるオフセット電流がチップ表面の
ホール素子と共に集積される電源装置によって生成され
て電源装置と熱的に緊密に結合されているホール素子に
供給され、 ヒステレシススイッチング装置に供給されるオフセット
電流が乗算器によって第１および第２の電流成分から形
成され、乗算器の基準入力が基準温度における温度依存
性がゼロである第３の電流成分を受け、 第１の電流成分が相互作用する第１の電流源および第２
の電流源によって形成され、第１の電流成分は、 ｉｋ1 （Ｔ）＝ｉｋ1 （Ｔｏ）×（Ｔ／Ｔｏ）／（１＋ａ×ΔＴ） に依存し、ここで、ａはホール素子半導体領域の温度係
数（＝第１の係数）であり、Ｔは絶対温度であり、Ｔｏ
は基準温度であり、ΔＴ＝Ｔ−Ｔｏは基準温度差であ
り、 第２の電流成分が第３の電流源によって形成され、この
第３の電流源は電源電圧が、式 ｉｋ2 （Ｔ，ＶＤＤ） ＝ｉｋ2 （Ｔｏ）×（ＶＤＤ／ＶＤＤｏ）／（１＋ａ×ΔＴ） によって第２の電流成分に温度依存性を与えるように設
計され、 ここで、ＶＤＤは電源電圧であり、ＶＤＤｏは一定にさ
れた電源電圧の基準値であり、 第３の電流成分が第１の電流源からの第１の補助電流お
よび第２の電流源からの別の温度依存性を有する第２の
補助電流の比例した加算あるいは減算による第１のノー
ドによって形成され、各電流部分が、合成電流（＝第３
の電流成分）が少なくとも基準温度で温度依存性がない
ように固定されるステップを有することを特徴とするヒ
ステレシススイッチング装置を具備しているホールセン
サのホール素子の製造誤差および温度誘導ヒステレシス
スイッチング感度を自動的に補償する方法。 - 【請求項１５】 ホール素子用の調整されていない電源
電圧が調整された電圧源からの電圧および温度安定化さ
れたホール素子の電源電圧によって置換えられる場合、
乗算器が２乗装置によって置換えられ、第１の電流成分
が２乗され、第３の電流成分が２乗装置の基準電流入力
に与えられることを特徴とする請求項１４記載の方法。 - 【請求項１６】 オフセット電流の二次温度依存性係数 １／（１＋ａ×ΔＴ）2 が第２のノードにより第１およ
び第２の補助電流の比例した加算あるいは減算によって
置換され、それによって合成電流（＝オフセット電流）
が形成され、その基準温度Ｔｏにおける温度依存性係数 １／（１＋２×ａ×ΔＴ）によって近似的に決定される
ことを特徴とする請求項１４あるいは１５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91112840A EP0525235B1 (de) | 1991-07-31 | 1991-07-31 | Hallsensor mit Selbstkompensation |
| DE91112840:3 | 1991-07-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251786A JPH05251786A (ja) | 1993-09-28 |
| JP3283911B2 true JP3283911B2 (ja) | 2002-05-20 |
Family
ID=8206999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20245592A Expired - Lifetime JP3283911B2 (ja) | 1991-07-31 | 1992-07-29 | 自動補償付ホールセンサ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5260614A (ja) |
| EP (1) | EP0525235B1 (ja) |
| JP (1) | JP3283911B2 (ja) |
| KR (1) | KR100197821B1 (ja) |
| CN (1) | CN1032888C (ja) |
| DE (1) | DE59109002D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097268A1 (ja) * | 2006-02-21 | 2007-08-30 | Alps Electric Co., Ltd. | 磁気式スイッチ |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4205241C2 (de) * | 1992-02-21 | 1997-12-18 | Itt Ind Gmbh Deutsche | Potentialfreie Datenübertragungseinrichtung |
| US5389889A (en) * | 1993-09-10 | 1995-02-14 | Allegro Microsystems, Inc. | Temperature-compensated current source for use in a hall analog magnetic-field detector |
| JP3514111B2 (ja) * | 1997-07-09 | 2004-03-31 | 株式会社デンソー | オフセット電圧補正回路 |
| DE59707977D1 (de) * | 1997-11-27 | 2002-09-19 | Micronas Gmbh | Sensoreinrichtung |
| US6259302B1 (en) * | 1998-10-22 | 2001-07-10 | National Semiconductor Corporation | Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing |
| DE19858868C2 (de) | 1998-12-19 | 2003-06-18 | Micronas Gmbh | Hallsensor |
| US6094912A (en) * | 1999-02-12 | 2000-08-01 | Stirling Technology Company | Apparatus and method for adaptively controlling moving members within a closed cycle thermal regenerative machine |
| WO2000054407A1 (en) * | 1999-03-08 | 2000-09-14 | Plumeria Investments, Inc. | Offset eliminator circuit |
| US6236254B1 (en) * | 1999-07-16 | 2001-05-22 | Texas Instruments Incorporated | Low voltage amplification circuit with bias compensation |
| DE19951817A1 (de) * | 1999-10-27 | 2001-05-23 | Micronas Gmbh | Zwei-Draht-Sensoranordnung |
| JP2001165963A (ja) * | 1999-12-09 | 2001-06-22 | Sanken Electric Co Ltd | ホール素子を備えた電流検出装置 |
| JP4164615B2 (ja) * | 1999-12-20 | 2008-10-15 | サンケン電気株式会社 | ホ−ル素子を備えた電流検出装置 |
| US6476602B1 (en) | 2000-02-16 | 2002-11-05 | Seagate Technology Llc | Temperature compensated hall sensor for testing magnetic recording heads |
| DE10032527C1 (de) * | 2000-07-05 | 2001-12-06 | Infineon Technologies Ag | Temperaturkompensationsschaltung für ein Hall-Element |
| DE10154498B4 (de) * | 2001-11-07 | 2005-08-25 | Infineon Technologies Ag | Hallsondensystem und Verfahren zum Herstellen eines Hallsondensystems sowie Verfahren zum Steuern einer Hallspannung |
| DE10154497A1 (de) * | 2001-11-07 | 2003-05-15 | Infineon Technologies Ag | Integrierter Widerstand |
| DE10224747B4 (de) | 2002-06-04 | 2004-05-13 | Infineon Technologies Ag | Sensorschaltung und Verfahren zur Herstellung derselben |
| TWI235697B (en) * | 2003-05-29 | 2005-07-11 | Shiou-Ching Huang | Improved structure of direction-changeable ratchet wrench |
| DE102004010613B4 (de) * | 2004-03-02 | 2015-04-02 | Austriamicrosystems Ag | Magnetfeldsensor und Verfahren zu seinem Betrieb |
| DE102004064185B4 (de) * | 2004-03-03 | 2013-04-11 | Austriamicrosystems Ag | Sensor, insbesondere Magnetfeldsensor, mit Störsignal-Kompensation und Verfahren zur Störsignal-Kompensation eines Sensors |
| DE102004010362B4 (de) * | 2004-03-03 | 2010-11-25 | Austriamicrosystems Ag | Sensor, insbesondere Magnetfeldsensor, mit Störsignal-Kompensation und Verfahren zur Störsignal-Kompensation eines Sensors |
| DE102004042077A1 (de) | 2004-08-31 | 2006-03-30 | Texas Instruments Deutschland Gmbh | Integrierte Schaltung zur Verwendung mit einem externen Hall-Sensor, und Hall-Sensormodul |
| CN101459428B (zh) * | 2007-12-14 | 2011-09-28 | 上海华虹Nec电子有限公司 | 数模转换器温度补偿方法 |
| US8312160B2 (en) * | 2008-01-28 | 2012-11-13 | Koninklijke Philips Electronics N.V. | Wireless sensor node architecture with autonomous streaming |
| US8098062B2 (en) * | 2008-08-22 | 2012-01-17 | Honeywell International Inc. | Comparator circuit having latching behavior and digital output sensors therefrom |
| DE102008043966B4 (de) | 2008-11-21 | 2019-03-21 | Robert Bosch Gmbh | Sensorvorrichtung und Betriebsverfahren hierfür |
| CN101886933B (zh) * | 2010-07-16 | 2012-06-06 | 灿瑞半导体(上海)有限公司 | 带温度补偿的霍尔开关电路 |
| US9013167B2 (en) | 2010-11-09 | 2015-04-21 | Texas Instruments Incorporated | Hall effect device having voltage based biasing for temperature compensation |
| DE102011017640B3 (de) | 2011-04-27 | 2012-07-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Sensoranordnung und Verfahren |
| CN103424706B (zh) * | 2012-05-22 | 2015-12-16 | 中兴通讯股份有限公司 | 一种电子设备的电池识别系统及其方法 |
| EP3199967B1 (en) | 2013-12-26 | 2023-05-17 | Allegro MicroSystems, LLC | Methods and apparatus for sensor diagnostics |
| JP2017032278A (ja) * | 2015-07-28 | 2017-02-09 | エスアイアイ・セミコンダクタ株式会社 | センサ装置 |
| US10261137B2 (en) | 2015-11-09 | 2019-04-16 | Infineon Technologies Ag | Magnetic sensor |
| US10527703B2 (en) * | 2015-12-16 | 2020-01-07 | Allegro Microsystems, Llc | Circuits and techniques for performing self-test diagnostics in a magnetic field sensor |
| PL229703B1 (pl) * | 2016-04-28 | 2018-08-31 | Bombardier Transp Zwus Polska Spolka Z Ograniczona Odpowiedzialnoscia | Zintegrowany układ czujnika do wykrywania koła pojazdu szynowego |
| US10393555B2 (en) * | 2016-12-14 | 2019-08-27 | Infineon Technologies Ag | Calibration of an angle sensor without a need for regular rotation |
| CN109631954B (zh) * | 2019-01-28 | 2021-05-11 | 绍兴光大芯业微电子有限公司 | 实现片上温度补偿功能的可编程线性霍尔传感器芯片结构 |
| CN110398628B (zh) * | 2019-05-09 | 2021-10-15 | 上海空间电源研究所 | 一种霍尔电流传感器温度补偿电路设计方法 |
| CN114111846B (zh) * | 2022-01-26 | 2022-04-08 | 南京中旭电子科技有限公司 | 适用于霍尔传感器的补偿方法、装置及存储介质 |
| CN114637366B (zh) * | 2022-05-18 | 2022-08-23 | 成都本原聚能科技有限公司 | 与工艺、温度无关的检测电路、芯片及流明检测用途 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833406A (en) * | 1986-04-17 | 1989-05-23 | Household Commercial Financial Services Inc. | Temperature compensated Hall-effect sensor apparatus |
| US4705964A (en) * | 1986-09-29 | 1987-11-10 | Sprague Electric Company | Integrated circuit hall switch with adjustable operate point |
| US4760285A (en) * | 1987-03-30 | 1988-07-26 | Honeywell Inc. | Hall effect device with epitaxal layer resistive means for providing temperature independent sensitivity |
| US4857842A (en) * | 1987-06-03 | 1989-08-15 | Kineret Engineering | Temperature compensated hall effect position sensor |
| YU55688A (en) * | 1988-03-18 | 1991-01-28 | Iskra | Circuit for supplying multiplier with hall's sensors |
| US4908527A (en) * | 1988-09-08 | 1990-03-13 | Xolox Corporation | Hall-type transducing device |
| DE3870879D1 (de) * | 1988-10-13 | 1992-06-11 | Siemens Ag | Anordnung zur beruehrungsfreien erfassung der drehzahl eines rotierenden zahnrades. |
| US5068606A (en) * | 1989-09-19 | 1991-11-26 | Kawate Keith W | Two wire modulated output current circuit for use with a magnetoresistive bridge speed/position sensor |
| US5055768A (en) * | 1990-04-05 | 1991-10-08 | Honeywell Inc. | Temperature compensator for hall effect circuit |
-
1991
- 1991-07-31 DE DE59109002T patent/DE59109002D1/de not_active Expired - Lifetime
- 1991-07-31 EP EP91112840A patent/EP0525235B1/de not_active Expired - Lifetime
-
1992
- 1992-07-22 US US07/918,484 patent/US5260614A/en not_active Expired - Lifetime
- 1992-07-29 JP JP20245592A patent/JP3283911B2/ja not_active Expired - Lifetime
- 1992-07-30 KR KR1019920013876A patent/KR100197821B1/ko not_active IP Right Cessation
- 1992-07-30 CN CN92108973A patent/CN1032888C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097268A1 (ja) * | 2006-02-21 | 2007-08-30 | Alps Electric Co., Ltd. | 磁気式スイッチ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930002828A (ko) | 1993-02-23 |
| DE59109002D1 (de) | 1998-07-09 |
| JPH05251786A (ja) | 1993-09-28 |
| US5260614A (en) | 1993-11-09 |
| CN1032888C (zh) | 1996-09-25 |
| EP0525235A1 (de) | 1993-02-03 |
| CN1070070A (zh) | 1993-03-17 |
| KR100197821B1 (ko) | 1999-06-15 |
| EP0525235B1 (de) | 1998-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283911B2 (ja) | 自動補償付ホールセンサ | |
| US5844427A (en) | Monolithic integrated sensor circuit | |
| US4910455A (en) | Non-intrusive current measuring circuit | |
| US8222955B2 (en) | Compensated bandgap | |
| KR100421162B1 (ko) | 반도체 장치 | |
| JP3627385B2 (ja) | 電流検出機能を有する負荷電流供給回路 | |
| EP0450910A2 (en) | Temperature compensation circuit for hall effect element | |
| JPH075225A (ja) | 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 | |
| KR970030756A (ko) | 온도검출장치, 이것을 탑재한 반도체소자 및 이것을 사용한 오토포커스시스템 | |
| US6664843B2 (en) | General-purpose temperature compensating current master-bias circuit | |
| US6825709B2 (en) | Temperature compensation circuit for a hall element | |
| US20220291055A1 (en) | Sensor interface with temperature signal processing | |
| JPH0450772A (ja) | 電流検出装置 | |
| US9423482B2 (en) | Sensor arrangement and method | |
| JP4642364B2 (ja) | 温度検出回路、温度検出装置、及び光電変換装置 | |
| US5488296A (en) | Temperature compensated magnetically sensitive circuit | |
| JPH07167932A (ja) | ホール素子の温度補償回路 | |
| JPH09105680A (ja) | 温度測定回路 | |
| JPH06265613A (ja) | 磁気センサ装置 | |
| US20230138691A1 (en) | Ratiometric sensor circuit | |
| KR100739327B1 (ko) | 디지털 영역에서 전류량을 제어하기 위한 전류 바이어스 회로 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JP2000065872A (ja) | 電圧検出回路 | |
| JPH077047B2 (ja) | 磁気検出装置 | |
| JP3507216B2 (ja) | 差動磁気抵抗回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |