JP3280521B2 - サーマルヘッド - Google Patents
サーマルヘッドInfo
- Publication number
- JP3280521B2 JP3280521B2 JP17377594A JP17377594A JP3280521B2 JP 3280521 B2 JP3280521 B2 JP 3280521B2 JP 17377594 A JP17377594 A JP 17377594A JP 17377594 A JP17377594 A JP 17377594A JP 3280521 B2 JP3280521 B2 JP 3280521B2
- Authority
- JP
- Japan
- Prior art keywords
- output pads
- output
- driving
- drive
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリントヘッドを駆動
する駆動ＩＣに関するものであり、特に、サーマルヘッ
ドを駆動する駆動ＩＣに関するものである。
する駆動ＩＣに関するものであり、特に、サーマルヘッ
ドを駆動する駆動ＩＣに関するものである。
【０００２】
【従来の技術】従来より複数の発熱素子を有し、各発熱
素子を所定のパターンにて発熱させることにより感熱紙
等の印刷媒体に印字を行うためのサーマルヘッドが知ら
れている。
素子を所定のパターンにて発熱させることにより感熱紙
等の印刷媒体に印字を行うためのサーマルヘッドが知ら
れている。
【０００３】ここで、従来からサーマルヘッドを駆動す
る駆動ＩＣにおいては、ダイレクトドライブ方式が一般
的であり、発熱素子に駆動ＩＣが接続され、１つの発熱
素子には駆動ＩＣ内の１つのドライバーが対応して接続
されている。そして、データを単純にシリアルに出力す
ることにより、発熱素子のオン、オフ動作を行う。
る駆動ＩＣにおいては、ダイレクトドライブ方式が一般
的であり、発熱素子に駆動ＩＣが接続され、１つの発熱
素子には駆動ＩＣ内の１つのドライバーが対応して接続
されている。そして、データを単純にシリアルに出力す
ることにより、発熱素子のオン、オフ動作を行う。
【０００４】また、他の従来例としては、各発熱素子を
駆動するドライバー数を小さくして全体に材料コストを
下げる等のために、発熱素子を分割して駆動することが
行われる。すなわち、駆動ＩＣが有する発熱素子の出力
パッド数を駆動ＩＣ内のドライバー数よりも多くする。
例えば、サーマルヘッドの場合には、分割数はＦＡＸ用
途において３分割か４分割にすることが多く、従って、
駆動ＩＣにおける出力パッド数を駆動ＩＣ内のドライバ
ーの３倍ないしは４倍とする。これにより、ドライバー
の数を少なくして材料コストを低減させるとともに、消
費電力を少なくし、さらに、駆動ＩＣの小型化を図るこ
とができる。
駆動するドライバー数を小さくして全体に材料コストを
下げる等のために、発熱素子を分割して駆動することが
行われる。すなわち、駆動ＩＣが有する発熱素子の出力
パッド数を駆動ＩＣ内のドライバー数よりも多くする。
例えば、サーマルヘッドの場合には、分割数はＦＡＸ用
途において３分割か４分割にすることが多く、従って、
駆動ＩＣにおける出力パッド数を駆動ＩＣ内のドライバ
ーの３倍ないしは４倍とする。これにより、ドライバー
の数を少なくして材料コストを低減させるとともに、消
費電力を少なくし、さらに、駆動ＩＣの小型化を図るこ
とができる。
【０００５】また、上記発熱素子の分割の仕方として、
１つのドライバーに複数の出力パッドを設けて、この出
力パッドには１つの発熱素子をダイレクトに接続するい
わゆる隣接マトリクス方式が知られている。この隣接マ
トリクス方式では、１つのドライバーに接続された複数
の出力パッドに共通電極を接続して、この共通電力を切
り換えることにより上記複数の出力パッドに接続される
発熱素子の駆動を制御する。
１つのドライバーに複数の出力パッドを設けて、この出
力パッドには１つの発熱素子をダイレクトに接続するい
わゆる隣接マトリクス方式が知られている。この隣接マ
トリクス方式では、１つのドライバーに接続された複数
の出力パッドに共通電極を接続して、この共通電力を切
り換えることにより上記複数の出力パッドに接続される
発熱素子の駆動を制御する。
【０００６】
【発明が解決しようとする課題】しかし、上記従来のサ
ーマルヘッドの駆動ＩＣにおいては、駆動ＩＣに接続さ
れる発熱素子が単なる抵抗体であるために、単に駆動Ｉ
Ｃに各発熱素子を接続するのみでは漏れ電流が発生して
発熱素子としての抵抗体が発熱しないという問題があ
る。この点で、ＬＥＤヘッドの場合には、ＬＥＤそのも
のに整流作用があるために、それぞれのＬＥＤをダイレ
クトに接続できるのとは異なる。
ーマルヘッドの駆動ＩＣにおいては、駆動ＩＣに接続さ
れる発熱素子が単なる抵抗体であるために、単に駆動Ｉ
Ｃに各発熱素子を接続するのみでは漏れ電流が発生して
発熱素子としての抵抗体が発熱しないという問題があ
る。この点で、ＬＥＤヘッドの場合には、ＬＥＤそのも
のに整流作用があるために、それぞれのＬＥＤをダイレ
クトに接続できるのとは異なる。
【０００７】そのため、整流作用を得るために、駆動Ｉ
Ｃのパッド部にダイオードアレイを接続する必要があ
り、コストの削減、ヘッドの小型化を図ることができな
かった。
Ｃのパッド部にダイオードアレイを接続する必要があ
り、コストの削減、ヘッドの小型化を図ることができな
かった。
【０００８】そこで、本発明は、コスト削減、ヘッドの
小型化を図ることができるサーマルヘッド駆動ＩＣと、
サーマルヘッド駆動ＩＣを備えたサーマルヘッドを提供
することを目的とするものである。
小型化を図ることができるサーマルヘッド駆動ＩＣと、
サーマルヘッド駆動ＩＣを備えたサーマルヘッドを提供
することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明にかかるサーマル
ヘッドは、複数の発熱素子のうち対応する発熱素子に個
々に接続される出力パッドと、出力パッド毎にそれぞれ
設けられる整流手段と、複数のドライバーと、を一体化
して含む駆動ＩＣであって、所定数の出力パッドがそれ
ぞれに対応する整流手段を介して同じドライバーに接続
され、同じドライバーに接続される複数の出力パッドが
隣接する位置に配置される駆動ＩＣと、同じドライバー
に接続される所定数の出力パッドに個々に接続される発
熱素子がそれぞれ接続された前記所定数の共通電極であ
って、複数のドライバーについて共用される共通電極
と、を有するものである。
ヘッドは、複数の発熱素子のうち対応する発熱素子に個
々に接続される出力パッドと、出力パッド毎にそれぞれ
設けられる整流手段と、複数のドライバーと、を一体化
して含む駆動ＩＣであって、所定数の出力パッドがそれ
ぞれに対応する整流手段を介して同じドライバーに接続
され、同じドライバーに接続される複数の出力パッドが
隣接する位置に配置される駆動ＩＣと、同じドライバー
に接続される所定数の出力パッドに個々に接続される発
熱素子がそれぞれ接続された前記所定数の共通電極であ
って、複数のドライバーについて共用される共通電極
と、を有するものである。
【００１０】
【００１１】
【００１２】
【００１３】
【作用】本発明にかかるサーマルヘッドは、ドライバー
数の整数倍の出力パッドを有するとともに、上記出力パ
ッドのそれぞれに接続された整流手段が駆動ＩＣ内に一
体化されているので、整流用のダイオードアレイを設け
る必要がなく、よって、コストの削減を図ることがで
き、装置の小型化を図ることができる。
数の整数倍の出力パッドを有するとともに、上記出力パ
ッドのそれぞれに接続された整流手段が駆動ＩＣ内に一
体化されているので、整流用のダイオードアレイを設け
る必要がなく、よって、コストの削減を図ることがで
き、装置の小型化を図ることができる。
【００１４】さらに本発明にかかるサーマルヘッドにお
いては、同じドライバーに所定数の整流手段が接続され
るとともに、各整流手段にそれぞれ出力パッドが接続さ
れ、同じドライバーに対応する出力パッドが隣接位置に
配置されているので、共通電極にそれぞれの発熱素子を
接続するのみでよく、ブロックマトリクス方式に比べて
配線が容易となる。
いては、同じドライバーに所定数の整流手段が接続され
るとともに、各整流手段にそれぞれ出力パッドが接続さ
れ、同じドライバーに対応する出力パッドが隣接位置に
配置されているので、共通電極にそれぞれの発熱素子を
接続するのみでよく、ブロックマトリクス方式に比べて
配線が容易となる。
【００１５】
【実施例】本発明の実施例を図面を利用して説明する。
【００１６】本実施例におけるサーマルヘッド用駆動Ｉ
Ｃ１は、図１に示すように、入力端子１０〜１８と、シ
フトレジスタ部２０と、ＮＯＲ回路部３０と、バッファ
部４０と、ダイオード部５０とを有し、出力パッドＤＯ
１〜ＤＯ６４を有している。
Ｃ１は、図１に示すように、入力端子１０〜１８と、シ
フトレジスタ部２０と、ＮＯＲ回路部３０と、バッファ
部４０と、ダイオード部５０とを有し、出力パッドＤＯ
１〜ＤＯ６４を有している。
【００１７】ここで、入力端子１０は電源電圧ＶDDが印
加される電源ラインであり、入力端子１２はグランドラ
インである。入力端子１４はストローブ信号としてのＥ
ＮＡＢＬＥ信号が入力される端子である。また、入力端
子１６はシリアルインであり、印字データが入力される
端子である。また、入力端子１８にはクロック信号が入
力される。
加される電源ラインであり、入力端子１２はグランドラ
インである。入力端子１４はストローブ信号としてのＥ
ＮＡＢＬＥ信号が入力される端子である。また、入力端
子１６はシリアルインであり、印字データが入力される
端子である。また、入力端子１８にはクロック信号が入
力される。
【００１８】次に、シフトレジスタ部２０には、複数の
フリップフロップ回路２０−１〜２０−３２が設けら
れ、上記入力端子１８は２つのインバータを介して、各
フリップフロップ回路２０−１〜２０−３２のクリア端
子に接続され、入力端子１６はインバータ６６を介して
フリップフロップ回路２０−１におけるデータ端子に接
続されている。フリップフロップ回路２０−１〜２０−
３１の各フリップフロップ回路の出力端子は図中右隣り
のフリップフロップ回路のデータ端子に接続されてい
る。また、フリップフロップ回路２０−３２の出力端子
はインバータを介して出力端子７０に接続されている。
フリップフロップ回路２０−１〜２０−３２が設けら
れ、上記入力端子１８は２つのインバータを介して、各
フリップフロップ回路２０−１〜２０−３２のクリア端
子に接続され、入力端子１６はインバータ６６を介して
フリップフロップ回路２０−１におけるデータ端子に接
続されている。フリップフロップ回路２０−１〜２０−
３１の各フリップフロップ回路の出力端子は図中右隣り
のフリップフロップ回路のデータ端子に接続されてい
る。また、フリップフロップ回路２０−３２の出力端子
はインバータを介して出力端子７０に接続されている。
【００１９】次に、ＮＯＲ回路部３０には、複数のＮＯ
Ｒ回路３０−１〜３０−３２が設けられ、ＮＯＲ回路３
０−１〜３０−３２の一方の入力端子は、インバータ６
２を介してＮＡＮＤ回路６４の出力端子に接続されてい
る。なお、上記ＮＡＮＤ回路６４の一方の入力端子はイ
ンバータ６２に接続されているが、他方の入力端子は、
ＶDD低下保護回路６０に接続されている。また、ＮＯＲ
回路３０−１〜３０−３２の他方の入力端子は、上記フ
リップフロップ回路２０−１〜２０−３２における対応
するフリップフロップ回路の出力端子に接続されてい
る。
Ｒ回路３０−１〜３０−３２が設けられ、ＮＯＲ回路３
０−１〜３０−３２の一方の入力端子は、インバータ６
２を介してＮＡＮＤ回路６４の出力端子に接続されてい
る。なお、上記ＮＡＮＤ回路６４の一方の入力端子はイ
ンバータ６２に接続されているが、他方の入力端子は、
ＶDD低下保護回路６０に接続されている。また、ＮＯＲ
回路３０−１〜３０−３２の他方の入力端子は、上記フ
リップフロップ回路２０−１〜２０−３２における対応
するフリップフロップ回路の出力端子に接続されてい
る。
【００２０】次に、バッファ部４０には、複数のバッフ
ァ４０−１〜４０−３２が設けられ、バッファ４０−１
〜４０−３２の上記各バッファのゲートは、上記ＮＯＲ
回路３０−１〜３０−３２における対応するＮＯＲ回路
の入力端子に接続されている。ここで、このバッファ部
４０における各バッファがドライバーを形成する。
ァ４０−１〜４０−３２が設けられ、バッファ４０−１
〜４０−３２の上記各バッファのゲートは、上記ＮＯＲ
回路３０−１〜３０−３２における対応するＮＯＲ回路
の入力端子に接続されている。ここで、このバッファ部
４０における各バッファがドライバーを形成する。
【００２１】次に、ダイオード部５０は、整流手段とし
てのダイオード５０−１〜５０−６４の複数のダイオー
ドを有し、これらのダイオードは上記各バッファ４０−
１〜４０−３２における各ソース端子に接続されてい
る。すなわち、各バッファにはそれぞれ２つのダイオー
ドが接続され、各ダイオードはそれぞれ出力パッドＤＯ
１〜ＤＯ６４に接続されている。具体的には、バッファ
４０−１にはダイオード５０−１、５０−２が接続さ
れ、ダイオード５０−１は出力パッドＤＯ１に、ダイオ
ード５０−２は出力パッドＤＯ２に接続されている。な
お、上記バッファ４０−１〜４０−３２は具体的にはＦ
ＥＴにより構成されている。
てのダイオード５０−１〜５０−６４の複数のダイオー
ドを有し、これらのダイオードは上記各バッファ４０−
１〜４０−３２における各ソース端子に接続されてい
る。すなわち、各バッファにはそれぞれ２つのダイオー
ドが接続され、各ダイオードはそれぞれ出力パッドＤＯ
１〜ＤＯ６４に接続されている。具体的には、バッファ
４０−１にはダイオード５０−１、５０−２が接続さ
れ、ダイオード５０−１は出力パッドＤＯ１に、ダイオ
ード５０−２は出力パッドＤＯ２に接続されている。な
お、上記バッファ４０−１〜４０−３２は具体的にはＦ
ＥＴにより構成されている。
【００２２】次に、上記構成の駆動ＩＣ１の各出力パッ
ドには、図２に示すように、各出力パッドに対応した発
熱素子８０−１〜８０−６４が接続され、さらに、各発
熱素子は２つの共通電極Ｃ１、Ｃ２のうちのいずれかに
接続されている。すなわち、図１に示す各バッファにダ
イオードを介して接続される一対の出力パッドのうち、
左側に位置する出力パッドＤＯ１、ＤＯ３、ＤＯ６１、
ＤＯ６３は発熱素子を介して共通電極Ｃ１に接続され、
右側に位置する出力パッドＤＯ２、ＤＯ４、ＤＯ６２、
ＤＯ６４は発熱素子を介して共通電極Ｃ２に接続されて
いる。ここで、共通電極Ｃ１に接続されている発熱素子
８０−１、８０−３等を第１グループの発熱素子、共通
電極Ｃ２に接続されている発熱素子８０−２、８０−４
等を第２グループの発熱素子とする。
ドには、図２に示すように、各出力パッドに対応した発
熱素子８０−１〜８０−６４が接続され、さらに、各発
熱素子は２つの共通電極Ｃ１、Ｃ２のうちのいずれかに
接続されている。すなわち、図１に示す各バッファにダ
イオードを介して接続される一対の出力パッドのうち、
左側に位置する出力パッドＤＯ１、ＤＯ３、ＤＯ６１、
ＤＯ６３は発熱素子を介して共通電極Ｃ１に接続され、
右側に位置する出力パッドＤＯ２、ＤＯ４、ＤＯ６２、
ＤＯ６４は発熱素子を介して共通電極Ｃ２に接続されて
いる。ここで、共通電極Ｃ１に接続されている発熱素子
８０−１、８０−３等を第１グループの発熱素子、共通
電極Ｃ２に接続されている発熱素子８０−２、８０−４
等を第２グループの発熱素子とする。
【００２３】上記構成の駆動ＩＣ１の動作について説明
する。入力端子１８から入力されるクロック信号は所定
周期のパルス信号であり、クロックのタイミングで入力
端子１６から入力される１ライン分の半分の印字データ
がシフトレジスタ部２０に入力される。つまり、クロッ
クのタイミングで１ドットおきの印字データが順次フリ
ップフロップ回路２０−１〜２０−３２に入力されてい
く。具体的にはあるクロックのタイミングでインバータ
６６からのある印字データがフリップフロップ２０−１
のデータ端子から取り込まれて、出力端子から出力され
てＮＯＲ回路３０−１に入力されるとともに、フリップ
フロップ回路２０−２に入力される。次のクロックのタ
イミングでは、その印字データはフリップフロップ回路
２０−２の右隣りのフリップフロップ回路に入力され
る。ここで、インバータ６６が設けられているので、印
字データがＨｉｇｈの場合にはフリップフロップ回路に
はＬｏｗが入力され、逆に、印字データがＬｏｗの場合
にはフリップフロップ回路にはＨｉｇｈが入力されるこ
とになる。
する。入力端子１８から入力されるクロック信号は所定
周期のパルス信号であり、クロックのタイミングで入力
端子１６から入力される１ライン分の半分の印字データ
がシフトレジスタ部２０に入力される。つまり、クロッ
クのタイミングで１ドットおきの印字データが順次フリ
ップフロップ回路２０−１〜２０−３２に入力されてい
く。具体的にはあるクロックのタイミングでインバータ
６６からのある印字データがフリップフロップ２０−１
のデータ端子から取り込まれて、出力端子から出力され
てＮＯＲ回路３０−１に入力されるとともに、フリップ
フロップ回路２０−２に入力される。次のクロックのタ
イミングでは、その印字データはフリップフロップ回路
２０−２の右隣りのフリップフロップ回路に入力され
る。ここで、インバータ６６が設けられているので、印
字データがＨｉｇｈの場合にはフリップフロップ回路に
はＬｏｗが入力され、逆に、印字データがＬｏｗの場合
にはフリップフロップ回路にはＨｉｇｈが入力されるこ
とになる。
【００２４】そして、入力端子１４からのＥＮＡＢＬＥ
信号がインバータ６２、ＮＡＮＤ回路６４を介してＮＯ
Ｒ回路３０−１〜３０−３２に入力される。ここで、上
記ＥＮＡＢＬＥ信号はＬｏｗ Ａｃｔｉｖｅであり、Ｎ
ＯＲ回路３０−１〜３０−３２における２つの入力端子
のいずれにもＬｏｗが入力された時にＮＯＲ回路３０−
１〜３０−３２はＨｉｇｈを出力する。ＮＯＲ回路３０
−１〜３０−３２のそれぞれがＨｉｇｈを出力すると、
対応するバッファ部４０における対応するバッファがオ
ン動作して、共通電極から駆動電流が供給されて発熱素
子が駆動される。
信号がインバータ６２、ＮＡＮＤ回路６４を介してＮＯ
Ｒ回路３０−１〜３０−３２に入力される。ここで、上
記ＥＮＡＢＬＥ信号はＬｏｗ Ａｃｔｉｖｅであり、Ｎ
ＯＲ回路３０−１〜３０−３２における２つの入力端子
のいずれにもＬｏｗが入力された時にＮＯＲ回路３０−
１〜３０−３２はＨｉｇｈを出力する。ＮＯＲ回路３０
−１〜３０−３２のそれぞれがＨｉｇｈを出力すると、
対応するバッファ部４０における対応するバッファがオ
ン動作して、共通電極から駆動電流が供給されて発熱素
子が駆動される。
【００２５】なお、ドライバーとしてのバッファが第１
グループの発熱素子を駆動するか、第２グループの発熱
素子を駆動するかは、共通電極Ｃ１、Ｃ２の切り替えに
よって行う。つまり、まず共通電極Ｃ１に切り替えて１
ラインの半分の印字データを印字し、その後、共通電極
Ｃ２に切り替えて残りの半分の印字データの印字を行
う。
グループの発熱素子を駆動するか、第２グループの発熱
素子を駆動するかは、共通電極Ｃ１、Ｃ２の切り替えに
よって行う。つまり、まず共通電極Ｃ１に切り替えて１
ラインの半分の印字データを印字し、その後、共通電極
Ｃ２に切り替えて残りの半分の印字データの印字を行
う。
【００２６】さらに、ＶDD低下保護回路６０は、電源Ｖ
DDの値が低下した場合には、Ｌｏｗを出力して、ＮＡＮ
Ｄ回路６４からＬｏｗが出力せず、各発熱素子に駆動電
流が供給されないようにする。
DDの値が低下した場合には、Ｌｏｗを出力して、ＮＡＮ
Ｄ回路６４からＬｏｗが出力せず、各発熱素子に駆動電
流が供給されないようにする。
【００２７】本実施例では、駆動ＩＣが各出力パッドに
対応するダイオードを有しているので、整流作用を得る
ことができ、漏れ電流により発熱素子が発熱しなかった
り駆動しようとしない発熱素子が駆動してしまうという
問題は生じない。また、駆動ＩＣに別途ダイオードアレ
イを設ける必要がないので、コストダウンを図ることが
でき、ヘッドの小型化を図ることもできる。
対応するダイオードを有しているので、整流作用を得る
ことができ、漏れ電流により発熱素子が発熱しなかった
り駆動しようとしない発熱素子が駆動してしまうという
問題は生じない。また、駆動ＩＣに別途ダイオードアレ
イを設ける必要がないので、コストダウンを図ることが
でき、ヘッドの小型化を図ることもできる。
【００２８】また、本実施例における駆動ＩＣは、隣接
マトリクス方式であるので、配線も容易に行うことがで
きる。すなわち、ブロックマトリクス駆動方式の場合に
は、例えば、２００ＤＰＩ、Ａ４サイズのサーマルヘッ
ドでは、４分割しても４４８ドットを接続する必要があ
り配線が複雑になるが、本実施例のような隣接マトリク
ス方式の場合には、図２に示すように共通電極を４分割
して接続するのみでよいので、配線が非常に容易とな
る。
マトリクス方式であるので、配線も容易に行うことがで
きる。すなわち、ブロックマトリクス駆動方式の場合に
は、例えば、２００ＤＰＩ、Ａ４サイズのサーマルヘッ
ドでは、４分割しても４４８ドットを接続する必要があ
り配線が複雑になるが、本実施例のような隣接マトリク
ス方式の場合には、図２に示すように共通電極を４分割
して接続するのみでよいので、配線が非常に容易とな
る。
【００２９】なお、上記実施例においては、１つのドラ
イバーに対して２つの出力パッドが設けられる構成につ
いて説明したが、３つ以上であってもよい。なお、その
場合には、分割数に応じた共通電極が必要になる。
イバーに対して２つの出力パッドが設けられる構成につ
いて説明したが、３つ以上であってもよい。なお、その
場合には、分割数に応じた共通電極が必要になる。
【００３０】
【発明の効果】本発明におけるサーマルヘッドによれ
ば、ドライバー数の整数倍の出力パッドを有するととも
に、上記出力パッドのそれぞれに接続された整流手段が
駆動ＩＣ内に一体化されているので、整流用のダイオー
ドアレイを設ける必要がなく、よって、コストの削減を
図ることができ、装置の小型化を図ることができる。
ば、ドライバー数の整数倍の出力パッドを有するととも
に、上記出力パッドのそれぞれに接続された整流手段が
駆動ＩＣ内に一体化されているので、整流用のダイオー
ドアレイを設ける必要がなく、よって、コストの削減を
図ることができ、装置の小型化を図ることができる。
【００３１】また、同じドライバーに対応する出力パッ
ドが隣接位置に配置されているので、共通電極にそれぞ
れの発熱素子を接続するのみでよく、ブロックマトリク
ス方式に比べて配線が容易となる。
ドが隣接位置に配置されているので、共通電極にそれぞ
れの発熱素子を接続するのみでよく、ブロックマトリク
ス方式に比べて配線が容易となる。
【図１】本発明の実施例における駆動ＩＣの回路構成を
示す回路図である。
示す回路図である。
【図２】本発明の実施例における共通電極と発熱素子の
構成を示す回路図である。
構成を示す回路図である。
１ 駆動ＩＣ １０、１２・・・１８ 入力端子 ２０ シフトレジスタ部 ２０−１、２０−２・・・、２０−３２ フリップフロ
ップ回路 ３０ ＮＯＲ回路部 ３０−１、３０−２・・・３０−３２ ＮＯＲ回路 ４０ バッファ部 ４０−１、４０−２・・・４０−３２ バッファ ５０ ダイオード部 ５０−１、５０−２・・・５０−６４ ダイオード ６０ ＶDD低下保護回路 ８０−１、８０−２・・・８０−６４ 発熱素子 ＤＯ１、ＤＯ２・・・ＤＯ６３、ＤＯ６４ 出力パッド Ｃ１、Ｃ２ 共通電極
ップ回路 ３０ ＮＯＲ回路部 ３０−１、３０−２・・・３０−３２ ＮＯＲ回路 ４０ バッファ部 ４０−１、４０−２・・・４０−３２ バッファ ５０ ダイオード部 ５０−１、５０−２・・・５０−６４ ダイオード ６０ ＶDD低下保護回路 ８０−１、８０−２・・・８０−６４ 発熱素子 ＤＯ１、ＤＯ２・・・ＤＯ６３、ＤＯ６４ 出力パッド Ｃ１、Ｃ２ 共通電極
Claims (1)
- 【請求項１】 複数の発熱素子のうち対応する発熱素子
に個々に接続される出力パッドと、出力パッド毎にそれ
ぞれ設けられる整流手段と、複数のドライバーと、を一
体化して含む駆動ＩＣであって、所定数の出力パッドが
それぞれに対応する整流手段を介して同じドライバーに
接続され、同じドライバーに接続される複数の出力パッ
ドが隣接する位置に配置される駆動ＩＣと、 同じドライバーに接続される所定数の出力パッドに個々
に接続される発熱素子がそれぞれ接続された前記所定数
の共通電極であって、複数のドライバーについて共用さ
れる共通電極と、 を有することを特徴とするサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17377594A JP3280521B2 (ja) | 1994-07-26 | 1994-07-26 | サーマルヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17377594A JP3280521B2 (ja) | 1994-07-26 | 1994-07-26 | サーマルヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0834134A JPH0834134A (ja) | 1996-02-06 |
| JP3280521B2 true JP3280521B2 (ja) | 2002-05-13 |
Family
ID=15966922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17377594A Expired - Fee Related JP3280521B2 (ja) | 1994-07-26 | 1994-07-26 | サーマルヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3280521B2 (ja) |
-
1994
- 1994-07-26 JP JP17377594A patent/JP3280521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834134A (ja) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254913B2 (ja) | 印字ヘッドの制御方法 | |
| EP0436024B1 (en) | Led array printer | |
| JP3280521B2 (ja) | サーマルヘッド | |
| JP2901032B2 (ja) | Ｌｅｄプリントヘッド | |
| US5894242A (en) | Drive IC for piezoelectric elements of ink jet printer | |
| US5729275A (en) | Thermal printhead, drive IC for the same and method for controlling the thermal printhead | |
| US6022155A (en) | Driver IC and print head | |
| JPS61154955A (ja) | 熱式印刷装置 | |
| CN113524920B (zh) | 半导体装置 | |
| US6342911B1 (en) | Thermal head | |
| JPH03293171A (ja) | 両面印字ドットマトリックスプリンタの印字制御方法 | |
| JPS599068A (ja) | 感熱印字方式 | |
| JPH01130961A (ja) | サーマルヘッド | |
| JP2881631B2 (ja) | サーマルプリントヘッド用駆動ｉｃおよびこれを用いたサーマルプリントヘッドならびにこのサーマルプリントヘッドの制御方法 | |
| JPH0811339A (ja) | プリントヘッド駆動ｉｃ及びプリントヘッド | |
| JPH07304201A (ja) | プリントヘッド駆動ｉｃ | |
| JP2002059579A (ja) | 駆動回路 | |
| JPH0834140A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JPS6144660A (ja) | サ−マルヘツド | |
| JPH0811345A (ja) | Ｌｅｄプリンタヘッド | |
| JPH07137336A (ja) | Ｌｅｄ駆動回路及びその制御方法 | |
| JPH05238020A (ja) | 印字ヘッドピンのエラー検出表示方法 | |
| JPH10181062A (ja) | サーマルプリントヘッド | |
| JPH03297661A (ja) | ワイヤドットヘッドの駆動回路 | |
| JPH10181065A (ja) | サーマルプリントヘッド用駆動ｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |