JP3275396B2 - IC chip bonding method and bonding head - Google Patents

IC chip bonding method and bonding head

Info

Publication number
JP3275396B2
JP3275396B2 JP29926692A JP29926692A JP3275396B2 JP 3275396 B2 JP3275396 B2 JP 3275396B2 JP 29926692 A JP29926692 A JP 29926692A JP 29926692 A JP29926692 A JP 29926692A JP 3275396 B2 JP3275396 B2 JP 3275396B2
Authority
JP
Japan
Prior art keywords
chip
wiring board
bonding
flux
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29926692A
Other languages
Japanese (ja)
Other versions
JPH06124980A (en
Inventor
治 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP29926692A priority Critical patent/JP3275396B2/en
Publication of JPH06124980A publication Critical patent/JPH06124980A/en
Application granted granted Critical
Publication of JP3275396B2 publication Critical patent/JP3275396B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明はICチップのボンディ
ング方法および該方法で使用するボンディングヘッドに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for bonding an IC chip and a bonding head used in the method.

【0002】[0002]

【従来の技術】ICチップの組立技術の1つとして、フ
リップチップボンディング方法が知られている。このボ
ンディング方法は、例えば図7に示すように、ICチッ
プ1の下面に設けられた電極2を、該電極2の下面に予
め設けられた半田バンプ3を介して、配線基板4の上面
に設けられた配線パターン5の接続パッド6に接続する
方法である。
2. Description of the Related Art A flip chip bonding method is known as one of the techniques for assembling an IC chip. In this bonding method, for example, as shown in FIG. 7, an electrode 2 provided on the lower surface of an IC chip 1 is provided on an upper surface of This is a method of connecting to the connection pad 6 of the wiring pattern 5 provided.

【0003】このボンディング方法についてさらに詳述
すると、まず、図4に示すように、配線基板4はテーブ
ル7の上面に位置決めされて載置されている。一方、I
Cチップ1は、図示しない真空ポンプに接続された搭載
ヘッド8の下端面に吸着され、搭載ヘッド8の水平方向
への移動により、アライメントされた状態で配線基板4
の上方に位置させられる。この場合、ICチップ1の電
極2の下面に設けられた半田バンプ3の下面には予めフ
ラックス9が塗布されている。そして、搭載ヘッド8が
下降し、ICチップ1に対する吸着を解除した後上昇し
さらに水平方向に移動すると、図5に示すように、IC
チップ1が配線基板4上の所定位置に載置される。この
状態では、フラックス9が接続パッド6に付着すること
により、ICチップ1が配線基板4上に仮固定される。
The bonding method will be described in more detail. First, as shown in FIG. 4, the wiring board 4 is positioned and mounted on the upper surface of a table 7. On the other hand, I
The C chip 1 is attracted to the lower end surface of the mounting head 8 connected to a vacuum pump (not shown), and is moved by the mounting head 8 in the horizontal direction so that the wiring board 4 is aligned.
Is located above. In this case, the flux 9 is applied in advance to the lower surface of the solder bump 3 provided on the lower surface of the electrode 2 of the IC chip 1. Then, when the mounting head 8 descends, releases the suction to the IC chip 1 and then moves upward and further horizontally, as shown in FIG.
The chip 1 is placed at a predetermined position on the wiring board 4. In this state, the IC chip 1 is temporarily fixed on the wiring board 4 by the flux 9 adhering to the connection pads 6.

【0004】次に、図6に示すように、電圧を印加する
ことにより所定温度に加熱されたボンディングヘッド1
0が下降し、その下端面がICチップ1の上面に圧接さ
れると、半田バンプ3が加熱されて溶融する。この場
合、銅等の金属からなる接続パッド6の表面の酸化膜か
ら酸素をフラックス9が取り込むことにより、接続パッ
ド6の表面が還元され、これにより溶融した半田バンプ
3と接続パッド6の表面との密着性が向上する。次い
で、ボンディングヘッド10への電圧の印加を停止する
と、ボンディングヘッド10およびICチップ1の温度
が放熱により低下し、これにより半田バンプ3が温度低
下により固化し、この結果電極2が半田バンプ3を介し
て接続パッド6に固着(接続)される。この後、ボンデ
ィングヘッド10を上昇させる。次に、塩素系溶剤やフ
ッ素系溶剤等の溶剤により洗浄してフラックス9を除去
すると、図7に示すようになる。フラックス9を除去す
る理由は、フラックス9を残存させておくと、フラック
ス9が空気中の水分を経時的に吸収して導電性を持ち、
この導電性を持ったフラックス9を介してICチップ1
の隣接する電極2間でショートが発生することがあるの
で、これを未然に防止するためである。
[0006] Next, as shown in FIG. 6, the bonding head 1 heated to a predetermined temperature by applying a voltage.
When 0 is lowered and its lower end surface is pressed against the upper surface of the IC chip 1, the solder bump 3 is heated and melted. In this case, the flux 9 takes in oxygen from the oxide film on the surface of the connection pad 6 made of a metal such as copper, so that the surface of the connection pad 6 is reduced, thereby melting the solder bump 3 and the surface of the connection pad 6. Adhesion is improved. Next, when the application of the voltage to the bonding head 10 is stopped, the temperatures of the bonding head 10 and the IC chip 1 decrease due to heat radiation, whereby the solder bumps 3 solidify due to the temperature decrease. Is fixed (connected) to the connection pad 6 through the connection pad. Thereafter, the bonding head 10 is raised. Next, the flux 9 is removed by washing with a solvent such as a chlorine-based solvent or a fluorine-based solvent, as shown in FIG. The reason for removing the flux 9 is that if the flux 9 is left, the flux 9 absorbs moisture in the air with time and has conductivity,
The IC chip 1 is connected via the conductive flux 9.
This is to prevent a short circuit between adjacent electrodes 2 from occurring.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
このようなICチップのボンディング方法では、ICチ
ップ1を仮固定するため、および接続パッド6の表面を
還元して半田バンプ3との密着性を向上するために、フ
ラックス9を使用し、かつこのフラックス9に起因する
ICチップ1の隣接する電極2間でのショートの発生を
未然に防止するために、フラックス9を除去している関
係から、フラックス9を塗布する工程と、フラックス9
を除去する工程とが必要であり、したがってその分だけ
工程数が多く、コストアップになるという問題があっ
た。また、搭載ヘッド8によるICチップ1の配線基板
4上への載置工程と、ボンディングヘッド10による熱
圧着工程とが別々であるので、これまた工程数が多く、
さらにコストアップになるという問題があった。この発
明の目的は、工程数を少なくすることのできるICチッ
プのボンディング方法および該方法で使用するボンディ
ングヘッドを提供することにある。
However, in such a conventional bonding method of an IC chip, in order to temporarily fix the IC chip 1 and to reduce the surface of the connection pad 6 to improve the adhesion to the solder bump 3. Since the flux 9 is used in order to improve, and the flux 9 is removed in order to prevent a short circuit between the adjacent electrodes 2 of the IC chip 1 caused by the flux 9, Applying flux 9 and flux 9
Is required, and thus the number of steps is increased by that amount, resulting in an increase in cost. Further, since the mounting step of the IC chip 1 on the wiring board 4 by the mounting head 8 and the thermocompression bonding step by the bonding head 10 are separate, the number of steps is also large.
There was a problem that the cost was further increased. An object of the present invention is to provide an IC chip bonding method which can reduce the number of steps and a bonding head used in the method.

【0006】[0006]

【課題を解決するための手段】請求項1記載の発明は、
ICチップの電極を該電極に設けられた半田バンプを介
して配線基板の接続パッドに接続する際に、前記ICチ
ップを吸着により平面方向に位置決めした状態で鉛直方
向に圧力を加えて前記配線基板上に圧接させておくとと
もに、不活性ガスと還元用ガスを前記半田バンプを溶融
させることのできる温度以上に加熱して吹き付けて前記
半田バンプを溶融させるようにしたものである。請求項
2記載の発明は、大きい管とその内部に配置された小さ
い管との間から加熱されたガスを射出し、前記小さい管
の内部によって真空吸引するようにしたものである。
According to the first aspect of the present invention,
The electrodes of the IC chip to connect to the connection pads of the wiring board via the solder bumps provided on the electrodes, the IC Ji
With the tip positioned in the planar direction by suction
When pressure is applied on the wiring board by applying pressure in the
Moni, wherein by blowing heated above a temperature capable of melting the solder bumps inert gas and a reducing gas
It is those you so that to melt the solder bump. According to a second aspect of the present invention, a heated gas is injected between a large tube and a small tube disposed therein, and the inside of the small tube is evacuated.

【0007】[0007]

【作用】請求項1記載の発明によれば、不活性ガスと還
元用ガスとの混合ガスを高温で吹き付けて半田バンプを
溶融する際、該混合ガス中の還元用ガスによって接続パ
ッドの表面を還元することができ、したがって接続パッ
ドの表面を還元するためのフラックスが不要となり、そ
の分だけ工程数を少なくすることができる。この場合、
請求項2記載の発明のように、ICチップを吸着により
平面方向に位置決めした状態で鉛直方向に圧力を加えて
配線基板上に圧接させるようにすると、ICチップを仮
固定するためのフラックスも不要となり、またICチッ
プを配線基板上に載置した後直ちに熱圧着することがで
き、したがって工程数をより一層少なくすることができ
る。請求項3記載の発明によれば、小さい管によりIC
チップを吸着して平面方向に位置決めした状態で鉛直方
向に圧力を加えて配線基板上に圧接させるようにする
と、ICチップを仮固定するためのフラックスが不要と
なり、また大きい管と小さい管との間から不活性ガスと
還元用ガスとの混合ガスを高温で射出させて半田バンプ
を溶融させるようにすると、ICチップを配線基板上に
載置した後直ちに熱圧着することができる上、接続パッ
ドの表面を還元するためのフラックスが不要となり、し
たがって工程数を少なくすることができる。
According to the first aspect of the present invention, when a mixed gas of an inert gas and a reducing gas is sprayed at a high temperature to melt the solder bumps, the surface of the connection pad is reduced by the reducing gas in the mixed gas. Therefore, the flux for reducing the surface of the connection pad becomes unnecessary, and the number of steps can be reduced accordingly. in this case,
According to the second aspect of the present invention, when the IC chip is positioned in the planar direction by suction and pressure is applied to the wiring substrate by applying pressure in the vertical direction, a flux for temporarily fixing the IC chip is unnecessary. The thermocompression bonding can be performed immediately after the IC chip is mounted on the wiring board, so that the number of steps can be further reduced. According to the third aspect of the present invention, a small tube is used for the IC.
Applying pressure in the vertical direction while holding the chip and positioning it in the planar direction to press it against the wiring board eliminates the need for flux for temporarily fixing the IC chip, and also reduces the size of large and small tubes. By injecting a mixed gas of an inert gas and a reducing gas at a high temperature from the middle to melt the solder bumps, the IC chip can be thermocompression-bonded immediately after being placed on the wiring board, and the connection pads No flux is required for reducing the surface of the substrate, so that the number of steps can be reduced.

【0008】[0008]

【実施例】図1(A)、(B)はこの発明の一実施例に
おけるボンディング装置の要部を示したものである。こ
れらの図において、図4と同一部分には同一の符号を付
し、その説明を適宜省略する。このボンディング装置に
おけるボンディングヘッド11は、大きい管12とその
内部中心に配置された小さい管13とによって構成さ
れ、大きい管12と小さい管13との間から加熱された
ガスを射出し、小さい管13の内部によって真空吸引す
るようになっている。このため、大きい管12と小さい
管13との間は、図示していないが、ガス加熱器および
ガス供給源に接続されている。小さい管13の内部は、
これまた図示していないが、真空ポンプに接続されてい
る。なお、この実施例のICチップ1の下面にはアルミ
ニウム等の金属からなる電極2が設けられ、電極2の下
面には必要に応じて半田との密着性の良い金属膜(図示
せず)を介して半田バンプ3が設けられ、また半田バン
プ3の下面にはフラックスが設けられていない。
1A and 1B show a main part of a bonding apparatus according to an embodiment of the present invention. In these drawings, the same portions as those in FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. The bonding head 11 in this bonding apparatus is constituted by a large pipe 12 and a small pipe 13 arranged at the center of the inside thereof. A vacuum is sucked by the inside of. For this reason, the space between the large tube 12 and the small tube 13 is connected to a gas heater and a gas supply source, not shown. The inside of the small tube 13
Although not shown, it is connected to a vacuum pump. An electrode 2 made of a metal such as aluminum is provided on the lower surface of the IC chip 1 of this embodiment, and a metal film (not shown) having good adhesion to solder is provided on the lower surface of the electrode 2 as necessary. The solder bumps 3 are provided via the solder bumps, and no flux is provided on the lower surface of the solder bumps 3.

【0009】次に、このボンディング装置の動作につい
て説明する。まず、図1(A)に示すように、セラミッ
クや樹脂等からなる配線基板4はテーブル7の上面に位
置決めされて載置されている。一方、ICチップ1は、
ボンディングヘッド11の小さい管13の下端面に吸着
され、ボンディングヘッド11の水平方向への移動によ
り、アライメントされた状態で配線基板4の上方に位置
させられる。そして、図2に示すように、ボンディング
ヘッド11が下降すると、ICチップ1が配線基板4上
の所定位置に載置される。この状態では、ICチップ1
は、ボンディングヘッド11の小さい管13の下端面に
吸着されていることにより、平面方向に位置決めされた
状態で鉛直方向に圧力を加えられて配線基板4上に圧接
される。したがって、ICチップ1を仮固定するための
フラックスは不要である。
Next, the operation of the bonding apparatus will be described. First, as shown in FIG. 1A, a wiring board 4 made of ceramic, resin, or the like is positioned and placed on an upper surface of a table 7. On the other hand, the IC chip 1
The bonding head 11 is attracted to the lower end surface of the small tube 13, and is positioned above the wiring board 4 in an aligned state by the horizontal movement of the bonding head 11. Then, as shown in FIG. 2, when the bonding head 11 is lowered, the IC chip 1 is placed at a predetermined position on the wiring board 4. In this state, the IC chip 1
Is adsorbed on the lower end surface of the small tube 13 of the bonding head 11, and is pressed against the wiring substrate 4 by applying pressure in the vertical direction while being positioned in the planar direction. Therefore, a flux for temporarily fixing the IC chip 1 is unnecessary.

【0010】次に、図3に示すように、ボンディングヘ
ッド11の大きい管12と小さい管13との間から、ア
ルゴンやヘリウム等の不活性ガスに1〜5%程度の割合
で水素ガス等からなる還元用ガスが混合されてなる混合
ガスを240〜300℃程度の高温で射出させ、ICチ
ップ1等に吹き付ける。すると、高温の混合ガス中の還
元用ガスによって銅等の金属からなる接続パッド6の表
面の酸化膜が次の反応式により還元される(ここでは還
元ガスとして水素ガスを用いた。)。 MO+H2→M+H2O (M:金属) この場合、発生したH2Oは蒸発する。したがって、接
続パッド6の表面を還元するためのフラックスは不要で
ある。
Next, as shown in FIG. 3, an inert gas such as argon or helium is supplied from an area between the large tube 12 and the small tube 13 of the bonding head 11 with hydrogen gas or the like at a rate of about 1 to 5%. A mixed gas obtained by mixing the reducing gas is injected at a high temperature of about 240 to 300 ° C. and sprayed on the IC chip 1 or the like. Then, the oxide film on the surface of the connection pad 6 made of a metal such as copper is reduced by the reducing gas in the high-temperature mixed gas by the following reaction formula (here, hydrogen gas was used as the reducing gas). MO + H 2 → M + H 2 O (M: metal) In this case, the generated H 2 O evaporates. Therefore, a flux for reducing the surface of the connection pad 6 is unnecessary.

【0011】また、同時に、240〜300℃程度の混
合ガスによりICチップ1が加熱され、これにより半田
バンプ3が溶融される。ここで、この実施例で用いられ
ている半田はスズと鉛の混合比が6対4である共晶半田
であり、その融点は183℃であるので、240〜30
0℃程度の混合ガスでICチップ1を加熱することによ
り、半田バンプ3を十分に溶融させることができる。次
いで、混合ガスの射出を停止すると、ボンディングヘッ
ド11およびICチップ1の温度が放熱により低下し、
これにより半田バンプ3が温度低下により固化し、この
結果電極2が半田バンプ3を介して接続パッド6に固着
(接続)される。この後、ICチップ1の吸着を解除す
るとともにボンディングヘッド11を上昇させる。この
ように、特殊な構造のボンディングヘッド11のみを用
いて、ICチップ1を配線基板4上に載置した後直ちに
熱圧着することができる。
At the same time, the IC chip 1 is heated by the mixed gas at about 240 to 300 ° C., whereby the solder bumps 3 are melted. Here, the solder used in this embodiment is a eutectic solder in which the mixing ratio of tin and lead is 6: 4 and its melting point is 183 ° C.
By heating the IC chip 1 with a mixed gas of about 0 ° C., the solder bumps 3 can be sufficiently melted. Next, when the injection of the mixed gas is stopped, the temperatures of the bonding head 11 and the IC chip 1 decrease due to heat radiation,
As a result, the solder bumps 3 are solidified due to a decrease in temperature, and as a result, the electrodes 2 are fixed (connected) to the connection pads 6 via the solder bumps 3. Thereafter, the suction of the IC chip 1 is released and the bonding head 11 is raised. Thus, the IC chip 1 can be thermocompression-bonded immediately after placing the IC chip 1 on the wiring board 4 using only the bonding head 11 having a special structure.

【0012】[0012]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、ICチップを吸着により平面方向に位置決
めした状態で鉛直方向に圧力を加えて配線基板上に圧接
させておくことにより、ICチップを仮固定するための
フラックスが不要となり、また不活性ガスと還元用ガス
を高温で吹き付けて半田バンプを溶融する際、該混合ガ
ス中の還元用ガスによって接続パッドの表面を還元する
ことができるので、接続パッドの表面を還元するための
フラックスが不要となるとともにICチップを配線基
板上に載置した後直ちに熱圧着することができて、その
分だけ工程数が少なくなり、コストダウンを図ることが
できる。請求項3記載の発明によれば、小さい管により
ICチップを吸着して平面方向に位置決めした状態で鉛
直方向に圧力を加えて配線基板上に圧接させるようにす
ると、ICチップを仮固定するためのフラックスが不要
となり、また大きい管と小さい管との間から不活性ガス
と還元用ガスとの混合ガスを高温で射出させて半田バン
プを溶融させるようにすると、ICチップを配線基板上
に載置した後直ちに熱圧着することができる上、接続パ
ッドの表面を還元するためのフラックスが不要となり、
したがって工程数を少なくすることができ、コストダウ
ンを図ることができる。
As described above, according to the first aspect of the present invention, the IC chip is positioned in the plane by suction.
Pressure on the wiring board by applying pressure in the vertical direction
By temporarily fixing the IC chip.
No flux is required, and when the inert gas and the reducing gas are blown at a high temperature to melt the solder bumps, the surface of the connection pad can be reduced by the reducing gas in the mixed gas. unnecessary flux for reducing the Do Rutotomoni, the IC chip wiring base
Immediately after being placed on the board, thermocompression bonding can be performed, and the number of steps can be reduced by that much, and cost can be reduced. According to the third aspect of the present invention, when the IC chip is sucked by the small tube and positioned in the planar direction and pressure is applied in the vertical direction to press the IC chip onto the wiring board, the IC chip is temporarily fixed. In addition, if a flux of inert gas and a reducing gas is injected at a high temperature between the large and small tubes to melt the solder bumps, the IC chip is mounted on the wiring board. It can be thermocompression-bonded immediately after being placed, and no flux is required to reduce the surface of the connection pad.
Therefore, the number of steps can be reduced, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)はこの発明の一実施例におけるボンディ
ング装置においてボンディングヘッドで吸着したICチ
ップを配線基板の上方に位置させた状態の縦断面図、
(B)はそのB−B線に沿う横断面図。
FIG. 1A is a longitudinal sectional view showing a state in which an IC chip sucked by a bonding head is positioned above a wiring board in a bonding apparatus according to an embodiment of the present invention;
(B) is a cross-sectional view along the line BB.

【図2】このボンディング装置においてICチップを配
線基板上に載置した状態の縦断面図。
FIG. 2 is a longitudinal sectional view showing a state in which an IC chip is mounted on a wiring board in the bonding apparatus.

【図3】このボンディング装置において半田バンプを溶
融した状態の縦断面図。
FIG. 3 is a longitudinal sectional view showing a state where solder bumps are melted in the bonding apparatus.

【図4】従来のボンディング装置において搭載ヘッドで
吸着したICチップを配線基板の上方に位置させた状態
の縦断面図。
FIG. 4 is a vertical cross-sectional view showing a state in which an IC chip sucked by a mounting head is positioned above a wiring board in a conventional bonding apparatus.

【図5】従来のボンディング装置においてICチップを
配線基板上に載置した状態の縦断面図。
FIG. 5 is a longitudinal sectional view showing a state in which an IC chip is mounted on a wiring board in a conventional bonding apparatus.

【図6】従来のボンディング装置においてボンディング
ヘッドの下端面をICチップの上面に圧接させた状態の
縦断面図。
FIG. 6 is a longitudinal sectional view of a conventional bonding apparatus in which a lower end surface of a bonding head is pressed against an upper surface of an IC chip.

【図7】従来のボンディング装置においてICチップを
配線基板上に熱圧着した状態の縦断面図。
FIG. 7 is a longitudinal sectional view showing a state in which an IC chip is thermocompression-bonded on a wiring board in a conventional bonding apparatus.

【符号の説明】[Explanation of symbols]

1 ICチップ 2 電極 3 半田バンプ 4 配線基板 6 接続パッド 11 ボンディングヘッド 12 大きい管 13 小さい管 DESCRIPTION OF SYMBOLS 1 IC chip 2 Electrode 3 Solder bump 4 Wiring board 6 Connection pad 11 Bonding head 12 Large tube 13 Small tube

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ICチップの電極を該電極に設けられた
半田バンプを介して配線基板の接続パッドに接続する際
に、前記ICチップを吸着により平面方向に位置決めした状
態で鉛直方向に圧力を加えて前記配線基板上に圧接させ
ておくとともに、 不活性ガスと還元用ガスを前記半田バ
ンプを溶融させることのできる温度以上に加熱して吹き
付けて前記半田バンプを溶融させることを特徴とするI
Cチップのボンディング方法。
When connecting an electrode of an IC chip to a connection pad of a wiring board via a solder bump provided on the electrode, the IC chip is positioned in a planar direction by suction.
Pressure in the vertical direction and press-contact on the wiring board
With previously, I, wherein isosamples blowing heated to melt the solder bump the reducing gas and inert gas to more than a temperature capable of melting the solder bumps
C chip bonding method.
【請求項2】 大きい管とその内部に配置された小さい
管との間から加熱されたガスを射出し、前記小さい管の
内部によって真空吸引するようにしたことを特徴とする
ボンディングヘッド。
2. A large tube and a small tube disposed therein.
Inject heated gas from between the tube and the small tube
It is characterized by vacuum suction by the inside
Bonding head.
JP29926692A 1992-10-12 1992-10-12 IC chip bonding method and bonding head Expired - Fee Related JP3275396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29926692A JP3275396B2 (en) 1992-10-12 1992-10-12 IC chip bonding method and bonding head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29926692A JP3275396B2 (en) 1992-10-12 1992-10-12 IC chip bonding method and bonding head

Publications (2)

Publication Number Publication Date
JPH06124980A JPH06124980A (en) 1994-05-06
JP3275396B2 true JP3275396B2 (en) 2002-04-15

Family

ID=17870320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29926692A Expired - Fee Related JP3275396B2 (en) 1992-10-12 1992-10-12 IC chip bonding method and bonding head

Country Status (1)

Country Link
JP (1) JP3275396B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4275806B2 (en) 1999-06-01 2009-06-10 株式会社ルネサステクノロジ Mounting method of semiconductor element
JP4598914B2 (en) * 2000-03-10 2010-12-15 東レエンジニアリング株式会社 Chip mounting method and apparatus
JP2002064268A (en) * 2000-08-18 2002-02-28 Toray Eng Co Ltd Mounting method and mounting apparatus
JP4785486B2 (en) * 2005-10-04 2011-10-05 セイコーインスツル株式会社 Electronic device manufacturing method and manufacturing apparatus
JP4901933B2 (en) * 2009-09-29 2012-03-21 株式会社東芝 Manufacturing method of semiconductor device
JP5870261B2 (en) * 2011-10-03 2016-02-24 パナソニックIpマネジメント株式会社 Mounting method of semiconductor element

Also Published As

Publication number Publication date
JPH06124980A (en) 1994-05-06

Similar Documents

Publication Publication Date Title
KR100368695B1 (en) Method for mounting semiconductor elements
JP2002158257A (en) Flip-chip bonding method
JP6206494B2 (en) Semiconductor device
JP3275396B2 (en) IC chip bonding method and bonding head
KR20020044577A (en) Advanced flip-chip join package
JP2010118534A (en) Semiconductor device and method of manufacturing same
JP3232872B2 (en) Solder bump formation method
JP3570229B2 (en) Solder joining method and thermosetting resin for solder joining
JP2002232123A (en) Manufacturing method of composite circuit substrate
JPH11345900A (en) Semiconductor device
JP3240876B2 (en) Mounting method of chip with bump
JP3417281B2 (en) How to mount electronic components with bumps
JP3753524B2 (en) Manufacturing method of electronic parts
JPH1098075A (en) Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure
JP2000260827A (en) Heating apparatus and method for mounting semiconductor chip
JP2002016104A (en) Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly
JP2000151086A (en) Printed circuit unit and its manufacture
JP2000301326A (en) Package sealing device, and manufacture of surface acoustic wave device using it
JP2006054227A (en) Semiconductor power module and semiconductor device
JPH0778847A (en) Packaging method for semiconductor chip
JPH1098077A (en) Production of semiconductor device
KR100237177B1 (en) Metal ball contact point of semiconductor chip and formation method thereof
JPH01274440A (en) Wire bonding method
JPS6379331A (en) Wire bonding equipment
JPH08274209A (en) Chip carrier and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees