JPH1098075A - Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure - Google Patents

Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure

Info

Publication number
JPH1098075A
JPH1098075A JP25003696A JP25003696A JPH1098075A JP H1098075 A JPH1098075 A JP H1098075A JP 25003696 A JP25003696 A JP 25003696A JP 25003696 A JP25003696 A JP 25003696A JP H1098075 A JPH1098075 A JP H1098075A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
wiring board
electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25003696A
Other languages
Japanese (ja)
Inventor
Michiko Ono
美智子 小野
Tetsuo Komatsu
哲郎 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25003696A priority Critical patent/JPH1098075A/en
Publication of JPH1098075A publication Critical patent/JPH1098075A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To inject an insulation resin in a short time and improve the productivity. SOLUTION: In this semiconductor mounting method, where a semiconductor chip 11 is jointed with a wiring board 12 through face-down bonding, a semiconductor mounting part 14 to be mounted with the chip 11 is provided with an electrode pad 15, and the periphery of the part 14 is covered with a solder resist 16. A semiconductor chip 11 is mounted to the part 14 of the board 12 of such a structure, that it is electrically connected with the pad 15. Further, an insulation resin 17 is filled into a clearance between the chip 11 and board 12 from the periphery of the chip 11, and the resin 17 is cured through heating.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体チップを
配線基板に実装する半導体実装方法、半導体実装装置お
よび半導体実装構造に関する。
The present invention relates to a semiconductor mounting method for mounting a semiconductor chip on a wiring board, a semiconductor mounting apparatus, and a semiconductor mounting structure.

【0002】[0002]

【従来の技術】半導体実装方法において、フリップチッ
プ実装は、ワイヤボンディングやTAB(Tape Automat
ed Bonding) に比べて実装占有面積をチップ寸法と同等
まで小さくでき、しかも極限まで薄形化が可能であり、
小型軽量化が図れることで注目されている。
2. Description of the Related Art In a semiconductor mounting method, flip chip mounting is performed by wire bonding or TAB (Tape Automat).
ed Bonding), the footprint occupied by the device can be reduced to the same size as the chip size, and it can be made as thin as possible.
It is drawing attention because it can be made smaller and lighter.

【0003】フリップチップ実装方法は、半導体チップ
が突起電極を介して配線基板の回路電極にフェースダウ
ンで直接的に接続される。しかし、半導体チップと配線
基板との熱膨張係数の差により、接続部に熱応力が生
じ、接続部が破断して信頼性を低下させる問題がある。
In the flip chip mounting method, a semiconductor chip is directly connected face-down to a circuit electrode of a wiring board via a protruding electrode. However, there is a problem that a thermal stress is generated in the connection part due to a difference in thermal expansion coefficient between the semiconductor chip and the wiring board, and the connection part is broken to lower reliability.

【0004】そこで、半導体チップと配線基板との間隙
に無機フィラーを混合して熱膨張係数を低くした封止樹
脂を充填することによって、前記半導体チップと配線基
板との熱膨張係数の差によって接続部に生じる熱応力を
緩和することが行われている。
Therefore, by filling the gap between the semiconductor chip and the wiring board with a sealing resin having a low coefficient of thermal expansion by mixing an inorganic filler, a connection is made due to the difference in the coefficient of thermal expansion between the semiconductor chip and the wiring board. It has been practiced to reduce the thermal stress generated in the part.

【0005】このような半導体実装構造を形成する半導
体実装方法は、従来、半導体チップをフェースダウンで
配線基板に接続した後、半導体チップの周辺に封止樹脂
を塗布し、毛細管現象を利用した樹脂注入により行うの
が一般的であった。
Conventionally, a semiconductor mounting method for forming such a semiconductor mounting structure is to connect a semiconductor chip to a wiring board face-down, apply a sealing resin to the periphery of the semiconductor chip, and use a resin utilizing a capillary phenomenon. It was common to do this by injection.

【0006】図18は従来の突起電極を持った半導体チ
ップの実装方法を示し、1は半導体チップ、2は配線基
板である。半導体チップ1の下面には複数の突起電極3
が形成され、配線基板2には前記突起電極3に対応して
電極パッド4が形成されている。6はソルダレジストで
ある。この突起電極3の材質は、はんだまたは金であ
る。
FIG. 18 shows a conventional method of mounting a semiconductor chip having bump electrodes, 1 is a semiconductor chip, and 2 is a wiring board. A plurality of protruding electrodes 3 are provided on the lower surface of the semiconductor chip 1.
Are formed, and electrode pads 4 are formed on the wiring board 2 corresponding to the protruding electrodes 3. Reference numeral 6 denotes a solder resist. The material of the projecting electrode 3 is solder or gold.

【0007】図18(a)に示すように、半導体チップ
1をフェースダウンさせ、突起電極3を配線基板2の電
極パッド4に位置決めし、同図(b)に示すように、配
線基板2に半導体チップ1を搭載し、加熱によってはん
だからなる突起電極3を溶融して電極パッド4に接続す
る。一方、金からなる突起電極の場合は、導電性ペース
トを介して電極パッドに接続する。なお、この段階で半
導体チップ1の実装不良が検出された場合には新たな半
導体チップ1に交換(リペア)することができる。
[0008] As shown in FIG. 18 (a), the semiconductor chip 1 is face-down, the protruding electrodes 3 are positioned on the electrode pads 4 of the wiring board 2, and as shown in FIG. The semiconductor chip 1 is mounted, and the bumps 3 made of solder are melted by heating and connected to the electrode pads 4. On the other hand, in the case of a protruding electrode made of gold, it is connected to an electrode pad via a conductive paste. If a mounting failure of the semiconductor chip 1 is detected at this stage, the semiconductor chip 1 can be replaced (repaired) with a new semiconductor chip 1.

【0008】次に、同図(c)に示すように、シリンジ
5aを用いディスペンス法によって液状のエポキシ樹脂
等の封止樹脂5を半導体チップ1の周辺の配線基板2に
塗布すると、封止樹脂5は毛細管現象によって電極パッ
ド4の間を通って半導体チップ1と配線基板2との間隙
(例えば50μm程度)に充填される。
Next, as shown in FIG. 1C, when a sealing resin 5 such as a liquid epoxy resin is applied to the wiring substrate 2 around the semiconductor chip 1 by a dispensing method using a syringe 5a, Numerals 5 pass between the electrode pads 4 and fill the gap (for example, about 50 μm) between the semiconductor chip 1 and the wiring board 2 by capillary action.

【0009】ここで用いているエポキシ樹脂等の封止樹
脂5は、熱膨張係数(60〜70ppm/℃)が接続材
料として用いるはんだ(27ppm/℃)や金(14p
pm/℃)と比較して高いため、樹脂成分中に40〜7
0wt%程度のシリカなどの無機フィラーを混合するこ
とにより、使用温度範囲における熱膨張係数を20〜4
0ppm/℃程度に低下させたものである。
The sealing resin 5 such as an epoxy resin used here has a thermal expansion coefficient (60 to 70 ppm / ° C.) of solder (27 ppm / ° C.) or gold (14 p.
pm / ° C), so that 40 to 7
By mixing about 0 wt% of an inorganic filler such as silica, the coefficient of thermal expansion in the operating temperature range is 20 to 4%.
It was reduced to about 0 ppm / ° C.

【0010】次に、封止樹脂5を120〜160℃程度
に加熱させると、同図(c)に示すように、半導体チッ
プ1と配線基板2との間および半導体チップ1の周辺の
封止樹脂5が硬化される。
Next, when the sealing resin 5 is heated to about 120 to 160 ° C., the sealing between the semiconductor chip 1 and the wiring board 2 and the periphery of the semiconductor chip 1 is performed as shown in FIG. The resin 5 is cured.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、図18
に示す実装方法は、半導体チップ1と配線基板2との僅
かな間隙に毛細管現象を利用して封止樹脂5を注入させ
るため、封止樹脂5の粘度を低下させる必要があるにも
拘らず、無機フィラーの含有量を多くすることにより封
止樹脂5の粘度が増加するため、半導体チップ1と配線
基板2との間隙への封止樹脂5の注入性が悪くなる。
However, FIG.
In the mounting method shown in (1), the sealing resin 5 is injected into a small gap between the semiconductor chip 1 and the wiring board 2 by utilizing the capillary phenomenon, so that the viscosity of the sealing resin 5 needs to be reduced. Since the viscosity of the sealing resin 5 is increased by increasing the content of the inorganic filler, the injection property of the sealing resin 5 into the gap between the semiconductor chip 1 and the wiring board 2 is deteriorated.

【0012】このため、無機フィラーの形状やサイズを
適正化するとともに、配線基板2や封止樹脂5を塗布す
る際に使用するシリンジ5aを硬化温度より低い温度で
加熱して封止樹脂5の粘度を低下させるなどの施策が行
われているが、粘度を低下させることには限界があり、
樹脂注入時間が長く作業性が悪いという問題があった。
For this reason, the shape and size of the inorganic filler are optimized, and the syringe 5a used when applying the wiring substrate 2 and the sealing resin 5 is heated at a temperature lower than the curing temperature, so that the sealing resin 5 Measures such as reducing the viscosity have been taken, but there is a limit to reducing the viscosity,
There was a problem that the resin injection time was long and the workability was poor.

【0013】また、半導体チップ1の周辺に配置した突
起電極3が100μm以下のピッチで形成された場合、
隣接する突起電極3の間隙が30μm以下と狭くなり、
さらに半導体チップ1と配線基板2との間隙は30〜6
0μm程度と狭くなると、封止樹脂の注入性がすこぶる
悪くなり、半導体チップ1の中央部にボイドVが生じる
ことにより信頼性の低下を招くという問題もある。
When the protruding electrodes 3 arranged around the semiconductor chip 1 are formed at a pitch of 100 μm or less,
The gap between the adjacent protruding electrodes 3 is reduced to 30 μm or less,
Further, the gap between the semiconductor chip 1 and the wiring board 2 is 30 to 6
When the width is reduced to about 0 μm, there is a problem that the injectability of the sealing resin is considerably deteriorated, and a void V is generated at the center of the semiconductor chip 1 to cause a reduction in reliability.

【0014】また、従来の半導体実装方法においては、
封止樹脂を充填する前では、突起電極のみの接続である
ために接続強度が不足し、封止樹脂充填工程までの間
に、外力あるいは熱応力によって接続部が破断する場合
があった。
Further, in the conventional semiconductor mounting method,
Before filling with the sealing resin, the connection strength is insufficient because only the protruding electrodes are connected, and the connection portion may be broken by an external force or thermal stress before the sealing resin filling step.

【0015】特に、微細ピッチの接続においては、突起
電極のサイズが小さくなり、僅かな外力あるいは熱応力
で破断するため、この問題が重大になってくる。この発
明は前記事情に着目してなされたもので、第1の目的
は、半導体チップと配線基板との間隙に絶縁性樹脂を充
填する工程に要する時間を短縮できる半導体実装方法、
半導体実装装置および半導体実装構造を提供することに
ある。
In particular, in connection at a fine pitch, the size of the protruding electrode becomes small, and it is broken by a small external force or thermal stress, so that this problem becomes serious. The present invention has been made in view of the above circumstances, and a first object is to provide a semiconductor mounting method capable of reducing a time required for a step of filling an insulating resin into a gap between a semiconductor chip and a wiring board.
A semiconductor mounting device and a semiconductor mounting structure are provided.

【0016】第2の目的は、半導体チップを配線基板に
対して強固に実装でき、電気的接続の信頼性が得られる
半導体実装方法、半導体実装装置および半導体実装構造
を提供することにある。
A second object is to provide a semiconductor mounting method, a semiconductor mounting apparatus, and a semiconductor mounting structure that can firmly mount a semiconductor chip on a wiring board and obtain electrical connection reliability.

【0017】[0017]

【課題を解決するための手段】この発明は、前記目的を
達成するために、請求項1は、突起電極が形成された半
導体チップをフェースダウンで配線基板に接続する半導
体実装方法において、前記配線基板の前記半導体チップ
が実装される半導体チップ実装部位の周囲がソルダレジ
ストによって覆われた前記配線基板の前記半導体チップ
実装部位に前記半導体チップを搭載して前記突起電極と
前記電極パッドに電気的に接続する工程と、搭載された
前記半導体チップの周囲から前記半導体チップと前記配
線基板との間隙に絶縁性樹脂を注入する工程と、注入さ
れた前記絶縁性樹脂を加熱硬化する工程とを具備するこ
とを特徴とする。
In order to achieve the above object, according to the present invention, there is provided a semiconductor mounting method for connecting a semiconductor chip on which a protruding electrode is formed face down to a wiring board. The semiconductor chip is mounted on the semiconductor chip mounting portion of the wiring board in which the periphery of the semiconductor chip mounting portion of the substrate where the semiconductor chip is mounted is covered with solder resist, and the semiconductor chip is electrically connected to the protruding electrodes and the electrode pads. Connecting, injecting an insulating resin into the gap between the semiconductor chip and the wiring board from around the mounted semiconductor chip, and heating and curing the injected insulating resin. It is characterized by the following.

【0018】請求項2は、突起電極が形成された半導体
チップをフェースダウンで配線基板に接続する半導体実
装構造において、前記半導体チップの突起電極が接続さ
れる電極パッドを有し、前記電極パッドを含む前記半導
体チップが実装される半導体チップ実装部位の周囲がソ
ルダレジストによって覆われた配線基板と、前記配線基
板の電極パッドに前記突起電極を介して電気的に接続さ
れた半導体チップと、前記半導体チップと前記配線基板
との間隙に充填された絶縁性樹脂とを具備することを特
徴とする。
According to a second aspect of the present invention, in a semiconductor mounting structure for connecting a semiconductor chip on which a protruding electrode is formed face down to a wiring board, the semiconductor chip has an electrode pad to which a protruding electrode of the semiconductor chip is connected, and A wiring board in which the periphery of a semiconductor chip mounting portion on which the semiconductor chip is mounted is covered with a solder resist; a semiconductor chip electrically connected to electrode pads of the wiring board via the protruding electrodes; An insulating resin filled in a gap between the chip and the wiring board is provided.

【0019】請求項3は、請求項1において、半導体チ
ップ実装部位は、配線基板に実装される半導体チップの
前記配線基板に対向する面と同一もしくはそれより広い
面積を有し、前記半導体チップとほぼ同一形状であるこ
とを特徴とする。
According to a third aspect of the present invention, in the first aspect, the semiconductor chip mounting portion has an area which is equal to or larger than a surface of the semiconductor chip mounted on the wiring board facing the wiring board. It is characterized by having substantially the same shape.

【0020】請求項4は、請求項2において、突起電極
は、絶縁性樹脂の硬化温度よりも高い融点を有する金属
であることを特徴とする。請求項5は、突起電極が形成
された半導体チップをフェースダウンで配線基板に電気
的に接続された半導体実装構造において、前記半導体チ
ップと前記配線基板との間に熱可塑性樹脂と熱硬化性樹
脂が介装されていることを特徴とする。
According to a fourth aspect, in the second aspect, the protruding electrode is made of a metal having a melting point higher than the curing temperature of the insulating resin. 6. The semiconductor mounting structure according to claim 5, wherein the semiconductor chip on which the protruding electrodes are formed is electrically connected face-down to the wiring board, wherein a thermoplastic resin and a thermosetting resin are provided between the semiconductor chip and the wiring board. Is interposed.

【0021】請求項6は、請求項5において、熱可塑性
樹脂及び熱硬化性樹脂は、半導体チップの中央部領域と
周辺部領域に別けて配線基板との間に介挿されているこ
とを特徴とする。
A sixth aspect of the present invention is characterized in that, in the fifth aspect, the thermoplastic resin and the thermosetting resin are interposed between the wiring substrate and the central region and the peripheral region of the semiconductor chip. And

【0022】請求項7は、請求項5または6において、
熱可塑性樹脂及び熱硬化性樹脂は、半導体チップの中央
部領域に用いる樹脂を熱可塑性樹脂に、前記半導体チッ
プの周辺部領域に用いる樹脂を熱硬化性樹脂にしたこと
を特徴とする。
A seventh aspect is the fifth aspect or the sixth aspect,
The thermoplastic resin and the thermosetting resin are characterized in that the resin used in the central region of the semiconductor chip is a thermoplastic resin, and the resin used in the peripheral region of the semiconductor chip is a thermosetting resin.

【0023】請求項8は、突起電極が形成された半導体
チップをフェースダウンで配線基板に接続する半導体実
装方法において、前記配線基板と前記半導体チップの少
なくとも一方の中央部領域に第1の樹脂を供給した後、
前記半導体チップを前記配線基板に接続し、その後、前
記半導体チップと前記配線基板の間隙に前記半導体チッ
プの周囲から第2の樹脂を注入させることを特徴とす
る。
According to a eighth aspect of the present invention, in the semiconductor mounting method for connecting a semiconductor chip on which a protruding electrode is formed face down to a wiring board, a first resin is applied to at least one central region of the wiring board and the semiconductor chip. After supplying
The semiconductor chip is connected to the wiring board, and thereafter, a second resin is injected into a gap between the semiconductor chip and the wiring board from around the semiconductor chip.

【0024】請求項9は、請求項8において、第1の樹
脂は、熱可塑性樹脂を用い、第2の樹脂は、熱硬化性樹
脂を用いることを特徴とする。請求項10は、突起電極
を有する半導体チップが実装される配線基板を搭載する
基板ステージと、この基板ステージに並置された導電性
ペーストまたはフラックスを前記突起電極に転写する転
写機構と、前記半導体チップを保持し前記転写機構によ
って前記導電性ペーストまたは前記フラックスを前記突
起電極に転写した後、前記配線基板に搭載して加熱する
ボンディングヘッドとを具備する半導体実装装置におい
て、前記ボンディングヘッドに保持された半導体チップ
の前記転写機構に対する相対的高さを計測する計測機構
を設けたことを特徴とする。
A ninth aspect of the present invention is characterized in that, in the eighth aspect, the first resin uses a thermoplastic resin, and the second resin uses a thermosetting resin. 11. A substrate stage on which a wiring board on which a semiconductor chip having a protruding electrode is mounted is mounted, a transfer mechanism for transferring conductive paste or flux juxtaposed on the substrate stage to the protruding electrode, and the semiconductor chip And a bonding head for transferring the conductive paste or the flux to the protruding electrodes by the transfer mechanism, and then mounting and heating the wiring board on the wiring substrate. A measuring mechanism for measuring a relative height of the semiconductor chip with respect to the transfer mechanism is provided.

【0025】請求項11は、請求項10において、計測
機構は、ボンディングヘッドが基板ステージと転写機構
との間にあるとき下方に設置したレーザ変位計であるこ
とを特徴とする。
According to an eleventh aspect, in the tenth aspect, the measuring mechanism is a laser displacement meter installed below when the bonding head is between the substrate stage and the transfer mechanism.

【0026】請求項12は、請求項10において、計測
機構は、基準高さをもった基板ステージ上に半導体チッ
プを接触させ、その接触に基づくボンディングヘッドの
位置あるいはボンディングヘッドを駆動させるモータの
駆動制御量から算出することを特徴とする。
According to a twelfth aspect, in the tenth aspect, the measuring mechanism contacts the semiconductor chip on the substrate stage having the reference height and drives the position of the bonding head or the motor for driving the bonding head based on the contact. It is characterized by being calculated from the control amount.

【0027】請求項13は、突起電極が設けられた半導
体チップと電極パッドが設けられた配線基板とを前記突
起電極と前記電極パッドを介して電気的に接続する半導
体実装方法において、ボンディングツールによって前記
半導体チップを保持して前記突起電極と前記電極パッド
とを接触させる工程と、ボンディングツールを加熱して
前記突起電極を溶融させる工程と、前記突起電極の溶融
に基づき、前記半導体チップを前記ボンディングツール
から解放する工程と、前記ボンディングツールから解放
された半導体チップを前記ボンディングツールによって
再度保持して上昇させる工程とを具備することを特徴と
する。
According to a thirteenth aspect, in a semiconductor mounting method for electrically connecting a semiconductor chip provided with a protruding electrode and a wiring board provided with an electrode pad via the protruding electrode and the electrode pad, a bonding tool is used. Holding the semiconductor chip and bringing the protruding electrode into contact with the electrode pad, heating a bonding tool to melt the protruding electrode, and bonding the semiconductor chip based on the melting of the protruding electrode. The method includes a step of releasing the semiconductor chip from the tool, and a step of holding and raising the semiconductor chip released from the bonding tool again by the bonding tool.

【0028】請求項14は、突起電極が設けられた半導
体チップと電極パッドが設けられた配線基板とを前記突
起電極と前記電極パッドを介して電気的に接続する半導
体実装方法において、ボンディングツールによって前記
半導体チップを保持して前記突起電極と前記電極パッド
とを接触させる工程と、前記ボンディングツールを加熱
して前記突起電極を溶融させる工程と、前記突起電極の
溶融に基づき、前記半導体チップを前記ボンディングツ
ールから解放する工程と、前記ボンディングヘッドから
解放された半導体チップを前記ボンディングツールによ
って再度保持して前記溶融した突起電極の形状が鼓形と
なる位置まで上昇させる工程と、前記ボンディングツー
ルによってバンプを冷却する第5の工程とを具備するこ
とを特徴とする。
According to a fourteenth aspect of the present invention, in a semiconductor mounting method for electrically connecting a semiconductor chip provided with a protruding electrode and a wiring board provided with an electrode pad via the protruding electrode and the electrode pad, a bonding tool is used. Holding the semiconductor chip and bringing the protruding electrode into contact with the electrode pad, heating the bonding tool to melt the protruding electrode, and melting the protruding electrode based on the melting of the protruding electrode. Releasing from the bonding tool, holding the semiconductor chip released from the bonding head again by the bonding tool and raising the shape of the fused protruding electrode to a drum shape, and bumping the bonding tool. And a fifth step of cooling the substrate.

【0029】[0029]

【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図1〜図3は第1の実施形態を
示し、図1は半導体実装構造の縦断側面図、図2および
図3は半導体実装方法の工程図である。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 show a first embodiment, FIG. 1 is a vertical side view of a semiconductor mounting structure, and FIGS. 2 and 3 are process diagrams of a semiconductor mounting method.

【0030】まず、半導体実装構造について説明する
と、図中11は半導体チップ、12は配線基板である。
半導体チップ11には複数の突起電極13が設けられ、
配線基板12の半導体チップ実装部位14には前記突起
電極13と対応して電極パッド15が設けられている。
この突起電極13は、はんだからなっている。
First, the semiconductor mounting structure will be described. In the figure, reference numeral 11 denotes a semiconductor chip, and reference numeral 12 denotes a wiring board.
A plurality of protruding electrodes 13 are provided on the semiconductor chip 11,
An electrode pad 15 is provided on the semiconductor chip mounting portion 14 of the wiring board 12 so as to correspond to the protruding electrode 13.
This protruding electrode 13 is made of solder.

【0031】さらに、配線基板12の半導体チップ実装
部位14は半導体チップ11の実装面の面積よりやや広
いほぼ同サイズの面積で、ソルダレジスト16が除去さ
れ、電極パッド15が露出している。したがって、半導
体チップ実装部位14の周囲はソルダレジスト16によ
って囲まれており、半導体チップ実装部位14はソルダ
レジスト16の上面より低く凹陥部に形成されている。
Further, the semiconductor chip mounting portion 14 of the wiring board 12 has an area of approximately the same size, which is slightly larger than the area of the mounting surface of the semiconductor chip 11, and the solder resist 16 is removed, and the electrode pads 15 are exposed. Accordingly, the periphery of the semiconductor chip mounting portion 14 is surrounded by the solder resist 16, and the semiconductor chip mounting portion 14 is formed in a recess lower than the upper surface of the solder resist 16.

【0032】半導体チップ11は専用のフリップチップ
実装装置によりフェースダウンで半導体チップ実装部位
14に搭載され、突起電極13は配線基板12の電極パ
ッド15に電気的に接続されている。さらに、半導体チ
ップ11と配線基板12との間隙(30〜100μm程
度)にはエポキシ樹脂等の硬化点が前記突起電極13の
融点より低い熱硬化性樹脂からなる絶縁性樹脂17が充
填されている。
The semiconductor chip 11 is mounted face-down on the semiconductor chip mounting portion 14 by a dedicated flip chip mounting device, and the protruding electrodes 13 are electrically connected to the electrode pads 15 of the wiring board 12. Further, the gap (about 30 to 100 μm) between the semiconductor chip 11 and the wiring board 12 is filled with an insulating resin 17 made of a thermosetting resin whose curing point such as epoxy resin is lower than the melting point of the protruding electrode 13. .

【0033】次に、図2および図3に基づいて半導体実
装方法を説明する。図2(a)、図3(a)に示すよう
に、半導体チップ11をフェースダウンさせ、突起電極
13を配線基板12の電極パッド15に位置決めし、図
2(b)、図3(b)に示すように、配線基板12に半
導体チップ11を搭載し、加熱によって突起電極13を
溶融して電極パッド15に接続する。なお、この段階で
半導体チップ11の実装不良が検出された場合には新た
な半導体チップ11に交換(リペア)することができ
る。
Next, a semiconductor mounting method will be described with reference to FIGS. As shown in FIGS. 2A and 3A, the semiconductor chip 11 is face-down, and the protruding electrode 13 is positioned on the electrode pad 15 of the wiring board 12, and FIG. 2B and FIG. As shown in (1), the semiconductor chip 11 is mounted on the wiring substrate 12, and the protruding electrodes 13 are melted by heating and connected to the electrode pads 15. If a mounting failure of the semiconductor chip 11 is detected at this stage, the semiconductor chip 11 can be replaced (repaired) with a new semiconductor chip 11.

【0034】次に、シリンジ18を用いディスペンス法
によって液状の絶縁性樹脂17を半導体チップ11の周
辺の配線基板12に塗布すると、絶縁性樹脂5は毛細管
現象によって半導体チップ11と配線基板12との間隙
に充填される。
Next, when a liquid insulating resin 17 is applied to the wiring substrate 12 around the semiconductor chip 11 by a dispensing method using a syringe 18, the insulating resin 5 is connected between the semiconductor chip 11 and the wiring substrate 12 by a capillary phenomenon. The gap is filled.

【0035】次に、図2(c)、図3(c)に示すよう
に、熱膨張係数が低く、耐湿性、耐熱性および機械的特
性が良い絶縁性樹脂17の特性を得るために、絶縁性樹
脂17を120〜160℃程度で数時間加熱させると、
半導体チップ11と配線基板12との間および半導体チ
ップ11の周辺の絶縁性樹脂17が硬化される。
Next, as shown in FIG. 2C and FIG. 3C, in order to obtain the characteristics of the insulating resin 17 having a low coefficient of thermal expansion and excellent moisture resistance, heat resistance and mechanical properties, When the insulating resin 17 is heated at about 120 to 160 ° C. for several hours,
The insulating resin 17 between the semiconductor chip 11 and the wiring board 12 and around the semiconductor chip 11 is cured.

【0036】なお、突起電極13の材料は、前記実施の
形態においては、はんだを用いたが、金、銅、その他の
金属でもよい。ただし、突起電極13の材質が金または
銅の場合は、それ自体の溶融が困難なので導電性ペース
ト、可溶金属、導電性接着剤等により接合する。また、
配線基板12は、例えばガラスエポキシ基板のような一
般に用いられているもので構わない。絶縁性樹脂17の
粘度は0.1〜50Pa・s程度であり、間隙を大きく
するほど毛細管現象により絶縁性樹脂17が浸入する速
度が速くなり、充填時間は短くなる。
The material of the protruding electrode 13 is solder in the above embodiment, but may be gold, copper, or another metal. However, when the material of the protruding electrode 13 is gold or copper, it is difficult to melt itself, so that the bump 13 is joined by a conductive paste, a soluble metal, a conductive adhesive or the like. Also,
The wiring board 12 may be a commonly used one such as a glass epoxy board. The viscosity of the insulating resin 17 is about 0.1 to 50 Pa · s, and as the gap increases, the speed at which the insulating resin 17 penetrates by capillary action increases, and the filling time decreases.

【0037】したがって、配線基板12に半導体チップ
11を接続した際、半導体チップ11と配線基板12と
の間隙が大きくなるように、半導体チップ11を搭載す
る部分(半導体チップ実装部位14)にソルダレジスト
16が塗布されていない配線基板12を用いることによ
り、間隙への絶縁性樹脂17が浸入しやすくなり、絶縁
性樹脂17の注入性が向上する。しかも、半導体チップ
実装部位14は周囲のソルダレジスト16の上面より低
い凹陥部に形成されているため、絶縁性樹脂17の注入
時に絶縁性樹脂17が配線基板12の周囲から流れ出る
ことはなく、注入作業の容易化が図れる。
Therefore, when the semiconductor chip 11 is connected to the wiring board 12, the solder resist is applied to the portion where the semiconductor chip 11 is mounted (semiconductor chip mounting portion 14) so that the gap between the semiconductor chip 11 and the wiring board 12 becomes large. By using the wiring board 12 to which the coating 16 is not applied, the insulating resin 17 easily enters the gap, and the injection property of the insulating resin 17 is improved. Moreover, since the semiconductor chip mounting portion 14 is formed in a recess lower than the upper surface of the surrounding solder resist 16, the insulating resin 17 does not flow out of the periphery of the wiring board 12 when the insulating resin 17 is injected. Work can be facilitated.

【0038】本実施形態によれば、半導体チップ11を
フェースダウンで配線基板12に接続する半導体実装構
造において、半導体チップ11が搭載される領域にソル
ダレジスト16が塗布されていない配線基板12を用い
て、半導体チップ11と配線基板12との間隙が大きく
なるようにし、その間隙に絶縁性樹脂17を充填するこ
とにより、絶縁性樹脂17が毛細管現象により間隙へ浸
入しやすくなり、樹脂注入性の向上が可能になる。
According to the present embodiment, in the semiconductor mounting structure in which the semiconductor chip 11 is connected face down to the wiring board 12, the wiring board 12 in which the solder resist 16 is not applied to the area where the semiconductor chip 11 is mounted is used. By increasing the gap between the semiconductor chip 11 and the wiring board 12 and filling the gap with the insulating resin 17, the insulating resin 17 easily penetrates into the gap due to the capillary phenomenon, and the resin injecting property is increased. Can be improved.

【0039】図4は第2の実施形態を示し、第1の実施
形態と同一構成部分には同一番号を付して説明を省略す
る。本実施例は、半導体チップ11の輪郭よりも外側ま
でソルダレジスト16が除去された配線基板12を用い
たものであり、半導体チップ11の周囲に絶縁性樹脂1
7を塗布した際に、ソルダレジスト16がダムの役割を
果たして半導体チップ11の周辺に絶縁性樹脂17がは
み出す領域を制御することが可能である。したがって、
このような構造にすることにより、電子部品に接触する
と悪影響を及ぼすような絶縁性樹脂17がソルダレジス
ト16のダムを越えて隣接する他の電子部品に接触し難
く、半導体チップ11と隣接する電子部品との間隔を小
さく設定できる効果がある。
FIG. 4 shows the second embodiment. The same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted. This embodiment uses the wiring board 12 from which the solder resist 16 has been removed to the outside of the outline of the semiconductor chip 11.
When 7 is applied, the solder resist 16 serves as a dam, and it is possible to control a region where the insulating resin 17 protrudes around the semiconductor chip 11. Therefore,
With such a structure, the insulating resin 17, which has an adverse effect when it comes into contact with the electronic component, is unlikely to come into contact with another electronic component adjacent to the solder resist 16 over the dam, and an electronic component adjacent to the semiconductor chip 11. There is an effect that the interval between the components can be set small.

【0040】図5および図6は第3の実施形態を示し、
図5は半導体実装方法の工程図、図6は半導体実装構造
の縦断側面図であり、第1および第2の実施形態と同一
構成部分には同一番号を付して説明を省略する。
FIGS. 5 and 6 show a third embodiment.
FIG. 5 is a process diagram of the semiconductor mounting method, and FIG. 6 is a vertical sectional side view of the semiconductor mounting structure. The same components as those in the first and second embodiments are denoted by the same reference numerals, and description thereof is omitted.

【0041】まず、図5に基づいて半導体実装方法を説
明すると、半導体チップ11の実装面における中央部領
域の1箇所に流動性を有する熱可塑性樹脂からなる第1
の封止樹脂20をディスペンサ法等によって供給する。
次に、半導体チップ11をフェースダウンで突起電極1
3を配線基板12の電極パッド15に位置決めして搭載
する。この状態で、半導体チップ11を加熱して突起電
極13を電極パッド15に電気的に接続すると共に、第
1の封止樹脂20を加熱硬化させる。
First, a semiconductor mounting method will be described with reference to FIG. 5. First, a first portion made of a thermoplastic resin having fluidity is provided at one position in a central region on the mounting surface of the semiconductor chip 11.
Is supplied by a dispenser method or the like.
Next, the semiconductor chip 11 is face down and the protruding electrode 1 is
3 is positioned and mounted on the electrode pad 15 of the wiring board 12. In this state, the semiconductor chip 11 is heated to electrically connect the protruding electrodes 13 to the electrode pads 15, and the first sealing resin 20 is cured by heating.

【0042】次に、半導体チップ11の周囲の配線基板
12上に熱硬化性樹脂からなる第2の封止樹脂21をデ
イスペンス法により注入すると、第2の封止樹脂21は
毛細管現象によって半導体チップ11と配線基板12と
の間隙(50μm程度)に充填される。
Next, a second sealing resin 21 made of a thermosetting resin is injected onto the wiring substrate 12 around the semiconductor chip 11 by a dispense method. The gap (about 50 μm) between the wiring board 11 and the wiring board 12 is filled.

【0043】その後、半導体チップ11を加熱して第2
の封止樹脂21を硬化させると、図6に示すように、半
導体チップ11と配線基板12との間隙に第1の封止樹
脂20と第2の封止樹脂21が挟み込まれた状態で配線
基板12に半導体チップ11が実装される。
Thereafter, the semiconductor chip 11 is heated to
When the sealing resin 21 is cured, as shown in FIG. 6, the wiring is performed in a state where the first sealing resin 20 and the second sealing resin 21 are sandwiched in the gap between the semiconductor chip 11 and the wiring board 12. The semiconductor chip 11 is mounted on the substrate 12.

【0044】本実施例においては、半導体チップ11の
実装面における中央部領域の1箇所に熱可塑性樹脂から
なる第1の封止樹脂20を供給したが、図7に示すよう
に、第1の封止樹脂20を半導体チップ11の4隅部近
傍領域(半導体チップ11の中心(重心)から同じ距離
となる4箇所)に供給してもよい。
In the present embodiment, the first sealing resin 20 made of a thermoplastic resin is supplied to one portion in the central region on the mounting surface of the semiconductor chip 11, but as shown in FIG. The sealing resin 20 may be supplied to regions near the four corners of the semiconductor chip 11 (four locations at the same distance from the center (center of gravity) of the semiconductor chip 11).

【0045】また、図8に示すように、第1の封止樹脂
20を半導体チップ11の中心(重心)部領域および4
隅部近傍領域(半導体チップの中心(重心)から同じ距
離となる4箇所)に合計5箇所に供給してもよい。
As shown in FIG. 8, the first sealing resin 20 is formed in the center (center of gravity) region
A total of five locations may be supplied to the vicinity of the corner (four locations at the same distance from the center (center of gravity) of the semiconductor chip).

【0046】このように構成することによって、半導体
チップ11を配線基板12に一層強固に実装できる。図
9は第4の実施形態を示し、図9は半導体実装方法の工
程図であり、第1〜第3の実施形態と同一構成部分には
同一番号を付して説明を省略する。
With such a configuration, the semiconductor chip 11 can be more firmly mounted on the wiring board 12. FIG. 9 shows a fourth embodiment, and FIG. 9 is a process diagram of a semiconductor mounting method. The same components as those in the first to third embodiments are denoted by the same reference numerals and description thereof is omitted.

【0047】配線基板12の半導体チップ実装部位14
の中央部に熱可塑性樹脂からなる第1の封止樹脂20を
ディスペンサ法等によって供給する。次に、半導体チッ
プ11をフェースダウンで突起電極13を配線基板12
の電極パッド15に位置決めして搭載する。この状態
で、半導体チップ11を加熱して突起電極13を電極パ
ッド15に電気的に接続すると共に、第1の封止樹脂2
0を加熱硬化させる。
Semiconductor chip mounting portion 14 of wiring board 12
A first sealing resin 20 made of a thermoplastic resin is supplied to a central portion of the substrate by a dispenser method or the like. Next, the semiconductor chip 11 is face-down and the protruding electrodes 13 are connected to the wiring board 12.
Is positioned and mounted on the electrode pad 15. In this state, the semiconductor chip 11 is heated to electrically connect the protruding electrodes 13 to the electrode pads 15 and to form the first sealing resin 2.
0 is cured by heating.

【0048】次に、半導体チップ11の周囲の配線基板
12上に熱硬化性樹脂からなる第2の封止樹脂21をデ
イスペンス法により注入すると、第2の封止樹脂21は
毛細管現象によって半導体チップ11と配線基板12と
の間隙(50μm程度)に充填される。
Next, a second sealing resin 21 made of a thermosetting resin is injected into the wiring substrate 12 around the semiconductor chip 11 by a dispense method. The gap (about 50 μm) between the wiring board 11 and the wiring board 12 is filled.

【0049】その後、半導体チップ11を加熱して第2
の封止樹脂21を硬化させると、図6に示すように、半
導体チップ11と配線基板12との間隙に第1の封止樹
脂20と第2の封止樹脂21が挟み込まれた状態で配線
基板12に半導体チップ11が実装され、第3の実施形
態と同様の実装構造が得られる。
Thereafter, the semiconductor chip 11 is heated to
When the sealing resin 21 is cured, as shown in FIG. 6, the wiring is performed in a state where the first sealing resin 20 and the second sealing resin 21 are sandwiched in the gap between the semiconductor chip 11 and the wiring board 12. The semiconductor chip 11 is mounted on the substrate 12, and the same mounting structure as in the third embodiment is obtained.

【0050】本実施例においては、配線基板12の半導
体チップ実装部位14における中央部領域の1箇所に熱
可塑性樹脂からなる第1の封止樹脂20を供給したが、
第1の封止樹脂20を半導体チップ実装部位14の4隅
部近傍領域(半導体チップ11の中心(重心)から同じ
距離となる4箇所)に供給してもよい。
In the present embodiment, the first sealing resin 20 made of a thermoplastic resin is supplied to one portion of the central region of the semiconductor chip mounting portion 14 of the wiring board 12.
The first sealing resin 20 may be supplied to regions near the four corners of the semiconductor chip mounting portion 14 (four locations at the same distance from the center (center of gravity) of the semiconductor chip 11).

【0051】第1の封止樹脂20を配線基板12の半導
体チップ実装部位14における中心(重心)部領域およ
び4隅部近傍領域(半導体チップの中心(重心)から同
じ距離となる4箇所)に合計5箇所に供給してもよい。
The first sealing resin 20 is applied to the center (center of gravity) area and the four corner vicinity areas (four points at the same distance from the center (center of gravity) of the semiconductor chip) in the semiconductor chip mounting portion 14 of the wiring board 12. You may supply to five places in total.

【0052】このように構成することによって、半導体
チップ11を配線基板12に一層強固に実装できる。図
10は第5の実施形態を示し、図10は半導体実装方法
の工程図であり、第1〜第4の実施形態と同一構成部分
には同一番号を付して説明を省略する。
With this configuration, the semiconductor chip 11 can be more firmly mounted on the wiring board 12. FIG. 10 shows a fifth embodiment, and FIG. 10 is a process diagram of a semiconductor mounting method. The same components as those in the first to fourth embodiments are denoted by the same reference numerals and description thereof is omitted.

【0053】本実施形態は、第1の封止樹脂20を半導
体チップ11の実装面と配線基板12の半導体チップ実
装部位14の両方の対応する位置に供給する実装方法で
ある。
This embodiment is a mounting method in which the first sealing resin 20 is supplied to corresponding positions on both the mounting surface of the semiconductor chip 11 and the semiconductor chip mounting portion 14 of the wiring board 12.

【0054】図11は第6の実施形態を示し、図11は
半導体実装方法の工程図であり、第1〜第5の実施形態
と同一構成部分には同一番号を付して説明を省略する。
本実施形態は、第1の封止樹脂20を半導体チップ11
の実装面と配線基板12の半導体チップ実装部位14の
両方の相対する位置以外に供給する実装方法である。
FIG. 11 shows a sixth embodiment, and FIG. 11 is a process diagram of a semiconductor mounting method. The same components as those in the first to fifth embodiments are denoted by the same reference numerals and description thereof is omitted. .
In the present embodiment, the first sealing resin 20 is
This is a mounting method in which the mounting surface is supplied to a position other than the positions opposite to both the mounting surface and the semiconductor chip mounting portion 14 of the wiring board 12.

【0055】前記第3〜第6の実施形態によれば、突起
電極13を介して半導体チップ11と配線基板12とを
接続するときに、先に供給した第1の封止樹脂20が硬
化しているために、突起電極13のみの接続強度だけで
なく、硬化した第1の封止樹脂20の密着力が補足する
こととなり、フリップチップ実装部の全体の接続が強く
なる。このため、半導体チップ11と配線基板12の隙
間に半導体チップ11の周囲から第2の封止樹脂21を
注入させる前でも、十分な接続強度が得られ、破断する
心配はなくなる。
According to the third to sixth embodiments, when connecting the semiconductor chip 11 and the wiring board 12 via the protruding electrodes 13, the first sealing resin 20 supplied first is cured. Therefore, not only the connection strength of the protruding electrode 13 but also the adhesion of the cured first sealing resin 20 is supplemented, and the entire connection of the flip chip mounting portion is strengthened. Therefore, even before the second sealing resin 21 is injected into the gap between the semiconductor chip 11 and the wiring board 12 from the periphery of the semiconductor chip 11, sufficient connection strength can be obtained, and there is no fear of breakage.

【0056】また、半導体実装方法では、突起電極13
を介して接続した後に電気的検査を行い、半導体チップ
11に不良が発見された場合は、その半導体チップ11
を取り外すリペア作業を行うが、第1の封止樹脂20と
して熱可塑性樹脂を用いているため、再加熱して第1の
封止樹脂20を軟らかくすることにより、容易にリペア
作業を行うことができる。
In the semiconductor mounting method, the projection electrode 13
After conducting an electrical test after connection through the semiconductor chip 11, if a defect is found in the semiconductor chip 11,
Repair work is performed, but since a thermoplastic resin is used as the first sealing resin 20, the repair work can be easily performed by reheating to soften the first sealing resin 20. it can.

【0057】なお、前記第3〜第6の実施形態によれ
ば、第1の封止樹脂20を熱可塑性樹脂とし第2の封止
樹脂21を熱硬化性樹脂として説明してきたが、第1の
封止樹脂20、第2の封止樹脂21とも、樹脂のタイ
プ、種類は問わない。
According to the third to sixth embodiments, the first sealing resin 20 has been described as a thermoplastic resin and the second sealing resin 21 has been described as a thermosetting resin. Both the sealing resin 20 and the second sealing resin 21 may be of any type and type.

【0058】さらに、第1の封止樹脂20として熱硬化
性樹脂を用いた場合でも、突起電極13の接続条件では
完全に硬化しない樹脂を選定することにより、容易にリ
ペア作業ができる。さらに、完全に硬化する樹脂を用い
ても、第1の封止樹脂20の供給領域が、半導体チップ
11の中心部あるいは4隅部近傍領域(半導体チップ1
1の中心(重心)から同じ距離となる4箇所)などの小
さな領域であり、リペア作業を行うことができる。ま
た、半導体チップ11は、BGA(Ball Grid Array)あ
るいは、CSP(Chip Size Package) といったパッケー
ジを使用してもよい。
Further, even when a thermosetting resin is used as the first sealing resin 20, the repair work can be easily performed by selecting a resin which is not completely cured under the connection conditions of the bump electrodes 13. Furthermore, even if a resin that cures completely is used, the supply area of the first sealing resin 20 is limited to the area near the center or four corners of the semiconductor chip 11 (semiconductor chip 1).
It is a small area such as four locations at the same distance from the center (center of gravity) of one (1), and repair work can be performed. The semiconductor chip 11 may use a package such as a BGA (Ball Grid Array) or a CSP (Chip Size Package).

【0059】図12および図13は第7の実施形態を示
し、図12は図1に示す半導体チップ11を配線基板1
2に自動的に実装するための、フリップチップ実装装置
の斜視図で、図13は計測機構の側面図である。22は
XYθ軸方向に位置決め自在な第1のXYθテーブルで
あり、この第1のXYθテーブル22の上部にはボンデ
ィングステージ23および半導体チップ認識カメラ24
が設けられている。そして、ボンディングステージ23
には配線基板12が電極パッド14を上向きにして搭載
され、半導体チップ認識カメラ24は光軸を垂直上向き
にして設置されている。
FIGS. 12 and 13 show a seventh embodiment. FIG. 12 shows a semiconductor chip 11 shown in FIG.
FIG. 13 is a perspective view of a flip chip mounting apparatus for automatically mounting on a flip chip 2, and FIG. 13 is a side view of a measuring mechanism. Reference numeral 22 denotes a first XYθ table that can be positioned in the XYθ axis direction. A bonding stage 23 and a semiconductor chip recognition camera 24 are provided above the first XYθ table 22.
Is provided. Then, the bonding stage 23
The wiring board 12 is mounted with the electrode pads 14 facing upward, and the semiconductor chip recognition camera 24 is installed with the optical axis facing vertically upward.

【0060】第1のXYθテーブル22の隣側にはXY
θ軸方向に位置決め自在な第2のXYθテーブル25が
設けられ、この第2のXYθテーブル25の上部にはト
レイ26が設けられている。このトレイ26には多数の
半導体チップ11が突起電極13を上向きにして整列状
態に搭載されている。この突起電極13は、金や銅のよ
うに、それ自体の溶融が困難な金属からなっている。し
たがって、この突起電極13を配線基板12の電極パッ
ド14に接続するには後述する導電ペースト40を介し
て行う必要がある。
The XY table is located next to the first XYθ table 22.
A second XYθ table 25 that can be positioned in the θ-axis direction is provided, and a tray 26 is provided above the second XYθ table 25. A large number of semiconductor chips 11 are mounted on the tray 26 in an aligned state with the protruding electrodes 13 facing upward. The protruding electrode 13 is made of a metal such as gold or copper, which is difficult to melt itself. Therefore, it is necessary to connect the protruding electrode 13 to the electrode pad 14 of the wiring board 12 through a conductive paste 40 described later.

【0061】また、第1のXYθテーブル22の上方に
はボンディング機構27が設けられており、第2のXY
θテーブル25の上方にはトレイ26上の半導体チップ
11をピックアップした状態で反転して半導体チップ1
1を突起電極13を下向きにしてボンディング機構27
に供給する半導体チップ供給機構28が設けられてい
る。
Further, a bonding mechanism 27 is provided above the first XYθ table 22, and a second XYθ table is provided.
Above the .theta. table 25, the semiconductor chip 11 on the tray 26 is picked up and turned upside down.
1 and the bonding mechanism 27 with the protruding electrode 13 facing downward.
Is provided.

【0062】前記ボンディング機構27にはX軸ステー
ジ28が設けられており、このX軸ステージ28にはボ
ンディングヘッド29がX軸方向に移動自在に搭載され
ている。ボンディングヘッド29は上下動機構30によ
って上下動自在であり、その下端部にはボンディングツ
ール31が設けられている。このボンディングツール3
1には半導体チップ11をフェースダウンした状態で真
空吸着する手段およびはんだを溶融する加熱手段を有し
ている。
The bonding mechanism 27 is provided with an X-axis stage 28, on which a bonding head 29 is mounted so as to be movable in the X-axis direction. The bonding head 29 is vertically movable by a vertical movement mechanism 30, and a bonding tool 31 is provided at a lower end thereof. This bonding tool 3
1 has a means for vacuum-sucking the semiconductor chip 11 face down and a heating means for melting the solder.

【0063】さらに、X軸ステージ28にはボンディン
グヘッド29と隣接して基板認識カメラ32が光軸を垂
直下向きにして設置されている。ボンディングステージ
23上の配線基板12の位置を認識できるようになって
いる。
Further, a board recognition camera 32 is installed on the X-axis stage 28 adjacent to the bonding head 29 with the optical axis directed vertically downward. The position of the wiring board 12 on the bonding stage 23 can be recognized.

【0064】また、前記半導体チップ供給機構28には
X軸ガイドレール33が設けられ、このX軸ガイドレー
ル33にはチップ反転ユニット34がX軸方向に移動自
在に設けられている。チップ反転ユニット34はトレイ
26上の半導体チップ11を吸着し、これを反転する機
能を有しており、トレイ26上では半導体チップ11の
突起電極13は上向きであるが、反転によって突起電極
13を下向きにして前記ボンディングツール31に吸着
保持できるようになっている。
The semiconductor chip supply mechanism 28 is provided with an X-axis guide rail 33, and the X-axis guide rail 33 is provided with a chip reversing unit 34 movably in the X-axis direction. The chip reversing unit 34 has a function of adsorbing the semiconductor chip 11 on the tray 26 and reversing the same. On the tray 26, the protruding electrode 13 of the semiconductor chip 11 is directed upward. The bonding tool 31 can be sucked and held downward.

【0065】さらに、X軸ガイドレール33にはトレイ
26に対向するトレイ認識カメラ35が光軸を垂直下向
きにして設置されており、トレイ26上の半導体チップ
11のパターンを認識し、第2のXYθテーブル25を
制御することにより、トレイ26上の半導体チップ11
をピックアップ位置に位置決めするようになっている。
Further, a tray recognition camera 35 facing the tray 26 is installed on the X-axis guide rail 33 with the optical axis directed vertically downward, and recognizes the pattern of the semiconductor chip 11 on the tray 26, and By controlling the XYθ table 25, the semiconductor chips 11 on the tray 26 are controlled.
Is positioned at the pickup position.

【0066】また、前記半導体チップ認識カメラ24お
よび基板認識カメラ32は画像合せ装置36に接続され
ている。ここで、半導体チップ認識カメラ24および基
板認識カメラ33の相対的な位置関係は予め正確に求め
られる。そして、画像合せ装置36は、半導体チップ認
識カメラ24による画像と基板認識カメラ32による画
像とを合成して表示するように構成されている。
The semiconductor chip recognition camera 24 and the board recognition camera 32 are connected to an image matching device 36. Here, the relative positional relationship between the semiconductor chip recognition camera 24 and the board recognition camera 33 is accurately obtained in advance. The image matching device 36 is configured to combine and display an image obtained by the semiconductor chip recognition camera 24 and an image obtained by the board recognition camera 32.

【0067】さらに、この合成画像は、半導体チップ1
1と配線基板12との相対的な位置決め補正量を算出す
る位置決め補正量算出手段37に入力され、この位置決
め補正量算出手段37はボンディング制御装置38の一
部をなしている。このボンディング制御装置38は、算
出された位置決め補正量に基づいて第1のXYθテーブ
ル22を位置決め制御するように設けられている。さら
に、このボンディング装置38は、第1のXYθテーブ
ル22、第2のXYθテーブル25、半導体チップ供給
機構28、X軸ステージ29およびトレイ認識カメラ3
5に電気的に接続され、予め格納されているプログラム
にしたがって行わせるように設定されている。
Further, this composite image is displayed on the semiconductor chip 1.
It is inputted to a positioning correction amount calculating means 37 for calculating a relative positioning correction amount between the circuit board 1 and the wiring board 12, and the positioning correction amount calculating means 37 forms a part of a bonding control device 38. The bonding control device 38 is provided to control the positioning of the first XYθ table 22 based on the calculated positioning correction amount. Further, the bonding device 38 includes a first XYθ table 22, a second XYθ table 25, a semiconductor chip supply mechanism 28, an X-axis stage 29, and a tray recognition camera 3.
5 and is set to be performed according to a program stored in advance.

【0068】さらに、前記ボンディングステージ23の
隣側には転写機構としてのペースト容器39が設置され
(図13参照)、このペースト容器39には導電性ペー
スト40が収容されている(図12中には、ペースト容
器39は図示していない)。また、図13に示すよう
に、ボンディングステージ23とペースト容器39との
間には半導体チップ11の高さを計測する計測機構とし
てのレーザ変位計41が設置されている(図12中には
レーザ変位計41は図示していない)。
Further, a paste container 39 as a transfer mechanism is installed adjacent to the bonding stage 23 (see FIG. 13), and a conductive paste 40 is accommodated in the paste container 39 (see FIG. 12). Does not show the paste container 39). As shown in FIG. 13, a laser displacement meter 41 as a measuring mechanism for measuring the height of the semiconductor chip 11 is provided between the bonding stage 23 and the paste container 39 (in FIG. 12, a laser displacement meter is provided). The displacement meter 41 is not shown).

【0069】レーザ変位計41は、半導体チップ11の
高さを計測し、その計測値を前記ボンディング制御装置
38に入力し、ボンディング制御装置38はボンディン
グヘッド29の上下動機構30を駆動制御するようにな
っている。
The laser displacement meter 41 measures the height of the semiconductor chip 11 and inputs the measured value to the bonding control device 38. The bonding control device 38 drives and controls the vertical movement mechanism 30 of the bonding head 29. It has become.

【0070】すなわち、レーザ変位計41で半導体チッ
プ11の高さを測定し、その測定値からボンディング時
や転写時のボンディングヘッド29の移動量を算出し、
ボンディングヘッド29を駆動させるモータを相対移動
させるようになっている。したがって、ボンディングツ
ール31が半導体チップ11を加熱するための熱によっ
て膨張してボンディングツール31に吸着された半導体
チップ11の高さが変化しても上下動機構30によって
ボンディングヘッド29の高さを調整することにより常
に一定の高さに設定できる。
That is, the height of the semiconductor chip 11 is measured by the laser displacement meter 41, and the amount of movement of the bonding head 29 during bonding or transfer is calculated from the measured value.
A motor for driving the bonding head 29 is relatively moved. Therefore, even if the bonding tool 31 expands due to the heat for heating the semiconductor chip 11 and the height of the semiconductor chip 11 attracted to the bonding tool 31 changes, the height of the bonding head 29 is adjusted by the vertical movement mechanism 30. By doing so, it can always be set to a constant height.

【0071】さらに、ボンディングステージ23に隣接
して図2に示す絶縁性樹脂17を適時に吐出する樹脂注
入機構91が設けられている。この樹脂注入機構91
は、ペースト状の絶縁性樹脂17を格納するシリンジ1
8と、このシリンジ18の先端に同軸に連結された絶縁
性樹脂17を吐出するニードル18aと、シリンジ18
を保持して位置決めする例えばロボットハンドなどのX
YZθ方向に移動自在な位置決め機構(図示しない)と
を有している。そして、樹脂注入機構91は、ボンディ
ング制御装置38に電気的に接続され、予めボンディン
グ制御装置38に設定されているプログラムにしたがっ
て樹脂注入作業を行うようになっている。
Further, a resin injection mechanism 91 for discharging the insulating resin 17 shown in FIG. 2 in a timely manner is provided adjacent to the bonding stage 23. This resin injection mechanism 91
Is a syringe 1 containing a paste-like insulating resin 17.
8, a needle 18a for discharging an insulating resin 17 coaxially connected to the tip of the syringe 18, and a syringe 18
To hold and position, for example, X
And a positioning mechanism (not shown) movable in the YZθ directions. The resin injection mechanism 91 is electrically connected to the bonding control device 38 and performs a resin injection operation according to a program set in the bonding control device 38 in advance.

【0072】すなわち、ボンディングツール31により
半導体チップ11の配線基板12へのフェースダウン
(フリップチップ)ボンディングが完了すると、ボンデ
ィング制御装置38からは、樹脂注入機構91に絶縁性
樹脂17を、図2に示すように凹部を成している半導体
チップ実装部位14と半導体チップ11の間隙に注入さ
せるための制御信号が印加される。その結果、位置決め
機構が作動し、ニードル18aが図3(b)に示す注入
位置に来るようにシリンジ18を位置決めする。しかし
て、シリンジ18内部を加圧することによりニードル1
8bから絶縁性樹脂17を吐出すると、この絶縁性樹脂
17は毛細管現象により半導体チップ実装部位14と半
導体チップ11の間隙内部に浸入し、図3(c)に示す
ように間隙を充填する。これらの一連の作業が終了する
と、シリンジ18は、最初の位置に復帰する。以上のよ
うに、このフリップチップ実装装置によれば、絶縁性樹
脂17の塗布作業を高能率かつ高精度に行うことができ
る。
That is, when face-down (flip chip) bonding of the semiconductor chip 11 to the wiring board 12 is completed by the bonding tool 31, the bonding control device 38 injects the insulating resin 17 into the resin injection mechanism 91, and returns to FIG. As shown in the figure, a control signal for injecting the semiconductor chip 11 into the gap between the semiconductor chip mounting portion 14 and the semiconductor chip 11 is formed. As a result, the positioning mechanism operates to position the syringe 18 so that the needle 18a comes to the injection position shown in FIG. Thus, by pressurizing the inside of the syringe 18, the needle 1
When the insulating resin 17 is discharged from 8b, the insulating resin 17 penetrates into the gap between the semiconductor chip mounting portion 14 and the semiconductor chip 11 by capillary action, and fills the gap as shown in FIG. When a series of these operations is completed, the syringe 18 returns to the initial position. As described above, according to this flip chip mounting apparatus, the application work of the insulating resin 17 can be performed with high efficiency and high accuracy.

【0073】なお、本実施形態においては、ボンディン
グツール31に吸着された半導体チップ11の高さをレ
ーザ変位計41によって計測し、上下動機構38によっ
てボンディングヘッド29の高さを調整するようにした
が、ボンディングヘッド29を極低速で下降させ、半導
体チップ11の突起電極13を基準高さ(既知の高さ)
をもったボンディングステージ23に軽く接触させ、そ
の時のボンディングヘッド29を駆動させるモータの制
御量から算出する方法でもよい。ボンディングステージ
23に突起電極13が接触したことの判断には、荷重セ
ンサを用いると容易である。この場合、ペースト容器3
9を、ボンディングステージと兼用することにより、後
述する効果を得ることができる。
In the present embodiment, the height of the semiconductor chip 11 sucked by the bonding tool 31 is measured by the laser displacement meter 41, and the height of the bonding head 29 is adjusted by the vertical movement mechanism 38. Lowers the bonding head 29 at an extremely low speed, and moves the bump electrode 13 of the semiconductor chip 11 to a reference height (known height).
Alternatively, a method of lightly contacting the bonding stage 23 having the above and calculating from the control amount of the motor that drives the bonding head 29 at that time may be used. It is easy to determine that the protruding electrode 13 has come into contact with the bonding stage 23 by using a load sensor. In this case, paste container 3
By using 9 as a bonding stage, the effects described later can be obtained.

【0074】半導体チップ11の高さを正確に測定でき
ることにより、半導体チップ11の突起電極13がボン
ディングステージ23上の配線基板12あるいはペース
ト40を伸したペースト容器39に接触する直前まで高
速で移動させ、その後極低速で下降させて接触させるこ
とができる。これにより衝撃力を抑えることができ、半
導体チップ11の破損を防止できる。
Since the height of the semiconductor chip 11 can be accurately measured, the projecting electrode 13 of the semiconductor chip 11 is moved at a high speed until immediately before it comes into contact with the wiring board 12 on the bonding stage 23 or the paste container 39 in which the paste 40 is extended. , And then can be brought down and contacted at a very low speed. Thereby, the impact force can be suppressed, and the damage of the semiconductor chip 11 can be prevented.

【0075】また、導電性ペースト40中への突起電極
13の沈み込み量を正確に再現できるために転写量が安
定し、良好な転写、良好なボンディングが実現でき歩留
りを向上できる。
Further, since the amount of protrusion of the protruding electrode 13 into the conductive paste 40 can be accurately reproduced, the transfer amount is stable, good transfer and good bonding can be realized, and the yield can be improved.

【0076】また、ボンディングステージ23上に突起
電極13を押し当てる方法は、タクトタイムが長いが、
ペースト容器39をボンディングステージ23と兼用し
た場合は転写時に効果はないが、ボンディング時には効
果があらわれる。特に、ボンディングあるいは転写動作
の直前に半導体チップ11の高さ測定を行う方が正確に
測定でき効果が大きい。
The method of pressing the protruding electrode 13 on the bonding stage 23 has a long tact time.
When the paste container 39 is also used as the bonding stage 23, there is no effect at the time of transfer, but the effect appears at the time of bonding. In particular, it is more effective to measure the height of the semiconductor chip 11 immediately before the bonding or transfer operation because the height can be measured more accurately.

【0077】半導体チップ11が衝撃力に強いものの場
合には、ボンディングステージ23上に押し当てる方法
において、下降速度を速くすることでタクトタイムを短
くできる。
When the semiconductor chip 11 has a strong impact force, the tact time can be shortened by increasing the descending speed in the method of pressing the semiconductor chip 11 on the bonding stage 23.

【0078】また、本実施形態は、半導体チップ11の
厚さのバラツキに対しても対応できるため、ボンディン
グツール31で加熱を行なわない場合にも有効である。
また、レーザ変位計41において、半導体チップ11の
高さではなく、突起電極13の表面の高さを測定しても
よい。むしろ、この方が正確な制御ができて好ましい
が、反面、突起電極13の表面の高さ測定には半導体チ
ップ11に比べ小さな突起電極13の測定となり、測定
に長時間を要する欠点がもある。
Further, since the present embodiment can cope with a variation in the thickness of the semiconductor chip 11, it is effective even when heating is not performed by the bonding tool 31.
In the laser displacement meter 41, the height of the surface of the bump electrode 13 may be measured instead of the height of the semiconductor chip 11. Rather, this is preferable because accurate control can be performed, but on the other hand, measuring the height of the surface of the protruding electrode 13 is a measurement of the protruding electrode 13 smaller than the semiconductor chip 11, and has a disadvantage that the measurement requires a long time.

【0079】なお、上述した導電性ペーストを用いる場
合には、突起電極13が金または銅の場合であるが、突
起電極13がはんだの場合には、導電性ペーストを転写
差せる必要はない。その代り、フラックスを付着させる
必要があるのでペースト容器39にフラックスを収容さ
せることにより、上述した導電ペーストと同じ効果を奏
させることができる。
When the above-mentioned conductive paste is used, the case where the projecting electrode 13 is made of gold or copper is used. However, when the projecting electrode 13 is made of solder, it is not necessary to transfer the conductive paste. Instead, since it is necessary to attach the flux, by accommodating the flux in the paste container 39, the same effect as the conductive paste described above can be obtained.

【0080】図14および図15は第8の実施形態を示
し、第7の実施形態と同一構成部分には同一番号を付し
て説明を省略する。図14は、図12に示したフリップ
チップ実装装置の一部を示し、図15はボンディングツ
ールの高さ、温度、半導体チップの吸着状態およびはん
だからなる突起電極の溶融・凝固状態を現したタイミン
グチャートである。
FIGS. 14 and 15 show the eighth embodiment. The same components as those of the seventh embodiment are denoted by the same reference numerals and description thereof is omitted. FIG. 14 shows a part of the flip chip mounting apparatus shown in FIG. 12, and FIG. 15 shows timings showing the height and temperature of the bonding tool, the state of suction of the semiconductor chip, and the state of melting and solidification of the bump electrodes made of solder. It is a chart.

【0081】まず、図12に示す半導体実装装置のボン
ディングツール31で半導体チップ11を吸着保持し、
半導体チップ11と配線基板12をそれぞれ基板認識カ
メラ32および半導体認識カメラ24によって認識す
る。次に、半導体チップ11の突起電極13を位置合わ
せしてボンディングツール31を下降させ配線基板12
の電極パッド14に接触させる。このときのボンディン
グツール31の下降量は、図13にて説明した方法によ
り予め求めておく。
First, the semiconductor chip 11 is sucked and held by the bonding tool 31 of the semiconductor mounting apparatus shown in FIG.
The semiconductor chip 11 and the wiring board 12 are recognized by the board recognition camera 32 and the semiconductor recognition camera 24, respectively. Next, the projecting electrodes 13 of the semiconductor chip 11 are aligned and the bonding tool 31 is lowered to lower the wiring board 12.
In contact with the electrode pad 14. The lowering amount of the bonding tool 31 at this time is obtained in advance by the method described with reference to FIG.

【0082】その後、ボンディングツール31を加熱し
て突起電極13を溶融させる。突起電極13が溶融中
に、ボンディングツール31による半導体チップ11の
吸着を解除し、ボンディングツール31から半導体チッ
プ11を放してボンディングツール31を上昇させる
と、突起電極13にセルフアライメントが作用し、半導
体チップ11の精密な位置合わせが可能になる。
Thereafter, the bonding tool 31 is heated to melt the protruding electrodes 13. When the semiconductor chip 11 by the bonding tool 31 is released while the protruding electrode 13 is being melted, and the semiconductor chip 11 is released from the bonding tool 31 and the bonding tool 31 is raised, self-alignment acts on the protruding electrode 13 and the semiconductor is Precise positioning of the chip 11 becomes possible.

【0083】突起電極13が溶融したことの判断は、ボ
ンディングヘッド29の荷重センサの値が低下すること
から判断する。また、加熱開始してからの時間で判断し
てもよい。
The judgment that the protruding electrode 13 has melted is made based on the fact that the value of the load sensor of the bonding head 29 decreases. Alternatively, the determination may be made based on the time from the start of heating.

【0084】本実施形態では、突起電極13の溶融状態
で、ボンディングツール31から半導体チップ11を放
すために、突起電極13のセルフアライメントが作用
し、実装の位置合わせ精度に依存せず、精密な位置合わ
せが可能になる。
In the present embodiment, in order to release the semiconductor chip 11 from the bonding tool 31 in the molten state of the bump electrode 13, self-alignment of the bump electrode 13 works, and the precision is not dependent on the positioning accuracy of mounting. Positioning becomes possible.

【0085】図16は第9の実施形態を示し、第7およ
び第8の実施形態と同一構成部分には同一番号を付して
説明を省略する。図16はボンディングツールの高さ、
温度、半導体チップの吸着状態および突起電極の溶融・
凝固状態を現したタイミングチャートである。
FIG. 16 shows the ninth embodiment. The same components as those of the seventh and eighth embodiments are designated by the same reference numerals and the description thereof will be omitted. FIG. 16 shows the height of the bonding tool,
Temperature, state of semiconductor chip adsorption,
It is a timing chart showing the solidification state.

【0086】まず、半導体実装装置のボンディングツー
ル31で半導体チップ11を吸着保持し、半導体チップ
11と配線基板12をそれぞれ基板認識カメラ32およ
び半導体認識カメラ24によって認識する。次に、半導
体チップ11の突起電極13を位置合わせして配線基板
12の電極パッド14に接触させる。
First, the semiconductor chip 11 is sucked and held by the bonding tool 31 of the semiconductor mounting apparatus, and the semiconductor chip 11 and the wiring board 12 are recognized by the board recognition camera 32 and the semiconductor recognition camera 24, respectively. Next, the protruding electrodes 13 of the semiconductor chip 11 are aligned and brought into contact with the electrode pads 14 of the wiring board 12.

【0087】その後、ボンディングツール31を加熱し
て突起電極13を溶融させる。突起電極13が溶融中
に、ボンディングツール31による半導体チップ11の
吸着を解除し、ボンディングツール31から半導体チッ
プ11を放してボンディングツール31を上昇させる
と、突起電極13にセルフアライメントが作用し、実装
の位置合わせ精度に依存せず、半導体チップ11の精密
な位置合わせが可能になる。
After that, the bonding tool 31 is heated to melt the protruding electrodes 13. When the semiconductor chip 11 by the bonding tool 31 is released while the protruding electrode 13 is being melted, and the semiconductor chip 11 is released from the bonding tool 31 and the bonding tool 31 is raised, self-alignment acts on the protruding electrode 13 and the mounting is performed. The precise alignment of the semiconductor chip 11 can be performed without depending on the alignment accuracy of the semiconductor chip 11.

【0088】その後、ボンディングツール31を半導体
チップ11の高さまで下降させ、再度、半導体チップ1
1を吸着保持し、ボンディングツール31を冷却して突
起電極13を硬化する。
After that, the bonding tool 31 is lowered to the height of the semiconductor chip 11, and
1, the bonding tool 31 is cooled, and the protruding electrode 13 is hardened.

【0089】なお、ボンディングツール31による2回
目の吸着は行なわなくてもよい。ただし、吸着を行った
方が、ボンディングツール31から半導体チップ11へ
の熱伝達効率が良い。
Note that the second suction by the bonding tool 31 may not be performed. However, the efficiency of heat transfer from the bonding tool 31 to the semiconductor chip 11 is better when suction is performed.

【0090】図17は第10の実施形態を示し、第7〜
第9の実施形態と同一構成部分には同一番号を付して説
明を省略する。図17はボンディングツールの高さ、温
度、半導体チップの吸着状態および突起電極の溶融・凝
固状態を現したタイミングチャートである。
FIG. 17 shows the tenth embodiment.
The same components as those in the ninth embodiment are denoted by the same reference numerals, and description thereof is omitted. FIG. 17 is a timing chart showing the height and temperature of the bonding tool, the state of suction of the semiconductor chip, and the state of melting and solidification of the protruding electrodes.

【0091】まず、半導体実装装置のボンディングツー
ル31で半導体チップ11を吸着保持し、半導体チップ
11と配線基板12をそれぞれ基板認識カメラ22およ
び半導体認識カメラ24によって認識する。次に、半導
体チップ11の突起電極13を位置合わせして配線基板
12の電極パッド14に接触させる。
First, the semiconductor chip 11 is sucked and held by the bonding tool 31 of the semiconductor mounting apparatus, and the semiconductor chip 11 and the wiring board 12 are recognized by the board recognition camera 22 and the semiconductor recognition camera 24, respectively. Next, the protruding electrodes 13 of the semiconductor chip 11 are aligned and brought into contact with the electrode pads 14 of the wiring board 12.

【0092】その後、ボンディングツール31を加熱し
て突起電極13を溶融させる。突起電極13が溶融中
に、ボンディングツール31による半導体チップ11の
吸着を解除し、ボンディングツール31から半導体チッ
プ11を放してボンディングツール31を上昇させる
と、突起電極13にセルフアライメントが作用し、実装
の位置合わせ精度に依存せず、半導体チップ11の精密
な位置合わせが可能になる。
After that, the bonding tool 31 is heated to melt the protruding electrodes 13. When the semiconductor chip 11 by the bonding tool 31 is released while the protruding electrode 13 is being melted, and the semiconductor chip 11 is released from the bonding tool 31 and the bonding tool 31 is raised, self-alignment acts on the protruding electrode 13 and the mounting is performed. The precise alignment of the semiconductor chip 11 can be performed without depending on the alignment accuracy of the semiconductor chip 11.

【0093】その後、ボンディングツール31を半導体
チップ11の高さまで下降させ、再度、半導体チップ1
1を吸着保持し、突起電極13が溶融した状態で、ボン
ディングツール31により突起電極13の形状を鼓形と
するため、半導体チップ11の高さを調整し、その後、
ボンディングツール31を冷却して突起電極13を硬化
する。
After that, the bonding tool 31 is lowered to the height of the semiconductor chip 11, and
1 is held by suction, and in a state where the protruding electrode 13 is melted, the height of the semiconductor chip 11 is adjusted by using a bonding tool 31 so that the shape of the protruding electrode 13 is shaped like a drum.
The bonding tool 31 is cooled to harden the protruding electrode 13.

【0094】本実施形態では、突起電極13が溶融した
状態で、半導体チップ11の吸着を解除した後、再び吸
着して半導体チップ11の高さを調整するようにしてい
るので、セルフアライメント作用により半導体チップ1
1の精密な位置合わせとともに突起電極13の形状を鼓
形に制御することが可能となり、精密な位置合わせ状態
でかつ接続信頼性の高い半導体実装が可能になる。
In the present embodiment, the suction of the semiconductor chip 11 is released in a state in which the protruding electrodes 13 are melted, and then the suction is performed again to adjust the height of the semiconductor chip 11. Semiconductor chip 1
It is possible to control the shape of the protruding electrode 13 in the shape of a drum together with the precise positioning of (1), and it is possible to mount the semiconductor in a precise positioning state and with high connection reliability.

【0095】さらに、ここで、従来のペースト転写方式
について述べると、図19は従来の基板ステージ51、
ボンディングヘッド52および導電性ペーストの転写機
構53とから構成されている。ボンディングヘッド52
はZ方向およびX方向に移動自在であり、このボンディ
ングヘッド52の下部にはボンディングツール52aが
設けられている。そして、ボンディングツール52aの
下面で半導体チップ1をフェースダウンした状態で吸着
保持できるようになっている。また、基板ステージ51
の隣側には転写機構53としてのペースト容器56が設
置され、このペースト容器56には導電性ペースト57
が収容されている。
Further, here, the conventional paste transfer method will be described. FIG. 19 shows a conventional substrate stage 51,
It comprises a bonding head 52 and a transfer mechanism 53 for conductive paste. Bonding head 52
Is movable in the Z direction and the X direction, and a bonding tool 52a is provided below the bonding head 52. Then, the semiconductor chip 1 can be suction-held on the lower surface of the bonding tool 52a in a face-down state. Also, the substrate stage 51
A paste container 56 as a transfer mechanism 53 is installed on the side next to the conductive paste 57.
Is housed.

【0096】図20はボンディングヘッド52の高さを
測定できるフリップチップ実装装置の一部を示すもの
で、ボンディングヘッド52には側方へ突出するターゲ
ット板54が設けられており、このターゲット板54は
ボンディングヘッド52の高さを計測するレーザ変位計
55が設置されている。また、基板ステージ51の隣側
には転写機構53としてのペースト容器56が設置さ
れ、このペースト容器56には導電性ペースト57が収
容されている。
FIG. 20 shows a part of a flip chip mounting apparatus capable of measuring the height of the bonding head 52. The bonding head 52 is provided with a target plate 54 projecting sideways. Is provided with a laser displacement meter 55 for measuring the height of the bonding head 52. A paste container 56 as a transfer mechanism 53 is provided adjacent to the substrate stage 51. The paste container 56 contains a conductive paste 57.

【0097】そして、ボンディングヘッド52をX方向
に移動して半導体チップ1をペースト容器56の上方に
位置決めした後、ボンディングヘッド52をZ方向、つ
まり下降して半導体チップ1の突起電極3aの先端に導
電性ペースト57を転写することができる。この場合、
突起電極3aの材質は、はんだよりも融点の高い金(A
u) 銅(Cu) 等からなっている。
Then, after moving the bonding head 52 in the X direction to position the semiconductor chip 1 above the paste container 56, the bonding head 52 is moved in the Z direction, that is, lowered, to the tip of the protruding electrode 3a of the semiconductor chip 1. The conductive paste 57 can be transferred. in this case,
The material of the protruding electrode 3a is gold (A) having a melting point higher than that of solder.
u) It is made of copper (Cu).

【0098】ペースト転写方法は、図21に示すよう
に、導電性ペースト57をペースト容器56に薄く(1
0〜30μm)伸ばし、半導体チップ1の突起電極3を
その部分に押し当てて加圧して行う方法と、図22に示
すように、ペースト57を厚く伸ばし、半導体チップ1
の突起電極3aを一定量だけ導電性ペースト57中に沈
めて行う方法とがある。
In the paste transfer method, as shown in FIG.
0-30 μm), and a method in which the protruding electrode 3 of the semiconductor chip 1 is pressed against the portion to apply pressure, and as shown in FIG.
Of the protruding electrode 3a by a predetermined amount in the conductive paste 57.

【0099】他方、はんだからなる突起電極を用いる場
合の半導体実装方法には、突起電極を有する半導体チッ
プを配線基板の電極パッド上に搭載した後、リフロー炉
に通して他の半導体装置あるいは他の電子部品とともに
一括ではんだ接続したりする方法、あるいは専用の実装
装置を用いてボンディングツールをパルスヒートにより
加熱することにより半導体チップを1個ずつはんだ接続
する方法がある。
On the other hand, in a semiconductor mounting method using a protruding electrode made of solder, a semiconductor chip having a protruding electrode is mounted on an electrode pad of a wiring board and then passed through a reflow furnace to obtain another semiconductor device or another semiconductor device. There is a method of soldering together with the electronic components at once, or a method of soldering semiconductor chips one by one by heating the bonding tool by pulse heating using a dedicated mounting device.

【0100】そして、前記ボンディングツールを用いる
場合の実装方法においては、図23に示すタイミングチ
ャート(フリップチップ実装方法を実現する実装装置の
ボンディングツールの高さ、温度、半導体チップの吸着
状態および突起電極の溶融・凝固状態を現した)に示す
ように、ボンディングツールで半導体チップを吸着保持
し、半導体チップと配線基板を認識し、それから半導体
チップの突起電極を位置合わせして配線基板の電極パッ
ドに接触させ、その後、ボンディングツールを加熱して
突起電極を溶融させる。その後、ボンディングツールを
冷却し、突起電極が凝固した後に、半導体チップをボン
ディングツールから放し、ボンディングツールを上昇さ
せるのが一般的である。
In the mounting method using the bonding tool, a timing chart shown in FIG. 23 (the height of the bonding tool of the mounting apparatus for realizing the flip chip mounting method, the temperature, the suction state of the semiconductor chip, and the protrusion electrodes) As shown in the figure, the semiconductor chip is sucked and held by a bonding tool, the semiconductor chip and the wiring board are recognized, and then the protruding electrodes of the semiconductor chip are aligned and placed on the electrode pads of the wiring board. Then, the bonding tool is heated to melt the protruding electrodes. Thereafter, the bonding tool is cooled, and after the protruding electrodes solidify, the semiconductor chip is generally released from the bonding tool and the bonding tool is raised.

【0101】しかしながら、図23のボンディング方法
は、突起電極の熱疲労強度に問題があり、使用中にクラ
ックを生じやすいという重大な欠点を持っている。そこ
で、図24に示すタイミングチャート(フリップチップ
実装方法におけるボンディングツールの高さ、温度、半
導体装置の吸着状態および突起電極の溶融・凝固状態を
現した)に示すように、ボンディングツールで半導体チ
ップを吸着保持し、半導体チップと配線基板を認識し、
それから半導体チップの突起電極を位置合わせして配線
基板の電極パッドに接触させ、その後、ボンディングツ
ールを加熱して突起電極を溶融させる。突起電極が溶融
した状態で突起電極の形状を鼓形にするために、半導体
チップの高さを調整し(図24、矢印HB参照)、その
後、ボンディングツールを冷却し、突起電極が凝固した
後に、半導体チップをボンディングツールから放し、ボ
ンディングツールを上昇させる方法が開発されている。
この方法によれば、形状が鼓形となるため疲労強度が高
まる結果、クラックの発生を防止できる。
However, the bonding method shown in FIG. 23 has a problem in thermal fatigue strength of the protruding electrode, and has a serious drawback that cracks easily occur during use. Therefore, as shown in the timing chart of FIG. 24 (showing the height and temperature of the bonding tool in the flip chip mounting method, the state of adsorption of the semiconductor device, and the state of melting and solidification of the protruding electrodes), the semiconductor chip is mounted by the bonding tool. Holds by suction, recognizes semiconductor chips and wiring boards,
Then, the protruding electrodes of the semiconductor chip are aligned and brought into contact with the electrode pads of the wiring board, and then the bonding tool is heated to melt the protruding electrodes. The height of the semiconductor chip is adjusted to make the shape of the protruding electrode in the shape of a drum in a state in which the protruding electrode is melted (see FIG. 24, arrow HB). Then, the bonding tool is cooled, and after the protruding electrode solidifies. A method of releasing a semiconductor chip from a bonding tool and raising the bonding tool has been developed.
According to this method, since the shape becomes a drum shape, the fatigue strength is increased, so that the occurrence of cracks can be prevented.

【0102】その結果、図19〜図21に示す半導体チ
ップ1の配線基板2への半導体実装方法は、ボンディン
グヘッド52のボンディングツール52aを加熱して行
う。このため、一度実装を行った後は、ボンディングヘ
ッド52やボンディングツール52aが昇温されてお
り、初期温度まで冷えていない。このとき、ボンディン
グヘッド52およびボンディングツール52aが熱膨張
して、2回目以降は、半導体チップ1の高さを把握でき
ず、1回目より低い位置にあり、図21に示す方法の場
合には、ボンディングおよび転写時に大きな衝撃力が半
導体チップ1の突起電極3に加わることで半導体チップ
1に損傷を与える場合がある。
As a result, the method of mounting the semiconductor chip 1 on the wiring board 2 shown in FIGS. 19 to 21 is performed by heating the bonding tool 52a of the bonding head 52. For this reason, after mounting is performed once, the bonding head 52 and the bonding tool 52a have been heated and have not cooled to the initial temperature. At this time, since the bonding head 52 and the bonding tool 52a thermally expand, the height of the semiconductor chip 1 cannot be grasped after the second time, and the height is lower than the first time. In the case of the method shown in FIG. When a large impact force is applied to the bump electrode 3 of the semiconductor chip 1 during bonding and transfer, the semiconductor chip 1 may be damaged.

【0103】また、図22に示す方法の場合には、転写
時には、図19〜図21と同様の理由により導電性ペー
スト57への突起電極3の沈み込み量が大きくなりすぎ
転写量が多くなり、さらには、ペースト57による突起
電極3,3間の短絡が発生する。
In the case of the method shown in FIG. 22, during the transfer, the amount of sinking of the protruding electrode 3 into the conductive paste 57 becomes too large for the same reason as in FIGS. Furthermore, a short circuit between the protruding electrodes 3 and 3 due to the paste 57 occurs.

【0104】しかしながら、このような技術的課題は、
第7の実施形態のように、ボンディングヘッドに保持さ
れた半導体チップの転写機構に対する相対的高さを検出
することにより解決できる。
However, such a technical problem is as follows.
The problem can be solved by detecting the relative height of the semiconductor chip held by the bonding head with respect to the transfer mechanism as in the seventh embodiment.

【0105】一方、図24の実装方法においては、図2
3の実装方法とは異なり、突起電極の高さを高く調整で
きるために接続信頼性は向上するが、突起電極のセルフ
アライメント効果が作用しない。そのため、半導体チッ
プの実装精度は、実装装置の位置合わせ精度に大きく依
存する。位置合わせのずれは、初期の接続不良を起こす
だけでなく、接続信頼性も劣化させる要因になる。高精
度な位置合わせを行うとすると、一般に、装置が高価な
るだけではなく、位置合わせの時間も長くなるという問
題がある。
On the other hand, in the mounting method of FIG.
Unlike the mounting method of No. 3, the connection reliability is improved because the height of the protruding electrode can be adjusted to be high, but the self-alignment effect of the protruding electrode does not work. Therefore, the mounting accuracy of the semiconductor chip largely depends on the positioning accuracy of the mounting device. The misalignment not only causes an initial connection failure but also deteriorates connection reliability. If high-accuracy alignment is performed, generally, not only is the device expensive, but also the problem is that the alignment time is lengthened.

【0106】また、半導体チップをリペアするときにお
いて、他の部品のはんだを再溶融させるために多くの制
約を受ける。例えば、両面実装基板の場合は、裏面の部
品が落ちないような工夫が必要となる。なお、これらの
問題は接続ピッチが微細になるほど重大になっていく。
Further, when the semiconductor chip is repaired, there are many restrictions for re-melting the solder of other parts. For example, in the case of a double-sided mounting board, it is necessary to take measures to prevent the components on the rear surface from falling. These problems become more serious as the connection pitch becomes finer.

【0107】しかしながら、このような技術的課題は、
第8〜第10の実施形態のように、ボンディングのタイ
ミングを改善することにより解決することができた。な
お、第8〜第10の実施形態では、ボンディングツール
31の高さを一時的にわずかに上昇させたが、上昇させ
なくても良い。ただし、上昇させない場合は、はんだバ
ンプ13のセルフアライメントが作用する時に、半導体
チップ13はボンディングツール31の表面をすべるよ
うに移動するため、若干摩擦抵抗が働くために、ボンデ
ィングツール31を上昇させた場合に比べ、位置合わせ
て精度が若干悪い場合がある。
[0107] However, such a technical problem is as follows.
The problem can be solved by improving the timing of bonding as in the eighth to tenth embodiments. In the eighth to tenth embodiments, the height of the bonding tool 31 is temporarily increased slightly, but need not be increased. However, when the bonding tool 31 is not raised, the semiconductor chip 13 moves so as to slide on the surface of the bonding tool 31 when the self-alignment of the solder bumps 13 acts. As compared with the case, the accuracy of the alignment may be slightly lower.

【0108】[0108]

【発明の効果】この発明の請求項1〜9によれば、半導
体チップと配線基板との間隙を大きくすることができ、
絶縁性樹脂の注入が短時間に行え、生産性の向上を図る
ことができる。さらに、注入した絶縁性樹脂が配線基板
の周囲に流れ出ることはなく、目的部位に容易に絶縁性
樹脂を注入できる。
According to the first to ninth aspects of the present invention, the gap between the semiconductor chip and the wiring board can be increased.
Insulating resin can be injected in a short time, and productivity can be improved. Further, the injected insulating resin does not flow around the wiring board, and the insulating resin can be easily injected into the target portion.

【0109】請求項10〜12によれば、ボンディング
ヘッドに保持された半導体チップの転写機構に対する相
対的高さを正確に計測でき、半導体実装が正確かつ確実
に行えるという効果がある。請求項13,14によれ
ば、半導体チップの突起電極を溶融して鼓形状に形成す
ることにより、半導体チップの実装強度が高く、信頼性
を向上できる。
According to the tenth to twelfth aspects, the relative height of the semiconductor chip held by the bonding head with respect to the transfer mechanism can be accurately measured, and the semiconductor mounting can be performed accurately and reliably. According to the thirteenth and fourteenth aspects, by melting the protruding electrodes of the semiconductor chip to form a drum shape, the mounting strength of the semiconductor chip is high and the reliability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施形態の半導体チップの実
装構造を示す縦断側面図。
FIG. 1 is a vertical sectional side view showing a mounting structure of a semiconductor chip according to a first embodiment of the present invention.

【図2】同実施形態の半導体チップの実装工程を示す斜
視図。
FIG. 2 is an exemplary perspective view showing a mounting step of the semiconductor chip of the embodiment;

【図3】同実施形態の半導体チップの実装工程を示す縦
断側面図。
FIG. 3 is a vertical side view showing a mounting step of the semiconductor chip of the embodiment.

【図4】この発明の第2の実施形態の半導体チップの実
装工程を示す斜視図。
FIG. 4 is an exemplary perspective view showing a step of mounting a semiconductor chip according to a second embodiment of the present invention;

【図5】この発明の第3の実施形態の半導体チップの実
装工程を示す縦断側面図。
FIG. 5 is a vertical sectional side view showing a mounting step of a semiconductor chip according to a third embodiment of the present invention.

【図6】同実施形態の半導体チップの実装構造を示す平
面図および縦断側面図。
FIG. 6 is a plan view and a longitudinal side view showing a mounting structure of the semiconductor chip of the embodiment.

【図7】同実施形態の半導体チップの実装構造の変形例
を示す平面図および縦断側面図。
FIG. 7 is a plan view and a vertical sectional side view showing a modification of the mounting structure of the semiconductor chip of the embodiment.

【図8】同実施形態の半導体チップの実装構造の変形例
を示す平面図および縦断側面図。
FIG. 8 is a plan view and a vertical sectional side view showing a modification of the semiconductor chip mounting structure of the embodiment.

【図9】この発明の第4の実施形態の半導体チップの実
装工程を示す縦断側面図。
FIG. 9 is a vertical sectional side view showing a mounting step of a semiconductor chip according to a fourth embodiment of the present invention.

【図10】この発明の第5の実施形態の半導体チップの
実装工程を示す縦断側面図。
FIG. 10 is a vertical sectional side view showing a mounting step of a semiconductor chip according to a fifth embodiment of the present invention.

【図11】この発明の第6の実施形態の半導体チップの
実装工程を示す縦断側面図。
FIG. 11 is a vertical sectional side view showing a mounting step of a semiconductor chip according to a sixth embodiment of the present invention.

【図12】この発明の第7の実施形態の半導体実装装置
の斜視図。
FIG. 12 is a perspective view of a semiconductor mounting device according to a seventh embodiment of the present invention.

【図13】同実施形態の半導体実装装置の作用を示す側
面図。
FIG. 13 is a side view showing the operation of the semiconductor mounting device of the embodiment.

【図14】この発明の第8の実施形態の半導体実装装置
の一部の正面図。
FIG. 14 is a front view of a part of a semiconductor mounting device according to an eighth embodiment of the present invention;

【図15】同実施形態の半導体実装装置の作用を示すタ
イミングチャート図。
FIG. 15 is a timing chart showing the operation of the semiconductor mounting apparatus of the embodiment.

【図16】この発明の第9の実施形態の半導体実装装置
の作用を示すタイミングチャート図。
FIG. 16 is a timing chart showing the operation of the semiconductor mounting device according to the ninth embodiment of the present invention;

【図17】この発明の第10の実施形態の半導体実装装
置の作用を示すタイミングチャート図。
FIG. 17 is a timing chart showing the operation of the semiconductor mounting device according to the tenth embodiment of the present invention;

【図18】従来の半導体チップの実装工程を示す縦断側
面図。
FIG. 18 is a vertical sectional side view showing a conventional semiconductor chip mounting process.

【図19】従来の半導体の実装装置の一部を示す正面
図。
FIG. 19 is a front view showing a part of a conventional semiconductor mounting apparatus.

【図20】従来の半導体の実装装置の一部を示す正面
図。
FIG. 20 is a front view showing a part of a conventional semiconductor mounting apparatus.

【図21】従来の半導体の実装装置における転写工程を
示す縦断側面図。
FIG. 21 is a vertical sectional side view showing a transfer step in a conventional semiconductor mounting apparatus.

【図22】従来の半導体の実装装置における転写工程を
示す縦断側面図。
FIG. 22 is a vertical sectional side view showing a transfer step in a conventional semiconductor mounting apparatus.

【図23】従来の半導体実装装置の作用を示すタイミン
グチャート図。
FIG. 23 is a timing chart showing the operation of a conventional semiconductor mounting device.

【図24】従来の半導体実装装置の作用を示すタイミン
グチャート図。
FIG. 24 is a timing chart showing the operation of a conventional semiconductor mounting device.

【符号の説明】[Explanation of symbols]

11…半導体チップ 12…配線基板 13…突起電極 14…半導体チップ実装部位 15…電極パッド 17…絶縁性樹脂 DESCRIPTION OF SYMBOLS 11 ... Semiconductor chip 12 ... Wiring board 13 ... Protruding electrode 14 ... Semiconductor chip mounting site 15 ... Electrode pad 17 ... Insulating resin

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 突起電極が形成された半導体チップをフ
ェースダウンで配線基板に接続する半導体実装方法にお
いて、 前記配線基板の前記半導体チップが実装される半導体チ
ップ実装部位の周囲がソルダレジストによって覆われた
前記配線基板の前記半導体チップ実装部位に前記半導体
チップを搭載して前記突起電極と前記電極パッドに電気
的に接続する工程と、 搭載された前記半導体チップの周囲から前記半導体チッ
プと前記配線基板との間隙に絶縁性樹脂を注入する工程
と、 注入された前記絶縁性樹脂を加熱硬化する工程とを具備
することを特徴とする半導体実装方法。
1. A semiconductor mounting method for connecting a semiconductor chip on which projecting electrodes are formed to a wiring board face-down, wherein a periphery of a semiconductor chip mounting portion of the wiring board on which the semiconductor chip is mounted is covered with a solder resist. Mounting the semiconductor chip on the semiconductor chip mounting portion of the wiring board and electrically connecting the protruding electrode and the electrode pad; and mounting the semiconductor chip and the wiring board from around the mounted semiconductor chip. A step of injecting an insulating resin into a gap between the semiconductor device and a step of heating and curing the injected insulating resin.
【請求項2】 突起電極が形成された半導体チップをフ
ェースダウンで配線基板に接続する半導体実装構造にお
いて、 前記半導体チップの突起電極が接続される電極パッドを
有し、前記電極パッドを含む前記半導体チップが実装さ
れる半導体チップ実装部位の周囲がソルダレジストによ
って覆われた配線基板と、前記配線基板の電極パッドに
前記突起電極を介して電気的に接続された半導体チップ
と、前記半導体チップと前記配線基板との間隙に充填さ
れた絶縁性樹脂とを具備することを特徴とする半導体実
装構造。
2. A semiconductor mounting structure for connecting a semiconductor chip on which a protruding electrode is formed to a wiring board face-down, comprising: an electrode pad to which a protruding electrode of the semiconductor chip is connected, wherein the semiconductor includes the electrode pad. A wiring board in which the periphery of a semiconductor chip mounting portion on which the chip is mounted is covered with a solder resist, a semiconductor chip electrically connected to electrode pads of the wiring board via the protruding electrodes, A semiconductor mounting structure, comprising: an insulating resin filled in a gap with a wiring board.
【請求項3】 半導体チップ実装部位は、配線基板に実
装される半導体チップの前記配線基板に対向する面と同
一もしくはそれより広い面積を有し、前記半導体チップ
とほぼ同一形状であることを特徴とする請求項2記載の
半導体実装構造。
3. The semiconductor chip mounting portion has an area which is equal to or larger than a surface of the semiconductor chip mounted on the wiring board facing the wiring board, and has substantially the same shape as the semiconductor chip. 3. The semiconductor mounting structure according to claim 2, wherein
【請求項4】 突起電極は、絶縁性樹脂の硬化温度より
も高い融点を有する金属であることを特徴とする請求項
2記載の半導体実装構造。
4. The semiconductor mounting structure according to claim 2, wherein the protruding electrode is made of a metal having a melting point higher than a curing temperature of the insulating resin.
【請求項5】 突起電極が形成された半導体チップをフ
ェースダウンで配線基板に電気的に接続された半導体実
装構造において、前記半導体チップと前記配線基板との
間に熱可塑性樹脂と熱硬化性樹脂が介装されていること
を特徴とする半導体実装構造。
5. In a semiconductor mounting structure in which a semiconductor chip on which a protruding electrode is formed is electrically connected face down to a wiring board, a thermoplastic resin and a thermosetting resin are provided between the semiconductor chip and the wiring board. A semiconductor mounting structure, wherein a semiconductor device is interposed.
【請求項6】 熱可塑性樹脂及び熱硬化性樹脂は、半導
体チップの中央部領域と周辺部領域に別けて配線基板と
の間に介挿されていることを特徴とする請求項5記載の
半導体実装構造。
6. The semiconductor according to claim 5, wherein the thermoplastic resin and the thermosetting resin are interposed between the wiring substrate and the central region and the peripheral region of the semiconductor chip. Mounting structure.
【請求項7】 熱可塑性樹脂及び熱硬化性樹脂は、半導
体チップの中央部領域に用いる樹脂を熱可塑性樹脂に、
前記半導体チップの周辺部領域に用いる樹脂を熱硬化性
樹脂にしたことを特徴とする請求項5または6記載の半
導体実装構造。
7. The thermoplastic resin and the thermosetting resin include a resin used for a central region of a semiconductor chip as a thermoplastic resin.
7. The semiconductor mounting structure according to claim 5, wherein a resin used for a peripheral region of the semiconductor chip is a thermosetting resin.
【請求項8】 突起電極が形成された半導体チップをフ
ェースダウンで配線基板に接続する半導体実装方法にお
いて、 前記配線基板と前記半導体チップの少なくとも一方の中
央部領域に第1の樹脂を供給した後、前記半導体チップ
を前記配線基板に接続し、その後、前記半導体チップと
前記配線基板の間隙に前記半導体チップの周囲から第2
の樹脂を注入させることを特徴とする半導体実装方法。
8. A semiconductor mounting method for connecting a semiconductor chip on which a protruding electrode is formed to a wiring board face down, after supplying a first resin to at least one central region of the wiring board and the semiconductor chip. Connecting the semiconductor chip to the wiring board, and then inserting a second gap from the periphery of the semiconductor chip into the gap between the semiconductor chip and the wiring board.
A semiconductor mounting method characterized by injecting a resin.
【請求項9】 第1の樹脂は、熱可塑性樹脂を用い、第
2の樹脂は、熱硬化性樹脂を用いることを特徴とする請
求項8記載の半導体実装方法。
9. The semiconductor mounting method according to claim 8, wherein a thermoplastic resin is used as the first resin, and a thermosetting resin is used as the second resin.
【請求項10】 突起電極を有する半導体チップが実装
される配線基板を搭載する基板ステージと、この基板ス
テージに並置された導電性ペーストまたはフラックスを
前記突起電極に転写する転写機構と、前記半導体チップ
を保持し前記転写機構によって前記導電性ペーストまた
は前記フラックスを前記突起電極に転写した後、前記配
線基板に搭載して加熱するボンディングヘッドとを具備
する半導体実装装置において、 前記ボンディングヘッドに保持された半導体チップの前
記転写機構に対する相対的高さを計測する計測機構を設
けたことを特徴とする半導体実装装置。
10. A substrate stage on which a wiring board on which a semiconductor chip having a protruding electrode is mounted is mounted, a transfer mechanism for transferring conductive paste or flux juxtaposed on the substrate stage to the protruding electrode, and the semiconductor chip And a bonding head for transferring the conductive paste or the flux to the protruding electrodes by the transfer mechanism, and then mounting and heating the wiring board on the wiring substrate, wherein the bonding head is held by the bonding head. A semiconductor mounting device comprising a measuring mechanism for measuring a relative height of a semiconductor chip with respect to the transfer mechanism.
【請求項11】 計測機構は、ボンディングヘッドが基
板ステージと転写機構との間にあるとき下方に設置した
レーザ変位計であることを特徴とする請求項10記載の
半導体実装装置。
11. The semiconductor mounting apparatus according to claim 10, wherein the measuring mechanism is a laser displacement meter installed below when the bonding head is between the substrate stage and the transfer mechanism.
【請求項12】 計測機構は、基準高さをもった基板ス
テージ上に半導体チップを接触させ、その接触に基づく
ボンディングヘッドの位置あるいはボンディングヘッド
を駆動させるモータの駆動制御量から算出することを特
徴とする請求項10記載の半導体実装装置。
12. The measurement mechanism is characterized in that a semiconductor chip is brought into contact with a substrate stage having a reference height and is calculated from a position of a bonding head based on the contact or a drive control amount of a motor for driving the bonding head. The semiconductor mounting device according to claim 10, wherein
【請求項13】 突起電極が設けられた半導体チップと
電極パッドが設けられた配線基板とを前記突起電極と前
記電極パッドを介して電気的に接続する半導体実装方法
において、 ボンディングツールによって前記半導体チップを保持し
て前記突起電極と前記電極パッドとを接触させる工程
と、 ボンディングツールを加熱して前記突起電極を溶融させ
る工程と、 前記突起電極の溶融に基づき、前記半導体チップを前記
ボンディングツールから解放する工程と、 前記ボンディングツールから解放された半導体チップを
前記ボンディングツールによって再度保持して上昇させ
る工程とを具備することを特徴とする半導体実装方法。
13. A semiconductor mounting method for electrically connecting a semiconductor chip provided with a protruding electrode and a wiring board provided with an electrode pad via said protruding electrode and said electrode pad, wherein said semiconductor chip is formed by a bonding tool. Holding the projection electrode and the electrode pad in contact with each other, heating a bonding tool to melt the projection electrode, and releasing the semiconductor chip from the bonding tool based on the melting of the projection electrode. And mounting the semiconductor chip released from the bonding tool again by the bonding tool and raising the semiconductor chip.
【請求項14】 突起電極が設けられた半導体チップと
電極パッドが設けられた配線基板とを前記突起電極と前
記電極パッドを介して電気的に接続する半導体実装方法
において、 ボンディングツールによって前記半導体チップを保持し
て前記突起電極と前記電極パッドとを接触させる工程
と、 前記ボンディングツールを加熱して前記突起電極を溶融
させる工程と、 前記突起電極の溶融に基づき、前記半導体チップを前記
ボンディングツールから解放する工程と、 前記ボンディングヘッドから解放された半導体チップを
前記ボンディングツールによって再度保持して前記溶融
した突起電極の形状が鼓形となる位置まで上昇させる工
程と、 前記ボンディングツールによってバンプを冷却する第5
の工程とを具備することを特徴とする半導体実装方法。
14. A semiconductor mounting method for electrically connecting a semiconductor chip provided with a protruding electrode and a wiring board provided with an electrode pad via said protruding electrode and said electrode pad, wherein said semiconductor chip is formed by a bonding tool. Holding the projection electrode and the electrode pad in contact with each other; heating the bonding tool to melt the projection electrode; and melting the semiconductor chip from the bonding tool based on the melting of the projection electrode. Releasing the semiconductor chip released from the bonding head by the bonding tool and raising the molten protruding electrode to a position where the shape of the fused electrode becomes a drum shape; and cooling the bump by the bonding tool. Fifth
A semiconductor mounting method comprising the steps of:
JP25003696A 1996-09-20 1996-09-20 Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure Pending JPH1098075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25003696A JPH1098075A (en) 1996-09-20 1996-09-20 Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25003696A JPH1098075A (en) 1996-09-20 1996-09-20 Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure

Publications (1)

Publication Number Publication Date
JPH1098075A true JPH1098075A (en) 1998-04-14

Family

ID=17201882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25003696A Pending JPH1098075A (en) 1996-09-20 1996-09-20 Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure

Country Status (1)

Country Link
JP (1) JPH1098075A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339524A (en) * 2005-06-03 2006-12-14 Shinko Electric Ind Co Ltd Electronic equipment and its manufacturing method
JP2007273563A (en) * 2006-03-30 2007-10-18 Toshiba Corp Component built-in printed-wiring board, manufacturing method thereof, and electronic equipment
JP2009212186A (en) * 2008-03-03 2009-09-17 Nec Corp Method and apparatus for manufacturing semiconductor apparatus
JP2010278480A (en) * 2010-09-14 2010-12-09 Rohm Co Ltd Semiconductor device
JP2012109507A (en) * 2010-11-16 2012-06-07 Stats Chippac Ltd Method for forming semiconductor device and flip chip interconnection structure
US8405227B2 (en) 2004-09-28 2013-03-26 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US10522494B2 (en) 2004-09-28 2019-12-31 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US11355462B2 (en) 2004-09-28 2022-06-07 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US8405227B2 (en) 2004-09-28 2013-03-26 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US10818628B2 (en) 2004-09-28 2020-10-27 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US9721865B2 (en) 2004-09-28 2017-08-01 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US8754535B2 (en) 2004-09-28 2014-06-17 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US9831204B2 (en) 2004-09-28 2017-11-28 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US9117774B2 (en) 2004-09-28 2015-08-25 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006339524A (en) * 2005-06-03 2006-12-14 Shinko Electric Ind Co Ltd Electronic equipment and its manufacturing method
JP4533248B2 (en) * 2005-06-03 2010-09-01 新光電気工業株式会社 Electronic equipment
JP2007273563A (en) * 2006-03-30 2007-10-18 Toshiba Corp Component built-in printed-wiring board, manufacturing method thereof, and electronic equipment
JP2009212186A (en) * 2008-03-03 2009-09-17 Nec Corp Method and apparatus for manufacturing semiconductor apparatus
JP2010278480A (en) * 2010-09-14 2010-12-09 Rohm Co Ltd Semiconductor device
JP2012109507A (en) * 2010-11-16 2012-06-07 Stats Chippac Ltd Method for forming semiconductor device and flip chip interconnection structure

Similar Documents

Publication Publication Date Title
US6172422B1 (en) Semiconductor device and a manufacturing method thereof
JP3150347B2 (en) Method and apparatus for mounting electronic components on circuit board
JP4752586B2 (en) Manufacturing method of semiconductor device
US6796025B2 (en) Method for mounting electronic part and paste material
JP2000200859A (en) Chip size semiconductor package, aggregate thereof and manufacture thereof
JPH11191569A (en) Flip chip-mounting method and semiconductor device
JP5719999B2 (en) Electronic component mounting method, electronic component mounting apparatus, and electronic component mounting system
KR102363436B1 (en) Device and method of laser compression bonding for semiconductor chip
JP2008147601A (en) Flip chip bonding method, and method for manufacturing semiconductor device
KR20020044577A (en) Advanced flip-chip join package
JPH1098075A (en) Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure
JPH10335527A (en) Semiconductor device, mounting method of semiconductor device and manufacture thereof
JP2002373914A (en) Electronic component connection structure
JP3558576B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2002271014A (en) Method of mounting electronic component
JP4260712B2 (en) Electronic component mounting method and apparatus
KR100301356B1 (en) Formation method of protrusion electrode
KR100347762B1 (en) Direct attatch bonding process of bare chip and pwb
JP2000151086A (en) Printed circuit unit and its manufacture
JPH11186325A (en) Manufacture of semiconductor device
JPH1098077A (en) Production of semiconductor device
JP2837145B2 (en) Connection method and connection device between chip component and substrate
JPH05243331A (en) Packaginging method for semiconductor device
JPH11274235A (en) Semiconductor device and producing method therefor
JP2000332060A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A131 Notification of reasons for refusal

Effective date: 20041019

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301