JP4752586B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4752586B2 JP4752586B2 JP2006109455A JP2006109455A JP4752586B2 JP 4752586 B2 JP4752586 B2 JP 4752586B2 JP 2006109455 A JP2006109455 A JP 2006109455A JP 2006109455 A JP2006109455 A JP 2006109455A JP 4752586 B2 JP4752586 B2 JP 4752586B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- chip
- protrusion
- bonding
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
電子部品及びその実装方法に関し、特に、アンダーフィル材を予め塗布して突起電極を介した信頼性の高い電気的接続を可能とする電子部品及びこれを用いた半導体装置並びに半導体装置の製造方法に関する。 The present invention relates to an electronic component and a mounting method thereof, and more particularly, to an electronic component that allows a highly reliable electrical connection through a protruding electrode by applying an underfill material in advance, a semiconductor device using the electronic component, and a method for manufacturing the semiconductor device .
携帯電話等のモバイル製品に代表される電子機器には、高密度化、小型化、高性能化の要求が非常に大きい。これらの要求を実現するために種々の実装技術が検討されている。 Electronic devices typified by mobile products such as mobile phones have very high demands for higher density, smaller size, and higher performance. Various mounting techniques have been studied in order to realize these requirements.
SiP(System in Package)は高密度実装に対応したワイヤーボンディングによるチップスタック型が、現状では主流となっているが、信号伝送の高速化、高密度化を実現するために、半導体チップ間をダイレクトに接続するチップオンチップ(CoC(Chip on Chip))実装技術の開発が始まっている。CoC実装のメリットは、多ピン化によるワイドバス実現でデータ転送密度の向上が可能である点にある。 SiP (System in Package) is a chip stack type by wire bonding that supports high-density mounting, but it is currently the mainstream, but in order to realize high-speed signal transmission and high density, direct connection between semiconductor chips Development of a chip-on-chip (CoC) mounting technology for connecting to the substrate has started. The advantage of CoC implementation is that the data transfer density can be improved by realizing a wide bus by increasing the number of pins.
CoC実装技術の開発のポイントは、多ピン、微細ピッチに対応した高精度実装技術、並びに回路面への実装であることから、層間絶縁膜に適用されている脆弱な低誘電率膜(Low−k膜)に対応した低ダメージフリップチップ実装技術にある。 The development point of CoC mounting technology is high-precision mounting technology that supports multiple pins and fine pitches, and mounting on the circuit surface. Therefore, the fragile low dielectric constant film (Low−) applied to the interlayer insulating film low damage flip chip mounting technology corresponding to (k film).
CoC実装技術では、上下の半導体チップのフリップチップ接合には、半田バンプを用いた溶融接合等が、低ダメージ実装技術として採用されている。 In CoC mounting technology, fusion bonding using solder bumps or the like is employed as a low-damage mounting technology for flip chip bonding of upper and lower semiconductor chips.
図14は、フリップチップボンディングによって上部及び下部の半導体チップを半田バンプを用いて溶融接合した後に、アンダーフィル材の注入を行う従来技術を説明する断面図である。 FIG. 14 is a cross-sectional view for explaining a conventional technique for injecting an underfill material after melt bonding of upper and lower semiconductor chips using solder bumps by flip chip bonding.
図14(A)に示すように、上部チップ51及び下部チップ52には、配線導体53上にそれぞれ半田バンプ54、55が形成されている。半田バンプ54、55を介して上部チップ51と下部チップ52を接続する時、まず上部チップ51と下部チップ52との位置合わせを行い、半田バンプ54、55を対向させる。次に、半田バンプ54、55に所定の加圧力を加えて、上部チップ51及び下部チップ52の全ての半田バンプが接触状態となるようにする。この接触状態となったことを感知するために、荷重検出装置がボンダー内に備えられており、接触時の荷重が感知される。低ダメージ実装の場合は、この接触時の荷重自体も半導体チップの層間絶縁膜等にダメージを与える可能性があるため、非常に少ない荷重の変化によって接触を検出する。その後、半田バンプ54、55を充分に接触させて接合するため、及び、上部チップ51と下部チップ52との間に、目的とするギャップ(間隙)を形成するために、上部チップ51を所定の量だけ押し込み、前記の加圧力を減圧もしくは無加圧状態にして、半田バンプ54、55を溶融温度に加熱して上下の半田バンプ54、55を接続する。このようにして、フリップチップ接合が完了する。
As shown in FIG. 14A,
このフリップチップ接合のみでは、応力が微小な半田バンプ54、55に集中し、クラック等によって接続不良を起こす。これを防止するため、古くからアンダーフィルが実行されている。
With only this flip chip bonding, stress concentrates on the
図14(B)に示すように、ニードル(吐出ノズル)56を用いてアンダーフィル材58と呼ばれる液状封止材を、上部チップ51の側面近傍で下部チップ52の面に滴下し、上部チップ51と下部チップ52との間の狭い間隙(ギャップ)gに毛細管現象を利用して浸透させる(以下、サイドフィルアンダーフィルという。)。次に、加熱硬化させることにより、上部チップ51と下部チップ52との接続の信頼性を向上させると同時に、半導体チップの表面を湿度等の外部ストレスから保護している。
As shown in FIG. 14B, a liquid sealing material called an underfill material 58 is dropped onto the surface of the
所定量のアンダーフィル材は吐出ノズル56を用いて上部チップ51の側端の近傍で下部チップ52の表面に吐出され、吐出されたアンダーフィル材は毛管現象によって上部チップ51と下部チップ52との間隙gに充填されるが、この時、例えば、間隙におけるアンダーフィル材の流動にむらがあると、間隙に存在する空気がアンダーフィル材によって間隙から外部に押し出されないで気泡57として間隙に残ったり、吐出ノズル56からのアンダーフィル材の吐出量が少なかった場合には、アンダーフィル材58の未充填部59
が残り、フィレット部が形成されない状態となってしまう。このような気泡57、未充填部59が形成された状態は、外部環境の影響を受けやすく、信頼性を低下させる大きな原因となる。
A predetermined amount of underfill material is discharged onto the surface of the
Remains, and the fillet portion is not formed. The state in which
また、サイドフィルアンダーフィルでは、上部チップ51と下部チップ52と間隙にアンダーフィル材の毛細管現象による浸透圧で注入されるので、上部チップ51及び下部チップ52の表面状態(汚れ等)や隙間の広さ、半田バンプ54、55の密集度が場所によって異なる等によって、アンダーフィル材の注入性が変化するので、アンダーフィル材が注入されない部分が生じてボイド(気泡)を発生し、接合部の長期信頼性を損ねるという問題を生じる。また、アンダーフィル材の注入完了までに時間を要し、生産性が低いという問題やサイドフィルアンダーフィルのために専用の装置が必要であり、設備投資金額が高くなってしまうという問題がある。
Further, in the side fill underfill, since the osmotic pressure due to the capillary action of the underfill material is injected into the gap between the
サイドフィルアンダーフィルでは、作業性が悪いこと、ボイドが残りやすいこと、アンダーフィル材を滴下する領域が必要であり、接合するチップサイズに制限がある等、多くの問題があることから、新しいアンダーフィルプロセスが提案されている。 Side fill underfill has many problems, such as poor workability, easy voids, and the area where dripping underfill material is required, and there are restrictions on the chip size to be joined. A fill process has been proposed.
図15は、下部半導体チップの面にアンダーフィル材を塗布した後に、フリップチップボンディングによって上部及び下部の半導体チップを接合する従来技術を説明する断面図である。 FIG. 15 is a cross-sectional view for explaining the prior art in which the upper and lower semiconductor chips are joined by flip chip bonding after applying an underfill material to the surface of the lower semiconductor chip.
図15に示すように、先にアンダーフィル材58(液状樹脂)を下部チップ52上に供給し、上部チップ51と下部チップ52との間隙を所定の値に保持して、半田バンプ54、55をフリップチップ接続すると同時に、アンダーフィル封止も完了させる(以下、ノーフローアンダーフィル又はノーフロータイプアンダーフィルという。)。
As shown in FIG. 15, the underfill material 58 (liquid resin) is first supplied onto the
「半導体封止材料の技術動向」と題する後記の非特許文献1には、液状封止樹脂をチップ周辺からチップと基板の狭い空隙に毛細管現象を利用して浸透させて、加熱硬化させる方式、先にアンダーフィル樹脂(フラックス機能も兼ね備える)を基板上に供給し、チップ搭載の後のリフロー工程でフリップチップ接続と同時に、アンダーフィル封止も完成させるノーフロータイプアンダーフィル方式、NCP(Non Conductive paste)材と呼ばれる液状樹脂を基板上に塗布した後にチップを搭載し、短時間(数秒〜10秒)の加圧加熱でメカニカルな金属同士の接合を固定化させるNCPプロセスと呼ばれる方式、及び、無鉛半田材料の特性に関する記載がある。
「高密度実装を実現するコンシュマー製品向けLSIアセンブリ技術」と題する後記の非特許文献2には、フリップチップ実装技術、バンプ形成技術に関する記載、圧接フリップチップ実装技術、多ピン超音波フリップチップ実装技術、及び、LSI端子のファインピッチ化や脆弱なlow−k材(低誘電率材料)採用により、低荷重・振動低振幅化等の実装ストレス低減が要求されるとの記載がある。
Non-Patent
「半導体装置およびその製造方法」と題する後記の特許文献1には以下の記載がある。
特許文献1の発明にかかる半導体装置は、主面に第1の端子を有する半導体素子と、表面に上記第1の端子に対応して配設された第2の端子を有し上記主面を対向面として上記半導体素子が載置される配線基板と、溶融により上記第1の端子と上記第2の端子に接合され、上記半導体素子と上記配線基板とを電気的に接続する導電性バンプと、上記半導体素子上記基板との間に介装され、これらの間隙の距離を調整する間隙調整部材と、上記間隙に形成され、金属表面を活性化させる成分を含む樹脂でなる樹脂封止体と、を備え、上記間隙調整部材の少なくとも一部は、上記間隙調整部材と上記半導体素子のいずれにも接触していることを特徴とする。
A semiconductor device according to the invention of
上記間隙調整部材は、上記第1の端子の高さと上記伝導性バンプの溶融前の高さと上記第2の端子の高さとの合計値未満の高さを有し、その高さは、より具体的には20μm以上200μmであることが好ましい。 The gap adjusting member has a height less than a total value of the height of the first terminal, the height of the conductive bump before melting, and the height of the second terminal, and the height is more specific. Specifically, it is preferably 20 μm or more and 200 μm.
上記半導体措置が備える上記間隙調整部材は、球状粒子であると良い。 The gap adjusting member included in the semiconductor measure may be a spherical particle.
また、上記間隙調整部材は、上記回路配線基板または上記半導体チップの対向面のいずれかに形成された突起であっても良い。 The gap adjusting member may be a protrusion formed on either the circuit wiring board or the facing surface of the semiconductor chip.
特許文献1では、ノーフローアンダーフィル用樹脂中にギャップの大きさを一定値に保持するための粒子を含有させ、ギャップが粒子のサイズ未満に潰されることなく、一定のサイズに保たれた状態で樹脂の硬化を進行させる、或いは、チップ側または基板側にギャップのサイズを一定値に保持するための突起を複数個設け、一定サイズの間隙内でノーフローアンダーフィル用樹脂の硬化を進行させる。従って、粒子や突起の材質は、加熱時の荷重、熱によってダメージを受け形状が顕著に変化しない材質が選択される。
In
「フリップチップ実装方法」と題する後記の特許文献2には以下の記載がある。
特許文献2の発明のフリップチップ実装方法は、基板表面に半導体部品チップをフリップチップ実装する方法であって、基板上に設けた接続用パッドと、前記半導体部品チップの裏面に形成された電極パッドとの間をバンプ状の半田を用いて接合する際、前記接続用パッドの面積は、対応する電極パッドの面積より狭くし、前記接続用パッドの表面に利用するバンプ状の半田を作製し、バンプ状の半田を設けた前記接続用パッドを取り囲みソルダレジスト層を基板表面に設け、そのソルダレジスト層で取り囲まれる基板表面領域を凹部に構成し、その際、前記ソルダレジスト層の層厚と、前記接続用パッドの表面に作製されたバンプ状半田頂部の基板面からの高さとを比較すると、前記バンプ状半田頂部の高さが前記ソルダレジスト層の層厚より小さくなるように選択し、前記バンプ状半田頂部を超える深さまで、フラックス剤を含む液状の熱硬化性樹脂組成物を充填し、基板上に設けた接続用パッドに対応して、前記半導体部品チップの裏面に形成された電極パッドが位置する配置に、前記半導体部品チップを位置合せして重ね合わせ、前記半導体部品チップの裏面に形成された電極パッド面に前記フラックス剤を含む液状の熱硬化性樹脂組成物が接触する状態とし、その配置を維持しつつ、前記半導体部品チップに荷重を印加した状態で、バンプ状半田の溶融と、液状の熱硬化性樹脂組成物の熱硬化が起こる温度に過熱し、前記フラック剤の作用によるフラックス処理と、その後の溶解した半田材料による半田接合、ならびに熱硬化性樹脂組成物の熱硬化による基板表面と半導体部品チップとの間隙への熱硬化物による封止・接着固定を行うことを特徴とするフリップチップ実装方法である。このフリップチップ実装方法では、前記バンプ状半田を構成する半田材料として、錫合金半田を用いることができる。
The flip chip mounting method of the invention of
特許文献2の発明のフリップチップ実装方法においては、接続用パッド上に作製される前記バンプ状半田頂部の基板面からの高さと、前記半導体部品チップの裏面に形成された電極パッドの厚さとの合計は、前記ソルダレジスト層の層厚より、電極パッドの厚さと接続用パッドの厚さを差し引いた値に、電極パッドの面積を乗じた体積値は、接続用パッド上に作製される前記バンプ状半田の半田部分の体積よりも大きく選択されていることが好ましい。
In the flip-chip mounting method of the invention of
特許文献2では、ソルダレジスト層は、実装される半導体部品チップと配線基板との間隙を規定するスペーサとして機能する。また、アンダーフィル剤にはフラックス剤が含有されている。
In
「電子部品の実装方法」と題する後記の特許文献3には以下の記載がある。
特許文献3の発明の請求項1に記載の電子部品の実装方法は、基板の電極もしくは電子部品の電極の少なくともいずれか一方の電極に半田部を形成し、この半田部によって前記基板の電極に前記電子部品の電極を半田接合する電子部品の接合方法であって、前記基板上に半田融点温度よりも低い融点温度の硬化剤を含む熱硬化性樹脂を塗布して前記基板の電極または電極に形成された半田部を覆う工程と、前記半田部を前記電極または電極に形成された半田部に対して位置合せする工程と、前記半田部を前記電極または電極に形成された半田部に対して押圧した状態で電子部品を加熱して前記熱硬化性樹脂を硬化させる工程とを含み、前記電子部品を加熱する工程において、前記熱硬化性樹脂が完全硬化する前に前記半田部を半田の融点温度以上に昇温させるようにした。
In the electronic component mounting method according to
特許文献3の発明の請求項2に記載の電子部品の実装方法は、請求項1に記載の電子部品の実装方法請求項1に記載の電子部品の実装方法であって、前記熱硬化性樹脂に、少なくとも半田の融点温度よりも低い融点温度を有する第1の硬化剤と、半田の融点温度よりも高い融点温度を有する第2の硬化剤とを含む。
The electronic component mounting method according to
特許文献3の発明によれば、電子部品を加熱する工程において、熱硬化性樹脂が完全硬化する前に半田部を半田の融点温度以上に昇温させることにより、半田部と被接合面での溶融半田の濡れ拡がりが阻害されず、良好な形状で信頼性の高い接合部を得ることができ、熱硬化性樹脂の硬化が促進されることにより実装時間を短縮することができる。
According to the invention of
フッリプチップボンディング装置では、ヘッド部を下降させていき、チップを基板に押圧し、加圧と加熱によってチップと基板を接合させるが、チップを基板上に搭載する際の搭載荷重の種々の制御方法が知られている(例えば、後記する特許文献4、5、6を参照)。
In the flip chip bonding apparatus, the head part is lowered, the chip is pressed against the substrate, and the chip and the substrate are bonded by pressurization and heating, but various control of the mounting load when the chip is mounted on the substrate. Methods are known (see, for example,
特許文献4には、荷重制御による部品搭載および押し込み量制御による部品搭載を行う「部品搭載装置および方法」に関する記載がある。 Japanese Patent Application Laid-Open No. 2004-228561 describes a “component mounting apparatus and method” that performs component mounting by load control and component mounting by pushing amount control.
特許文献5には、押圧ヘッドの姿勢を正しく保って、フリップチップの全てのバンプを均一な力で基板の電極に押し付けてボンディングする「フリップチップのボンディング装置」に関する記載がある。
「ボンディングツール及びそれを用いた半導体チップのボンディング」と題する特許文献6には以下の記載がある。
特許文献6の発明は、半導体チップを実装基板にフリップチップ接続する際に、実装基板に熱による反り等の変形が生じていても、半導体チップのフェース面と実装基板表面との平行度を確保することが可能な簡略なボンディングツール及びそれを用いた半導体チップのボンディング方法を提供することを目的とする。
The invention of
特許文献6の発明の請求項1に係るボンディングツールは、半導体チップをフェースダウンに保持する吸着ヘッド部と、この吸着ヘッド部を駆動し、吸着ヘッド部に保持された半導体チップを実装基板上に搬送して載置する駆動部と、この吸着ヘッド部のヘッド面の傾きを調整するヘッド面調整部とを有し、このヘッド面調整部を用いて吸着ヘッド部に保持された半導体チップのフェース面が実装基板表面に平行になるようにした後、前記半導体チップと前記実装基板にフリップチップ接続することを特徴とする。
A bonding tool according to
また、特許文献6の発明の上記請求項1に記載のボンディングツールにおいて、吸着ヘッド部に保持された半導体チップが実装基板表面に接触する際の複数箇所の圧力を検出する複数個の圧力センサを有し、これらの複数個の圧力センサによって検出された複数箇所の圧力値に基づいて、ヘッド面調整部による吸着ヘッド部のヘッド面の傾きの調整を行うことを特徴とする。
Further, in the bonding tool according to
実装基板に熱による反り等の変形が生じている場合には、半導体チップの実装基板面への最初の接触部に最も近い圧力センサが最も大きな圧力値を検出し、最も遠い圧力センサが最も小さい圧力値を検出することないなり、実装基板の変形に対応して半導体チップの複数箇所の圧力値にバラツキが生じる。このため、ヘッド面調整部が吸着ヘッド部のヘッド面の傾きを調整する際に、複数個の圧力センサによって検出された複数箇所の圧力値のバラツキを是正して、半導体チップの複数箇所の圧力値が均一になるように調整すればよいため、半導体チップのフェース面を実装基板表面に平行にすることが容易に可能になる。 When deformation such as warpage due to heat has occurred on the mounting board, the pressure sensor closest to the first contact portion of the semiconductor chip to the mounting board surface detects the largest pressure value, and the farthest pressure sensor has the smallest. The pressure value is not detected, and the pressure values at a plurality of locations on the semiconductor chip vary depending on the deformation of the mounting substrate. For this reason, when the head surface adjustment unit adjusts the inclination of the head surface of the suction head unit, it corrects the variation in the pressure values detected by the plurality of pressure sensors, thereby correcting the pressure at the plurality of points on the semiconductor chip. Since the values may be adjusted to be uniform, the face surface of the semiconductor chip can be easily made parallel to the mounting substrate surface.
また、特許文献6の発明の上記請求項1に記載のボンディングツールにおいて、吸着ヘッド部に保持された半導体チップが実装基板に接近する際の半導体チップのフェース面と実装基板表面との間の複数箇所の間隔を検出する間隔測定器を有し、この間隔測定器によって検出された複数箇所の間隔に基づいて、ヘッド面調整部による吸着ヘッド部のヘッド面の傾きの調整を行うことを特徴とする。
Further, in the bonding tool according to
実装基板に熱による反り等の変形が生じている場合には、半導体チップフェース面と実装基板面との間の近接した複数箇所の間隔にバラツキが生じることを検出することになる。このため、ヘッド面調整部が吸着ヘッド部のヘッド面の傾きを調整する際に、間隔測定器によって検出された複数箇所の間隔のバラツキを是正して、半導体チップのフェース面と実装基板表面との近接した間隔が全体に渡って均一になるように調整すればよいため、半導体チップのフェース面を実装基板表面に平行にすることが容易に可能になる。 When the mounting substrate is deformed such as warpage due to heat, it is detected that variations occur at intervals between a plurality of adjacent locations between the semiconductor chip face surface and the mounting substrate surface. For this reason, when the head surface adjustment unit adjusts the inclination of the head surface of the suction head unit, the variation in the intervals detected by the interval measuring device is corrected, and the face surface of the semiconductor chip and the mounting substrate surface are corrected. Therefore, the face surface of the semiconductor chip can be easily made parallel to the mounting substrate surface.
特許文献6では、吸着ヘッド部のヘッド面の傾きの調整を、自動化することも可能である。
In
図14(A)に示したように、低誘電率膜(Low−k)を用いた半導体チップのCoC実装では、低加重による低ダメージフリップチップボンディングが要求され、上部チップ51及び下部チップ52の半田バンプ54、55の接触を検知する荷重は非常に小さい。サイドフィルアンダーフィルを採用する場合、上部チップ51及び下部チップ52の半田バンプ54、55の接触に対して、アンダーフィル材58は何ら影響を与えない。
As shown in FIG. 14A, in CoC mounting of a semiconductor chip using a low dielectric constant film (Low-k), low damage flip chip bonding with low load is required, and the
しかし、図15に示したように、ノーフローアンダーフィルを採用する場合には、上部チップ51及び下部チップ52の半田バンプ54、55の接触を検知する荷重は非常に小さいため、半田バンプ54、55の接触時の荷重検出に対して、下部チップ52の半田バンプ55に塗布されているアンダーフィル材58の存在が大きく影響する。低ダメージフリップチップボンディングを実現するため、非常に小さい荷重によって半田バンプ54、55の接触を検出しようとするため、上部チップ51の半田バンプ54と、下部チップ52の面に塗布されたアンダーフィル材58との接触時に荷重を検出してしまい、半田バンプ54、55の接触を正確に検知することができないという問題がある。即ち、上部チップ51の半田バンプ54とアンダーフィル材58との接触を、上部チップ51の半田バンプ54と下部チップ52の半田バンプ55との接触として、誤検出するという問題がある。
However, as shown in FIG. 15, when no-flow underfill is adopted, the load for detecting the contact between the solder bumps 54 and 55 of the
半田バンプ54、55の接触の正確な検知ができないため、上部チップ51と下部チップ52との間隙(g)を所定の値に正確に保持することができず、上部チップ51の半田バンプ54と下部チップ52の半田バンプ55との接触が十分に確保されず、接合不良を起こすという問題を生じる。
Since the contact between the solder bumps 54 and 55 cannot be detected accurately, the gap (g) between the
半田バンプ54と半田バンプ55との接触に先行する、半田バンプ54とアンダーフィル材58との接触を避けるために、半田バンプ54と半田バンプ55との接触によって先に荷重が検出されるようにするために、下部チップ52にアンダーフィル材(プリコート樹脂)58の量を調節して塗布すると、上部チップ51と下部チップ52との間隙を充填するためのアンダーフィル材58の量が不足してしまい、気泡(ボイド)が発生してしまい、信頼性不良を引き起こすという問題が発生する。
In order to avoid the contact between the
このように、低ダメージフリップチップボンディングによるCoC実装にノーフローアンダーフィルを採用するには多くの問題があり、現状では、ノーフローアンダーフィルを採用することができず、毛細管現象を利用したサイドフィルアンダーフィルが採用されており、ボイドが残りやすく信頼性不良を起こしやすいという問題、アンダーフィル材を滴下する領域が下部チップに必要であり下部チップサイズが大きくなりCoC実装品の小型化に限界があるという問題等がある。 As described above, there are many problems in adopting no-flow underfill for CoC mounting by low damage flip chip bonding. At present, no-flow underfill cannot be adopted, and side fill using capillary phenomenon is used. Underfill is adopted, voids are likely to remain, and reliability is likely to be deteriorated. The area where the underfill material is dropped is required for the lower chip, and the size of the lower chip is increased, so there is a limit to the miniaturization of CoC mounted products. There is a problem that there is.
本発明は、上述したような課題を解決するためになされたものであって、その目的は、アンダーフィル材を予め塗布して突起電極を介した信頼性の高い電気的接続を可能とする電子部品及びこれを用いた半導体装置並びに半導体装置の製造方法を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to make it possible to apply an underfill material in advance to enable reliable electrical connection via protruding electrodes. An object is to provide a component, a semiconductor device using the component, and a method for manufacturing the semiconductor device.
即ち、本発明は、導電性材料からなる突起電極と、前記突起電極よりも大きな高さをもつダミーの突起部とを基板上に有する電子部品に係るものである。 That is, the present invention relates to an electronic component having a protruding electrode made of a conductive material and a dummy protruding portion having a height larger than that of the protruding electrode on a substrate.
また、本発明は、前記電子部品に、半導体チップが前記突起電極を介して電気的に接続された半導体装置であって、前記突起部の内側領域において前記電子部品の表面に付着された電気絶縁材によって、前記半導体チップが前記電子部品に固定されている半導体装置に係るものである。 The present invention is also a semiconductor device in which a semiconductor chip is electrically connected to the electronic component via the protruding electrode, and the electric insulation adhered to the surface of the electronic component in the inner region of the protruding portion The semiconductor chip is fixed to the electronic component by a material.
また、本発明は、第1及び第2の電子部品の少なくとも一方の面に突起電極を形成し、この突起電極を介して前記第1及び第2の電子部品を電気的に接続する半導体装置の製造方法において、前記突起電極よりも大きな高さをもつダミーの突起部を前記第1の電子部品の面に形成する第1の工程と、前記第1の電子部品の面に、前記突起電極よりも高く、前記突起部よりも低い電気絶縁材を付着する第2の工程と、前記第1の電子部品と前記第2の電子部品とを近接させ、前記第2の電子部品と前記突起部との接触を検出する第3の工程と、前記接触を検出した後に、前記第1の電子部品と前記第2の電子部品との間隔が所定の値となるまで、前記第1の電子部品と前記第2の電子部品とを更に近接させる第4の工程とを有する、半導体装置の製造方法に係るものである。 The present invention also provides a semiconductor device in which a protruding electrode is formed on at least one surface of the first and second electronic components, and the first and second electronic components are electrically connected via the protruding electrode. In the manufacturing method, a first step of forming a dummy protrusion having a height greater than the protrusion electrode on the surface of the first electronic component, and a surface of the first electronic component from the protrusion electrode A second step of attaching an electrical insulating material that is higher and lower than the protrusion, the first electronic component and the second electronic component are brought close to each other, and the second electronic component and the protrusion A third step of detecting a contact of the first electronic component and the first electronic component until the distance between the first electronic component and the second electronic component reaches a predetermined value after the contact is detected. A fourth step of bringing the second electronic component closer to each other Those relating to the manufacturing process.
本発明の電子部品によれば、前記突起電極よりも大きな高さのダミーの突起部を有するので、前記突起電極が外部接続される際に、電気絶縁材によって前記突起電極が覆われ、前記突起部よりも低くなるように電子部品の表面に、予め、前記電気絶縁材を塗布することによって、前記電気絶縁材への気泡の混入を防止し信頼性の高い電気的接続を可能とすることができる。即ち、前記電気絶縁材を予め塗布して信頼性の高いフリップチップ接合に好適な電子部品を提供することができる。 According to the electronic component of the present invention, since the dummy projecting portion having a height larger than the projecting electrode is provided, the projecting electrode is covered with an electrical insulating material when the projecting electrode is externally connected, and the projecting electrode By applying the electrical insulating material in advance on the surface of the electronic component so as to be lower than the portion, it is possible to prevent air bubbles from being mixed into the electrical insulating material and to make highly reliable electrical connection. it can. That is, it is possible to provide an electronic component suitable for flip chip bonding with high reliability by applying the electrical insulating material in advance.
また、本発明の半導体装置によれば、前記突起部を利用して間隙を設定し、前記突起部の内側領域において前記電子部品の表面に付着された前記電気絶縁材によって、前記半導体チップが前記電子部品に固定されているので、前記半導体チップと前記電子部品とを、所定の間隙を正確に保持して前記突起電極を介して信頼性高く電気的に接続することができる。 According to the semiconductor device of the present invention, a gap is set using the protrusion, and the semiconductor chip is formed by the electrical insulating material attached to the surface of the electronic component in the inner region of the protrusion. Since it is fixed to the electronic component, the semiconductor chip and the electronic component can be electrically connected with high reliability through the protruding electrode while accurately maintaining a predetermined gap.
また、本発明の半導体装置の製造方法によれば、前記突起電極よりも大きな高さをもつ突起部が前記第1の電子部品の面に形成され、前記第1の電子部品の面に、前記突起電極よりも高く、前記突起部よりも低い電気絶縁材が付着され、前記第1の電子部品と前記第2の電子部品とを近接させて、前記第2の電子部品と前記突起部との接触を検出した後に、前記第1の電子部品と前記第2の電子部品との間隔が所定の値となるまで、前記第1の電子部品と前記第2の電子部品とを更に近接させるので、前記第1の電子部品と前記第2の電子部品との接触を、前記電気絶縁材の存在に影響されずに正確に検出することができる。従って、前記第1の電子部品と前記第2の電子部品との間隔を所定の値に正確に保持することができ、前記電気絶縁材の付着量の不足による気泡の発生を防止することができる。この結果、低加重による低ダメージフリップチップボンディングを可能とすることができる信頼性の高い半導体装置の製造方法を提供することができる。 According to the method for manufacturing a semiconductor device of the present invention, a protrusion having a height larger than that of the protrusion electrode is formed on the surface of the first electronic component, and the surface of the first electronic component is An electrical insulating material that is higher than the protruding electrode and lower than the protruding portion is attached, and the first electronic component and the second electronic component are brought close to each other, and the second electronic component and the protruding portion are After the contact is detected, the first electronic component and the second electronic component are brought closer to each other until the distance between the first electronic component and the second electronic component reaches a predetermined value. Contact between the first electronic component and the second electronic component can be accurately detected without being affected by the presence of the electrical insulating material. Accordingly, the distance between the first electronic component and the second electronic component can be accurately maintained at a predetermined value, and bubbles can be prevented from being generated due to an insufficient amount of adhesion of the electrical insulating material. . As a result, it is possible to provide a method for manufacturing a highly reliable semiconductor device that enables low-damage flip-chip bonding with low load.
本発明の電子部品では、前記突起電極が形成された領域の外側に、前記突起部が形成された構成とするのがよい。前記突起電極を囲むように前記突起部を形成するので、従来の電子部品に単に前記突起電極を追加するだけでよく、前記突起電極を外部接続する際に、前記電子部品の位置情報を前記突起部によって検出することができる。 In the electronic component of the present invention, it is preferable that the protruding portion is formed outside the region where the protruding electrode is formed. Since the protruding portion is formed so as to surround the protruding electrode, it is only necessary to add the protruding electrode to a conventional electronic component. When the protruding electrode is externally connected, the position information of the electronic component is displayed as the protruding portion. It can be detected by the part.
また、前記突起電極が複数個設けられ、これらが略同じ高さをもつ構成とするのがよい。前記突起電極を信頼性高く外部接続することができる。 Further, it is preferable that a plurality of the protruding electrodes are provided, and these have substantially the same height. The protruding electrode can be externally connected with high reliability.
また、前記突起部が複数個設けられ、これらが略同じ高さをもつ構成とするのがよい。前記突起電極を外部接続する際に、前記電子部品の位置情報を複数個の前記突起部によって正確に検出することができ、前記突起電極を信頼性高く外部接続することができる。 Also, it is preferable that a plurality of the protrusions are provided and these have substantially the same height. When the protruding electrode is externally connected, position information of the electronic component can be accurately detected by the plurality of protruding portions, and the protruding electrode can be externally connected with high reliability.
また、前記突起部の融点が、前記突起電極の融点以下の温度範囲にある構成とするのがよい。更に、前記突起部の融点が、180℃以上であり、前記突起電極の融点以上の所定の温度範囲以下である構成とするのがよい。前記突起電極を外部接続する際に、前記電子部品の位置情報を、前記突起電極の存在によって影響されずに、前記突起部によって正確に検出することができ、前記突起部の存在が、前記突起電極の外部接続に対して影響を与えることはない。 Further, it is preferable that a melting point of the protruding portion is in a temperature range equal to or lower than a melting point of the protruding electrode. Furthermore, it is preferable that the protrusion has a melting point of 180 ° C. or higher and a predetermined temperature range equal to or higher than the melting point of the protruding electrode. When the protruding electrode is externally connected, the position information of the electronic component can be accurately detected by the protruding portion without being affected by the presence of the protruding electrode, and the presence of the protruding portion is determined by the protrusion. It does not affect the external connection of the electrode.
また、前記突起部が、導電性材料又は熱可塑性樹脂から形成される構成とするのがよい。前記突起部として導電性材料を用いる場合には、例えば、前記突起電極を構成する材料と同じ導電性材料を使用することができ、前記突起部として特殊な材料を必要としない。また、前記突起部として熱可塑性樹脂を用いる場合には、フィルム状の材料を使用して所定の厚さで前記電子部品の面に熱融着(ヒートシール)ことするによって、前記突起部を容易に形成することができる。 Moreover, it is preferable that the protrusion is formed of a conductive material or a thermoplastic resin. When a conductive material is used for the protruding portion, for example, the same conductive material as the material constituting the protruding electrode can be used, and no special material is required for the protruding portion. Further, when a thermoplastic resin is used as the protrusion, the protrusion can be easily formed by using a film-like material and thermally fusing (heat sealing) the surface of the electronic component with a predetermined thickness. Can be formed.
また、前記電子部品が半導体チップを構成するのがよい。同じ面積の半導体チップ同士を接合することによって、信頼性の高い小型のCoC実装品を提供することができる。 The electronic component may constitute a semiconductor chip. By bonding semiconductor chips having the same area, a small and reliable CoC mounted product can be provided.
また、前記電子部品が実装基板を構成するのがよい。半導体チップをインターポーザ基板に信頼性高く電気的に接続したモジュールを提供することができる。 The electronic component may constitute a mounting board. A module in which a semiconductor chip is electrically connected to an interposer substrate with high reliability can be provided.
本発明の半導体装置では、前記電気絶縁材がアンダーフィル材であり、前記突起部の融点よりも低い熱硬化温度を有している構成とするのがよい。前記突起電極及び突起部を再溶融させることがないので、前記突起電極が前記アンダーフィル材によって保護された状態で、前記半導体チップと前記電子部品とが電気的に接続された信頼性の高い接合品を提供することができる。 In the semiconductor device of the present invention, it is preferable that the electrical insulating material is an underfill material and has a thermosetting temperature lower than the melting point of the protrusion. Since the protruding electrode and the protruding portion are not remelted, the semiconductor chip and the electronic component are electrically connected with high reliability in a state where the protruding electrode is protected by the underfill material. Goods can be provided.
本発明の半導体装置の製造方法では、前記第1の電子部品に形成された前記突起部と、前記第2の電子部品に形成された第2の突起部との接触を検出する構成するのがよい。第1及び第2の電子部品にそれぞれ突起部を形成して、前記第1及び第2の電子部品の位置関係の検出を行うので、前記第1及び第2の突起部の高さはそれぞれ、前記突起電極の高さより大きければよく、前記第1及び第2の電子部品の何れか一方にのみ前記突起部を形成する場合に比較して、低い高さで前記第1及び第2の突起部を形成すればよい。 In the method of manufacturing a semiconductor device according to the present invention, it is configured to detect contact between the protrusion formed on the first electronic component and the second protrusion formed on the second electronic component. Good. Since the first and second electronic components are respectively formed with protrusions to detect the positional relationship between the first and second electronic components, the heights of the first and second protrusions are respectively The first and second protrusions may be smaller than the height of the protrusion electrode, and the height of the first and second protrusions may be lower than when the protrusion is formed only on one of the first and second electronic components. May be formed.
また、前記第3の工程に先立って、前記突起部の温度が前記突起電極の融点以下の所定の温度範囲となるように、前記第1及び第2の電子部品を加熱する工程を有し、前記電気絶縁材が完全硬化する前に、前記第1及び第2の電子部品を前記所定の温度範囲に昇温させる構成するのがよい。前記突起部は前記所定の温度範囲(例えば、前記突起部の融点)以上で前記突起電極の融点以下の温度に保持された状態で、前記突起部を介した前記第1及び第2の電子部品の接触を検出することになる。前記突起部は通常180℃以上に保持される。前記第1及び第2の電子部品を前記所定の温度範囲までに急速に短時間に昇温させる間に、前記電気絶縁材の熱硬化はごく僅しか進行しないので、前記電気絶縁材の粘度は小さい値を保持したままであり、後の前記第4の工程に影響を与えることはない。 In addition, prior to the third step, there is a step of heating the first and second electronic components such that the temperature of the protruding portion falls within a predetermined temperature range below the melting point of the protruding electrode, It is preferable that the first and second electronic components are heated to the predetermined temperature range before the electrical insulating material is completely cured. The first electronic component and the second electronic component via the protrusion in a state where the protrusion is held at a temperature not lower than the predetermined temperature range (for example, the melting point of the protrusion) and not higher than the melting point of the protrusion electrode. Will be detected. The protrusion is usually kept at 180 ° C. or higher. While the temperature of the first and second electronic components is rapidly increased to the predetermined temperature range in a short time, the thermosetting of the electrical insulating material proceeds very little, so the viscosity of the electrical insulating material is The small value is kept and does not affect the subsequent fourth step.
また、前記第4の工程に先立って、前記突起電極の温度がその融点以上の所定の温度範囲となるように、前記第1及び第2の電子部品を加熱する工程を有し、前記電気絶縁材が完全硬化する前に、前記第1及び第2の電子部品を前記所定の温度範囲に昇温させ、前記第4の工程の後に、前記突起部の融点よりも低い熱硬化温度をもつ前記電気絶縁材を硬化させるために、所定の時間だけ前記第1及び第2の電子部品を前記所定の温度範囲又は前記所定の温度範囲よりも低い温度に保持する工程を有する構成するのがよい。前記第1及び第2の電子部品を前記所定の温度範囲までに急速に短時間に昇温させる間に、前記電気絶縁材の熱硬化はごく僅しか進行しないので、前記電気絶縁材の粘度は小さい値(例えば、100℃〜200℃において、前記電気絶縁材の粘度は0.05Pa・s〜1Pa・sの範囲の小さな値である。)を保持したままであり、従って、前記突起電極を介した前記第1及び第2の電子部品の電気的な接続が、前記電気絶縁材の粘度の影響を受けることがない。また、前記電気絶縁材として、前記突起部及び突起電極の融点よりも低い比較的低温の熱硬化温度(加熱硬化が進行する温度)をもつ熱硬化性樹脂を用いるので、所定の時間だけ前記第1及び第2の電子部品を前記所定の温度範囲に保持することによって、その完全硬化に要する時間を短縮させることができる。また、前記所定の温度範囲よりも低い温度に保持して、前記突起電極が固化した状態で、前記電気絶縁材を熱硬化させることもできる。 In addition, prior to the fourth step, there is a step of heating the first and second electronic components such that the temperature of the protruding electrode is in a predetermined temperature range equal to or higher than the melting point thereof, and the electrical insulation Before the material is completely cured, the first and second electronic components are heated to the predetermined temperature range, and after the fourth step, the thermosetting temperature is lower than the melting point of the protrusion. In order to cure the electrical insulating material, it is preferable to include a step of holding the first and second electronic components at the predetermined temperature range or a temperature lower than the predetermined temperature range for a predetermined time. While the temperature of the first and second electronic components is rapidly increased to the predetermined temperature range in a short time, the thermosetting of the electrical insulating material proceeds very little, so the viscosity of the electrical insulating material is A small value (for example, at 100 ° C. to 200 ° C., the viscosity of the electrical insulating material is a small value in the range of 0.05 Pa · s to 1 Pa · s) is maintained. The electrical connection between the first and second electronic components is not affected by the viscosity of the electrical insulating material. Further, as the electrical insulating material, a thermosetting resin having a relatively low thermosetting temperature (temperature at which heat curing proceeds) lower than the melting point of the protruding portion and the protruding electrode is used. By maintaining the first and second electronic components in the predetermined temperature range, the time required for complete curing can be shortened. Further, the electrical insulating material can be thermoset while being held at a temperature lower than the predetermined temperature range and the protruding electrodes are solidified.
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第1の実施の形態
図1は、本発明の第1の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ(以下、単に上部チップという。)1及び下部半導体チップ(以下、単に下部チップという。)2の構成例を説明する図であり、図1(A)は平面図、図1(B)はZ−Z部における断面図である。
First Embodiment FIG. 1 shows an upper semiconductor chip (hereinafter simply referred to as an upper chip) 1 and a lower semiconductor chip (hereinafter simply referred to as a lower chip) bonded by flip chip bonding in the first embodiment of the present invention. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along a ZZ portion.
図1に示すように、上部チップ1の接合領域9において、配線導体3上に半田バンプ(突起電極)4が所定の高さ(h1)で、上部突起部7が所定の高さ(H1)でそれぞれ形成されている。なお、H1≧h1である。また、下部チップ2の接合領域9において、配線導体3上に半田バンプ(突起電極)5が所定の高さ(h2)で、下部突起部6が所定の高さ(H2)でそれぞれ形成されている。なお、H2≧h2である。本実施の形態では、半田バンプ4、5、上部突起部7、下部突起部6をそれぞれ、球冠状に形成している。また、半田バンプ4、5、上部突起部7、下部突起部6はそれぞれ、同じ半田材料で形成されている。
As shown in FIG. 1, in the
図1に示す半田バンプ4による突起電極は、上部チップ1と下部チップ2とを電気的に接続するために使用される。上部突起部7及び下部突起部6は、上部チップ1と下部チップ2との接合後の間隙の距離を正確に規定するために使用されると共に、その存在によって、上部チップ1と下部チップ2の接合と同時に間隙に充填されるアンダーフィル材の不足によって生じる気泡の混入を防止するために使用される。上部突起部7及び下部突起部6は、上部チップ1と下部チップ2との電気的接続とは本来的に無関係なダミーの突起部であり、突起電極よりも大きな高さで形成されていればよく、導電性材料、絶縁性材料の何れで形成されてもよい。
The protruding electrodes formed by the solder bumps 4 shown in FIG. 1 are used for electrically connecting the
なお、図1では、半田バンプ4、5をそれぞれ20個図示しているが、図を簡明にするためであり、実際には非常に多数形成される(以下に示す各図についても同様である。)。また、上部突起部7及び下部突起部6をそれぞれ4個図示しているが、3個以上の任意の個数を形成してもよい(以下に示す各図についても同様である。)。
In FIG. 1, 20
上部チップ1と下部チップ2の半田バンプ4、5を介したフリップチップボンディングによる接合を行う際に、図1(B)に示すように、予め、下部チップ2の表面には、プリコート樹脂としてアンダーフィル材(電気絶縁材)8が、半田バンプ5を覆うように、最大高さ(d)が下部突起部6の高さを超えないように、所定量だけ塗布される。d<H2である。このアンダーフィル材8としては、温度100〜200℃で、粘度が0.05Pa・s〜1Pa・sであるのが好ましく、下部突起部6の高さよりも低く塗布しやすい。
As shown in FIG. 1 (B), when the
なお、通常、アンダーバンプメタル(UBM)が、金属の拡散を防止するバリアメタルとして、配線導体3と半田バンプ4、5との間にそれぞれ形成される。また、上部突起部7、下部突起部6はそれぞれ、上部チップ1、下部チップ2に形成された下地金属層(シード層)として形成されたアンダーバンプメタル上に形成される。図1では、アンダーバンプメタルは図示していない(なお、図2〜図15についても同様である。)。
Normally, an under bump metal (UBM) is formed between the
なお、図1において、上部突起部7を半田バンプ4と同じように形成してもよい。この場合、H1=h1である。また、上部突起部7を形成しない構成としてもよい。この場合、H1=0である。
In FIG. 1, the
図2は、本実施の形態において、上部半導体チップ1及び下部半導体チップ2の接合の過程を説明するZ−Z部(図1を参照。)における断面図であり、図2(A)は接合前、図2(B)は上部突起部7と下部突起部6の接触時、図2(C)は接合後、の各時点における状態を示す図である。
FIG. 2 is a cross-sectional view taken along the line ZZ (see FIG. 1) for explaining the process of joining the
図2(A)は図1(B)と同じ図であり、上部突起部7と下部突起部6との接触前の状態を示し、図2(B)は、上部チップ1を下降させていき、上部チップ1と下部チップ2とが接近し、上部突起部7と下部突起部6とが接触し、この接触が検出された時点での状態を示し、図2(C)は、上部突起部7と下部突起部6との接触が検出された時点から、上部チップ1を、上部チップ1と下部チップ2との間隙が所定の値gとなるまで、更に、下降させる。
2 (A) is the same view as FIG. 1 (B), and shows a state before the
上部突起部7、下部突起部6が形成されていない場合には、半田バンプ5よりも高く塗布されたアンダーフィル材8と半田バンプ4が接触した時点で、荷重を検知してしまうため、接合不良が発生してしまうが、本実施の形態では、半田バンプ4、5よりも高く形成された、上部突起部7と下部突起部6との接触を最初に検出し、この接触の検出時点から、目的とする間隙(ギャップ)gとなるように、上部チップ1を所定の押し込み量だけ下降させて押し込めば、目的とする間隙gをもつ正常な接合を実現することができる。
When the
例えば、半田バンプ4、5の高さをh1=h2=17μm、上部突起部の高さをH1=17μm、下部突起部の高さをH2=25μm、目的とする間隙をg=29μmとする時、図2(B)に示す上部突起部7と下部突起部6とが接触した状態で、上部チップ1と下部チップ2の接合面の間隔は、(H1+H2)=42μmであり、この状態から、(H1+H2−g)=13μmだけ、上部チップ1を下降させ押し込めば、目的とする間隙をもつ正常な接合状態を実現することができる。
For example, when the height of the solder bumps 4 and 5 is h1 = h2 = 17 μm, the height of the upper protrusion is H1 = 17 μm, the height of the lower protrusion is H2 = 25 μm, and the target gap is g = 29 μm In the state where the
以上説明したように、本実施の形態では、アンダーフィル材を予め塗布して信頼性の高いフリップチップ接合に好適な半導体チップを提供することができる。 As described above, in this embodiment, a semiconductor chip suitable for flip chip bonding with high reliability can be provided by applying an underfill material in advance.
なお、図2(B)に示す状態に達する前に、上部チップ1および下部チップ2は、上部突起部7と下部突起部6の温度が、半田バンプ4、5の融点以下の所定の温度範囲にあり、上部突起部7と下部突起部6の融点以上の温度となるように加熱されている。また、図2(C)に示す状態に達する前に、上部チップ1および下部チップ2は、半田バンプ4、5の温度が、半田バンプ4、5の融点以上の所定の温度範囲の温度となるように加熱されている。
Before reaching the state shown in FIG. 2B, the
上部チップ1と下部チップ2との間隙が所定の値gに保持された状態を、半田バンプ4、5の融点以上の所定の温度範囲で所定の時間だけ継続させて、短時間にアンダーフィル材8を熱硬化させることができる。また、上部チップ1および下部チップ2の温度を、半田バンプ4、5の融点以下の温度として、所定の時間だけ保持して、半田バンプ4、5、及び、上部突起部7、下部突起部6が固化した状態で、アンダーフィル材8を熱硬化させることもできる。
The state in which the gap between the
図2(C)は上部チップ1と下部チップ2の接合後の状態を説明する概念図(後述する、図6(C)、図7(C)、図8(D)、図11(C)、図12(C)、図13(C)も同様である。)であり、図示しないアンダーバンプメタルの体積を考慮した上で、溶融した半田バンプ4、5の融合状態の合計体積が、溶融前の半田バンプ4、5の各体積の和となるように、また、溶融した上部突起部7、下部突起部6の融合状態の合計体積が、溶融前の上部突起部7、下部突起部6の各体積の和となるようにそれぞれ、融合状態が高さgをもつ円筒として固化されたことを示している。
FIG. 2C is a conceptual diagram for explaining a state after the
上部突起部7、下部突起部6のサイズは、上部チップ1と下部チップ2が目的とする間隙gで接合された後の状態で、溶融した上部突起部7及び下部突起部6の合体物が隣接する、溶融した半田バンプ4、5の合体物と接触しない状態を与えるように、予め決定されている。上記の2つの合体物が、半田バンプ4、5の配列間隔よりも離れて形成されるように、上部突起部7及び下部突起部6のサイズを設計するのが好ましい。上部突起部7を形成しない場合は、上部突起部7の体積がゼロとして、上記と同様に設計すればよい。更に、フリップチップボンディング装置の装置誤差によって生じる間隙(g)の設定のばらつきを上記の設計に考慮するのが好ましい。
The size of the
図3は、本実施の形態において、下部半導体チップ2の構成例を説明する図であり、図3(A)は平面図、図3(B)はZ−Z部における断面図である。
3A and 3B are diagrams illustrating a configuration example of the
図3に示すように、下部チップ2には、外部接続される半田バンプ5、及び、半田バンプ5の高さよりも高い下部突起部6が形成されている。半田バンプ5は、配線導体3上に電解メッキによって形成されている。下部突起部6は、半田バンプ5と同時に形成した突起バンプに、印刷法を用いて半田を印刷して、その後フラックスを塗布しリフローを行うことによって、半田バンプ5よりも高く形成することができる。また、半田バンプ5を電解メッキによって形成する前に、予め、下部突起部6を所定の場所のみに電解メッキや、印刷法よって形成しておいてもよい。
As shown in FIG. 3, the
上部突起部7、下部突起部6の形成は、電解メッキ法、溶融金属(例えば、半田)をノズルから吐出(射出)するディスペンサ吐出(射出)法によって可能である。吐出(射出)法では、吐出(射出)量の制御によって異なるサイズの突起部(バンプ)を作成することができるので、外部接続されるバンプと、下部突起部を同時に形成することができる。吐出法では径70μm以上、電解メッキ法では10μm径でも作成することができる。
The
例えば、半田バンプ4、5、及び、上部突起部7を直径30μm、高さ17μmで形成、下部突起部6を直径75μm、高さ25μmで形成するには、電解メッキ法では、2回のリソグラフィ工程を行って、半田バンプ5、下部突起部6を形成する。吐出法では、目的とする上記の直径を下部直径とし上記の高さをもつ球冠によって突起部、半田バンプの形状を表し、アンダーバンプの存在を考慮して、突起部、半田バンプの体積を計算して、吐出する体積を求め、目的とする高さとなるようにこの体積だけ溶融金属を吐出する。また、接続用半田バンプ4、5、7が吐出(射出)法にて作製できるサイズの場合は、半田バンプ4、5及び7と、下部突起部6を吐出(射出)量を変更して1回で作製することができる。
For example, in order to form the solder bumps 4 and 5 and the
図4は、本実施の形態において、フリップチップボンディング装置の構成例の概要を説明する図である。 FIG. 4 is a diagram for explaining an outline of a configuration example of the flip chip bonding apparatus in the present embodiment.
図4に示すように、フリップチップボンディング装置は、下部チップ2を保持する下部ホルダ21、下部ホルダ21を保持する水平に置かれた基台20、上部チップ1を保持し、ボンディングヘッド23に固定された上部ホルダ22、ボンディングヘッド23を保持するボンディングヘッド保持部25、ボンディングヘッド保持部25のx、y、zの各方向での移動、及び、上部ホルダ22が固定されるボンディングヘッド23の面の傾き角度を変化させるためのボンディングヘッド駆動部26、ボンディングヘッド駆動部26の駆動制御を行うためのボンディングヘッド駆動制御部27、上部チップ1と下部チップ2との位置関係を観察するためのモニタ部31、上部チップ1及び下部チップ2の加熱、冷却を行う加熱冷却部(図示せず。)の制御を行うための温度制御部32、下部ホルダの下面に配置され、上部突起部7と下部突起部6との接触時の荷重を検出するための、ロードセル等の単数又は複数の圧力検出器24、装置全体の制御及び装置の制御のための演算を行う主制御部30等を含んでいる。
As shown in FIG. 4, the flip chip bonding apparatus holds a lower holder 21 that holds the
図4に示す構成では、下部チップ2の接合面が水平に保持され固定された状態で、上部チップ1の接合面が水平に保持された状態で、上部チップ1をz方向に下降させて、接合面に予めアンダーフィル材8が塗布された下部チップ2と上部チップ1との接合を行う。上部チップ1のz方向における位置座標は、上部チップ1の移動に同期して検知されている。
In the configuration shown in FIG. 4, the
なお、単数又は複数の圧力検出器24は、上部突起部7と下部突起部6との接触時の荷重を検出することが可能な位置であれば、任意の位置に配置することができることはいうまでもない。
It should be noted that the pressure detector 24 or the plurality of pressure detectors 24 can be disposed at any position as long as the load at the time of contact between the
図5は、本実施の形態において、フリップチップボンディングの手順の概略を説明するフロー図である。 FIG. 5 is a flowchart for explaining an outline of the flip-chip bonding procedure in the present embodiment.
以下、図1から図4を参照しながら、図5に示す各工程について説明する。 Hereafter, each process shown in FIG. 5 is demonstrated, referring FIGS. 1-4.
S1:予熱されている下部ホルダへの下部チップの搭載
所定の温度に予熱された下部ホルダ21に下部チップ2をその接合面が水平となるように搭載し固定する。下部チップ2の接合面のz方向における位置は既知であることはいうまでもない。
S1: Mounting the lower chip on the preheated lower holder The
S2:下部チップの面へのアンダーフィル樹脂の塗布
下部チップ2の接合面にアンダーフィル材8(樹脂)を塗布する。アンダーフィル材8の塗布高さは、半田バンプ5の高さを超えてもよいが、下部突起部6の高さを超えないものとする。
S2: Application of underfill resin to the surface of the lower chip The underfill material 8 (resin) is applied to the bonding surface of the
S3:予熱された上部ホルダへの上部チップの保持
所定の温度に予熱された上部ホルダ22に上部チップ1をその接合面が水平となるように搭載し固定する。
S3: Holding the upper chip in the preheated upper holder The
S4:上部チップと下部チップのx及びy方向での位置合わせ
ボンディングヘッド駆動部26の駆動によって、上部チップ1の位置をz方向の所定の位置まで下降させて、半田バンプ4と半田バンプ5、及び、上部突起部7と下部突起部6とがそれぞれの中心軸の位置で対向するように、主制御部30はモニタ部31の検出結果に基づいて装置の各部の制御を行い、上部チップ1と下部チップ2のx及びy方向での位置合わせを行う。なお、上部チップ1の接合面のz方向における位置は、上部チップ1の移動に同期して検知されていることはいうまでもない。
S4: Alignment of the upper chip and the lower chip in the x and y directions By driving the bonding head drive unit 26, the position of the
なお、S2の工程は、S3及びS4の工程の後に行ってもよい。 In addition, you may perform the process of S2 after the process of S3 and S4.
S5:上部ホルダ(上部チップ)及び下部ホルダ(下部チップ)の加熱
上突起部7及び下部突起部6の温度が、180℃以上で半田バンプ4、5の融点以下の所定の温度範囲となるように、上部ホルダ22及び部ホルダ21を加熱して上部チップ1及び下部チップ2の温度を上昇させる。この温度範囲に、上突起部7及び下部突起部6は融点をもつので溶融状態となる。この加熱による温度上昇は、アンダーフィル材8完全硬化する前に行う。
S5: Heating of the upper holder (upper chip) and the lower holder (lower chip) so that the temperature of the
S6:ボンディングヘッドの下降の開始
下部チップ2の接合面のz方向における位置を検知しながら、ボンディングヘッド23の下降を開始する。
S6: Start of descent of bonding head The descent of the bonding head 23 is started while detecting the position of the bonding surface of the
S7:圧力検出器による突起部を介した上部チップと下部チップの接触の検出
ボンディングヘッド23の下降中に、上部チップ1と下部チップ2が接近して生じる上突起部7と下部突起部6との接触を検出し、この接触時点におけるz方向における位置(接触位置)を主制御部31に記憶する。この接触の検出は、単数又は複数(3以上とする。)の圧力検出器24を用いて行う。異なる場所に配置された複数の圧力検出器を用いる場合には、各圧力検出器によって検出された接触時点でのz方向における接触位置を主制御部31に記憶する。
S7: Detection of contact between the upper chip and the lower chip via the protrusion by the pressure detector. The
全ての圧力検出器によって、突起部(上突起部7、下部突起部6)を介した上部チップ1と下部チップ2との接触が検出された場合、ボンディングヘッド23の下降を一時停止する。
When the contact between the
S8:上部チップ及び下部チップの接合面を平行に保持させる補正駆動
S7において、単数の圧力検出器24を用いた場合には、このS8の工程を省略する。或いは、上部チップ1及び下部チップ2のそれぞれの接合面の間の距離を3以上の複数箇所でモニタ部31等によって光学的に検出する。複数箇所で検出された接合面の間の距離のデータから、上部チップ1の接合面の水平面に対する傾斜の角度を最小二乗法を用いて求めることができる。
S8: Correction drive for holding the joint surfaces of the upper chip and the lower chip in parallel In S7, when a single pressure detector 24 is used, the process of S8 is omitted. Alternatively, the distance between the bonding surfaces of the
S7において、複数の圧力検出器を用いた場合には、各圧力検出器によって検出された接触時点でのz方向における接触位置のデータから、上部突起部7と下部突起部6の接触位置によって形成される平均的な面の上部チップ1の接合面の水平面に対する傾斜の角度を最小二乗法を用いて求めることができる。
In S7, when a plurality of pressure detectors are used, the contact position between the
複数の圧力検出器を用いない場合にも、3以上の複数箇所で、半田バンプ4、5の接触をモニタ部31等によって光学的に検出することもできる。複数箇所の各箇所で生じる半田バンプ4、5の接触時点でのz方向における接触位置のデータから、上記と同様にして、上部突起部7と下部突起部6の接触位置によって形成される平均的な面の上部チップ1の接合面の水平面に対する傾斜の角度を最小二乗法を用いて求めることができる。
Even when a plurality of pressure detectors are not used, the contact of the solder bumps 4 and 5 can be optically detected by the
以上のようにして求められた上記の傾斜の角度が許容範囲外にある場合には、この傾斜のゼロにするように上部チップ1の接合面を回転させる補正駆動によって、上部チップ1と下部チップ2の接合面を平行に保持させる。この補正駆動は主制御部30の制御により実行される。この結果、上部チップ1と下部チップ2はそれらに存在する反りの影響を考慮して接合されることになる。
When the inclination angle obtained as described above is outside the allowable range, the
なお、上記の傾斜の角度が許容範囲内にある場合には、2つの接合面が平行であると見做して、このS8は省略することができる。 If the inclination angle is within the allowable range, it can be considered that the two joint surfaces are parallel, and this S8 can be omitted.
S9:ボンディングヘッドを下降させて上部チップ及び下部チップの接合面の間隔を所定の値として保持して所定時間維持する。 S9: The bonding head is lowered and the interval between the bonding surfaces of the upper chip and the lower chip is maintained as a predetermined value and maintained for a predetermined time.
このS9に先立って、半田バンプ4、5の温度がその融点以上の所定の温度範囲となるように、上部チップ1及び下部チップ2を加熱して、半田バンプ4、5の温度を上昇させる。アンダーバンプ材8が完全硬化する前に、上記の所定の温度範囲に昇温させる。
Prior to S9, the
次に、上部突起部7及び下部突起部6の融点よりも低い熱硬化温度をもつアンダーフィル材8を熱硬化させるために、所定の時間だけ上部チップ1及び下部チップ2を上記の所定の温度範囲又はそれよりも低い温度に保持する。
Next, in order to thermally cure the
アンダーフィル材8は、例えば、エポキシ樹脂を主成分とし、硬化剤として酸無水物を含有し、更に、半田フラックス剤を含んでいる。
The
S10:上部チップ及び下部チップの冷却
アンダーフィル材8の熱硬化が完了した後、上部チップ1及び下部チップ2を冷却する。以上の工程によって、上部チップ1と下部チップ2は半田バンプ。4、5によって電気的に接合され、接合部はアンダーフィル材8によって保護された接合品を得ることができる。
S10: Cooling of upper chip and lower chip After the thermosetting of the
S11:次の部品の接合へ
上部チップ1と下部チップ2との接合品を装置から搬出し収納部(図4に図示せず。)へ収納し、次の部品の接合作業に移行する。
S11: To join the next part The joined product of the
なお、下部ホルダ21への下部チップ2の搭載、上部ホルダ22への上部チップ1の搭載、上部チップ1と下部チップ2との接合品の装置から搬出等は、主制御部30によって制御される自動搬送部(ロボット部)(図4に図示せず。)によって実行される。
The main controller 30 controls the mounting of the
以上説明した本実施の形態によれば、ノーフローアンダーフィルを採用して上部チップと下部チップの接合面の間隙を目的とする値に保持して、気泡の発生を抑制し、信頼性の高い接合を低ダメージで実現することができる。また、従来技術では困難であった、同じサイズの半導体チップ同士を電気的に接続し、ボイドレスでアンダーフィル封止を行う接合が可能となり、実装設計の自由度の向上を図ることができる。 According to the present embodiment described above, no-flow underfill is employed to maintain the gap between the bonding surfaces of the upper chip and the lower chip at a target value, thereby suppressing the generation of bubbles and high reliability. Bonding can be realized with low damage. In addition, it is possible to join the semiconductor chips having the same size electrically connected and perform underfill sealing with a voidless, which is difficult in the prior art, and the degree of freedom in mounting design can be improved.
第2の実施の形態
図6は、本発明の第2の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ1及び下部半導体チップ2の構成例及び接合の過程を説明する図であり、図6(A)は接合前の状態を示す平面図、図6(B)は接合前の状態を示すZ−Z部における断面図、図6(C)は接合後の状態を示すZ−Z部における断面図である。
Second Embodiment FIG. 6 is a diagram for explaining a configuration example of an
以下、第1の実施の形態と相違する点について説明し、第1の実施の形態と同じ点に関する説明は繰返さない。後述する第3の実施の形態〜第8の実施の形態についても同様とする。 Hereinafter, differences from the first embodiment will be described, and description of the same points as those of the first embodiment will not be repeated. The same applies to third to eighth embodiments to be described later.
本実施の形態では、上部突起部7を、半田バンプ4と同じ構成で配線導体3上に形成する。即ち、上部突起部7の高さ及び体積は、半田バンプ4の高さ及び体積と同じである。
In the present embodiment, the
図7は、図6の変形例を説明する図であり、図7(A)は接合前の状態を示す平面図、図7(B)は接合前の状態を示すZ−Z部における断面図、図7(C)は接合後の状態を示すZ−Z部における断面図である。 FIGS. 7A and 7B are diagrams for explaining a modification of FIG. 6. FIG. 7A is a plan view showing a state before joining, and FIG. FIG. 7C is a cross-sectional view taken along the line ZZ showing the state after bonding.
図7に示す変形例は、図6に示す構成における上部突起部7及び下部突起部6の数=4個を、3個とした例である。上部チップ1及び下部チップ2の平行度が許容範囲にある場合には、2つのチップの反りの接合に対する影響は少ないので、上部チップ1及び下部チップ2の接合面の傾斜を検出するためには、図7に示す構成でもよい。
The modification shown in FIG. 7 is an example in which the number of the
図6及び図7において、例えば、上部突起部7及び半田バンプ4、5を、図示しない直径30μm、厚さ5μmをもつアンダーバンプメタル上に、下部直径30μm、高さ12μmをもつ球冠状に形成し、下部突起部6を、図示しない直径30μm、厚さ5μmをもつアンダーバンプメタル上に、下部直径30μm、高さ20μmをもつ球冠状に形成する。
6 and 7, for example, the
目的とする間隙をg=23.5μmとする場合、接合後に溶融した上部突起部7及び下部突起部6の円柱状の合体物の直径は、接合前の上部突起部7及び下部突起部6の下部直径よりも小さくなるので、上部突起部7と半田バンプ4との間隔、下部突起部6と半田バンプ5との間隔はそれぞれ、30μmあれば十分である。
When the target gap is g = 23.5 μm, the diameter of the cylindrical combined product of the
ここで、フリップチップボンディング装置の装置誤差によって生じる間隙(g)の設定ばらつき(例えば、±5μm)によって、間隙が、例えば、g=18.5μmに設定された場合を考えると、接合後に溶融した上部突起部7及び下部突起部6の円柱状の合体物の直径は、接合前の上部突起部7及び下部突起部6の下部直径よりも約15μm大きくなるので、接合の信頼性、歩留りを考慮すると、上部突起部7と半田バンプ4との間隔、下部突起部6と半田バンプ5との間隔をそれぞれ、{30+(15〜20)}μm=50μm以上とするのが好ましい。
Here, when the gap is set to, for example, g = 18.5 μm due to the setting variation (for example, ± 5 μm) of the gap (g) caused by the apparatus error of the flip chip bonding apparatus, the melted after bonding. Since the diameter of the cylindrical combination of the
上部突起部7と半田バンプ4との間隔、下部突起部6と半田バンプ5との間隔を、どのような値に設計するかは、上部突起部7、下部突起部6、半田バンプ4、5の下部直径、高さに依存するので、基本的には第1の実施の形態で説明したように設計するのが好ましい。
The values of the distance between the
第3の実施の形態
図8は、本発明の第3の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ1及び下部半導体チップ2の構成例及び接合の過程を説明する図であり、図8(A)は接合前の状態を示す平面図、図8(B)は接合前の状態を示すZ−Z部における断面図、図8(C)は下部突起部6と上部半導体チップ1の接触時の状態を示すZ−Z部における断面図、図8(D)は接合後の状態を示すZ−Z部における断面図である。
Third Embodiment FIG. 8 is a diagram for explaining a configuration example of the
本実施の形態では、第1の実施の形態において上部突起部7を形成しない。先述したように、第1の実施の形態において、上部突起部7の体積をゼロとして理解すればよい。本実施の形態では、下部突起部6の高さを、第1の字意思の形態、第2の実施の形態における下部突起部6の高さよりも大きくする必要がある。
In the present embodiment, the
図8において、例えば、半田バンプ4、5を、図示しない直径30μm、厚さ5μmをもつアンダーバンプメタル上に、下部直径30μm、高さ12μmをもつ球冠状に形成した場合、高さ34μm以上である下部突起部6を形成する必要がある。
In FIG. 8, for example, when the solder bumps 4 and 5 are formed in a spherical crown shape having a lower diameter of 30 μm and a height of 12 μm on an unillustrated under bump metal having a diameter of 30 μm and a thickness of 5 μm, the height is 34 μm or more. It is necessary to form a certain
下部突起部6を、図示しない直径75μm、厚さ5μmをもつアンダーバンプメタル上に、下部直径75μm、高さ35μmをもつ球冠状に形成する。目的とする間隙をg=23.5μmとする場合、接合後に溶融した下部突起部6の円柱状の合体物の直径は約100μmとなり、接合前の下部直径75μmよりも約25μm大きくなるので、下部突起部6と半田バンプ5との間隔を、{30+(25〜30)}μm=60μm以上とするのが好ましい。
The
また、フリップチップボンディング装置の装置誤差によって生じる間隙(g)の設定ばらつき(例えば、±5μm)によって、間隙が、例えば、g=18.5μmに設定された場合を考えると、接合後に溶融した下部突起部6の円柱状の合体物の直径は約125μmとなり、接合前の下部直径75μmよりも約50μm大きくなるので、接合の信頼性、歩留りを考慮すると、下部突起部6と半田バンプ5との間隔を、(30+50)μm=80μm以上とするのが好ましい。
Further, considering the case where the gap is set to, for example, g = 18.5 μm due to the setting variation (for example, ± 5 μm) of the gap (g) caused by the apparatus error of the flip chip bonding apparatus, Since the diameter of the cylindrical combined body of the
下部突起部6と半田バンプ5との間隔を、どのような値に設計するかは、下部突起部6、半田バンプ5の下部直径、高さに依存するので、基本的には第1の実施の形態で説明したように設計するのが好ましい。
Since what kind of value the interval between the
第4の実施の形態
図9は、本発明の第4の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ1及び下部半導体チップ2の構成例を説明する、Z−Z部(図8を参照。)における断面図である。
Fourth Embodiment FIG. 9 illustrates a configuration example of an
第1の実施の形態から第3の実施の形態では、上部チップ1及び下部チップ2の双方に半田バンプを形成したが、本実施の形態では、上部チップ1に半田バンプ4を形成し、下部チップ2には半田バンプを形成しない構成とする。下部チップ2の配線導体3上に図示しないパッド電極を所定の直径及び厚さで形成しておく。上部突起部7及び下部突起部6は半田バンプ4よりも高く形成する。アンダーフィル材8を、半田バンプ4よりも高く、下部突起部6の高さを超えないように塗布する。
In the first to third embodiments, the solder bumps are formed on both the
第5の実施の形態
図10は、本発明の第5の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ1及び下部半導体チップ2の構成例を説明する、Z−Z部(図8を参照。)における断面図である。
Fifth Embodiment FIG. 10 illustrates a configuration example of an
本実施の形態では、下部チップ2に半田バンプ5を形成し、上部チップ1には半田バンプを形成しない構成とする。上部チップ1の配線導体3上に図示しないパッド電極を所定の直径及び厚さで形成しておく。下部突起部6は半田バンプ5よりも高く形成する。アンダーフィル材8を、半田バンプ5よりも高く、下部突起部6の高さを超えないように塗布する。なお、上部突起部7を、図示しない上記のパッド電極の厚さよりも高く形成する。
In the present embodiment, the solder bumps 5 are formed on the
以下で説明する第6の実施の形態から第8の実施の形態では、以上で説明した第1の実施の形態から第5の実施の形態において、半田バンプ4と同じ構成をもって形成される上部突起部7を除いて、上部突起部7を上部樹脂フィルム11に読み替え、下部突起部6を下部樹脂フィルム10に読み替えればよい。即ち、上部突起部7として上部樹脂フィルム11を、下部突起部6として下部樹脂フィルム10を使用する。
In the sixth to eighth embodiments described below, the upper protrusion formed with the same configuration as the
樹脂フィルム11、10は、180℃、以上であり半田バンプ4、5の融点以上の所定の温度範囲(即ち、ボンディング時の温度範囲)以下に融点をもつ熱可塑性樹脂である。熱可塑性樹脂はそのガラス転移温度以上に加熱又は融点まで加熱すると柔軟性をもち、ガラス転移温度は融点以下である。半田バンプ4、5の融点以下、180℃以上の融点をもつ熱可塑性樹脂を樹脂フィルム11、10として使用し、上部チップ1と下部チップ2を近接させるのに先立って、樹脂フィルム11、10の温度が半田バンプ4、5の融点以下、180℃以上となるように、上部チップ1と下部チップ2を加熱しておく。この結果、上部チップ1と下部チップ2を近接し、下部樹脂フィルム10が上部樹脂フィルム11又は上部チップ1に接触する時には、樹脂フィルムは軟化した状態になっている。
The
以下で説明する第6の実施の形態から第8の実施の形態では、上部及び下部の突起部はフィルム状の樹脂で形成され、このフィルム状の樹脂は、テープ状のものをラミネートしたり、液状のものを塗布して使用することができる。 In the sixth embodiment to the eighth embodiment described below, the upper and lower protrusions are formed of a film-like resin, and this film-like resin can be laminated with a tape-like resin, A liquid material can be applied and used.
上部樹脂フィルム11、下部樹脂フィルム10の溶融前の体積はそれぞれ、フィルムの厚さと面積によって計算される。
The volume before melting of the
第6の実施の形態
図11は、本発明の第6の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ1及び下部半導体チップ2の構成例及び接合の過程を説明する図であり、図11(A)は接合前の状態を示す平面図、図11(B)は接合前の状態を示すZ−Z部における断面図、図11(C)は接合後の状態を示すZ−Z部における断面図である。
Sixth Embodiment FIG. 11 is a diagram for explaining a configuration example of an
本実施の形態は、第2の実施の形態において、下部突起部6を下部樹脂フィルム10に置換えた形態である。接合時の昇温によって、上部突起部7と下部樹脂フィルム10はそれぞれ、溶融状態となり合体物を形成し、その後固化される。
In the second embodiment, the
第2の実施の形態で例示した、フリップチップボンディング装置の装置誤差によって生じる間隙(g)の設定ばらつきが無視できる場合、図6、図7に図示しない直径30μm、厚さ5μmをもつアンダーバンプメタル上に、下部直径30μm、高さ20μmをもつように形成された球冠状の下部突起部6の代わりに、25μm厚さをもつ下部樹脂フィルム10を設ける。なお、更に、下部樹脂フィルム10に代えて、180℃、以上でありボンディング時の温度範囲(半田バンプ4、5の融点以上の所定の温度範囲)以下に融点をもち、半田以外の金属等で形成された高さ25μmをもつ金属突起部を設けてもよい。
When the gap (g) setting variation caused by the apparatus error of the flip chip bonding apparatus exemplified in the second embodiment can be ignored, the under bump metal having a diameter of 30 μm and a thickness of 5 μm not shown in FIGS. On the top, a
第7の実施の形態
図12は、本発明の第7の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ1及び下部半導体チップ2の構成例及び接合の過程を説明する図であり、図12(A)は接合前の状態を示す平面図、図12(B)は接合前の状態を示すZ−Z部における断面図、図12(C)は接合後の状態を示すZ−Z部における断面図である。
Seventh Embodiment FIG. 12 is a diagram for explaining a configuration example of the
本実施の形態は、第3の実施の形態において、下部突起部6を下部樹脂フィルム10に置換えた形態である。接合時の昇温によって、上部チップ1と下部樹脂フィルム10はそれぞれ加熱され、下部樹脂フィルム10は溶融状態となり上部チップ1の面に熱融着され、その後固化される。
In the third embodiment, the
第3の実施の形態で例示した、フリップチップボンディング装置の装置誤差によって生じる間隙(g)の設定ばらつきが無視できる場合、図8に図示しない直径75μm、厚さ5μmをもつアンダーバンプメタル上に、下部直径75μm、高さ35μmをもつように形成された球冠状の下部突起部6の代わりに、40μm厚さをもつ下部樹脂フィルム10を設ける。なお、更に、下部樹脂フィルム10に代えて、180℃、以上でありボンディング時の温度範囲以下に融点をもち、半田以外の金属等で形成された高さ40μmをもつ金属突起部を設けてもよい。
When the setting variation of the gap (g) caused by the apparatus error of the flip chip bonding apparatus exemplified in the third embodiment can be ignored, on the under bump metal having a diameter of 75 μm and a thickness of 5 μm not shown in FIG. A
第8の実施の形態
図13は、本発明の第8の実施の形態において、フリップチップボンディングによって接合される上部半導体チップ1及び下部半導体チップ2の構成例及び接合の過程を説明する図であり、図13(A)は接合前の状態を示す平面図、図13(B)は接合前の状態を示すZ−Z部における断面図、図13(C)は接合後の状態を示すZ−Z部における断面図である。
Eighth Embodiment FIG. 13 is a diagram for explaining a configuration example of the
本実施の形態は、第1の実施の形態において、上部突起部7を上部樹脂フィルム11に下部突起部6を下部樹脂フィルム10にそれぞれ、置換えた形態である。第1の実施の形態における上部突起部7、下部突起部6の高さをそれぞれもつ上部樹脂フィルム11と下部樹脂フィルム10を設ける。接合時の昇温によって、上部樹脂フィルム11と下部樹脂フィルム10はそれぞれ、溶融状態となり合体物を形成し、その後固化される。なお、更に、上部樹脂フィルム11、下部樹脂フィルム10に代えて、180℃、以上でありボンディング時の温度範囲以下に融点をもち、半田以外の金属等で形成された高さ40μmをもつ金属突起部を設けてもよい。
In this embodiment, the
なお、第4の実施の形態、第5の実施の形態においても、上部突起部7として上部樹脂フィルム11を、下部突起部6として下部樹脂フィルム10を使用することができ、更に、上部樹脂フィルム11、下部樹脂フィルム10に代えて、180℃、以上でありボンディング時の温度範囲以下に融点をもち、半田以外の金属等で形成された高さ40μmをもつ金属突起部を設けてもよい。
In the fourth and fifth embodiments, the
以上説明した各実施の形態において、半田バンプ4、5を構成する半田合金として、各種組成のSn/Pb合金(融点:180℃〜200℃)、無鉛半田合金として、89Sn/8Zn/3Bi(融点:187℃〜197℃)、91Sn/9Zn(融点:199℃)、96.2Sn/2.5Ag/0.8Cu/0.5Sb(融点:215℃〜217℃)、95.5Sn/3.9Ag/0.6Cu(融点:217℃)等を使用することができる。また、半田バンプ4、5に代えて、Sn(融点:232℃)等によって形成された金属バンプを使用することもできる。 In each of the embodiments described above, Sn / Pb alloys (melting point: 180 ° C. to 200 ° C.) of various compositions are used as solder alloys constituting the solder bumps 4 and 5, and 89Sn / 8Zn / 3Bi (melting point) is used as a lead-free solder alloy. 187 ° C to 197 ° C), 91Sn / 9Zn (melting point: 199 ° C), 96.2Sn / 2.5Ag / 0.8Cu / 0.5Sb (melting point: 215 ° C to 217 ° C), 95.5Sn / 3.9Ag /0.6Cu (melting point: 217 ° C.) or the like can be used. In place of the solder bumps 4 and 5, metal bumps formed of Sn (melting point: 232 ° C.) or the like can also be used.
また、上部突起部7、下部突起部6をそれぞれ、半田バンプ又は金属バンプと同じ材料で構成してもよいし、異なる材料で構成してもよい。例えば、半田バンプに代えてSnで形成した金属バンプを使用し、Snで形成した突起部を上部突起部7、下部突起部6として使用することができる。即ち、上部チップと下部チップとを電気的に接続するための接合用バンプ、上部突起部7、下部突起部6をそれぞれ同じ金属又は合金によって形成することができる。上部突起部7、下部突起部6の融点が、180℃以上であり、上部又は/及び下部のチップに形成された上記の接合用バンプを溶融状態とするために、上部及び下部のチップを接合(ボンディング)する時に設定される温度以下にあればよい。この接合時に設定される温度は、上記の接合用バンプを安定した溶融状態として保持できる温度であればよく、例えば、上記の接合用バンプの融点よりも20℃〜30℃程度高い温度に設定される。
Further, the
また、半田バンプ4、5、上部突起部7、下部突起部6をそれぞれ、球冠状に形成する例について説明したが、これらを円柱状、多角柱状に形成してもよい。
Moreover, although the example which each forms the solder bumps 4 and 5, the
また、上部突起部7、下部突起部6に代えて、使用可能な熱可塑性樹脂として、PC(ポリカーボネート)(ガラス転移温度:150℃、融点:220℃)、PBT(ポリブチレンテレフタレート)(ガラス転移温度:53℃、融点:約225℃)等の各種の樹脂がある。例えば、半田バンプに代えてSn(融点232℃)で形成した金属バンプを使用し、上部突起部7、下部突起部6として、PC、PBTを使用することができる。熱可塑性樹脂の融点が、180℃以上であり、上記の接合時に設定される温度以下にあればよい。
Further, as a usable thermoplastic resin in place of the
また、以上説明した各実施の形態において、下部チップを実装基板に置換えた構成とすることができ、信頼性の高いモジュールを製造することが可能となる。 In each of the embodiments described above, the lower chip can be replaced with a mounting substrate, and a highly reliable module can be manufactured.
また、以上の説明において、下部チップ又は実装基板を固定して上部チップを下降させて、下部チップ又は実装基板と上部チップとを接合する構成のボンディング装置に代えて、上部チップを固定して下部チップ又は実装基板を上昇させて、下部チップ又は実装基板と上部チップとを接合する構成のボンディング装置とすることもできる。 In the above description, the lower chip or the mounting substrate is fixed and the upper chip is lowered to replace the bonding device configured to join the lower chip or the mounting substrate and the upper chip. A bonding apparatus having a configuration in which the chip or the mounting substrate is raised and the lower chip or the mounting substrate and the upper chip are bonded to each other can be obtained.
以上で説明したように、アンダーフィル材を予め塗布して信頼性の高いフリップチップ接合に好適な半導体チップ、実装基板等の電子部品が実現でき、このような電子部品と半導体チップとを接合することによって、信頼性の高い半導体装置を実現することができる。 As described above, by applying an underfill material in advance, an electronic component such as a semiconductor chip or a mounting substrate suitable for highly reliable flip chip bonding can be realized, and the electronic component and the semiconductor chip are bonded to each other. Thus, a highly reliable semiconductor device can be realized.
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to the above-mentioned embodiment, Various deformation | transformation based on the technical idea of this invention is possible.
例えば、非特許文献1に記載のNCPプロセス、非特許文献2に記載の圧接フリップチップ実装技術、超音波フリップチップ実装技術にも、本発明は適用可能である。
For example, the present invention can be applied to the NCP process described in
以上説明したように、本発明は、アンダーフィル材を予め塗布して信頼性の高いフリップチップ接合に好適な電子部品及びこれを用いた半導体装置並びに半導体装置の製造方法を提供することができる。 As described above, the present invention can provide an electronic component suitable for flip-chip bonding with high reliability by applying an underfill material in advance, a semiconductor device using the electronic component, and a method for manufacturing the semiconductor device.
1…上部チップ、2…下部チップ、3…配線導体、4…半田バンプ、5…半田バンプ、
6…下部突起部、7…上部突起部、8…アンダーフィル材、9…接合領域、
10…下部樹脂フィルム、11…上部樹脂フィルム、20…基台、21…下部ホルダ、
22…上部ホルダ、23…ボンディングヘッド、24…圧力検出器、
25…ボンディングヘッド保持部、26…ボンディングヘッド駆動部、
27…ボンディングヘッド駆動制御部、30…主制御部、31…モニタ部、
32…温度制御部
DESCRIPTION OF
6 ... Lower projection, 7 ... Upper projection, 8 ... Underfill material, 9 ... Joining region,
DESCRIPTION OF
22 ... Upper holder, 23 ... Bonding head, 24 ... Pressure detector,
25: Bonding head holding unit, 26 ... Bonding head driving unit,
27 ... Bonding head drive control unit, 30 ... Main control unit, 31 ... Monitor unit,
32 ... Temperature controller
Claims (7)
前記突起電極よりも大きな高さをもつダミーの突起部を前記第1の電子部品の面に形 成する第1の工程と、
前記第1の電子部品の面に、前記突起電極よりも高く、前記突起部よりも低い電気絶 縁材を付着する第2の工程と、
前記第1の電子部品と前記第2の電子部品とを近接させ、前記第2の電子部品と前記 突起部との接触を検出する第3の工程と、
前記接触を検出した後に、前記第1の電子部品と前記第2の電子部品との間隔が所定 の値となるまで、前記第1の電子部品と前記第2の電子部品とを更に近接させる第4の 工程と
を有する、半導体装置の製造方法。 In the method for manufacturing a semiconductor device, a protruding electrode is formed on at least one surface of the first and second electronic components, and the first and second electronic components are electrically connected via the protruding electrode.
Forming a dummy protrusion having a height greater than that of the protrusion electrode on the surface of the first electronic component;
A second step of attaching an electrical insulating material higher than the protruding electrode and lower than the protruding portion to the surface of the first electronic component;
A third step of bringing the first electronic component and the second electronic component close to each other and detecting contact between the second electronic component and the protrusion;
After the contact is detected, the first electronic component and the second electronic component are further brought closer to each other until the distance between the first electronic component and the second electronic component reaches a predetermined value. 4. A method for manufacturing a semiconductor device, comprising the step of 4.
前記第1の電子部品と前記第2の電子部品とを近接させ、前記突起部を介した前記第The first electronic component and the second electronic component are brought close to each other, and the first electronic component is inserted through the protrusion. 1の電子部品と前記第2の電子部品との接触を検出する工程と、Detecting a contact between one electronic component and the second electronic component;
前記接触を検出した後に、前記第1の電子部品と前記第2の電子部品との間隔が所定After detecting the contact, a distance between the first electronic component and the second electronic component is predetermined. の値となるまで、前記第1の電子部品と前記第2の電子部品とを更に近接させ、前記突The first electronic component and the second electronic component are brought closer to each other until the value of 起電極を介して前記第1の電子部品と第2の電子部品を電気的に接続する工程とElectrically connecting the first electronic component and the second electronic component via an electromotive electrode;
を有する、半導体装置の製造方法。A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109455A JP4752586B2 (en) | 2006-04-12 | 2006-04-12 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109455A JP4752586B2 (en) | 2006-04-12 | 2006-04-12 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281393A JP2007281393A (en) | 2007-10-25 |
JP4752586B2 true JP4752586B2 (en) | 2011-08-17 |
Family
ID=38682506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006109455A Expired - Fee Related JP4752586B2 (en) | 2006-04-12 | 2006-04-12 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4752586B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11552155B2 (en) | 2019-11-18 | 2023-01-10 | Samsung Display Co., Ltd. | Method for manufacturing display device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6093831A (en) * | 1983-10-27 | 1985-05-25 | Yaesu Musen Co Ltd | Sound signal processing circuit |
JP5515251B2 (en) * | 2008-08-01 | 2014-06-11 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
JP2011165862A (en) * | 2010-02-09 | 2011-08-25 | Sony Corp | Semiconductor device, chip-on-chip mounting structure, method for manufacturing semiconductor device, and method for forming chip-on-chip mounting structure |
JP5927756B2 (en) | 2010-12-17 | 2016-06-01 | ソニー株式会社 | Semiconductor device and manufacturing method of semiconductor device |
CN103208501B (en) | 2012-01-17 | 2017-07-28 | 奥林巴斯株式会社 | Solid camera head and its manufacture method, camera device, substrate, semiconductor device |
JP6187894B2 (en) * | 2012-09-13 | 2017-08-30 | パナソニックIpマネジメント株式会社 | Circuit device manufacturing method, semiconductor component mounting structure, and circuit device |
JP6189181B2 (en) | 2013-11-06 | 2017-08-30 | 東芝メモリ株式会社 | Manufacturing method of semiconductor device |
JP6219155B2 (en) | 2013-12-13 | 2017-10-25 | 東芝メモリ株式会社 | Manufacturing method of semiconductor device |
JP6604211B2 (en) * | 2016-01-15 | 2019-11-13 | 富士通株式会社 | LAMINATED SEMICONDUCTOR AND METHOD FOR MANUFACTURING LAMINATED SEMICONDUCTOR |
JP6984183B2 (en) * | 2017-06-05 | 2021-12-17 | 富士電機株式会社 | Semiconductor packages, semiconductor devices and methods for manufacturing semiconductor devices |
JP7321009B2 (en) * | 2019-07-01 | 2023-08-04 | 新光電気工業株式会社 | Wiring board, junction type wiring board, and method for manufacturing wiring board |
JP7103515B2 (en) * | 2020-01-29 | 2022-07-20 | 株式会社村田製作所 | Assembly of passive parts with electrodes and passive parts with electrodes |
WO2022266786A1 (en) * | 2021-06-21 | 2022-12-29 | Lumentum Operations Llc | Control of solder bond line thickness with squeezed gold bump space |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0626227B2 (en) * | 1985-09-26 | 1994-04-06 | 富士通株式会社 | How to attach a semiconductor chip |
JPH06112463A (en) * | 1992-09-25 | 1994-04-22 | Mitsubishi Electric Corp | Semiconductor device and mounting method thereof |
JP3279470B2 (en) * | 1996-02-20 | 2002-04-30 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
JP2002373914A (en) * | 2001-06-15 | 2002-12-26 | Ricoh Co Ltd | Electronic component connection structure |
JP2004265888A (en) * | 2003-01-16 | 2004-09-24 | Sony Corp | Semiconductor device and its manufacturing method |
JP2007027576A (en) * | 2005-07-20 | 2007-02-01 | Rohm Co Ltd | Semiconductor device |
JP4881014B2 (en) * | 2006-01-17 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2006
- 2006-04-12 JP JP2006109455A patent/JP4752586B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11552155B2 (en) | 2019-11-18 | 2023-01-10 | Samsung Display Co., Ltd. | Method for manufacturing display device |
Also Published As
Publication number | Publication date |
---|---|
JP2007281393A (en) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4752586B2 (en) | Manufacturing method of semiconductor device | |
USRE44355E1 (en) | Method of forming a bump-on-lead flip chip interconnection having higher escape routing density | |
US8890304B2 (en) | Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material | |
US7026188B2 (en) | Electronic device and method for manufacturing the same | |
CN102272907B (en) | In-situ melt and reflow process for forming flip-chip interconnections and system thereof | |
WO2006035548A1 (en) | Wiring board and semiconductor device | |
KR20180101252A (en) | Method for producing semiconductor package | |
US20070182019A1 (en) | Semiconductor device and manufacturing method for the same | |
JP5830847B2 (en) | Semiconductor device manufacturing method and bonding method | |
TWI443761B (en) | Manufacturing method for flip chip packaging | |
CN101853835B (en) | Manufacturing method of flip chip package | |
KR20180101254A (en) | Method for producing semiconductor chip | |
JP2007157970A (en) | Bonding method and bonding device | |
JPH10335527A (en) | Semiconductor device, mounting method of semiconductor device and manufacture thereof | |
US7687314B2 (en) | Electronic apparatus manufacturing method | |
JPH10112476A (en) | Manufacture of semiconductor device | |
JP2009266972A (en) | Laminated semiconductor module and method of manufacturing the same | |
JP3309832B2 (en) | Connection structure and connection method for electronic components | |
JPH10154726A (en) | Semiconductor device and its manufacture | |
JP4324773B2 (en) | Manufacturing method of semiconductor device | |
JPH1098075A (en) | Semiconductor mounting method, semiconductor mounting device and semiconductor mounting structure | |
JP4200090B2 (en) | Manufacturing method of semiconductor device | |
JP2000058597A (en) | Method of mounting electronic component | |
US8703533B2 (en) | Semiconductor package and method for manufacturing the same | |
JP2008091650A (en) | Flip-chip packaging method and semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |