JP3274442B2

JP3274442B2 - スイッチング電源装置

Info

Publication number: JP3274442B2
Application number: JP29213999A
Authority: JP
Inventors: 晃松本
Original assignee: Nagano Japan Radio Co Ltd
Current assignee: Nagano Japan Radio Co Ltd
Priority date: 1999-10-14
Filing date: 1999-10-14
Publication date: 2002-04-15
Anticipated expiration: 2019-10-14
Also published as: JP2001119949A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流から直流に電
力変換するスイッチング電源装置に関し、詳しくは、高
力率で電力変換可能なスイッチング電源装置に関するも
のである。

【０００２】

【従来の技術】一般的に、コンデンサインプット形のス
イッチング電源装置では、入力電流がパルス状に流れ込
むことによって入力電流高調波が発生する。したがっ
て、スイッチング電源装置の電力が大きい場合や複数を
同時に使用する場合は、この有害な高調波成分が商用電
力系に及ぼす影響が無視できず、高調波誘導障害の発生
や電圧波形歪みによる電力機器の加熱等種々の支障をき
たす。このため、近年、入力電流高調波の低減が要請さ
れており、入力電流高調波を低減可能な力率改善型の各
種スイッチング電源装置が提案されている。この種のス
イッチング電源装置としては、いわゆる２コンバータ方
式や１コンバータ方式などが数多く提案されているが、
２コンバータ方式には、各段の効率が高くても総合的な
変換効率が低いという問題があり、１コンバータ方式に
は、出力リップルが大きいという問題がある。このた
め、出願人は、入力電流高調波を低減しつつ、これらの
問題を解決すべく、図６に示す電源装置８１を既に開発
している。

【０００３】この電源装置８１は、力率改善用の昇降圧
コンバータ回路８４と、コンデンサインプット形の昇降
圧コンバータ回路８５とを備え、両昇降圧コンバータ回
路８４，８５で１つのスイッチング素子を共通使用する
フライバック形の構成が採用されている。具体的には、
電源装置８１は、スイッチング用のトランス８２，８３
を備え、両トランス８２，８３における一次巻線８２
ａ，８３ａ側の一次回路に、昇降圧コンバータ回路８４
の一部を構成する回路として、交流電源ＰＳの交流電圧
ＶACを整流して脈流ＶP を生成するダイオード１２，１
３が配設されている。また、一次回路には、昇降圧コン
バータ回路８５の一部を構成する回路として、交流電圧
ＶACを整流して脈流ＶP を生成するダイオードスタック
２０と、電流制限用の抵抗２２と、脈流ＶP を直流電圧
ＶDCに平滑するコンデンサ２３と、例えばＦＥＴで構成
されたスイッチ２５と、スイッチング時にスイッチ２５
を流れるスイッチング電流を検出する抵抗２６とが配設
されている。

【０００４】また、一次回路には、スイッチ２５のスイ
ッチングをいわゆるカレントモードＰＷＭ制御方式で制
御するスイッチング制御回路３１と、スイッチング制御
回路３１用の補助電源ＶSAを生成する補助電源回路３２
ａと、補助電源ＶSAの電圧を監視することにより出力電
圧ＶO の過電圧を検出する過電圧検出回路３３と、スイ
ッチング電流の過電流を検出するコンパレータ３４と、
カレントモードＰＷＭ制御用の制御信号ＳS を生成する
コンパレータ３５と、例えばホトダイオードおよびホト
トランジスタからなる絶縁回路３６と、コンパレータ３
４のマイナス入力部および基準電圧ＶREF2間に接続され
る抵抗３９と、絶縁回路３６内におけるホトトランジス
タのコレクタおよび基準電圧ＶREF1間に接続される抵抗
４０とが配設されている。この場合、補助電源回路３２
ａは、トランス８３の補助巻線８３ｃと、補助巻線８３
ｃの誘起電圧を整流するダイオード４２と、整流された
脈流を平滑して補助電源ＶSAを生成するコンデンサ４３
とで構成されている。

【０００５】一方、トランス８２，８３の各二次巻線８
２ｂ，８３ｂ側の二次回路には、整流用のダイオード５
１，５２と、平滑用のコンデンサ５３と、出力電圧ＶO
の電圧を分圧する抵抗５４，５５と、分圧された電圧に
基づいて出力電圧ＶO の電圧値を検出して一次回路にフ
ィードバックする出力電圧検出回路５６とが配設されて
いる。

【０００６】この電源装置８１では、ダイオード１２，
１３が交流電圧ＶACを整流することにより図７（ａ）に
示す脈流ＶP を生成し、ダイオードスタック２０および
コンデンサ２３が交流電圧ＶACを整流平滑することによ
り直流電圧ＶDCを生成する。この場合、脈流ＶP の高電
圧期間（山の期間）においては、主として昇降圧コンバ
ータ回路８４が出力電圧ＶO を生成する。この場合、脈
流ＶP の最高電圧ＶMAX （同図（ａ）参照）のときに、
トランス８２の一次巻線８２ａを流れる電流Ｉ11の電流
値と、トランス８３の一次巻線８３ａを流れる電流Ｉ12
の電流値との比が例えば９：１となるように予め規定す
る。また、両トランス８２，８３については、例えば、
トランス８２の一次巻線８２ａのインダクタンスおよび
巻数をそれぞれ値Ｌ82a および値Ｎ82a とし、トランス
８２の二次巻線８２ｂのインダクタンスおよび巻数をそ
れぞれ値Ｌ82b およびＮ82b とし、トランス８３の一次
巻線８３ａのインダクタンスおよび巻数をそれぞれ値Ｌ
83a および値Ｎ83a とし、トランス８３の二次巻線８３
ｂのインダクタンスおよび巻数をそれぞれ値Ｌ83bおよ
びＮ83b とした場合、下記の式および式が成立する
仕様で製作する。Ｌ82a ：Ｌ83a ＝１：９・・・・・・・式Ｎ82a ：Ｎ82b ＝Ｎ83a ：Ｎ83b ・・・式

【０００７】このような仕様の下で、例えば、交流電圧
ＶACの正サイクル期間における脈流ＶP が最高電圧ＶMA
X のときにスイッチ２５がオン状態に制御されると、電
流Ｉ11が、ダイオード１２、トランス８２の一次巻線８
２ａ、スイッチ２５、抵抗２６、およびダイオードスタ
ック２０内のダイオードからなる電流経路を流れる。こ
れにより、トランス８２にエネルギーが蓄積される。次
いで、スイッチ２５のオフ状態制御時に、ダイオード５
１およびコンデンサ５３が、二次巻線８２ｂの誘起電圧
を整流平滑することにより出力電圧ＶO を生成する。

【０００８】一方、脈流ＶP の電圧が徐々に低下する
と、昇降圧コンバータ回路８４が出力電圧ＶO を生成す
るための入力電圧が低下する。したがって、昇降圧コン
バータ回路８５が、出力電圧ＶO の生成に徐々に寄与す
ることになる。やがて、脈流ＶP の低電圧期間（谷の期
間）において、脈流ＶP の電圧が昇降圧コンバータ回路
８４による出力電圧ＶO の生成が可能なスレショルド電
圧ＶTH（図７（ａ）参照）よりも低下すると、昇降圧コ
ンバータ回路８４による出力電圧ＶO の生成がほぼ不可
能となる。このため、この期間においては、主として昇
降圧コンバータ回路８５が出力電圧ＶO を生成する。

【０００９】この脈流ＶP の低電圧期間においては、ス
イッチ２５のオン状態制御時に、コンデンサ２３の充電
電圧に基づく電流Ｉ12が、コンデンサ２３の正極端子、
トランス８３の一次巻線８３ａ、スイッチ２５、抵抗２
６、およびコンデンサ２３の負極端子からなる電流経路
を流れる。これにより、トランス８３にエネルギーが蓄
積される。次いで、スイッチ２５のオフ状態制御時に、
ダイオード５２およびコンデンサ５３が、二次巻線８３
ｂの誘起電圧を整流平滑することにより出力電圧ＶO を
生成する。

【００１０】また、この期間では、スイッチ２５のスイ
ッチングがオフ状態に制御されたときに、トランス８３
の補助巻線８３ｃに電圧が誘起する。この際には、ダイ
オード４２がこの誘起電圧を整流し、かつコンデンサ４
３が平滑することにより、補助電源ＶSAが生成される。
この場合、補助電源ＶSAは、スイッチング制御回路３１
に駆動用電源として供給されると共に過電圧検出回路３
３にも出力される。

【００１１】一方、出力電圧ＶO は、交流電圧ＶACの１
サイクルに亘ってスイッチ２５がスイッチング制御回路
３１によってＰＷＭ制御されることにより、所定電圧に
安定化される。具体的には、まず、抵抗２６が、図７
（ｆ）に示すように、スイッチング電流の電流値に比例
する電圧ＶSW1 を検出してコンパレータ３５のプラス入
力部に出力する。同時に、出力電圧検出回路５６が、抵
抗５４，５５によって分圧された電圧に応じて絶縁回路
３６内のホトダイオードを駆動する。これにより、絶縁
回路３６内のホトトランジスタが作動することにより、
基準電圧ＶREF1に一端が接続された抵抗４０の他端の電
圧が降下する。この際に、その他端の電圧は、出力電圧
ＶO の電圧値の上昇に応じて電圧が低下するフィードバ
ック電圧ＶFDとしてコンパレータ３５のマイナス入力部
に供給される。この場合、コンパレータ３５は、電圧Ｖ
SW1 とフィードバック電圧ＶFDとを比較し、電圧ＶSW1
の電圧値がフィードバック電圧ＶFDの電圧値に達したと
きに、制御信号ＳS をスイッチング制御回路３１に出力
する。次いで、スイッチング制御回路３１が、コンパレ
ータ３５から制御信号ＳS が出力されたときに、スイッ
チ２５に対するスイッチング制御信号ＳSWをローレベル
にすることによりスイッチ２５をスイッチングオフ状態
に制御する。このように、カレントモードＰＷＭ制御方
式に従ってフィードバック制御が行われることにより、
出力電圧ＶO が所定の電圧ＶR に安定化される。

【００１２】以上の動作により、脈流ＶP の電圧がスレ
ショルド電圧ＶTHを超える期間においては、主として、
図７（ｂ）に示す電流Ｉ11がスイッチ２５を流れること
によって出力電圧ＶO が生成され、脈流ＶP の電圧がス
レショルド電圧ＶTHよりも低下する期間においては、主
として、同図（ｃ）に示す電流Ｉ12がスイッチ２５を流
れることによって出力電圧ＶO が生成される。

【００１３】これらの過程において、図７（ｄ）に示す
ように、脈流ＶP の電圧が最高電圧ＶMAX またはその近
傍に達したときに、入力電流Ｉ12INがパルス状に流れ込
んでコンデンサ２３を充電する。このため、電源装置８
１に流れ込む入力電流ＩINは、同図（ｂ）に示す電流Ｉ
11と、同図（ｄ）に示す入力電流Ｉ12INとの合成となる
ため、同図（ｅ）に示す電流波形となる。したがって、
電流ＩINが交流電圧ＶACのほぼ１サイクル全域に亘って
流れ込む結果、入力力率が０．８５〜０．９程度の良好
な力率改善効果を得ることができ、しかも１コンバータ
方式のため、極めて高効率で出力電圧ＶO を生成するこ
とができる。

【００１４】

【発明が解決しようとする課題】ところが、出願人が既
に開発している電源装置８１には、以下の改善点があ
る。すなわち、電源装置８１では、出力電圧ＶO の安定
化にあたり、フィードバック電圧ＶFDと電圧ＶSW1 とを
コンパレータ３５が比較することにより、カレントモー
ドＰＭＷ制御方式に従ってフィードバック制御が行われ
ている。この場合、トランス８３の二次巻線８３ｂのイ
ンダクタンスＬ83b が大きく、かつトランス８２の二次
巻線８２ｂのインダクタンスＬ82b が小さく規定されて
いる。このため、トランス８２の二次巻線８２ｂからは
不連続モードでフライバック電流が放出されるのに対し
て、トランス８３の二次巻線８３ｂからは連続モードで
フライバック電流が放出される。この場合、各二次巻線
８２ｂ，８３ｂから同じ電力が放出されるとすれば、フ
ライバック電流が不連続モードで放出されるときにトラ
ンス８２の一次巻線８２ａに流れる電流Ｉ11のピーク電
流値が大きくなるのに対し、フライバック電流が連続モ
ードで放出されるときにトランス８３の一次巻線８３ａ
に流れる電流Ｉ12のピーク電流値は小さくなる。したが
って、電圧ＶSW1が電流Ｉ11と電流Ｉ12との合成電圧の
ため、電圧ＶSW1 の電圧は、図７（ｆ）に示すように、
脈流ＶP の電圧がスレショルド電圧ＶTHよりも低下する
時に急峻に低下し、超える時には急峻に上昇する。

【００１５】一方、コンパレータ３５、出力電圧検出回
路５６および絶縁回路３６からなるフィードバック制御
系には、ある程度の時間遅れが存在する。このため、電
圧ＶSW1 の電圧が急峻に低下する時には、スイッチング
制御回路３１がスイッチング制御信号ＳSWのパルス幅を
急速に拡げようと制御するため、図７（ｇ）に示すよう
に、出力電圧ＶO が急激に上昇する。逆に、電圧ＶSW1
の電圧が急峻に上昇する時には、スイッチング制御回路
３１がスイッチング制御信号ＳSWのパルス幅を急速に狭
めようと制御するため、同図（ｇ）に示すように、出力
電圧ＶO が急激に低下する。このため、電源装置８１に
は、出力電圧ＶO に重畳するリップル成分量が大きいた
め、出力電圧ＶO の確実なる安定化が望まれている。

【００１６】本発明は、かかる改善点に鑑みてなされた
ものであり、出力電圧安定化制御の確実化を図ることが
可能なスイッチング電源装置を提供することを主目的と
する。

【００１７】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載のスイッチング電源装置は、交流電圧を整流
して脈流電圧を生成する整流回路と、交流電圧を整流平
滑して直流電圧を生成する整流平滑回路と、整流回路の
正極出力部と負極出力部との間および整流平滑回路の正
極出力部と負極出力部との間に接続される１つのスイッ
チング素子と、整流回路の正極出力部およびスイッチン
グ素子の間に接続される一次巻線を有する第１のトラン
スと、整流平滑回路の正極出力部およびスイッチング素
子の間に接続され第１のトランスの一次巻線よりもイン
ダクタンスが大きい一次巻線を有する第２のトランス
と、スイッチング素子のスイッチングオン時にスイッチ
ング素子を流れるスイッチング電流を電圧変換したスイ
ッチング電流対応電圧に所定のオフセット電圧を加算し
て生成された比較電圧が装置出力電圧の上昇に応じて電
圧が低下するフィードバック電圧の電圧値に達したとき
にカレントモードＰＷＭ制御用の制御信号を生成して出
力する制御信号生成回路と、スイッチング素子をオン状
態に制御すると共に制御信号生成回路から制御信号が出
力されたときにスイッチング素子をオフ状態に制御する
スイッチング制御回路とを備え、両トランスにおける各
二次巻線の誘起電圧を整流して合成することにより装置
出力電圧を生成することを特徴とする。

【００１８】請求項２記載のスイッチング電源装置は、
交流電圧を整流して脈流電圧を生成する整流回路と、交
流電圧を整流平滑して直流電圧を生成する整流平滑回路
と、整流回路の正極出力部と負極出力部との間および整
流平滑回路の正極出力部と負極出力部との間に接続され
る１つのスイッチング素子と、整流回路の正極出力部お
よびスイッチング素子の間に接続される第１の一次巻線
と整流平滑回路の正極出力部およびスイッチング素子の
間に接続され第１の一次巻線よりもインダクタンスが大
きい第２の一次巻線とを有するトランスと、スイッチン
グ素子のスイッチングオン時にスイッチング素子を流れ
るスイッチング電流を電圧変換したスイッチング電流対
応電圧に所定のオフセット電圧を加算して生成された比
較電圧が装置出力電圧の上昇に応じて電圧が低下するフ
ィードバック電圧の電圧値に達したときにカレントモー
ドＰＷＭ制御用の制御信号を生成して出力する制御信号
生成回路と、スイッチング素子をオン状態に制御すると
共に制御信号生成回路から制御信号が出力されたときに
スイッチング素子をオフ状態に制御するスイッチング制
御回路とを備え、トランスにおける二次巻線の誘起電圧
を整流することにより装置出力電圧を生成することを特
徴とする。

【００１９】請求項３記載のスイッチング電源装置は、
請求項１または２記載のスイッチング電源装置におい
て、オフセット電圧は、脈流電圧に対して高電圧期間と
低電圧期間とが反転した波形電圧、または直流定電圧で
あることを特徴とする。

【００２０】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。なお、出願人が既に開発している電源装
置８１と同一の構成要素については同一の符号を付して
重複した説明を省略する。

【００２１】まず、図１に示す電源装置１の構成につい
て説明する。

【００２２】この電源装置１は、請求項１記載の発明に
対応する電源装置であって、力率改善用の昇降圧コンバ
ータ回路４と、コンデンサインプット形の昇降圧コンバ
ータ回路５とを備え、両昇降圧コンバータ回路４，５で
１つのスイッチング素子を共通使用するフライバック形
の構成が採用されている。具体的には、電源装置１は、
本発明における第１および第２のトランスにそれぞれ相
当するスイッチング用のトランス２，３を備え、両トラ
ンス２，３における一次巻線２ａ，３ａ側の一次回路
に、昇降圧コンバータ回路４の一部を構成するダイオー
ド１２，１３が配設されると共に、昇降圧コンバータ回
路５の一部をそれぞれ構成するダイオードスタック２
０、平滑用のチョークコイル２１、コンデンサ２３への
突入電流を電流制限する抵抗２２、平滑用のコンデンサ
２３、例えばＦＥＴで構成されたスイッチ２５、および
スイッチング電流検出用の抵抗２６が配設されている。

【００２３】また、一次回路には、スイッチ２５のスイ
ッチングをカレントモードＰＷＭ制御方式で制御するス
イッチング制御回路３１と、スイッチング制御回路３１
用の補助電源ＶS を生成する補助電源回路３２と、過電
圧検出回路３３と、スイッチング電流の過電流を検出す
るコンパレータ３４と、本発明における制御信号生成回
路に相当しカレントモードＰＷＭ制御用の制御信号ＳS
を生成するコンパレータ３５と、絶縁回路３６と、抵抗
３７〜４０とが配設されている。この場合、補助電源回
路３２は、トランス２の補助巻線２ｃと、トランス３の
補助巻線３ｃと、補助巻線２ｃ，３ｃの誘起電圧をそれ
ぞれ整流するダイオード４１，４２と、整流された脈流
を合成した電圧を平滑して補助電源ＶS を生成するコン
デンサ４３とで構成されている。

【００２４】一方、トランス２，３における各二次巻線
２ｂ，３ｂ側の二次回路には、整流用のダイオード５
１，５２と、平滑用のコンデンサ５３と、分圧用の抵抗
５４，５５と、出力電圧ＶO の電圧値を検出して一次回
路にフィードバックする出力電圧検出回路５６とが配設
されている。

【００２５】この電源装置１では、ダイオード１２，１
３が交流電圧ＶACを整流することにより図２（ａ）に示
す脈流ＶP を生成し、ダイオードスタック２０およびコ
ンデンサ２３が交流電圧ＶACを整流平滑することにより
直流電圧ＶDCを生成する。この場合、脈流ＶP の高電圧
期間においては、主として昇降圧コンバータ回路４が出
力電圧ＶO を生成する。この場合、脈流ＶP の最高電圧
ＶMAX （同図（ａ）参照）のときに、トランス２の一次
巻線２ａを流れる電流Ｉ11の電流値と、トランス３の一
次巻線３ａを流れる電流Ｉ12の電流値との比が例えば
９：１となるように予め規定する。また、両トランス
２，３については、例えば、トランス２の一次巻線２ａ
のインダクタンスおよび巻数をそれぞれ値Ｌ2aおよび値
Ｎ2aとし、トランス２の二次巻線２ｂのインダクタンス
および巻数をそれぞれ値Ｌ2bおよびＮ2bとし、トランス
３の一次巻線３ａのインダクタンスおよび巻数をそれぞ
れ値Ｌ3aおよび値Ｎ3aとし、トランス３の二次巻線３ｂ
のインダクタンスおよび巻数をそれぞれ値Ｌ3bおよびＮ
3bとした場合、下記の式および式が成立する仕様で
製作する。Ｌ2a：Ｌ3a＝１：９・・・・・・・式Ｎ2a：Ｎ2b＝Ｎ3a：Ｎ3b・・・・・式

【００２６】このような仕様の下で、例えば、交流電圧
ＶACの正サイクル期間における脈流ＶP が最高電圧ＶMA
X のときにスイッチ２５がオン状態に制御されると、電
流Ｉ11が、ダイオード１２、トランス２の一次巻線２
ａ、スイッチ２５、抵抗２６、およびダイオードスタッ
ク２０内のダイオードからなる電流経路を流れることに
より、トランス２にエネルギーが蓄積される。次いで、
スイッチ２５のオフ状態制御時に、ダイオード５１およ
びコンデンサ５３が、二次巻線２ｂの誘起電圧を整流平
滑することにより出力電圧ＶO を生成する。

【００２７】一方、脈流ＶP の電圧が徐々に低下する
と、昇降圧コンバータ回路４が出力電圧ＶO を生成する
ための入力電圧が低下する。したがって、昇降圧コンバ
ータ回路５が、出力電圧ＶO の生成に徐々に寄与するこ
とになる。やがて、脈流ＶP の低電圧期間において、脈
流ＶP の電圧が昇降圧コンバータ回路４による出力電圧
ＶO の生成が可能なスレショルド電圧ＶTH（図２（ａ）
参照）よりも低下すると、この期間においては、主とし
て昇降圧コンバータ回路５が出力電圧ＶO を生成する。

【００２８】この脈流ＶP の低電圧期間においては、ス
イッチ２５のオン状態制御時に、コンデンサ２３の充電
電圧に基づく電流Ｉ12が、コンデンサ２３の正極端子、
トランス３の一次巻線３ａ、スイッチ２５、抵抗２６、
およびコンデンサ２３の負極端子からなる電流経路を流
れることにより、トランス３にエネルギーが蓄積され
る。次いで、スイッチ２５のオフ状態制御時に、ダイオ
ード５２およびコンデンサ５３が、二次巻線３ｂの誘起
電圧を整流平滑することにより出力電圧ＶO を生成す
る。

【００２９】また、脈流ＶP が高電圧のときには、スイ
ッチ２５のスイッチングがオフ状態に制御されたとき
に、主としてトランス２の補助巻線２ｃに電圧が誘起
し、ダイオード４１が誘起電圧を整流し、かつコンデン
サ４３が平滑することにより、図２（ｆ）の破線で示す
ように、補助電源ＶS1が生成される。逆に、脈流ＶP が
低電圧のときには、スイッチ２５のスイッチングがオフ
状態に制御されたときに、主としてトランス３の補助巻
線３ｃに電圧が誘起し、この際には、ダイオード４２が
誘起電圧を整流し、かつコンデンサ４３が平滑すること
により、同図（ｆ）の実線で示すように、補助電源ＶS2
が生成される。この場合、両補助電源ＶS1，ＶS2が合成
されることにより、同図（ｇ）に示すように、交流電圧
ＶACの１サイクルに亘って出力電圧ＶO に比例するほぼ
一定電圧値の補助電源ＶS が生成され、この補助電源Ｖ
S は、スイッチング制御回路３１に駆動用電源として供
給されると共に過電圧検出回路３３にも出力される。

【００３０】一方、出力電圧ＶO は、交流電圧ＶACの１
サイクルに亘ってスイッチ２５がスイッチング制御回路
３１によってＰＷＭ制御されることにより、所定の電圧
ＶRに安定化される。具体的には、コンパレータ３５の
プラス入力部には、本発明におけるスイッチング電流対
応電圧に相当しスイッチング電流が抵抗２６に流れるこ
とによって抵抗２６の両端に発生する電圧ＶSW1 と、基
準電圧ＶREF1を抵抗３８，３７，２６で分圧した電圧と
を加算した電圧ＶSWが入力される。この場合、電圧ＶSW
は、本発明における比較電圧に相当し、その電圧値は、
抵抗３８，３７，２６の抵抗値をそれぞれＲ38，Ｒ37，
Ｒ26とすれば、抵抗２６にスイッチング電流が流れてい
るときには、下記の式で表され、スイッチング電流が
流れていないときには、下記の式で表される。なお、
以下、電圧ＶSW1 に加算される電圧、言い替えれば、下
記の式で表される電圧ＶSWをオフセット電圧ＶOFS と
定義する。ＶSW＝（ＶREF1−ＶSW1 ）×Ｒ37／（Ｒ37＋Ｒ38）＋ＶSW1 ・・・式ＶSW＝ＶREF1×（Ｒ37＋Ｒ26）／（Ｒ38＋Ｒ37＋Ｒ26）・・・・・式

【００３１】同時に、出力電圧検出回路５６が、抵抗５
４，５５によって分圧された電圧に応じて絶縁回路３６
内のホトダイオードを駆動することにより、絶縁回路３
６内のホトトランジスタが作動し、抵抗４０の他端の電
圧がフィードバック電圧ＶFDとしてコンパレータ３５の
マイナス入力部に供給される。この場合、コンパレータ
３５は、図３（ａ）に示すように、電圧ＶSWの電圧値が
フィードバック電圧ＶFDの電圧値に達したときに、同図
（ｂ）に示すハイレベルの制御信号ＳS をスイッチング
制御回路３１に出力する。これにより、スイッチング制
御回路３１が、同図（ｃ）に示すように、スイッチング
制御信号ＳSWをローレベルにすることによりスイッチ２
５をスイッチングオフ状態に制御する。この結果、カレ
ントモードＰＷＭ制御方式に従ってフィードバック制御
が行われることにより、出力電圧ＶO が所定の電圧ＶR
に安定化される。

【００３２】この場合、電圧ＶSWが、電圧ＶSW1 にオフ
セット電圧ＶOFS を重畳して生成され、かつフィードバ
ック電圧ＶFDが出力電圧ＶO の所定の電圧ＶR に応じて
一義的に決定される電圧値のため、図２（ｈ）に示すよ
うに、脈流ＶP がスレショルド電圧ＶTHを超えている期
間における電圧ＶSWと、脈流ＶP がスレショルド電圧Ｖ
THを下回っている期間における電圧ＶSWとの電圧差が小
さくなっている。つまり、オフセット電圧ＶOFS が重畳
されることにより、その電圧差が圧縮されて、脈流ＶP
がスレショルド電圧ＶTHを下回る際および超える際の電
圧ＶSWの変化量が小さくなっている。したがって、コン
パレータ３５、出力電圧検出回路５６および絶縁回路３
６からなるフィードバック制御系にある程度の時間遅れ
が存在する場合であっても、スイッチング制御回路３１
によるスイッチング制御信号ＳSWのパルス幅制御量が、
電源装置８１におけるパルス幅制御量と比較して十分に
少なくなる。このため、同図（ｉ）に示すように、出力
電圧ＶO に重畳するリップル成分が十分に除去される。
この結果、この電源装置１では、出力電圧ＶO が所定の
電圧ＶR に確実に安定化される。

【００３３】また、出力電圧ＶO の過電圧に対する過電
圧保護も同時に行われる。具体的には、補助電源ＶS の
電圧値は、両トランス２，３の各一次巻線２ａ，３ａの
誘起電圧を整流した電圧を合成しているため、出力電圧
ＶO にほぼ比例する。このため、過電圧検出回路３３
は、補助電源ＶS の電圧が過電圧判定用の基準電圧ＶOV
（図２（ｇ）参照）を超えたときに、過電圧制御信号Ｓ
OVをスイッチング制御回路３１に出力する。この際に
は、スイッチング制御回路３１が、スイッチング制御信
号ＳSWのスイッチ２５への出力を停止する。これによ
り、出力電圧ＶO の過度の上昇が防止される。この場
合、補助電源ＶS の電圧値が交流電圧ＶACの１サイクル
に亘ってほぼ一定電圧値のため、脈流ＶP の高電圧期間
および低電圧期間のいずれにおいても、出力電圧ＶO の
過電圧に対する保護の確実化を図ることができる。

【００３４】さらに、スイッチ２５に対する過電流保護
も行われる。具体的には、コンパレータ３４が、図２
（ｈ）にそれぞれ示す電圧ＶSWと基準電圧ＶREF2とを比
較し、電圧ＶSWが基準電圧ＶREF2よりも高い電圧に達し
たときに、制御信号ＳOCをスイッチング制御回路３１に
出力する。この際には、スイッチング制御回路３１が、
スイッチング制御信号ＳSWのスイッチ２５への出力を停
止する。これにより、過大なスイッチング電流の導通が
阻止されてスイッチ２５が保護される。

【００３５】以上の動作により、脈流ＶP の電圧がスレ
ショルド電圧ＶTHを超える期間においては、主として、
図２（ｂ）に示す電流Ｉ11がスイッチ２５を流れること
によって出力電圧ＶO が生成され、脈流ＶP の電圧がス
レショルド電圧ＶTHよりも低下する期間においては、主
として、同図（ｃ）に示す電流Ｉ12がスイッチ２５を流
れることによって出力電圧ＶO が生成される。

【００３６】これらの過程において、図２（ｄ）に示す
ように、脈流ＶP の電圧が最高電圧ＶMAX またはその近
傍に達したときに、入力電流Ｉ12INがパルス状に流れ込
んでコンデンサ２３を充電する。このため、電源装置１
に流れ込む入力電流ＩINは、同図（ｂ）に示す電流Ｉ11
と、同図（ｄ）に示す入力電流Ｉ12INとの合成となるた
め、同図（ｅ）に示す電流波形となる。したがって、電
流ＩINが交流電圧ＶACのほぼ１サイクル全域に亘って流
れ込む結果、入力力率が０．８５〜０．９程度の良好な
力率改善効果を得ることができる。

【００３７】次に、図４を参照して他の実施の形態に係
る電源装置１ａについて説明する。なお、電源装置１と
同一の構成要素については同一の符号を付して重複した
説明を省略し、また電源装置１と同一の動作についての
重複した説明も省略する。

【００３８】電源装置１ａは、請求項２記載の発明に対
応する電源装置であって、同図に示すように、電源装置
１における２つのトランス２，３に代えて、本発明にお
ける第１および第２の巻線にそれぞれ相当する一次巻線
６ａ，６ｂ、二次巻線６ｃおよび補助巻線６ｄを有する
１つのトランス６が用いられて構成されている。この場
合、トランス６の両一次巻線６ａ，６ｂ、二次巻線６ｃ
および補助巻線６ｄは、磁気コアを介して互いに磁気結
合されており、一次巻線６ａの巻数Ｎａに対する一次巻
線６ｂの巻数Ｎｂの巻線比Ｒabが例えば１：２に規定さ
れている。また、補助電源回路３２ｂは、補助巻線６
ａ、ダイオード４２およびコンデンサ４３で構成されて
いる。

【００３９】この電源装置１ａでは、電源装置１と同様
にして、図５（ａ）に示す脈流ＶP、および脈流ＶP の
最高電圧ＶMAX にほぼ等しい電圧の直流電圧ＶDCが生成
される。そして、脈流ＶP の高電圧期間においては、昇
降圧コンバータ４が出力電圧ＶO を生成する。具体的に
は、この期間では、スイッチ２５がオン状態に制御され
ると、電流Ｉ1 が、ダイオード１２、一次巻線６ａ、ス
イッチ２５、抵抗２６およびダイオードスタック２０か
らなる電流経路を流れる。この際には、図４に示すよう
に、電圧Ｖａが一次巻線６ａの両端に誘起し、これに伴
って、巻線比Ｒabに応じた電圧Ｖｂが一次巻線６ｂの両
端に誘起する。この場合、脈流ＶP の電圧が最高電圧Ｖ
MAX の１／２となる電圧Ｖ１（図５（ａ）参照）よりも
高電圧の期間においては、電圧Ｖｂは、脈流ＶP の最高
電圧ＶMAX よりも高電圧となる。したがって、この期間
では、電圧Ｖｂが直流電圧ＶDCの電圧よりも高電圧とな
るため、直流電圧ＶDCに基づく電流Ｉ2 の一次巻線６ｂ
への流れ込みが阻止される。次いで、ダイオード５１お
よびコンデンサ５３が、スイッチ２５のオフ状態制御時
に二次巻線６ｃに誘起した電圧を整流平滑することによ
り出力電圧ＶO を生成する。

【００４０】次いで、脈流ＶP の電圧が徐々に低下し、
脈流ＶP の電圧が電圧Ｖ１よりも低下する低電圧期間に
おいては、昇降圧コンバータ回路５が出力電圧ＶO を生
成する。具体的には、この期間では、スイッチ２５がオ
ン状態に制御されると、電流Ｉ2 が、コンデンサ２３の
正極端子、一次巻線６ｂ、ダイオード２４、スイッチ２
５、抵抗２６およびコンデンサ２３の負極端子からなる
電流経路を流れる。この際には、図４に示すように、電
圧Ｖｂが一次巻線６ｂの両端に誘起し、これに伴って、
巻線比Ｒabに応じた電圧Ｖａが一次巻線６ａの両端に誘
起する。この場合、この期間においては、電圧Ｖａは、
直流電圧ＶDCの１／２の電圧になるため、脈流ＶP の電
圧よりも高電圧となる。したがって、この期間では、脈
流ＶP に基づく電流Ｉ1 の一次巻線６ａへの流れ込みが
阻止される。次いで、ダイオード５１およびコンデンサ
５３が、スイッチ２５のオフ状態制御時に二次巻線６ｃ
に誘起した電圧を整流平滑することにより出力電圧ＶO
を生成する。

【００４１】以上の動作により、図５（ｂ），（ｃ）に
示すように、脈流ＶP の電圧が電圧Ｖ１よりも高電圧の
期間においては、一次巻線６ａに電流Ｉ1 が流れること
により出力電圧ＶO が生成され、脈流ＶP の電圧が電圧
Ｖ１よりも低電圧の期間においては、一次巻線６ｂに電
流Ｉ2 が流れることにより出力電圧ＶO が生成される。
一方、コンデンサ２３には、同図（ｄ）に示す入力電流
Ｉ2IN がパルス状に流れ込む。このため、電源装置１ａ
に流れ込む入力電流ＩINは、同図（ｂ）に示す電流Ｉ1
と、同図（ｄ）に示す入力電流Ｉ2IN との合成となるた
め、同図（ｅ）に示す電流波形となる。したがって、電
流ＩINが交流電圧ＶACのほぼ１サイクル全域に亘って流
れ込む結果、電源装置１と同じように、入力力率が０．
８５〜０．９程度の良好な力率改善効果が得ることがで
きる。

【００４２】また、出力電圧ＶO のカレントモードＰＭ
Ｗ制御についても、電源装置１と同じようにして、図５
（ｆ）に示すように、脈流ＶP がスレショルド電圧ＶTH
を超えている期間における電圧ＶSWと、脈流ＶP がスレ
ショルド電圧ＶTHを下回っている期間における電圧ＶSW
との電圧差、つまり、脈流ＶP が最高電圧ＶMAX を下回
る際および超える際の電圧ＶSWの変化量が小さくなって
いる。したがって、スイッチング制御回路３１によるス
イッチング制御信号ＳSWのパルス幅制御量が、電源装置
１におけるパルス幅制御量とほぼ同一となる。このた
め、図５（ｇ）に示すように、出力電圧ＶO に重畳する
リップル成分が十分に除去される。この結果、この電源
装置１ａでも、出力電圧ＶO が所定の電圧ＶR に確実に
安定化される。

【００４３】このように、この電源装置１ａによれば、
交流電圧ＶACの１周期における山の部分に相当する期間
（つまり、脈流ＶP の高電圧期間）においては、一次巻
線６ａを介して二次巻線６ｃ側にエネルギーが伝達さ
れ、交流電圧ＶACの１周期における谷の部分に相当する
期間（つまり、脈流ＶP の低電圧期間）においては、一
次巻線６ｂを介して二次巻線６ｃ側にエネルギーが伝達
されるため、２つのトランス２，３を必要とする電源装
置１とは異なり、１つのトランス６を両昇降圧コンバー
タ４，５で兼用することができる。この場合、巻線６
ａ，６ｂ，６ｃの数は電源装置１と比較して１つ低減で
きるだけであるが、一般的には、トランス全体に占める
磁気コアの割合が極めて大きいため、磁気コアを１つに
できることで、実質的には、スイッチング電源装置に占
めるトランスの体積比を約１／２に低下させることがで
きる。この結果、電源装置１ａの小型化を図ることがで
きると共にコストを低減することができる。しかも、電
源装置１と同じように、１コンバータ方式のため、極め
て高効率で出力電圧ＶO を生成することができる。

【００４４】なお、本発明におけるスイッチング電源
は、上記した電源装置１，１ａの構成に限らず、適宜変
更が可能である。例えば、フォワード型ＡＣ／ＤＣコン
バータや、非絶縁チョッパー形電源装置にも適用が可能
であるし、交流電圧ＶACの電圧に何ら制限を受けないた
め、いわゆる入力ワールドワイドレンジのスイッチング
電源装置やＡＣアダプタにも適用が可能である。また、
両コンバータ回路４，５にスイッチ２５をそれぞれ別個
に配設し、その両スイッチ２５をスイッチング制御回路
３１がスイッチング制御する構成を採用することもでき
る。さらに、スイッチ２５としては、ＦＥＴに限らず、
トランジスタなどの各種スイッチング素子を採用するこ
ともできる。また、この実施形態では、オフセット電圧
として、直流定電圧を電圧ＶSW1 に重畳する例について
説明したが、これに限らず、脈流ＶP を反転増幅した波
形の電圧を電圧ＶSW1 に重畳してもよい。この場合に
は、脈流ＶP がスレショルド電圧ＶTHを下回る期間にお
ける電圧ＶSWの電圧値を重点的に高くすることができる
ため、脈流ＶP がスレショルド電圧ＶTHを下回る際およ
び超える際の電圧ＶSWの変化量をより小さくすることが
できるため、出力電圧ＶO をより確実に所定の電圧ＶR
に安定化することができる。

【００４５】また、電源装置１ａでは、トランス２の一
次巻線２ａの巻数Ｎａに対する一次巻線２ｂの巻数Ｎｂ
の巻線比Ｒabを値２（１：２）で形成した例について説
明したが、巻線比Ｒabは値１以上であればよい。言い替
えれば、巻線比Ｒabで決定される電圧Ｖ１が、昇降圧コ
ンバータ４の動作可能電圧であるスレショルド電圧ＶTH
よりも高い電圧となればよい。ただし、入力力率の十分
な改善効果を期待するには、発明者の実験によれば、巻
線比Ｒabを値１．５から値３までの範囲に規定するのが
好ましく、この範囲であれば、入力力率が０．８５〜
０．９の範囲に収まることが確認されている。したがっ
て、入力力率が一般的に０．５〜０．６５であるコンデ
ンサインプット形のスイッチング電源装置と比較して、
入力力率が格段に改善される。なお、巻線比Ｒabを値１
に近づけるほど、出力電圧ＶO 生成に対する昇降圧コン
バータ４の役割が大きく、巻線比Ｒabを大きな値にする
ほど、出力電圧ＶO 生成に対する昇降圧コンバータ５の
役割が大きくなる。このため、巻線比Ｒabを値１．５か
ら値３までの範囲に規定することにより、コンデンサ２
３の容量をある程度まで小さくすることもでき、かかる
場合には、電源装置１ａを最も小型化することができ
る。

【００４６】

【発明の効果】以上のように、請求項１記載のスイッチ
ング電源装置によれば、制御信号生成回路が、スイッチ
ング電流対応電圧と所定のオフセット電圧との加算電圧
を比較電圧として、その比較電圧がフィードバック電圧
の電圧値に達したときに制御信号を生成することによ
り、スイッチング制御回路の制御量を十分に少なくする
ことができるため、出力電圧に重畳するリップル成分を
十分に除去することができ、これにより、出力電圧を確
実に安定化することができる。

【００４７】また、請求項２記載のスイッチング電源装
置によれば、請求項１記載のスイッチング電源装置の効
果に加えて、スイッチング用のトランスを１つで構成す
ることができるため、十分な入力力率改善効果を維持し
つつ、スイッチング電源装置の小型化を図ることができ
ると共にコストを低減することができる。

【００４８】さらに、請求項３記載のスイッチング電源
装置によれば、脈流電圧に対して高電圧期間と低電圧期
間とが反転した波形電圧、または直流定電圧を用いるこ
とによりオフセット電圧を極めて簡単に生成することが
できる。この場合、直流定電圧を用いた場合には、スイ
ッチング電源装置を最も簡易に構成することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電源装置１の回路図
である。

【図２】電源装置１の動作を説明するための波形図であ
って、（ａ）は交流電圧ＶACを整流して生成した脈流Ｖ
P の電圧波形図、（ｂ）は電流Ｉ11の電流波形図、
（ｃ）は電流Ｉ12の電流波形図、（ｄ）は入力電流Ｉ12
INの電流波形図、（ｅ）は入力電流ＩINの電流波形図、
（ｆ）は補助電源ＶS1，ＶS2の電圧波形図、（ｇ）は補
助電源ＶS の電圧波形図、（ｈ）は電圧ＶSWの電圧波形
図、（ｉ）は出力電圧ＶO の電圧波形図である。

【図３】（ａ）は電圧ＶSWおよびフィードバック電圧Ｖ
FDの電圧波形図、（ｂ）は制御信号ＳS の電圧波形図、
（ｃ）はスイッチング制御信号ＳSWの電圧波形図であ
る。

【図４】本発明の他の実施の形態に係る電源装置１ａの
回路図である。

【図５】電源装置１ａの動作を説明するための波形図で
あって、（ａ）は交流電圧ＶACを整流して生成した脈流
ＶP の電圧波形図、（ｂ）は電流Ｉ1 の電流波形図、
（ｃ）は電流Ｉ2 の電流波形図、（ｄ）は入力電流Ｉ2I
N の電流波形図、（ｅ）は入力電流ＩINの電流波形図、
（ｆ）は電圧ＶSWの電圧波形図、（ｇ）は出力電圧ＶO
の電圧波形図である。

【図６】出願人が既に開発している電源装置８１の回路
図である。

【図７】電源装置８１の動作を説明するための波形図で
あって、（ａ）は交流電圧ＶACを整流して生成した脈流
ＶP の電圧波形図、（ｂ）は電流Ｉ11の電流波形図、
（ｃ）は電流Ｉ12の電流波形図、（ｄ）は入力電流Ｉ12
INの電流波形図、（ｅ）は入力電流ＩINの電流波形図、
（ｆ）は電圧ＶSW1 の電圧波形図、（ｇ）は出力電圧Ｖ
O の電圧波形図である。

【符号の説明】

１，１ａ電源装置２，３，６トランス２ａ，３ａ，６ａ，６ｂ一次巻線２ｂ，３ｂ，６ｃ二次巻線４，５昇降圧コンバータ回路３１スイッチング制御回路３５コンパレータＶDC 直流電圧ＶFD フィードバック電圧ＶO 出力電圧ＶOFS オフセット電圧ＶP 脈流ＶSW 電圧

Claims

(57)【特許請求の範囲】

【請求項１】交流電圧を整流して脈流電圧を生成する
整流回路と、前記交流電圧を整流平滑して直流電圧を生
成する整流平滑回路と、前記整流回路の正極出力部と負
極出力部との間および前記整流平滑回路の正極出力部と
負極出力部との間に接続される１つのスイッチング素子
と、前記整流回路の正極出力部および前記スイッチング
素子の間に接続される一次巻線を有する第１のトランス
と、前記整流平滑回路の正極出力部および前記スイッチ
ング素子の間に接続され前記第１のトランスの前記一次
巻線よりもインダクタンスが大きい一次巻線を有する第
２のトランスと、前記スイッチング素子のスイッチング
オン時に当該スイッチング素子を流れるスイッチング電
流を電圧変換したスイッチング電流対応電圧に所定のオ
フセット電圧を加算して生成された比較電圧が装置出力
電圧の上昇に応じて電圧が低下するフィードバック電圧
の電圧値に達したときにカレントモードＰＷＭ制御用の
制御信号を生成して出力する制御信号生成回路と、前記
スイッチング素子をオン状態に制御すると共に前記制御
信号生成回路から前記制御信号が出力されたときに当該
スイッチング素子をオフ状態に制御するスイッチング制
御回路とを備え、前記両トランスにおける各二次巻線の
誘起電圧を整流して合成することにより前記装置出力電
圧を生成することを特徴とするスイッチング電源装置。
【請求項２】交流電圧を整流して脈流電圧を生成する
整流回路と、前記交流電圧を整流平滑して直流電圧を生
成する整流平滑回路と、前記整流回路の正極出力部と負
極出力部との間および前記整流平滑回路の正極出力部と
負極出力部との間に接続される１つのスイッチング素子
と、前記整流回路の正極出力部および前記スイッチング
素子の間に接続される第１の一次巻線と前記整流平滑回
路の正極出力部および前記スイッチング素子の間に接続
され当該第１の一次巻線よりもインダクタンスが大きい
第２の一次巻線とを有するトランスと、前記スイッチン
グ素子のスイッチングオン時に当該スイッチング素子を
流れるスイッチング電流を電圧変換したスイッチング電
流対応電圧に所定のオフセット電圧を加算して生成され
た比較電圧が装置出力電圧の上昇に応じて電圧が低下す
るフィードバック電圧の電圧値に達したときにカレント
モードＰＷＭ制御用の制御信号を生成して出力する制御
信号生成回路と、前記スイッチング素子をオン状態に制
御すると共に前記制御信号生成回路から前記制御信号が
出力されたときに当該スイッチング素子をオフ状態に制
御するスイッチング制御回路とを備え、前記トランスに
おける二次巻線の誘起電圧を整流することにより前記装
置出力電圧を生成することを特徴とするスイッチング電
源装置。
【請求項３】前記オフセット電圧は、前記脈流電圧に
対して高電圧期間と低電圧期間とが反転した波形電圧、
または直流定電圧であることを特徴とする請求項１また
は２記載のスイッチング電源装置。