JP3274274B2 - 偏磁抑制制御回路 - Google Patents
偏磁抑制制御回路Info
- Publication number
- JP3274274B2 JP3274274B2 JP06883894A JP6883894A JP3274274B2 JP 3274274 B2 JP3274274 B2 JP 3274274B2 JP 06883894 A JP06883894 A JP 06883894A JP 6883894 A JP6883894 A JP 6883894A JP 3274274 B2 JP3274274 B2 JP 3274274B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- magnetic flux
- signal
- inverter
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は電圧形インバータの多重
変圧器の偏磁を抑制する偏磁抑制制御回路に関する。
変圧器の偏磁を抑制する偏磁抑制制御回路に関する。
【０００２】
【従来の技術】多重変圧器で構成されるインバータ装置
を図７に示す。図７において、１ａ，１ｂは多重変圧
器、２ａ，２ｂは電圧検出用変圧器、３は直流電圧検出
回路、４ａ，４ｂは変流器、２０ａ，２０ｂは電圧形イ
ンバータを示し、その詳細を図８に示す。
を図７に示す。図７において、１ａ，１ｂは多重変圧
器、２ａ，２ｂは電圧検出用変圧器、３は直流電圧検出
回路、４ａ，４ｂは変流器、２０ａ，２０ｂは電圧形イ
ンバータを示し、その詳細を図８に示す。
【０００３】図８において、２２Ｕ，２２Ｘ，２２Ｖ，
２２ＹはＧＴＯ等の自己消弧形素子、２３Ｕ，２３Ｘ，
２３Ｖ，２３Ｙは、前記自己消弧形半導体素子にそれぞ
れ逆並列接続される帰還ダイオード、２４ａ，２４ｂは
直流コンデンサである。
２２ＹはＧＴＯ等の自己消弧形素子、２３Ｕ，２３Ｘ，
２３Ｖ，２３Ｙは、前記自己消弧形半導体素子にそれぞ
れ逆並列接続される帰還ダイオード、２４ａ，２４ｂは
直流コンデンサである。
【０００４】Ｎo.2 電圧形インバータ２０ｂも同様にし
て構成される。電圧形インバータは多重接続することに
よって、高調波の低減と大容量化が図れることは一般に
知られている。
て構成される。電圧形インバータは多重接続することに
よって、高調波の低減と大容量化が図れることは一般に
知られている。
【０００５】図７の単相２直列多重インバータの場合、
Ｎo1. 電圧形インバータ２０ａとＮo.2 電圧形インバー
タ２０ｂの搬送波に９０°の位相差を設け各段の出力電
圧に位相差をもたせることで上記目的を満す。
Ｎo1. 電圧形インバータ２０ａとＮo.2 電圧形インバー
タ２０ｂの搬送波に９０°の位相差を設け各段の出力電
圧に位相差をもたせることで上記目的を満す。
【０００６】インバータ出力電圧の波形例を図１０
（ａ）に示す、しかしながら、インバータ出力電流を急
変させた場合における各段の出力電圧のバラツキが変圧
器の偏磁の原因となる。
（ａ）に示す、しかしながら、インバータ出力電流を急
変させた場合における各段の出力電圧のバラツキが変圧
器の偏磁の原因となる。
【０００７】この現象について以下説明する。図９のよ
うに電圧形インバータを交流系統に接続した場合、イン
バータの出力電流は次のように示すことができる。
うに電圧形インバータを交流系統に接続した場合、イン
バータの出力電流は次のように示すことができる。
【０００８】
【数１】Ｉc ＝（Ｖs −Ｖc)／ｊωＬ ここで、Ｖs は交流系統の電圧、Ｖc は電圧形インバー
タの出力電圧、Ｌは連系リアクトル（変圧器）のリアク
タンスである。
タの出力電圧、Ｌは連系リアクトル（変圧器）のリアク
タンスである。
【０００９】前式から、電圧形インバータの出力電圧は
交流系統の電圧Ｖs と電圧形インバータの出力電流Ｉc
、換言すれば電流指令値により決定されることがわか
る。多重変圧器１ａ，１ｂによって接続されたインバー
タ装置のインバータ出力電圧は図１０（ａ）に示すよう
に定常的には直流分を発生しない。ところが、電流指令
値が急変した場合には同図（ｂ）に示すように、電流変
化に必要な電圧として、例えば上段インバータの出力電
圧の矩形波の斜線部分が増加し、下段のインバータの矩
形波の点線部分が減少したとすれば、瞬時的にはかなり
の電圧時間積の直流分がインバータ出力電圧に現われて
おり、電圧の積分値である磁束について考えればある巻
線の磁束は正方向に、他の巻線は負方向に偏磁すること
になる。このような現象が繰り返されれば、変圧器の偏
磁が急速に進行し偏磁過電流に至る。
交流系統の電圧Ｖs と電圧形インバータの出力電流Ｉc
、換言すれば電流指令値により決定されることがわか
る。多重変圧器１ａ，１ｂによって接続されたインバー
タ装置のインバータ出力電圧は図１０（ａ）に示すよう
に定常的には直流分を発生しない。ところが、電流指令
値が急変した場合には同図（ｂ）に示すように、電流変
化に必要な電圧として、例えば上段インバータの出力電
圧の矩形波の斜線部分が増加し、下段のインバータの矩
形波の点線部分が減少したとすれば、瞬時的にはかなり
の電圧時間積の直流分がインバータ出力電圧に現われて
おり、電圧の積分値である磁束について考えればある巻
線の磁束は正方向に、他の巻線は負方向に偏磁すること
になる。このような現象が繰り返されれば、変圧器の偏
磁が急速に進行し偏磁過電流に至る。
【００１０】この多重変圧器の偏磁抑制を目的とした従
来の制御回路を図６に示す。各電圧形インバータ２０
ａ，２０ｂに流れる電流は各インバータ毎に取付けられ
た変流器４ａ，４ｂにより制御回路４０に取込まれる。
この各電圧インバータ２０ａ，２０ｂの個別電流ｉ1 及
びｉ2 は制御回路４０内のローパスフィルタ１４ａ，１
４ｂに入力されその直流分が抽出され、各段の減算器４
１ａ，４１ｂにより各段の信号波eo1 及びeo2 にそれぞ
れ減算される。各段のゲート回路３０内で各信号波と搬
送波が比較され図８の各相のスイッチング素子２２Ｕ〜
２２Ｙをオンオフすることによって出力電圧を制御す
る。これにより、多重変圧器の各段の出力電流の直流分
を相殺することによって変圧器の偏磁を抑制する。
来の制御回路を図６に示す。各電圧形インバータ２０
ａ，２０ｂに流れる電流は各インバータ毎に取付けられ
た変流器４ａ，４ｂにより制御回路４０に取込まれる。
この各電圧インバータ２０ａ，２０ｂの個別電流ｉ1 及
びｉ2 は制御回路４０内のローパスフィルタ１４ａ，１
４ｂに入力されその直流分が抽出され、各段の減算器４
１ａ，４１ｂにより各段の信号波eo1 及びeo2 にそれぞ
れ減算される。各段のゲート回路３０内で各信号波と搬
送波が比較され図８の各相のスイッチング素子２２Ｕ〜
２２Ｙをオンオフすることによって出力電圧を制御す
る。これにより、多重変圧器の各段の出力電流の直流分
を相殺することによって変圧器の偏磁を抑制する。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
偏磁抑制制御回路には以下のような問題がある。 (1) 多重変圧器のインバータ出力電流を検出しローパス
フィルタによりその直流分を抽出するが、本方式では変
圧器の励磁電流の直流分のみを抽出することができな
い。このため変圧器の偏磁を抑制する効果が低下する。 (2) 直流分検出のためのフィルタがあるため応答が遅
い。
偏磁抑制制御回路には以下のような問題がある。 (1) 多重変圧器のインバータ出力電流を検出しローパス
フィルタによりその直流分を抽出するが、本方式では変
圧器の励磁電流の直流分のみを抽出することができな
い。このため変圧器の偏磁を抑制する効果が低下する。 (2) 直流分検出のためのフィルタがあるため応答が遅
い。
【００１２】従って、本発明の目的は、前記問題点を解
決するために、各段の単位変圧器１ａ，１ｂに誘起され
る磁束を模擬或は検出し、それらの平均値を基準値とし
て各段の模擬或は検出磁束との差分で信号波ｅo1，ｅo2
を補正することにより応答の速い偏磁抑制を可能とした
偏磁抑制制御回路を提供することにある。
決するために、各段の単位変圧器１ａ，１ｂに誘起され
る磁束を模擬或は検出し、それらの平均値を基準値とし
て各段の模擬或は検出磁束との差分で信号波ｅo1，ｅo2
を補正することにより応答の速い偏磁抑制を可能とした
偏磁抑制制御回路を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、請求項１の発明は、少くとも２台の電圧形インバー
タの出力を多重変圧器を介して直列接続されて成るイン
バータ装置の多重変圧器の偏磁を抑制するため、それぞ
れの前記電圧形インバータの信号波を前記多重変圧器の
各巻線に誘起される磁束に相当する信号により補正した
信号に基づいて前記電圧形インバータの出力電圧を制御
する偏磁抑制制御回路において、電圧形インバータのゲ
ート信号から各々の電圧形インバータの出力電圧に相当
する信号を発生する出力電圧模擬手段と、該出力電圧模
擬手段の出力信号を積分し多重変圧器の各巻線に誘起さ
れる磁束を模擬するそれぞれの磁束模擬手段と、該磁束
模擬手段から各巻線に誘起される磁束の平均値を得る手
段と、該平均値と各巻線の模擬磁束との差分を得る手段
を設け、それぞれの差分で、各電圧形インバータの信号
波を補正することにより多重変圧器の偏磁を抑制するよ
うにしたものである。
に、請求項１の発明は、少くとも２台の電圧形インバー
タの出力を多重変圧器を介して直列接続されて成るイン
バータ装置の多重変圧器の偏磁を抑制するため、それぞ
れの前記電圧形インバータの信号波を前記多重変圧器の
各巻線に誘起される磁束に相当する信号により補正した
信号に基づいて前記電圧形インバータの出力電圧を制御
する偏磁抑制制御回路において、電圧形インバータのゲ
ート信号から各々の電圧形インバータの出力電圧に相当
する信号を発生する出力電圧模擬手段と、該出力電圧模
擬手段の出力信号を積分し多重変圧器の各巻線に誘起さ
れる磁束を模擬するそれぞれの磁束模擬手段と、該磁束
模擬手段から各巻線に誘起される磁束の平均値を得る手
段と、該平均値と各巻線の模擬磁束との差分を得る手段
を設け、それぞれの差分で、各電圧形インバータの信号
波を補正することにより多重変圧器の偏磁を抑制するよ
うにしたものである。
【００１４】又、請求項２の発明は、前記多重変圧器の
偏磁を抑制するため、前記電圧形インバータの出力電圧
を積分し多重変圧器の各巻線に誘起される磁束を模擬す
るそれぞれの磁束模擬手段と、該磁束模擬手段から各巻
線に誘起される磁束の平均値を得る手段と、該平均値と
各巻線の模擬磁束との差分を得る手段を設け、それぞれ
の差分で各電圧形インバータの信号波を補正することに
より前記多重変圧器の偏磁を抑制するようにしたもので
ある。
偏磁を抑制するため、前記電圧形インバータの出力電圧
を積分し多重変圧器の各巻線に誘起される磁束を模擬す
るそれぞれの磁束模擬手段と、該磁束模擬手段から各巻
線に誘起される磁束の平均値を得る手段と、該平均値と
各巻線の模擬磁束との差分を得る手段を設け、それぞれ
の差分で各電圧形インバータの信号波を補正することに
より前記多重変圧器の偏磁を抑制するようにしたもので
ある。
【００１５】更に、請求項３の発明は、前記多重変圧器
の偏磁を抑制するため、前記電圧形インバータのゲート
信号から各々の電圧形インバータの出力電圧に対応する
信号を得、該信号にそれぞれの電圧形インバータの直流
電圧を乗じて各々の電圧形インバータの出力電圧に相当
する信号を得る出力電圧模擬手段と、該出力電圧模擬手
段の出力信号を積分し多重変圧器の各巻線に誘起される
磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬
手段から各巻線に誘起される磁束の平均値を得る手段
と、該平均値と各巻線の模擬磁束との差分を得る手段を
設け、該それぞれの差分で前記それぞれの電圧形インバ
ータの信号波を補正することにより前記多重変圧器の偏
磁を抑制するようにしたものである。
の偏磁を抑制するため、前記電圧形インバータのゲート
信号から各々の電圧形インバータの出力電圧に対応する
信号を得、該信号にそれぞれの電圧形インバータの直流
電圧を乗じて各々の電圧形インバータの出力電圧に相当
する信号を得る出力電圧模擬手段と、該出力電圧模擬手
段の出力信号を積分し多重変圧器の各巻線に誘起される
磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬
手段から各巻線に誘起される磁束の平均値を得る手段
と、該平均値と各巻線の模擬磁束との差分を得る手段を
設け、該それぞれの差分で前記それぞれの電圧形インバ
ータの信号波を補正することにより前記多重変圧器の偏
磁を抑制するようにしたものである。
【００１６】更に又、請求項４の発明は、前記多重変圧
器の偏磁を抑制するため、前記多重変圧器の各巻線に誘
起される磁束を検出するそれぞれの磁束検出手段と、該
磁束検出手段から各巻線に誘起される磁束の平均値を得
る手段と、該平均値と各巻線の磁束との差分を得る手段
を設け、該それぞれの差分で、それぞれの電圧形インバ
ータの信号波を補正することにより前記多重変圧器の偏
磁を抑制するようにしたものである。
器の偏磁を抑制するため、前記多重変圧器の各巻線に誘
起される磁束を検出するそれぞれの磁束検出手段と、該
磁束検出手段から各巻線に誘起される磁束の平均値を得
る手段と、該平均値と各巻線の磁束との差分を得る手段
を設け、該それぞれの差分で、それぞれの電圧形インバ
ータの信号波を補正することにより前記多重変圧器の偏
磁を抑制するようにしたものである。
【００１７】
【作用】前述のように構成された請求項１の発明によれ
ば、出力電圧模擬手段の各出力電圧をｖとし、この電圧
ｖを積分することによって各巻線の磁束φを模擬するこ
とができる。
ば、出力電圧模擬手段の各出力電圧をｖとし、この電圧
ｖを積分することによって各巻線の磁束φを模擬するこ
とができる。
【００１８】
【数２】 次式に示すように、この模擬磁束φと各巻線の模擬磁束
を平均したものを基準値φ* としてそれらの差分をとり
その値Δφで各電圧形インバータの信号波を補正するこ
とにより各巻線の磁束を等しくできるので多重変圧器の
偏磁を抑制出来る。
を平均したものを基準値φ* としてそれらの差分をとり
その値Δφで各電圧形インバータの信号波を補正するこ
とにより各巻線の磁束を等しくできるので多重変圧器の
偏磁を抑制出来る。
【００１９】
【数３】 φ* ＝（１／２）（φ1 ＋φ2 ） ……（２） Δφ1 ＝φ1 −φ* ……（３） Δφ2 ＝φ2 −φ* ……（４） 又、請求項２の発明によれば、各電圧形インバ―タの出
力電圧そのものを積分することによって各巻線の磁束φ
を模擬することができる。従って、前述同様、この模擬
磁束φと各巻線の模擬磁束を平均したものを基準値φ*
としてそれらの差分をとりその値Δφで各電圧形インバ
ータの信号波を補正することにより各巻線の磁束を等し
くできるので多重変圧器の偏磁を抑制出来る。
力電圧そのものを積分することによって各巻線の磁束φ
を模擬することができる。従って、前述同様、この模擬
磁束φと各巻線の模擬磁束を平均したものを基準値φ*
としてそれらの差分をとりその値Δφで各電圧形インバ
ータの信号波を補正することにより各巻線の磁束を等し
くできるので多重変圧器の偏磁を抑制出来る。
【００２０】更に、請求項３の発明によれば、電圧形イ
ンバータのゲート信号から各々の電圧形インバータの出
力電圧に対応する信号を得、該信号にそれぞれの電圧形
インバータの直流電圧を乗ずることにより、電圧形イン
バータの直流電圧に含まれるリプル電圧が加味された各
々の電圧形インバータの出力電圧に相当する信号を得る
ことができ、この信号を積分することによって各巻線の
磁束φを模擬することができる。従って、前述同様、こ
の模擬磁束φと各巻線の模擬磁束を平均したものを基準
値φ* としてそれらの差分をとりその値Δφで各電圧形
インバータの信号波を補正することにより各巻線の磁束
を等しくできるので多重変圧器の偏磁を抑制出来る。更
に又、請求項４の発明によれば、多重変圧器の各巻線に
誘起される磁束φを直接磁束検出手段で検出することに
より、前述同様、この磁束φと各巻線の磁束を平均した
ものを基準値φ* としてそれらの差分をとりその値Δφ
で各電圧形インバータの信号波を補正することにより各
巻線の磁束を等しくできるので多重変圧器の偏磁を抑制
出来る。
ンバータのゲート信号から各々の電圧形インバータの出
力電圧に対応する信号を得、該信号にそれぞれの電圧形
インバータの直流電圧を乗ずることにより、電圧形イン
バータの直流電圧に含まれるリプル電圧が加味された各
々の電圧形インバータの出力電圧に相当する信号を得る
ことができ、この信号を積分することによって各巻線の
磁束φを模擬することができる。従って、前述同様、こ
の模擬磁束φと各巻線の模擬磁束を平均したものを基準
値φ* としてそれらの差分をとりその値Δφで各電圧形
インバータの信号波を補正することにより各巻線の磁束
を等しくできるので多重変圧器の偏磁を抑制出来る。更
に又、請求項４の発明によれば、多重変圧器の各巻線に
誘起される磁束φを直接磁束検出手段で検出することに
より、前述同様、この磁束φと各巻線の磁束を平均した
ものを基準値φ* としてそれらの差分をとりその値Δφ
で各電圧形インバータの信号波を補正することにより各
巻線の磁束を等しくできるので多重変圧器の偏磁を抑制
出来る。
【００２１】
【実施例】以下、請求項１の発明を図６と同一部に同一
符号を付して示す図１の構成図を参照して説明する。図
１において、Ｕ，Ｘ相変調回路４６ａは信号波ｅo1と搬
送波ｓs1からＮo1.電圧形インバータのＵ相ＧＴＯ（図
８の２２Ｕ）へのゲート信号を出力し、又、Ｕ相ＧＴＯ
（図８の２２Ｕ）へのゲート信号を反転してＸ相ＧＴＯ
（図８の２２Ｘ）へのゲート信号を作る。
符号を付して示す図１の構成図を参照して説明する。図
１において、Ｕ，Ｘ相変調回路４６ａは信号波ｅo1と搬
送波ｓs1からＮo1.電圧形インバータのＵ相ＧＴＯ（図
８の２２Ｕ）へのゲート信号を出力し、又、Ｕ相ＧＴＯ
（図８の２２Ｕ）へのゲート信号を反転してＸ相ＧＴＯ
（図８の２２Ｘ）へのゲート信号を作る。
【００２２】Ｙ，Ｖ相変調回路４６ｂは信号波ｅo1と、
搬送波ｓs1を反転器４５で反転した信号からＮo1. 電圧
形インバータのＹ相ＧＴＯ（図８の２２Ｙ）へのゲート
信号を出力し、また、Ｙ相ＧＴＯ（図８の２２Ｙ）への
ゲート信号を反転してＶ相ＧＴＯ（図８の２２Ｖ）への
ゲート信号を作る。
搬送波ｓs1を反転器４５で反転した信号からＮo1. 電圧
形インバータのＹ相ＧＴＯ（図８の２２Ｙ）へのゲート
信号を出力し、また、Ｙ相ＧＴＯ（図８の２２Ｙ）への
ゲート信号を反転してＶ相ＧＴＯ（図８の２２Ｖ）への
ゲート信号を作る。
【００２３】同様にして、信号波ｅo2と搬送波ｓs2から
Ｎo2. 電圧形インバータのＵ相ＧＴＯ，Ｘ相ＧＴＯ，Ｖ
相ＧＴＯ，Ｙ相ＧＴＯへのゲート信号を作る。Ｎo1. 電
圧形インバータのＵ相ＧＴＯへのゲート信号ｕｇ1 と、
Ｙ相ＧＴＯへのゲート信号ｙｇ1 と、−１を加算器４１
ｃに印加し、加算器４１ｃから得られる合成信号ｅuy1
を積分器４２ａに印加する。又、Ｎo2. 電圧形インバー
タのＵ相ＧＴＯへのゲート信号ｕｇ2 と、Ｙ相ＧＴＯへ
のゲート信号ｙｇ2 と、−１を加算器４１ｄに印加し、
加算器４１ｄから得られる合成信号ｅuy2 を積分器４２
ｂに印加する。
Ｎo2. 電圧形インバータのＵ相ＧＴＯ，Ｘ相ＧＴＯ，Ｖ
相ＧＴＯ，Ｙ相ＧＴＯへのゲート信号を作る。Ｎo1. 電
圧形インバータのＵ相ＧＴＯへのゲート信号ｕｇ1 と、
Ｙ相ＧＴＯへのゲート信号ｙｇ1 と、−１を加算器４１
ｃに印加し、加算器４１ｃから得られる合成信号ｅuy1
を積分器４２ａに印加する。又、Ｎo2. 電圧形インバー
タのＵ相ＧＴＯへのゲート信号ｕｇ2 と、Ｙ相ＧＴＯへ
のゲート信号ｙｇ2 と、−１を加算器４１ｄに印加し、
加算器４１ｄから得られる合成信号ｅuy2 を積分器４２
ｂに印加する。
【００２４】積分器４２ａの出力φ1 と積分器４２ｂの
出力φ2 を加算器４１ｅを介して平均値演算回路４３に
印加し、平均値演算回路４３の出力に、φ1 とφ2 の平
均値を磁束基準値φ* として得る。
出力φ2 を加算器４１ｅを介して平均値演算回路４３に
印加し、平均値演算回路４３の出力に、φ1 とφ2 の平
均値を磁束基準値φ* として得る。
【００２５】加算器４７ａによってφ* とφ1 の偏差Δ
φ1 を、加算器４７ｂによってφ*とφ2 の偏差Δφ2
を導出し、偏差Δφ1 で信号波ｅo1を補正し、偏差Δφ
2 で信号波ｅo2を補正する。
φ1 を、加算器４７ｂによってφ*とφ2 の偏差Δφ2
を導出し、偏差Δφ1 で信号波ｅo1を補正し、偏差Δφ
2 で信号波ｅo2を補正する。
【００２６】次に、前述構成から成る請求項１の発明の
作用を図１及び図２を参照して説明する。図２（ａ）
は、図１の信号波ｅo1と、搬送波ｅs1（ｅs1u ）と、搬
送波ｅs1を反転した信号ｅs1y を示したものである。図
２（ｂ）は、信号波ｅo1と搬送波ｅs1u から得られるＵ
相ＧＴＯへのゲート信号ｕｇ１、図２（ｃ）は、信号波
ｅo1と搬送波ｅs1y から得られるＹ相ＧＴＯへのゲート
信号ｙｇ１、図２（ｄ）は加算器４１ｃへ印加される
「−１」信号、図２（ｅ）は前記信号を合成した信号で
図１のｅuy1 となる。
作用を図１及び図２を参照して説明する。図２（ａ）
は、図１の信号波ｅo1と、搬送波ｅs1（ｅs1u ）と、搬
送波ｅs1を反転した信号ｅs1y を示したものである。図
２（ｂ）は、信号波ｅo1と搬送波ｅs1u から得られるＵ
相ＧＴＯへのゲート信号ｕｇ１、図２（ｃ）は、信号波
ｅo1と搬送波ｅs1y から得られるＹ相ＧＴＯへのゲート
信号ｙｇ１、図２（ｄ）は加算器４１ｃへ印加される
「−１」信号、図２（ｅ）は前記信号を合成した信号で
図１のｅuy1 となる。
【００２７】図１のｅuy2 はＮo2. 電圧形インバータ側
の合成信号である。前記合成信号ｅuy1 は図８に示すＮ
o1. 電圧形インバータの出力電圧を模擬した信号とな
り、この信号を積分器４２ａで積分すれば、前述したよ
うにＮo1. 電圧形インバータに接続される多重変圧器１
ａの磁束を模擬した信号φ1 となる。
の合成信号である。前記合成信号ｅuy1 は図８に示すＮ
o1. 電圧形インバータの出力電圧を模擬した信号とな
り、この信号を積分器４２ａで積分すれば、前述したよ
うにＮo1. 電圧形インバータに接続される多重変圧器１
ａの磁束を模擬した信号φ1 となる。
【００２８】一方、信号φ2 は、Ｎo2. 電圧形インバー
タに接続される多重変圧器１ｂの磁束を模擬した信号と
なる。ここで、多重変圧器に偏磁がなく、Ｎo1. 電圧形
インバータ及びＮo2. 電圧形インバータが正常に動作し
ていると、ｅuy1 ＝ｅuy2 となるため、φ1 ＝φ2 とな
る。従って、Δφ1 ＝Δφ2 ＝０となって、信号波ｅo
1，ｅo2は補正されることなく現状を維持するように制
御される。
タに接続される多重変圧器１ｂの磁束を模擬した信号と
なる。ここで、多重変圧器に偏磁がなく、Ｎo1. 電圧形
インバータ及びＮo2. 電圧形インバータが正常に動作し
ていると、ｅuy1 ＝ｅuy2 となるため、φ1 ＝φ2 とな
る。従って、Δφ1 ＝Δφ2 ＝０となって、信号波ｅo
1，ｅo2は補正されることなく現状を維持するように制
御される。
【００２９】しかるに、多重変圧器に偏磁が生じるよう
になれば、Δφ1 及びΔφ2 の信号が発生し、この信号
Δφ1 によって信号波ｅuy1 が補正され、信号Δφ2 に
よって信号波ｅuy2 が補正され、この補正は偏磁が抑制
されるようになされるため、多重変圧器の偏磁を防止で
きる。
になれば、Δφ1 及びΔφ2 の信号が発生し、この信号
Δφ1 によって信号波ｅuy1 が補正され、信号Δφ2 に
よって信号波ｅuy2 が補正され、この補正は偏磁が抑制
されるようになされるため、多重変圧器の偏磁を防止で
きる。
【００３０】又、図３は、請求項２の発明の一実施例を
示す構成図で、図１のように、ゲート信号から電圧形イ
ンバータの出力電圧を模擬する出力電圧模擬手段を設け
ることなく、Ｎo1. 電圧形インバータの出力電圧ｖ1 を
積分器４２ａに、Ｎo2. 電圧形インバータの出力電圧ｖ
2 を積分器４２ｂにそれぞれ印加し模擬磁束φ1 及びφ
2 を算出し、この模擬磁束φ1 及びφ2 から前述と同様
にΔφ1 及びΔφ2 を算出し、信号波ｅo1，ｅo2を補正
することによって多重変圧器の偏磁を抑制するようにし
たものである。
示す構成図で、図１のように、ゲート信号から電圧形イ
ンバータの出力電圧を模擬する出力電圧模擬手段を設け
ることなく、Ｎo1. 電圧形インバータの出力電圧ｖ1 を
積分器４２ａに、Ｎo2. 電圧形インバータの出力電圧ｖ
2 を積分器４２ｂにそれぞれ印加し模擬磁束φ1 及びφ
2 を算出し、この模擬磁束φ1 及びφ2 から前述と同様
にΔφ1 及びΔφ2 を算出し、信号波ｅo1，ｅo2を補正
することによって多重変圧器の偏磁を抑制するようにし
たものである。
【００３１】更に、図４は、請求項３の発明の一実施例
を示す構成図で加算器４１ｃの出力信号にＮo1. 電圧形
インバータの直流電圧を乗算する乗算器４４ａを設け、
加算器４１ｄの出力信号にＮo2. 電圧形インバータの直
流電圧を乗算する乗算器４４ｂを設け、乗算器４４ａの
出力を積分器４２ａに、乗算器４４ｂの出力を積分器４
２ｂにそれぞれ印加するようにしたものである。
を示す構成図で加算器４１ｃの出力信号にＮo1. 電圧形
インバータの直流電圧を乗算する乗算器４４ａを設け、
加算器４１ｄの出力信号にＮo2. 電圧形インバータの直
流電圧を乗算する乗算器４４ｂを設け、乗算器４４ａの
出力を積分器４２ａに、乗算器４４ｂの出力を積分器４
２ｂにそれぞれ印加するようにしたものである。
【００３２】このように構成するたこにより、電圧形イ
ンバータの直流電圧に含まれるリプルを加味した電圧形
インバータの出力電圧を模擬することができる。積分器
４２ａ，４２ｂ以降の動作は前述と同様であるのでその
動作説明は省略するが、多重変圧器の偏磁を抑制できる
ことに変りない。
ンバータの直流電圧に含まれるリプルを加味した電圧形
インバータの出力電圧を模擬することができる。積分器
４２ａ，４２ｂ以降の動作は前述と同様であるのでその
動作説明は省略するが、多重変圧器の偏磁を抑制できる
ことに変りない。
【００３３】更に又、図５は、請求項４の発明の一実施
例を示す構成図で、多重変圧器のそれぞれの磁束を直接
検出するために、例えば多重変圧器のそれぞれの変圧器
鉄心にホール素子等の磁束検出器を埋め込み、それらの
出力を磁束φ1 及び磁束φ２として用いるようにしたも
のである。これらの磁束φ１ 及び磁束φ2 から磁束の
偏差Δφ1 及びΔφ2 を求め、信号波ｅo1，ｅo2を補正
することは前述の実施例と同様である。以上の説明は、
電圧形インバータを単相インバータとして取扱ったが、
３相インバータでも同様に実施できるものである。
例を示す構成図で、多重変圧器のそれぞれの磁束を直接
検出するために、例えば多重変圧器のそれぞれの変圧器
鉄心にホール素子等の磁束検出器を埋め込み、それらの
出力を磁束φ1 及び磁束φ２として用いるようにしたも
のである。これらの磁束φ１ 及び磁束φ2 から磁束の
偏差Δφ1 及びΔφ2 を求め、信号波ｅo1，ｅo2を補正
することは前述の実施例と同様である。以上の説明は、
電圧形インバータを単相インバータとして取扱ったが、
３相インバータでも同様に実施できるものである。
【００３４】
【発明の効果】以上の説明から明らかなように、請求項
１乃至請求項４の本発明によれば次のような利点が得ら
れる。 (1) 変圧器の磁束を模擬或いは直接検出して、その値を
用いて制御しているためた変圧器の偏磁の原因となる直
流磁束を簡単に検出することができる。
１乃至請求項４の本発明によれば次のような利点が得ら
れる。 (1) 変圧器の磁束を模擬或いは直接検出して、その値を
用いて制御しているためた変圧器の偏磁の原因となる直
流磁束を簡単に検出することができる。
【００３５】(2) 直流分を検出するためのフィルタを省
略できるので応答が早い。 (3) 多重変圧器の各段の磁束を模擬或いは直接検出し
て、各段の磁束が等しくなるように制御しているため各
段の磁束変化にばらつきができずその結果として直流磁
束が生じないので偏磁抑制効果が向上する。
略できるので応答が早い。 (3) 多重変圧器の各段の磁束を模擬或いは直接検出し
て、各段の磁束が等しくなるように制御しているため各
段の磁束変化にばらつきができずその結果として直流磁
束が生じないので偏磁抑制効果が向上する。
【図１】請求項１の本発明の一実施例を示す偏磁抑制制
御回路の構成図。
御回路の構成図。
【図２】請求項１の本発明の作用を説明するための波形
図。
図。
【図３】請求項２の本発明の一実施例を示す偏磁抑制制
御回路の構成図。
御回路の構成図。
【図４】請求項３の本発明の一実施例を示す偏磁抑制制
御回路の構成図。
御回路の構成図。
【図５】請求項４の本発明の一実施例を示す偏磁抑制制
御回路の構成図。
御回路の構成図。
【図６】従来の偏磁抑制制御回路の構成図。
【図７】本発明が適用出来る単相直列多重インバータの
主回路構成図。
主回路構成図。
【図８】［図７］における単位電圧形インバータの詳細
図。
図。
【図９】電圧形インバータと交流系統の等価回路を表わ
す図。
す図。
【図１０】電圧形インバータで構成された多重変圧器の
インバータ側と交流側の電圧及びインバータ出力電流と
の関係を表わす図で、（ａ）は定常状態、（ｂ）は過渡
状態を表わす。
インバータ側と交流側の電圧及びインバータ出力電流と
の関係を表わす図で、（ａ）は定常状態、（ｂ）は過渡
状態を表わす。
１ａ，１ｂ …多重変圧器 ２ａ，２ｂ…
電圧検出用変圧器 ３ …直流電圧検出回路 ４ａ，４ｂ…
変流器 ２０ａ，２０ｂ…電圧形インバータ ３０…
ゲート回路 ４１ａ〜４１ｅ…加算器 ４２ａ，４２ｂ…
積分器 ４３ …平均値演算回路 ４５…
反転器 ４６ａ，４６ｂ…変調回路 ４７ａ，４７ｂ…
減算器
電圧検出用変圧器 ３ …直流電圧検出回路 ４ａ，４ｂ…
変流器 ２０ａ，２０ｂ…電圧形インバータ ３０…
ゲート回路 ４１ａ〜４１ｅ…加算器 ４２ａ，４２ｂ…
積分器 ４３ …平均値演算回路 ４５…
反転器 ４６ａ，４６ｂ…変調回路 ４７ａ，４７ｂ…
減算器
フロントページの続き (56)参考文献 特開 平５−15158（ＪＰ，Ａ) 特開 平５−276764（ＪＰ，Ａ) 特開 平６−78564（ＪＰ，Ａ) 特開 平３−176707（ＪＰ，Ａ) 特開 平３−169271（ＪＰ，Ａ) 特開 平５−284776（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/537 G05F 1/44 H02M 7/48
Claims (4)
- 【請求項１】 少くとも２台の電圧形インバータの出力
を多重変圧器を介して直列接続されて成るインバータ装
置の前記多重変圧器の偏磁を抑制するため、それぞれの
前記電圧形インバータの信号波を前記多重変圧器の各巻
線に誘起される磁束に相当する信号により補正した信号
に基づいて前記電圧形インバータの出力電圧を制御する
偏磁抑制制御回路において、前記電圧形インバータのゲ
ート信号から各々の電圧形インバータの出力電圧に相当
する信号を発生する出力電圧模擬手段と、該出力電圧模
擬手段の出力信号を積分し前記多重変圧器の各巻線に誘
起される磁束を模擬するそれぞれの磁束模擬手段と、該
磁束模擬手段から前記各巻線に誘起される磁束の平均値
を得る手段と、該平均値と前記各巻線の模擬磁束との差
分を得る手段を設け、該それぞれの差分で前記それぞれ
の電圧形インバータの信号波を補正することにより前記
多重変圧器の偏磁を抑制することを特徴とした偏磁抑制
制御回路。 - 【請求項２】 少くとも２台の電圧形インバータの出力
を多重変圧器を介して直列接続されて成るインバータ装
置の前記多重変圧器の偏磁を抑制するため、それぞれの
前記電圧形インバータの信号波を前記多重変圧器の各巻
線に誘起される磁束に相当する信号により補正した信号
に基づいて前記電圧形インバータの出力電圧を制御する
偏磁抑制制御回路において、前記電圧形インバータの出
力電圧を積分し前記多重変圧器の各巻線に誘起される磁
束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手
段から前記各巻線に誘起される磁束の平均値を得る手段
と、該平均値と前記各巻線の模擬磁束との差分を得る手
段を設け、該それぞれの差分で前記それぞれの電圧形イ
ンバータの信号波を補正することにより前記多重変圧器
の偏磁を抑制することを特徴とした偏磁抑制制御回路。 - 【請求項３】 少くとも２台の電圧形インバータの出力
を多重変圧器を介して直列接続されて成るインバータ装
置の前記多重変圧器の偏磁を抑制するため、それぞれの
前記電圧形インバータの信号波を前記多重変圧器の各巻
線に誘起される磁束に相当する信号により補正した信号
に基づいて前記電圧形インバータの出力電圧を制御する
偏磁抑制制御回路において、前記電圧形インバータのゲ
ート信号から各々の電圧形インバータの出力電圧に対応
する信号を得、該信号にそれぞれの前記電圧形インバー
タの直流電圧を乗じて前記各々の電圧形インバータの出
力電圧に相当する信号を得る出力電圧模擬手段と、該出
力電圧模擬手段の出力信号を積分し前記多重変圧器の各
巻線に誘起される磁束を模擬するそれぞれの磁束模擬手
段と、該磁束模擬手段から前記各巻線に誘起される磁束
の平均値を得る手段と、該平均値と前記各巻線の模擬磁
束との差分を得る手段を設け、該それぞれの差分で前記
それぞれの電圧形インバータの信号波を補正することに
より前記多重変圧器の偏磁を抑制することを特徴とした
偏磁抑制制御回路。 - 【請求項４】 少くとも２台の電圧形インバータの出力
を多重変圧器を介して直列接続されて成るインバータ装
置の前記多重変圧器の偏磁を抑制するため、それぞれの
前記電圧形インバータの信号波を前記多重変圧器の各巻
線に誘起される磁束に相当する信号により補正した信号
に基づいて前記電圧形インバータの出力電圧を制御する
偏磁抑制制御回路において、前記多重変圧器の各巻線に
誘起される磁束を検出するそれぞれの磁束検出手段と、
該磁束検出手段から前記各巻線に誘起される磁束の平均
値を得る手段と、該平均値と前記各巻線の磁束との差分
を得る手段を設け、該それぞれの差分で前記それぞれの
電圧形インバータの信号波を補正することにより前記多
重変圧器の偏磁を抑制することを特徴とした偏磁抑制制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06883894A JP3274274B2 (ja) | 1994-04-07 | 1994-04-07 | 偏磁抑制制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06883894A JP3274274B2 (ja) | 1994-04-07 | 1994-04-07 | 偏磁抑制制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07284278A JPH07284278A (ja) | 1995-10-27 |
| JP3274274B2 true JP3274274B2 (ja) | 2002-04-15 |
Family
ID=13385244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06883894A Expired - Lifetime JP3274274B2 (ja) | 1994-04-07 | 1994-04-07 | 偏磁抑制制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274274B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5300423B2 (ja) * | 2008-11-07 | 2013-09-25 | 株式会社東芝 | 電力変換装置 |
| CN110912430B (zh) * | 2019-11-23 | 2021-09-10 | 上海沪工焊接集团股份有限公司 | 一种改善逆变电源变压器偏磁的方法 |
-
1994
- 1994-04-07 JP JP06883894A patent/JP3274274B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07284278A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212630A (en) | Parallel inverter system | |
| EP1705789B1 (en) | Power inverter system and method of correcting supply voltage of the same | |
| US5177428A (en) | Inverter control device capable of supressing dc magnetization in three-phase transformer | |
| JPH06261548A (ja) | ３相／２相変換装置用不平衡補償装置 | |
| JP2733724B2 (ja) | 多巻線交流電動機の電流制御装置 | |
| JP3274274B2 (ja) | 偏磁抑制制御回路 | |
| EP0634833B1 (en) | Control system for power converter | |
| US5151853A (en) | Cycloconverter and the method of controlling the same | |
| JPH0779574A (ja) | ３レベルインバータの制御回路 | |
| JPS6399770A (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| JP2702936B2 (ja) | 電圧形インバータの制御方法及び装置 | |
| JPH02307374A (ja) | 電力変換装置 | |
| JP3395310B2 (ja) | 半導体電力変換装置 | |
| JP2003230284A (ja) | インバータ装置 | |
| JPH0549172A (ja) | 高調波補償装置 | |
| JPH09247958A (ja) | 電力変換装置の偏磁抑制制御回路 | |
| JPH0728538B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JP3302854B2 (ja) | 誘導電動機の制御装置 | |
| JP3256814B2 (ja) | 多相電力変換器の制御装置 | |
| JPH0690569A (ja) | 三相インバータの出力変圧器の偏磁防止回路 | |
| JPS5992773A (ja) | インバ−タ出力側変圧器の直流偏磁防止方式 | |
| JPH06217559A (ja) | 電力変換装置 | |
| JPH06258354A (ja) | 三相電流検出回路 | |
| JPH04156292A (ja) | 永久磁石形電動機の制御装置 | |
| JPH11318031A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |