JP3270215B2 - キャッシュ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に使用す
るキャッシュ装置に関し、特にプロセッサ間のクロック
サイクルとプロセッサ内のクロックサイクルとが異なる
情報処理装置のキャッシュ装置に関する。

【０００２】

【従来の技術】図２は従来のキャッシュ装置の一例を示
すブロック図である。

【０００３】情報処理装置に使用するキャッシュ装置の
うち、特にプロセッサ間のクロックサイクルとプロセッ
サ内のクロックサイクルとが異なる情報処理装置の従来
のキャッシュ装置は、図２に示すように、他プロセッサ
からのストア命令およびプロセッサ間通信等のコマンド
およびアドレスを格納するコマンドアドレスレジスタ１
と、自プロセッサから出力したプロセッサ間排他制御の
ためのロック要求に対する許可信号であるロックリプラ
イを格納するロックレジスタ２と、コマンドアドレスレ
ジスタ１の出力信号とロックレジスタ２の出力信号とを
入力してコマンドのデコードおよびアドレスの編集を行
うコマンドデコード回路３と、コマンドデコード回路３
の出力信号を入力して蓄積しておくスヌーブバッファ４
と、コマンドデコード回路３の出力信号によってスヌー
ブバッファ４の書込み動作を制御する書込み制御回路５
と、コマンドデコード回路３の出力信号を自プロセッサ
内のクロックに同期させる同期化回路６と、同期化回路
６の出力信号によってスヌーブバッファ４の読出し動作
を制御する読出し制御回路７と、スヌーブバッファ４か
ら読出したコマンドおよびアドレスを入力してキャッシ
ュヒットの判定を行ってキャッシュを無効化しかつロッ
クリプライを出力するキャッシュ無効化回路９とを備え
ている。

【０００４】上述のように構成された従来のキャッシュ
装置は、次のように動作する。

【０００５】まず、他プロセッサからのストア命令やプ
ロセッサ間通信等のコマンドおよびアドレスをコマンド
アドレスレジスタ１にセットする。また、自プロセッサ
からプロセッサ間排他制御のためのロック要求があった
ときは、そのロック要求から一定時間後に返却されるロ
ックリプライをロックレジスタ２にセットする。

【０００６】コマンドアドレスレジスタ１にセットされ
た他プロセッサからのストア命令やプロセッサ間通信等
のコマンドとロックレジスタ２にセットされた自プロセ
ッサからのロック要求に対するロックリプライとをコマ
ンドデコード回路３においてデコードし、一致処理が必
要であることを書込み制御回路５および同期化回路６に
伝達し、かつコマンドをデコードした結果とアドレスを
編集した結果とをスヌーブバッファ４に送る。スヌーブ
バッファ４は、コマンドデコード回路３においてデコー
ドされたコマンドおよび編集されたアドレスとを、書込
み制御回路５の指示によって書込む。ここまでの動作
は、プロセッサ間のクロックサイクルによって行われ
る。

【０００７】以下は、プロセッサ内のクロックサイクル
によって動作する。同期化回路６は、一致処理が必要で
あること示す信号をコマンドデコード回路３から入力
し、自プロセッサ内のクロックに同期させた信号を出力
する。この同期化回路６の出力信号により、読出し制御
回路７は、スヌーブバッファ４に対して読出しを指示す
る。読出し制御回路７からの指示を受けたスヌーブバッ
ファ４は、記憶しているコマンドおよびアドレスを読出
してキャッシュ無効化回路９に送出する。キャッシュ無
効化回路９は、スヌーブバッファ４から送られてきたコ
マンドおよびアドレスにより、キャッシュへのヒット判
定が必要なストア命令についてのみヒット判定を行い、
キャッシュにヒットしたストア命令のアドレスについて
キャッシュの無効化を行う。また、キャッシュへのヒッ
ト判定を行わないプロセッサ間通信の割込み指示および
ロックリプライを出力する。

【０００８】

【発明が解決しようとする課題】上述したような従来の
キャッシュ装置は、ロックリプライを受信したときより
も前に受信した他プロセッサからのストア命令に対する
キャッシュの無効化がすべて終了している場合でも、終
了していない場合と同様に、ロックリプライを受信した
ときよりも前に受信した他プロセッサからのストア命令
に対するキャッシュの無効化に必要なクロックサイクル
の後でないと、自プロセッサ内にロックリプライを認識
させることができないため、効率が悪いという欠点を有
している。

【０００９】

【課題を解決するための手段】本発明のキャッシュ装置
は、他プロセッサからのストア命令およびプロセッサ間
通信等のコマンドおよびアドレスを格納するコマンドア
ドレスレジスタと、自プロセッサから出力したロック要
求に対するロックリプライを格納するロックレジスタ
と、前記コマンドアドレスレジスタの出力信号と前記ロ
ックレジスタの出力信号とを入力してコマンドのデコー
ドおよびアドレスの編集を行うコマンドデコード回路
と、前記コマンドデコード回路の出力信号を入力して記
憶するスヌーブバッファと、前記コマンドデコード回路
の出力信号によって前記スヌーブバッファの書込み動作
を制御する書込み制御回路と、前記コマンドデコード回
路の出力信号を前記自プロセッサ内のクロックに同期さ
せる同期化回路と、前記同期化回路の出力信号によって
前記スヌーブバッファの読出し動作を制御する読出し制
御回路と、前記スヌーブバッファから読出したコマンド
およびアドレスを入力してキャッシュヒットの判定を行
ってキャッシュを無効化しかつロックリプライを出力す
るキャッシュ無効化回路とを備えるキャッシュ装置にお
いて、前記同期化回路の出力信号によってキャッシュの
無効化が必要な前記他プロセッサからの前記ストア命令
の数を監視し前記ロックリプライを受信したときよりも
前に受信した前記他プロセッサからの前記ストア命令に
対するキャッシュの無効化がすべて終了しているときに
ロックリプライを出力するストア命令監視回路と、前記
キャッシュ無効化回路からのロックリプライと前記スト
ア命令監視回路からのロックリプライとを入力して前記
自プロセッサ内に認識させるためのロックリプライ信号
を生成するリプライ生成回路とを備えている。

【００１０】すなわち、本発明のキャッシュ装置は、他
プロセッサからのストア命令およびプロセッサ間通信等
のコマンドおよびアドレスを格納するコマンドアドレス
レジスタと、自プロセッサから出力したプロセッサ間排
他制御のためのロック要求に対する許可信号であるロッ
クリプライを格納するロックレジスタと、前記コマンド
アドレスレジスタの出力信号と前記ロックレジスタの出
力信号とを入力してコマンドのデコードおよびアドレス
の編集を行うコマンドデコード回路と、前記コマンドデ
コード回路の出力信号を入力して蓄積しておくスヌーブ
バッファと、前記コマンドデコード回路の出力信号によ
って前記スヌーブバッファの書込み動作を制御する書込
み制御回路と、前記コマンドデコード回路の出力信号を
自プロセッサ内のクロックに同期させる同期化回路と、
前記同期化回路の出力信号によって前記スヌーブバッフ
ァの読出し動作を制御する読出し制御回路と、前記スヌ
ーブバッファから読出したコマンドおよびアドレスを入
力してキャッシュヒットの判定とキャッシュの無効化と
を行いかつロックリプライとプロセッサ間通信の割込み
指示とを出力するキャッシュ無効化回路と、前記同期化
回路の出力信号と前記キャッシュ無効化回路からのキャ
ッシュ無効化終了信号とによってキャッシュの無効化が
必要な他プロセッサからのストア命令の数を監視しロッ
クリプライを受信したときよりも前に受信した他プロセ
ッサからのストア命令に対するキャッシュの無効化がす
べて終了しているときロックリプライを出力するストア
命令監視回路と、前記キャッシュ無効化回路からのロッ
クリプライと前記ストア命令監視回路からのロックリプ
ライとを入力して自プロセッサ内に認識させるためのロ
ックリプライ信号を生成するリプライ生成回路とを備え
ている。

【００１１】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１２】図１は本発明の一実施例を示すブロック図
である。

【００１３】図１において、コマンドアドレスレジスタ
１は、他プロセッサからのストア命令およびプロセッサ
間通信等のコマンドおよびアドレスを格納するレジスタ
である。ロックレジスタ２は、自プロセッサから出力し
たプロセッサ間排他制御のためのロック要求に対する許
可信号であるロックリプライを格納するレジスタであ
る。コマンドデコード回路３は、コマンドアドレスレジ
スタ１の出力信号とロックレジスタ２の出力信号とを入
力してコマンドのデコードおよびアドレスの編集を行う
回路である。スヌーブバッファ４は、コマンドデコード
回路３の出力信号を入力して蓄積しておく記憶回路であ
る。書込み制御回路５は、コマンドデコード回路３の出
力信号によってスヌーブバッファ４の書込み動作を制御
する回路である。以上の回路は、プロセッサ間のクロッ
クサイクルによって動作する。

【００１４】以下の回路は、プロセッサ内のクロックサ
イクルによって動作する。同期化回路６は、コマンドデ
コード回路３の出力信号を自プロセッサ内のクロックに
同期させるための回路である。読出し制御回路７は、同
期化回路６の出力信号によってスヌーブバッファ４の読
出し動作を制御する回路である。キャッシュ無効化回路
９は、スヌーブバッファ４から読出したコマンドおよび
アドレスを入力してキャッシュヒットの判定を行い、キ
ャッシュを無効化し、かつロックリプライとプロセッサ
間通信の割込み指示とを出力する回路である。ストア命
令監視回路８は、同期化回路６の出力信号とキャッシュ
無効化終了信号とによってキャッシュの無効化が必要な
他プロセッサからのストア命令の数を監視し、ロックリ
プライを受信したときよりも前に受信した他プロセッサ
からのストア命令に対するキャッシュの無効化がすべて
終了しているとき、ロックリプライを出力する回路であ
る。リプライ生成回路１０は、キャッシュ無効化回路９
からのロックリプライとストア命令監視回路８からのロ
ックリプライとを入力し、自プロセッサ内に認識させる
ためのロックリプライ信号を生成するための回路であ
る。

【００１５】入力信号１００には、他プロセッサからの
ストア命令およびプロセッサ間通信等のコマンドおよび
アドレスが送出される。入力信号１０１には、自プロセ
ッサからのロック要求に対するロックリプライが送出さ
れる。出力信号１０２には、コマンドアドレスレジスタ
１に格納された他プロセッサからのストア命令およびプ
ロセッサ間通信等のコマンドおよびアドレスが送出され
る。出力信号１０３には、ロックレジスタ２に格納され
た自プロセッサからのロック要求に対するロックリプラ
イが送出される。出力信号１０４には、コマンドデコー
ド回路３で生成されたコマンドデコード結果およびアド
レス編集結果およびスヌーブバッファ４に対する格納指
示が送出される。出力信号１０５には、スヌーブバッフ
ァ４に対する書込み制御信号が送出される。出力信号１
０６には、スヌーブバッファ４に対する読出し要求が送
出される。出力信号１０７には、スヌーブバッファ４に
対する読出し制御信号が送出される。出力信号１１１に
は、スヌーブバッファ４からの読出しデータが送出され
る。出力信号１１４および１１５には、それぞれロック
リプライの同期化結果およびストア命令の同期化結果が
送出される。出力信号１１３には、キャッシュ無効化が
終了したことを示す信号が送出される。出力信号１０８
には、ロックリプライを受信したときよりも前に受信し
た他プロセッサからのストア命令に対するキャッシュの
無効化がすべて終了している場合のロックリプライが送
出される。出力信号１０９には、ロックリプライを受信
したときよりも前に受信した他プロセッサからのストア
命令に対するキャッシュの無効化後に出力される場合の
ロックリプライが送出される。出力信号１１０には、自
プロセッサ内に認識させるためのロックリプライ信号が
送出される。出力信号１１２には、プロセッサ間通信命
令時の割込み指示が送出される。

【００１６】次に、上述のように構成されたキャッシュ
装置の動作について説明する。

【００１７】入力信号１００に他プロセッサからのスト
ア命令やプロセッサ間通信等のコマンドおよびアドレス
が送出されると、それらはコマンドアドレスレジスタ１
にセットされる。また、入力信号１０１に自プロセッサ
からのロック要求に対するロックリプライが送出される
と、ロックレジスタ２にセットされる。

【００１８】コマンドアドレスレジスタ１からの出力信
号１０２とロックレジスタ２からの出力信号１０３は、
コマンドデコード回路３に入力し、コマンドデコード回
路３は、コマンドのデコード結果とアドレスの編集結果
とを出力信号１０４として出力する。出力信号１０４を
入力した書込み制御回路５は、出力信号１０５を送出
し、出力信号１０４を入力したスヌーブバッファ４は、
書込み制御回路５からの出力信号１０５の指示によって
コマンドおよびアドレスを書込む。以上の動作は、プロ
セッサ間のクロックサイクルによって行われる。

【００１９】以下の動作は、プロセッサ内のクロックサ
イクルによって動作する。

【００２０】出力信号１０４を入力した同期化回路６
は、自プロセッサ内のクロックに同期させたスヌーブバ
ッファ４に対する読出し要求を出力信号１０６として出
力する。また、ロックリプライの同期化結果およびスト
ア命令の同期化結果を、それぞれ出力信号１１４および
１１５として送出する。読出し制御回路７は、出力信号
１０６を入力してスヌーブバッファ４に対して読出しを
指示する信号を出力信号１０７として出力する。キャッ
シュ無効化回路９は、スヌーブバッファ４が出力信号１
１１として読出したコマンドおよびアドレスを入力し、
ストア命令のときは、キャッシュヒット判定を行ってキ
ャッシュにヒットしたストア命令のアドレスについてキ
ャッシュの無効化を行い、その結果を出力信号１１３と
して出力する。また、プロセッサ間通信命令のときは、
割込み指示を出力信号１１２として出力し、ロックリプ
ライのときは、ロックリプライ信号を出力信号１０９と
して出力する。ストア命令監視回路８は、出力信号１１
４および１１５として送出されたロックリプライの同期
化結果およびストア命令の同期化結果を入力し、ロック
リプライを受信したときよりも前に受信した他プロセッ
サからのストア命令に対するキャッシュの無効化がすべ
て終了しているときは、ロックリプライを出力信号１０
８として出力する。出力信号１０８として出力されたロ
ックリプライ信号（他プロセッサからのストア命令に対
するキャッシュの無効化が不要な場合）または出力信号
１０９として出力されたロックリプライ信号（前に受信
した他プロセッサからのストア命令に対するキャッシュ
の無効化後に出力される場合）を入力したリプライ生成
回路１０は、自プロセッサ内に認識させるためのロック
リプライ信号を生成して出力信号１１０として出力す
る。

【００２１】例えば、他プロセッサからのストア命令が
入力し、次のクロックサイクルで自プロセッサからのロ
ック要求に対するロックリプライを受信した場合（キャ
ッシュの無効化が必要な場合）の動作は、まず、最初の
クロックサイクル（プロセッサ間のクロックサイクル）
で、入力信号１００に送出された他プロセッサからのス
トア命令のコマンドおよびアドレスがコマンドアドレス
レジスタ１に格納される。

【００２２】次のクロックサイクル（プロセッサ間のク
ロックサイクル）で、入力信号１０１として出力された
自プロセッサからのロック要求に対するロックリプライ
がロックレジスタ２に格納される。また、コマンドアド
レスレジスタ１から他プロセッサからのストア命令のコ
マンドおよびアドレスが出力信号１０２として読出さ
れ、コマンドデコード回路３においてコマンドのデコー
ドおよびアドレスの編集が行われる。その結果は、コマ
ンドデコード回路３から出力信号１０４として出力さ
れ、ストア命令のデコード結果は同期化回路６に、スヌ
ーブバッファ４に対する格納指示は書込み制御回路５
に、コマンドのデコード結果およびアドレスの編集結果
はスヌーブバッファ４に送られる。

【００２３】次のクロックサイクル（プロセッサ間のク
ロックサイクル）で、自プロセッサからのロック要求に
対するロックリプライが出力信号１０３としてロックレ
ジスタ２からコマンドデコード回路３に送られる。コマ
ンドデコード回路３からは、ロック命令のデコード結果
は同期化回路６に、スヌーブバッファ４に対する格納指
示は書込み制御回路５に、コマンドのデコード結果はス
ヌーブバッファ４に、それぞれ出力信号１０４として送
られる。

【００２４】この間同期化回路６において、プロセッサ
内のクロックサイクルで他プロセッサからのストア命令
のコマンドの同期化が始められいる。これに１サイクル
遅れて、自プロセッサからのロック要求に対するロック
リプライの同期化が開始される。

【００２５】プロセッサ内のクロックサイクルで数クロ
ック経過すると、まず他プロセッサからのストア命令の
コマンドの同期化の結果のスヌーブバッファ４に対する
読出し要求が出力信号１０６として出力され、更にスト
ア命令の同期化結果が出力信号１１５として出力され
る。

【００２６】次のクロックサイクル（プロセッサ内のク
ロックサイクル）で、自プロセッサからのロック要求に
対する同期化の結果のスヌーブバッファ４に対する読出
し要求が出力信号１０６として出力され、更にロックリ
プライの同期化結果が出力信号１１４として出力され
る。

【００２７】読出し制御回路７から出力信号１０７によ
ってスヌーブバッファ４に対して読出し制御信号が送ら
れると、スヌーブバッファ４は、他プロセッサからのス
トア命令のコマンドおよびアドレスを出力信号１１１と
してキャッシュ無効化回路９は送出する。キャッシュ無
効化回路９は、これによってキャッシュヒット判定を行
ってキャッシュにヒットしたストア命令のアドレスにつ
いてキャッシュの無効化を行い、無効化が終了したこと
を示す信号を出力信号１１３として出力する。

【００２８】この間、数サイクルのクロックサイクル
（プロセッサ内のクロックサイクル）が必要である。ま
た、この間に、ロックリプライに対して、読出し制御回
路７から出力信号１０７によってスヌーブバッファ４に
対して読出し制御信号が送られ、スヌーブバッファ４か
ら、自プロセッサからのロック要求に対するロックリプ
ライが出力信号１１１として読出される。

【００２９】キャッシュ無効化回路９においては、以前
の他プロセッサからのストア命令に対する無効果が行わ
れた後、ロックリプライが出力信号１０９として出力さ
れる。

【００３０】リプライ生成回路１０は、キャッシュ無効
化回路９からの出力信号１０９により、自プロセッサ内
に認識させるためのロックリプライ信号を生成して出力
信号１１０として出力する。

【００３１】他プロセッサからのストア命令の無効果が
すべて終了しているとき、自プロセッサからのロック要
求に対するロックリプライを受信した場合（キャッシュ
の無効化が不要な場合）の動作は、まず、最初のクロッ
クサイクル（プロセッサ間のクロックサイクル）で、入
力信号１０１として出力された自プロセッサからのロッ
ク要求に対するロックリプライがロックレジスタ２に格
納される。

【００３２】次のクロックサイクル（プロセッサ間のク
ロックサイクル）で、自プロセッサからのロック要求に
対するロックリプライが出力信号１０３としてロックレ
ジスタ２からコマンドデコード回路３に送られる。コマ
ンドデコード回路３からは、ロック命令のデコード結果
は同期化回路６に、スヌーブバッファ４に対する格納指
示は書込み制御回路５に、コマンドのデコード結果はス
ヌーブバッファ４に、それぞれ出力信号１０４として送
られる。

【００３３】この間同期化回路６において、プロセッサ
内のクロックサイクルで自プロセッサからのロック要求
に対するロックリプライの同期化が開始される。

【００３４】プロセッサ内のクロックサイクルで数クロ
ック経過すると、自プロセッサからのロック要求に対す
る同期化の結果のスヌーブバッファ４に対する読出し要
求が出力信号１０６として出力され、更にロックリプラ
イの同期化結果が出力信号１１４として出力される。

【００３５】ストア命令監視回路８は、キャッシュの無
効化が必要なストア命令がないため、出力信号１１４と
して送られてきたロックリプライの同期化結果により、
ロックリプライを出力信号１０９として出力する。

【００３６】リプライ生成回路１０は、ストア命令監視
回路８からの出力信号１０８により、自プロセッサ内に
認識させるためのロックリプライ信号を生成して出力信
号１１０として出力する。

【００３７】このとき、スヌーブバッファ４に記憶され
ているロックリプライは無視する。そのための手段とし
ては、スヌーブバッファ４からの読出しのときに無視す
るか、またはリプライ生成回路１０内において無視する
等の手段を用いる。

【００３８】

【発明の効果】以上説明したように、本発明のキャッシ
ュ装置は、同期化回路の出力信号とキャッシュ無効化終
了信号とによってキャッシュの無効化が必要な他プロセ
ッサからのストア命令の数を監視し、ロックリプライを
受信したときよりも前に受信した他プロセッサからのス
トア命令に対するキャッシュの無効化がすべて終了して
いるとき、ロックリプライを出力するストア命令監視回
路と、キャッシュ無効化回路からのロックリプライとス
トア命令監視回路からのロックリプライとを入力して自
プロセッサ内に認識させるためのロックリプライ信号を
生成するリプライ生成回路とを設けることにより、他プ
ロセッサからのストア命令の無効果がすべて終了してい
るとき、自プロセッサからのロック要求に対するロック
リプライを受信した場合、ロックリプライをキャッシュ
無効化回路を経由させる冗長な処理を省略することが可
能になるという効果があり、従って自プロセッサ内に認
識させるためのロックリプライ信号を迅速に出力するこ
とが可能になるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】従来のキャッシュ装置の一例を示すブロック図
である。

【符号の説明】

１ コマンドアドレスレジスタ ２ ロックレジスタ ３ コマンドデコード回路 ４ スヌーブバッファ ５ 書込み制御回路 ６ 同期化回路 ７ 読出し制御回路 ８ ストア命令監視回路 ９ キャッシュ無効化回路 １０ リプライ生成回路 １００・１０１ 入力信号 １０２〜１１５ 出力信号

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−129526（ＪＰ，Ａ) 特開 平３−231351（ＪＰ，Ａ) 特開 昭62−10757（ＪＰ，Ａ) 特開 昭61−45355（ＪＰ，Ａ) 特開 平２−257248（ＪＰ，Ａ) Ｄｕｂｏｉｓ Ｍ．，Ｓｃｈｅｕｒｉ ｃｈ Ｃ．，Ｂｒｉｇｇｓ Ｆ．Ａ．, Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ，Ｃｏ ｈｅｒｅｎｃｅ，ａｎｄ Ｅｖｅｎｔ Ｏｒｄｅｒｉｎｇ ｉｎ Ｍｕｌｔｉｐ ｒｏｃｅｓｓｏｒｓ，ＣＯＭＰＵＴＥ Ｒ，米国，ＩＥＥＥ，1988年 ２月28 日，Ｖｏｌ．21，Ｎｏ．２，ｐ．９−21 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/08 G06F 15/177

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 他プロセッサからのストア命令およびプ
   ロセッサ間通信等のコマンドおよびアドレスを格納する
   コマンドアドレスレジスタと、自プロセッサから出力し
   たロック要求に対するロックリプライを格納するロック
   レジスタと、前記コマンドアドレスレジスタの出力信号
   と前記ロックレジスタの出力信号とを入力してコマンド
   のデコードおよびアドレスの編集を行うコマンドデコー
   ド回路と、前記コマンドデコード回路の出力信号を入力
   して記憶するスヌーブバッファと、前記コマンドデコー
   ド回路の出力信号によって前記スヌーブバッファの書込
   み動作を制御する書込み制御回路と、前記コマンドデコ
   ード回路の出力信号を前記自プロセッサ内のクロックに
   同期させる同期化回路と、前記同期化回路の出力信号に
   よって前記スヌーブバッファの読出し動作を制御する読
   出し制御回路と、前記スヌーブバッファから読出したコ
   マンドおよびアドレスを入力してキャッシュヒットの判
   定を行ってキャッシュを無効化しかつロックリプライを
   出力するキャッシュ無効化回路とを備えるキャッシュ装
   置において、前記同期化回路の出力信号によってキャッ
   シュの無効化が必要な前記他プロセッサからの前記スト
   ア命令の数を監視し前記ロックリプライを受信したとき
   よりも前に受信した前記他プロセッサからの前記ストア
   命令に対するキャッシュの無効化がすべて終了している
   ときにロックリプライを出力するストア命令監視回路
   と、前記キャッシュ無効化回路からのロックリプライと
   前記ストア命令監視回路からのロックリプライとを入力
   して前記自プロセッサ内に認識させるためのロックリプ
   ライ信号を生成するリプライ生成回路とを備えることを
   特徴とするキャッシュ装置。
2. 【請求項２】 他プロセッサからのストア命令およびプ
   ロセッサ間通信等のコマンドおよびアドレスを格納する
   コマンドアドレスレジスタと、自プロセッサから出力し
   たプロセッサ間排他制御のためのロック要求に対する許
   可信号であるロックリプライを格納するロックレジスタ
   と、前記コマンドアドレスレジスタの出力信号と前記ロ
   ックレジスタの出力信号とを入力してコマンドのデコー
   ドおよびアドレスの編集を行うコマンドデコード回路
   と、前記コマンドデコード回路の出力信号を入力して蓄
   積しておくスヌーブバッファと、前記コマンドデコード
   回路の出力信号によって前記スヌーブバッファの書込み
   動作を制御する書込み制御回路と、前記コマンドデコー
   ド回路の出力信号を自プロセッサ内のクロックに同期さ
   せる同期化回路と、前記同期化回路の出力信号によって
   前記スヌーブバッファの読出し動作を制御する読出し制
   御回路と、前記スヌーブバッファから読出したコマンド
   およびアドレスを入力してキャッシュヒットの判定とキ
   ャッシュの無効化とを行いかつロックリプライとプロセ
   ッサ間通信の割込み指示とを出力するキャッシュ無効化
   回路と、前記同期化回路の出力信号と前記キャッシュ無
   効化回路からのキャッシュ無効化終了信号とによってキ
   ャッシュの無効化が必要な他プロセッサからのストア命
   令の数を監視しロックリプライを受信したときよりも前
   に受信した他プロセッサからのストア命令に対するキャ
   ッシュの無効化がすべて終了しているときロックリプラ
   イを出力するストア命令監視回路と、前記キャッシュ無
   効化回路からのロックリプライと前記ストア命令監視回
   路からのロックリプライとを入力して自プロセッサ内に
   認識させるためのロックリプライ信号を生成するリプラ
   イ生成回路とを備えることを特徴とするキャッシュ装
   置。