JP3269738B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3269738B2 JP3269738B2 JP22702694A JP22702694A JP3269738B2 JP 3269738 B2 JP3269738 B2 JP 3269738B2 JP 22702694 A JP22702694 A JP 22702694A JP 22702694 A JP22702694 A JP 22702694A JP 3269738 B2 JP3269738 B2 JP 3269738B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- catalyst element
- silicon film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜
を結晶化した結晶性ケイ素膜を活性領域とする半導体装
置およびその製造方法に関する。特に、本発明は、絶縁
基板上に設けられたTFT(薄膜トランジスタ)を有す
る半導体装置に有効であり、アクティブマトリクス型の
液晶表示装置、密着型イメージセンサー、三次元ICな
どに適用できるものである。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a crystalline silicon film obtained by crystallizing an amorphous silicon film as an active region and a method of manufacturing the same. In particular, the present invention is effective for a semiconductor device having a TFT (thin film transistor) provided on an insulating substrate, and can be applied to an active matrix liquid crystal display device, a contact image sensor, a three-dimensional IC, and the like.
【0002】[0002]
【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元IC
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体層を用いるのが一般的である。2. Description of the Related Art In recent years, large and high resolution liquid crystal display devices have been developed.
High-speed, high-resolution contact image sensor, 3D IC
In order to realize such a technique, attempts have been made to form a high-performance semiconductor element on an insulating substrate such as glass or an insulating film. In general, a thin-film silicon semiconductor layer is used for a semiconductor element used in these devices.
【0003】この薄膜状のケイ素半導体層としては、非
晶質ケイ素半導体(a−Si)からなるものと、結晶性
を有するケイ素半導体からなるものの2つに大別され
る。非晶質ケイ素半導体は作製温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むため、最
も一般的に用いられているが、導電性等の物性が結晶性
を有するケイ素半導体に比べて劣る。このため今後より
高速特性を得るためには、結晶性を有するケイ素半導体
からなる半導体装置の作製方法の確立が強く求められて
いる。なお、結晶性を有するケイ素半導体としては、多
結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ
素、結晶性と非晶質の中間の状態を有するセミアモルフ
ァスケイ素等が知られている。[0003] The silicon semiconductor layer in the form of a thin film is roughly classified into two types: a layer composed of an amorphous silicon semiconductor (a-Si) and a layer composed of a crystalline silicon semiconductor. Amorphous silicon semiconductors are most commonly used because they have a low production temperature, can be relatively easily produced by a gas phase method, and have high mass productivity. Inferior to silicon semiconductors. Therefore, in order to obtain higher-speed characteristics in the future, it is strongly required to establish a method for manufacturing a semiconductor device made of a crystalline silicon semiconductor. Note that as the silicon semiconductor having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystal component, semi-amorphous silicon having an intermediate state between crystalline and amorphous, and the like are known.
【0004】これら結晶性を有する薄膜状のケイ素半導
体層を得る方法としては、(1)半導体膜の成膜を、該
半導体膜に結晶性を持たせつつ行う、(2)非晶質の半
導体膜を成膜し、その後レーザー光のエネルギーによ
り、該半導体膜を結晶性を有するものにする、(3)非
晶質の半導体膜を成膜し、その後熱エネルギーを加える
ことにより、該半導体膜を結晶性を有するものとする、
といった方法が知られている。As a method for obtaining a silicon semiconductor layer in the form of a thin film having crystallinity, (1) a semiconductor film is formed while imparting crystallinity to the semiconductor film, and (2) an amorphous semiconductor film is formed. Forming a film and then making the semiconductor film crystalline by the energy of laser light. (3) forming an amorphous semiconductor film and then applying heat energy to the semiconductor film Has crystallinity,
Such a method is known.
【0005】しかしながら、(1)の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性ケイ
素を得るにはケイ素膜の厚膜化が不可欠であり、良好な
半導体物性を有する膜を基板上に全面に渡って均一に成
膜することが技術上困難である。またこの方法では成膜
温度が600℃以上と高いので、安価なガラス基板が使
用できないというコスト面での問題があった。However, in the method (1), the crystallization proceeds simultaneously with the film formation step, so that it is necessary to increase the thickness of the silicon film in order to obtain crystalline silicon having a large grain size. It is technically difficult to uniformly form a film having the above on the substrate over the entire surface. Further, in this method, since the film forming temperature is as high as 600 ° C. or more, there is a problem in terms of cost that an inexpensive glass substrate cannot be used.
【0006】また、(2)の方法では、溶融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られるが、現在
レーザーとして最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さくス
ループットが低いという問題がまず有る。またレーザー
光による結晶化処理は、大面積基板の全面を均一に処理
するにはレーザーの安定性が充分ではなく、次世代の技
術という感が強い。In the method (2), the crystallization phenomenon in the melting and solidification process is used, so that the grain boundaries are satisfactorily processed in spite of the small grain size, and a high-quality crystalline silicon film can be obtained. Taking an excimer laser, which is most commonly used, as an example, the first problem is that the laser light irradiation area is small and the throughput is low. In addition, the crystallization treatment using laser light does not have sufficient laser stability to uniformly treat the entire surface of a large-area substrate, and has a strong sense of a next-generation technology.
【0007】(3)の方法は、(1)、(2)の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し600℃以上の高温にて数十時間にわたる加
熱処理が必要である。一方、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させなければならない。このため
(3)の方法では、上記のような相反する問題点を同時
に解決する必要がある。The method (3) has an advantage that it can cope with a large area as compared with the methods (1) and (2). However, the crystallization requires a heat treatment at a high temperature of 600 ° C. or more for several tens of hours. is necessary. On the other hand, considering the use of an inexpensive glass substrate and the improvement of throughput, it is necessary to lower the heating temperature and crystallize in a shorter time. Therefore, in the method (3), it is necessary to simultaneously solve the above conflicting problems.
【0008】また、(3)の方法では、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μm
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界がキャ
リアに対するトラップ準位として働き、TFTの移動度
を低下させる大きな原因となってしまう。In the method (3), since the solid phase crystallization phenomenon is used, the crystal grains spread in parallel to the substrate surface and have a size of several μm.
However, since the grown crystal grains collide with each other to form a grain boundary, the grain boundary acts as a trap level for carriers, which is a major cause of lowering the mobility of the TFT. Would.
【0009】上記(3)の方法を利用して、前述の結晶
粒界の問題点を解決する方法が、特開平5−55142
号公報あるいは特開平5−136048号公報で提案さ
れている。これらの方法では、結晶成長の核となる異物
を非晶質ケイ素膜中に導入して、その後熱処理をするこ
とで、その異物を核とした大粒径の結晶性ケイ素膜を得
ている。A method for solving the above-mentioned problem of the crystal grain boundary by using the above method (3) is disclosed in Japanese Patent Application Laid-Open No. 5-55142.
Or Japanese Patent Application Laid-Open No. 5-136048. In these methods, a foreign substance serving as a nucleus for crystal growth is introduced into an amorphous silicon film, and then a heat treatment is performed to obtain a crystalline silicon film having a large particle diameter using the foreign substance as a nucleus.
【0010】前者では、シリコン(Si+)をイオン注
入法によって非晶質ケイ素膜に導入し、その後熱処理に
より粒径数μmの結晶粒をもつ多結晶ケイ素膜を得る。
後者では、粒径10〜100nmのSi粒子を高圧の窒
素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形
成している。両者とも非晶質ケイ素膜に選択的に異物を
導入し、それを核として結晶成長させた高品質な結晶性
ケイ素膜を利用して半導体素子を形成しているのは同様
である。In the former, silicon (Si.sup. + ) Is introduced into an amorphous silicon film by an ion implantation method, and then a polycrystalline silicon film having crystal grains having a grain size of several .mu.m is obtained by heat treatment.
In the latter, growth nuclei are formed by blowing Si particles having a particle size of 10 to 100 nm together with high-pressure nitrogen gas onto an amorphous silicon film. In both cases, a semiconductor element is formed using a high-quality crystalline silicon film obtained by selectively introducing foreign matter into an amorphous silicon film and using the nucleus as a nucleus to grow a crystal.
【0011】しかしながら、特開平5−55142号公
報あるいは特開平5−136048号公報で提案されて
いるこれらの技術では、導入された異物は成長核として
のみ作用する訳であり、結晶成長の際の核発生や結晶成
長方向の制御には有効であるが、結晶化のための加熱処
理工程における上述の問題はなお残る。However, in these techniques proposed in Japanese Patent Application Laid-Open No. 5-55142 or Japanese Patent Application Laid-Open No. 5-136048, the introduced foreign matter acts only as a growth nucleus. Although effective for controlling nucleation and the direction of crystal growth, the above-mentioned problems in the heat treatment step for crystallization still remain.
【0012】特開平5−55142号公報では、温度6
00℃で40時間の加熱処理により結晶化を行ってい
る。また、特開平5−136048号公報では、加熱温
度650℃以上の熱処理を行っている。ゆえに、これら
の技術はSOI(Silicon-On-Insulator)基板やSOS
(Silicon-On-Sapphire)基板には有効な技術である
が、これらの技術を用いて安価なガラス基板に結晶性ケ
イ素膜を作製し半導体素子を形成することは困難であ
る。例えば、アクティブマトリクス型の液晶表示装置に
用いられるコーニング7059(コーニング社商品名)
ガラスはガラス歪点が593℃であり、基板の大面積化
を考慮した場合、600℃以上の加熱には問題がある。In Japanese Patent Application Laid-Open No. 5-55142, a temperature of 6
Crystallization is performed by a heat treatment at 00 ° C. for 40 hours. In Japanese Patent Application Laid-Open No. Hei 5-136048, a heat treatment at a heating temperature of 650 ° C. or higher is performed. Therefore, these technologies are used for SOI (Silicon-On-Insulator) substrates and SOS
(Silicon-On-Sapphire) Although it is an effective technique for a substrate, it is difficult to form a crystalline silicon film on an inexpensive glass substrate to form a semiconductor element using these techniques. For example, Corning 7059 (trade name of Corning) used for an active matrix type liquid crystal display device
Glass has a glass strain point of 593 ° C., and there is a problem in heating at 600 ° C. or higher in consideration of increasing the area of the substrate.
【0013】そこで、本発明者らは、上述のような様々
な問題を解決するために、結晶化に必要な温度の低温化
と処理時間の短縮を両立し、さらには粒界の影響を最小
限に留めた結晶性ケイ素薄膜の作製方法を見いだした。In order to solve the above-mentioned various problems, the present inventors have realized both reduction of the temperature required for crystallization and shortening of the processing time, and furthermore, the influence of the grain boundaries has been minimized. A method for producing a crystalline silicon thin film that has been limited to a minimum has been found.
【0014】本発明者らの研究によれば、非晶質ケイ素
膜の表面にニッケルやパラジウム、さらには鉛等の金属
元素を微量に導入させ、しかる後に加熱することで、5
50℃、4時間程度の処理時間で結晶化を行えることが
判明している。このメカニズムは、まず金属元素を核と
した結晶核発生が加熱処理の早期に起こり、その後その
金属元素が触媒となって結晶成長を助長し、結晶化が急
激に進行すると理解される。そういった意味で以後これ
らの金属元素を触媒元素と呼ぶ。これらの触媒元素によ
り結晶化が助長されて結晶成長した結晶性ケイ素膜は、
通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構
造であるのに対して、何本もの針状結晶あるいは柱状結
晶で構成されており、それぞれの針状結晶あるいは柱状
結晶内部は理想的な単結晶状態となっている。According to the study of the present inventors, a trace amount of a metal element such as nickel, palladium, and lead is introduced into the surface of an amorphous silicon film, and then the surface is heated.
It has been found that crystallization can be performed at 50 ° C. for about 4 hours. It is understood that this mechanism is that crystal nucleus generation with a metal element as a nucleus occurs at an early stage of the heat treatment, and then the metal element serves as a catalyst to promote crystal growth, and crystallization proceeds rapidly. In this sense, these metal elements are hereinafter referred to as catalyst elements. Crystallized silicon film grown by the promotion of crystallization by these catalyst elements,
While the amorphous silicon film crystallized by the ordinary solid phase growth method has a twin structure, it is composed of a number of needle-like crystals or columnar crystals. Is in an ideal single crystal state.
【0015】このような結晶性ケイ素膜を活性領域に用
いてTFTを作製すると、通常の固相成長法で形成した
結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が
1.2倍程度向上する。また、上記触媒元素を用いた結
晶化処理の後、レーザー光あるいは強光を照射し、その
結晶性を助長することで、その電界効果移動度の差はさ
らに顕著になる。When a TFT is manufactured using such a crystalline silicon film as an active region, the field-effect mobility is 1.2 times higher than when a crystalline silicon film formed by an ordinary solid phase growth method is used. To a degree. Further, after the crystallization treatment using the above catalyst element, irradiation with laser light or intense light to promote the crystallinity thereof makes the difference in the field effect mobility more remarkable.
【0016】すなわち、結晶性ケイ素膜にレーザー光あ
るいは強光を照射した場合、結晶性ケイ素膜と非晶質ケ
イ素膜との融点の相違から結晶粒界部が集中的に処理さ
れる訳であるが、通常の固相成長法で形成した結晶性ケ
イ素膜では、結晶構造が双晶状態であるため、レーザー
光照射後も結晶粒界内部は双晶欠陥として残る。それに
比べ、触媒元素を導入し結晶化した結晶性ケイ素膜は、
針状結晶あるいは柱状結晶で形成されており、その内部
は単結晶状態であるため、レーザー光あるいは強光の照
射により結晶粒界部が処理されると、基板全面にわたっ
て単結晶状態に近い良質の結晶性ケイ素膜が得られる。That is, when the crystalline silicon film is irradiated with laser light or strong light, the crystal grain boundary is intensively treated due to the difference in melting point between the crystalline silicon film and the amorphous silicon film. However, in a crystalline silicon film formed by an ordinary solid-phase growth method, since the crystal structure is in a twin state, the inside of a crystal grain boundary remains as a twin defect even after laser irradiation. In comparison, a crystalline silicon film crystallized by introducing a catalytic element,
It is made of needle-like crystals or columnar crystals, and the inside is in a single crystal state. Therefore, when the crystal grain boundary part is processed by irradiation of laser light or strong light, good quality near the single crystal state is obtained over the entire substrate. A crystalline silicon film is obtained.
【0017】[0017]
【発明が解決しようとする課題】ところで、上記のよう
な触媒元素を微量に導入するには、プラズマ処理やイオ
ン注入、さらには触媒元素を含む溶液あるいは化合物を
塗布する方法を利用すればよい。ここでプラズマ処理と
は、プラズマCVD装置において、電極として触媒元素
を含んだ材料を用い、窒素または水素等の雰囲気でプラ
ズマを生じさせることによって非晶質ケイ素膜に触媒元
素の添加を行う方法である。In order to introduce a small amount of the catalyst element as described above, a plasma treatment, ion implantation, or a method of applying a solution or compound containing the catalyst element may be used. Here, the plasma treatment is a method in which a material containing a catalytic element is used as an electrode in a plasma CVD apparatus, and plasma is generated in an atmosphere such as nitrogen or hydrogen to add the catalytic element to the amorphous silicon film. is there.
【0018】しかしながら、上記のような元素が半導体
中に多量に存在していることは、これら半導体を用いた
装置の信頼性や電気的安定性を阻害するものであり、好
ましいことでない。However, the presence of a large amount of such elements in semiconductors impairs the reliability and electrical stability of devices using these semiconductors, and is not preferable.
【0019】即ち、上述のニッケル等の結晶化を助長す
る触媒元素は、非晶質ケイ素領域を結晶化させる際には
必要であるが、結晶化したケイ素領域中には極力含まれ
ないようにすることが好ましい。この目的を達成するた
めには、触媒元素として結晶性ケイ素領域中で不活性な
傾向が強いものを選ぶと同時に、結晶化に必要な触媒元
素の量を極力少なくし、最低限の量で結晶化を行う必要
がある。そしてそのためには、上記触媒元素の添加量を
精密に制御して導入する必要があり、さらにその際の処
理法における触媒元素の添加量の基板内の均一性、及び
基板間の安定性(再現性)、つまり処理の対象となる基
板間でばらつきが小さいことを確保することが不可決で
ある。That is, the above-mentioned catalytic element for promoting crystallization, such as nickel, is necessary when crystallizing the amorphous silicon region, but it is necessary to minimize the inclusion in the crystallized silicon region. Is preferred. In order to achieve this goal, select a catalyst element that has a strong tendency to be inactive in the crystalline silicon region, and at the same time minimize the amount of the catalyst element necessary for crystallization, Needs to be done. For that purpose, it is necessary to precisely control and introduce the amount of the catalyst element to be added. In addition, the uniformity of the amount of the catalyst element in the substrate in the treatment method and the stability between the substrates (reproduction) ), That is, it is impossible to ensure that the variation between the substrates to be processed is small.
【0020】また、ニッケルを触媒元素とする場合につ
いて、非晶質ケイ素膜を成膜し、ニッケル添加をプラズ
マ処理法によって行って結晶性ケイ素膜を作製するプロ
セスにおける結晶化過程を詳細に検討したところ以下の
事項が判明した。In the case where nickel is used as a catalytic element, the crystallization process in the process of forming an amorphous silicon film and adding nickel by a plasma treatment method to produce a crystalline silicon film was examined in detail. However, the following matters were found.
【0021】(1)プラズマ処理によってニッケルを非
晶質ケイ素膜上に導入した場合、熱処理を行う以前に既
に、ニッケルは非晶質ケイ素膜中のかなりの深さの部分
まで侵入している。(1) When nickel is introduced onto an amorphous silicon film by plasma treatment, nickel has already penetrated to a considerable depth in the amorphous silicon film before heat treatment.
【0022】(2)結晶の初期核は、ニッケルを導入し
た領域の表面から発生している。(2) The initial nucleus of the crystal is generated from the surface of the region into which nickel has been introduced.
【0023】(3)プラズマ処理によってニッケルを非
晶質ケイ素膜上に導入し結晶化した結晶性ケイ素膜にレ
ーザー光を照射した場合、結晶性ケイ素膜表面に過剰の
ニッケルが析出する。(3) When the crystalline silicon film crystallized by introducing nickel onto the amorphous silicon film by the plasma treatment is irradiated with laser light, excessive nickel precipitates on the surface of the crystalline silicon film.
【0024】これらの事項から、プラズマ処理によって
導入されたニッケルが全て効果的に機能していないとい
うことが結論される。すなわち、多量のニッケルが導入
されても十分に機能していないニッケルが存在している
と考えられる。このことから、ニッケルとケイ素が接し
ている接点部分あるいは接触面部分が低温結晶化の際に
機能していると考えられる。そして、可能な限りニッケ
ルは微細に原子状に分散していることが必要であること
が結論される。すなわち、「必要なのは非晶質ケイ素膜
の表面近傍に、低温結晶化が可能な範囲内でかつ可能な
限り低濃度のニッケルが原子状で分散して導入されれば
よい。」ということが結論される。From these facts, it is concluded that all the nickel introduced by the plasma treatment is not functioning effectively. That is, it is considered that some nickel does not function sufficiently even if a large amount of nickel is introduced. From this, it is considered that a contact portion or a contact surface portion where nickel and silicon are in contact functions at the time of low-temperature crystallization. It is concluded that it is necessary for nickel to be dispersed as finely as possible. That is, it is concluded that "what is necessary is to introduce nickel in the vicinity of the surface of the amorphous silicon film in the form of a low-temperature crystallization and as low a concentration as possible in the form of atoms in an atomic state". Is done.
【0025】そこで、非晶質ケイ素膜の表面近傍のみに
極微量のニッケルを導入する方法、言い換えるならば、
非晶質ケイ素膜の表面近傍にのみ結晶化を助長する触媒
元素を極微量導入する方法としては、触媒元素を、非晶
質ケイ素膜に接するよう溶媒あるいは化合物に溶かせて
保持する方法がある。この方法では、その溶液あるいは
化合物中のニッケル濃度を制御することで、非晶質ケイ
素膜中に導入されるニッケル量を容易に管理でき、結晶
化に必要な最小限の量の触媒元素の添加が可能となる。
また、この方法を用いて結晶化した結晶性ケイ素膜にレ
ーザー光を照射した場合には、ニッケルの析出は起こら
ず、高品質な結晶性ケイ素膜が得られる。Therefore, a method of introducing a trace amount of nickel only near the surface of the amorphous silicon film, in other words,
As a method of introducing a trace amount of a catalyst element that promotes crystallization only near the surface of the amorphous silicon film, there is a method of dissolving and holding the catalyst element in a solvent or a compound so as to be in contact with the amorphous silicon film. In this method, by controlling the nickel concentration in the solution or compound, the amount of nickel introduced into the amorphous silicon film can be easily controlled, and the minimum amount of catalyst element necessary for crystallization can be added. Becomes possible.
Further, when a crystalline silicon film crystallized by using this method is irradiated with a laser beam, nickel does not precipitate and a high-quality crystalline silicon film can be obtained.
【0026】しかしながら、上述した、非晶質ケイ素膜
に、触媒元素を溶かせた溶媒あるいは化合物を塗布する
方法では、基板内での添加ニッケル量の均一性がよくな
いという問題点が存在する。上記塗布の手法としては、
スピナーにより均一に溶液等を塗布し乾燥させる方法
や、基板を直接溶液にディップした後エアーナイフで乾
燥させる方法などを試みたが、何れも127mm角基板
において±10〜20%の添加ニッケル量のばらつきが
見られた。However, the above-described method of applying a solvent or a compound in which a catalytic element is dissolved to an amorphous silicon film has a problem that the uniformity of the amount of nickel added in the substrate is not good. As a method of the above application,
A method of uniformly applying a solution or the like with a spinner and drying, and a method of directly dipping a substrate into a solution and then drying with an air knife have been tried. Variations were seen.
【0027】添加ニッケル量の基板内の不均一性が大き
いと、局所的にニッケル量不足で結晶成長が起こらない
領域や、ニッケルが半導体素子に影響を及ぼすほど多量
に入った領域が出現する。したがって、液晶表示装置の
アクティブマトリクス基板の作製プロセスのように、一
つの基板上に数十万個のTFTを均一性よく作製するこ
とは、上記のようにして触媒元素の添加を行った基板で
は困難であった。現在、装置の低コスト化、大面積化の
要請から、400mm角以上のガラス基板に対応できる
ほど、TFTの均一性や再現性に優れた半導体装置およ
びその製造方法が要求されている。If the non-uniformity of the amount of added nickel in the substrate is large, a region where crystal growth does not occur due to a locally insufficient amount of nickel or a region where nickel is contained in a large amount so as to affect the semiconductor element appears. Therefore, it is difficult to uniformly manufacture hundreds of thousands of TFTs on one substrate as in the process of manufacturing an active matrix substrate of a liquid crystal display device. It was difficult. At present, due to demands for lower cost and larger area of the device, there is a demand for a semiconductor device having excellent TFT uniformity and reproducibility and a method of manufacturing the same so as to support a glass substrate of 400 mm square or more.
【0028】本発明は、上記問題点を解決するためにな
されたもので、必要とされる最小限の量の触媒元素を、
その添加量を精密に制御して、かつ基板面内での均一性
及び基板間での再現性よく非晶質ケイ素膜に導入するこ
とができ、しかも通常の熱処理により得られる結晶性よ
りさらに高い結晶性を有する結晶性ケイ素膜を、生産性
よく、かつ600℃以下の低温熱処理により形成するこ
とができる半導体装置及びその製造方法を得ることが本
発明の目的である。The present invention has been made in order to solve the above problems, and requires a minimum amount of a catalyst element.
The addition amount can be precisely controlled, and can be introduced into the amorphous silicon film with good in-plane uniformity and good reproducibility between substrates, and even higher than the crystallinity obtained by ordinary heat treatment. An object of the present invention is to provide a semiconductor device capable of forming a crystalline silicon film having crystallinity with good productivity by low-temperature heat treatment at 600 ° C. or lower and a method for manufacturing the same.
【0029】[0029]
【課題を解決するための手段】(1)この発明に係る半
導体装置は、絶縁性表面を有する基板と、該基板の絶縁
性表面上に形成され、非晶質ケイ素膜を結晶化してなる
活性領域とを備えている。該活性領域は、加熱処理、あ
るいは加熱処理及びレーザ光または強光の照射処理によ
る非晶質ケイ素膜の結晶化を助長する触媒元素を含むも
のである。該活性領域に含まれる触媒元素は、該触媒元
素を含む均一な膜厚の薄膜と非晶質ケイ素膜との間に設
けられた該触媒元素に対する拡散防止膜を通して、該薄
膜からの熱拡散により、該非晶質ケイ素膜に導入したも
のである。そのことにより上記目的が達成される。(1) A semiconductor device according to the present invention comprises: a substrate having an insulating surface; and an active device formed on the insulating surface of the substrate by crystallizing an amorphous silicon film. Area. The active region contains a catalyst element that promotes crystallization of the amorphous silicon film by heat treatment or heat treatment and irradiation with laser light or strong light. The catalytic element contained in the active region is provided between a thin film having a uniform thickness containing the catalytic element and the amorphous silicon film.
Through the diffusion preventing film for the catalyst element
It is introduced into the amorphous silicon film by thermal diffusion from the film . Thereby, the above object is achieved.
【0030】(2)この発明に係る半導体装置は、絶縁
性表面を有する基板と、該基板の絶縁性表面上に形成さ
れ、非晶質ケイ素膜を結晶化してなる活性領域とを備え
ている。該活性領域は、その近傍の結晶化領域から基板
表面に対して平行な方向に結晶成長が進んで形成され
た、その結晶粒がほぼ単結晶状態である横方向結晶成長
領域の一部である。該結晶化領域は、加熱処理、あるい
は加熱処理及びレーザ光または強光の照射処理による非
晶質ケイ素膜の結晶化を助長する触媒元素を含むもので
ある。該結晶化領域に含まれる触媒元素は、該触媒元素
を含む均一な膜厚の薄膜と非晶質ケイ素膜との間に設け
られた該触媒元素に対する拡散防止膜を通して、該薄膜
からの熱拡散により、該非晶質ケイ素膜に導入したもの
である。そのことにより上記目的が達成される。(2) A semiconductor device according to the present invention includes a substrate having an insulating surface, and an active region formed on the insulating surface of the substrate and formed by crystallizing an amorphous silicon film. . The active region is a part of a lateral crystal growth region in which crystal grains are formed in a substantially single crystal state, with crystal growth progressing from a nearby crystallization region in a direction parallel to the substrate surface. . The crystallization region contains a catalyst element that promotes crystallization of the amorphous silicon film by heat treatment or heat treatment and irradiation with laser light or strong light. The catalyst element contained in the crystallization region is provided between a thin film having a uniform thickness containing the catalyst element and an amorphous silicon film.
Through the diffusion preventing film for the catalyst element,
And introduced into the amorphous silicon film by thermal diffusion . Thereby, the above object is achieved.
【0031】(3)この発明において、前記触媒元素に
対する拡散防止膜は、前記非晶質ケイ素膜に比べ、該触
媒元素に対する拡散係数が1/10以下であることが好
ましい。(3) In the present invention, the diffusion prevention film for the catalyst element preferably has a diffusion coefficient for the catalyst element of 1/10 or less as compared with the amorphous silicon film.
【0032】(4)この発明において、前記触媒元素に
対する拡散防止膜は、酸化ケイ素膜あるいは窒化ケイ素
膜であることが好ましい。(4) In the present invention, the diffusion prevention film for the catalyst element is preferably a silicon oxide film or a silicon nitride film.
【0033】(5)この発明において、前記触媒元素と
して、Ni、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、P、As、Sbから選ばれた一種また
は複数種類の元素が用いられていることが好ましい。(5) In the present invention, Ni, Co, Pd, Pt, Cu, Ag, Au, I
It is preferable to use one or more elements selected from n, Sn, Al, P, As, and Sb.
【0034】(6)この発明において、前記活性領域中
における触媒元素の濃度が、1×1015atoms/c
m3〜1×1019atoms/cm3であることが好まし
い。(6) In the present invention, the concentration of the catalytic element in the active region is 1 × 10 15 atoms / c.
It is preferably m 3 to 1 × 10 19 atoms / cm 3 .
【0035】(7)この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜を形成する工程と、該非
晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散
防止膜を形成する工程と、該触媒元素を含有する均一な
膜厚の薄膜を形成する工程と、加熱処理によって、該薄
膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜
へ拡散させるとともに、該非晶質ケイ素の結晶化を行う
工程とを含むものであり、そのことにより上記目的が達
成される。(7) In the method of manufacturing a semiconductor device according to the present invention, a step of forming an amorphous silicon film on a substrate and a step of forming a diffusion prevention film for a catalytic element that promotes crystallization of the amorphous silicon film are performed. And a uniform step containing the catalyst element.
A step of forming a thin film having a thickness , and a step of performing a heat treatment to diffuse the catalyst element in the thin film into the amorphous silicon film through the diffusion prevention film and crystallizing the amorphous silicon. The purpose is thereby achieved.
【0036】(8)この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜を形成する工程と、該非
晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散
防止膜を形成する工程と、該触媒元素を含有する均一な
膜厚の薄膜を形成する工程と、加熱処理により、該薄膜
中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ
選択的に拡散させるとともに、該非晶質ケイ素膜を選択
的に結晶化させる工程と、続く加熱処理により、この結
晶化した部分から基板表面に対しほぼ平行な方向へ結晶
成長を行って、該非晶質ケイ素膜中に横方向結晶成長領
域を形成する工程とを含むものであり、そのことにより
上記目的が達成される。(8) In the method of manufacturing a semiconductor device according to the present invention, a step of forming an amorphous silicon film on a substrate and a step of forming a diffusion prevention film for a catalytic element that promotes crystallization of the amorphous silicon film are performed. And a uniform step containing the catalyst element.
A step of forming a thin film having a thickness, and a heat treatment for selectively diffusing a catalyst element in the thin film into the amorphous silicon film through the diffusion preventing film, and selectively depositing the amorphous silicon film. A step of crystallizing, and a step of performing crystal growth in a direction substantially parallel to the substrate surface from the crystallized portion by a subsequent heat treatment to form a lateral crystal growth region in the amorphous silicon film. The purpose is thereby achieved.
【0037】(9)この発明において、前記加熱処理に
より、前記非晶質ケイ素膜を結晶化させた後、該非晶質
ケイ素膜にレーザ光あるいは強光を照射してその結晶の
処理を行うことが好ましい。(9) In the present invention, after the amorphous silicon film is crystallized by the heat treatment, the amorphous silicon film is irradiated with laser light or intense light to process the crystal. Is preferred.
【0038】(10)この発明において、前記拡散防止
膜として、酸化ケイ素膜あるいは窒化ケイ素膜を形成す
ることが好ましい。(10) In the present invention, it is preferable to form a silicon oxide film or a silicon nitride film as the diffusion preventing film.
【0039】(11)この発明において、前記拡散防止
膜としての酸化ケイ素膜あるいは窒化ケイ素膜は、前記
非晶質ケイ素膜表面を薄膜酸化あるいは薄膜窒化して形
成することが好ましい。(11) In the present invention, it is preferable that the silicon oxide film or the silicon nitride film as the diffusion preventing film is formed by oxidizing or nitriding the surface of the amorphous silicon film.
【0040】(12)この発明において、前記触媒元素
を含有する薄膜は、蒸着法により形成することが好まし
い。(12) In the present invention, the thin film containing the catalyst element is preferably formed by a vapor deposition method.
【0041】(13)この発明において、前記触媒元素
として、Ni、Co、Pd、Pt、Cu、Ag、Au、
In、Sn、Al、P、As、Sbから選ばれた一種ま
たは複数種類の元素を用いることが好ましい。さらに、
前記触媒元素を含む薄膜が、蒸着法または低パワースパ
ッタリング法によって形成されていることが好ましい。 (13) In the present invention, Ni, Co, Pd, Pt, Cu, Ag, Au,
It is preferable to use one or more elements selected from In, Sn, Al, P, As, and Sb. further,
The thin film containing the catalyst element is formed by a vapor deposition method or a low power spa.
It is preferably formed by a sputtering method.
【0042】[0042]
【作用】この発明の半導体装置においては、基板の絶縁
性表面に形成された活性領域を、非晶質ケイ素膜の加熱
による結晶化を助長する触媒元素を含む構造としたか
ら、非晶質ケイ素膜の結晶化により得られる、上記活性
領域を構成する結晶性ケイ素膜を、通常の固相成長法で
得られる結晶性よりさらに高い結晶性を有するものとで
きる。In the semiconductor device of the present invention, the active region formed on the insulating surface of the substrate has a structure containing a catalytic element that promotes crystallization of the amorphous silicon film by heating. The crystalline silicon film constituting the active region, which is obtained by crystallization of the film, can have higher crystallinity than that obtained by a usual solid phase growth method.
【0043】また、非晶質ケイ素膜の加熱による結晶化
は、触媒元素により助長されるため、高品質な結晶性ケ
イ素膜を生産性よく形成できる。しかもこの際、結晶化
に要する加熱温度が600℃以下に抑えられるため、安
価なガラス基板を使用可能となる。Since the crystallization of the amorphous silicon film by heating is promoted by the catalyst element, a high-quality crystalline silicon film can be formed with high productivity. Moreover, at this time, the heating temperature required for crystallization can be suppressed to 600 ° C. or less, so that an inexpensive glass substrate can be used.
【0044】また、上記活性領域における触媒元素の膜
中濃度を、1×1015atoms/cm3〜1×1019
atoms/cm3としているため、非晶質ケイ素膜の
結晶化の際、この触媒元素を効果的に機能させることが
できる。The concentration of the catalyst element in the film in the active region is set to 1 × 10 15 atoms / cm 3 to 1 × 10 19.
Since it is set to atoms / cm 3 , this catalytic element can function effectively when the amorphous silicon film is crystallized.
【0045】この発明の半導体装置の製造方法において
は、非晶質ケイ素膜の結晶化を助長する触媒元素を含む
薄膜を、非晶質ケイ素膜上に形成し、該薄膜から熱拡散
により上記触媒元素を非晶質ケイ素膜に導入するので、
基板面内での触媒元素の添加量のばらつきを小さくする
ことができる。In the method of manufacturing a semiconductor device according to the present invention, a thin film containing a catalyst element for promoting crystallization of an amorphous silicon film is formed on the amorphous silicon film, and the catalyst is thermally diffused from the thin film. Since the element is introduced into the amorphous silicon film,
Variations in the amount of the catalyst element added in the plane of the substrate can be reduced.
【0046】また、上記触媒元素の非晶質ケイ素膜への
導入を、拡散防止膜を介して行うので、該触媒元素の多
くが上記薄膜から非晶質ケイ素膜へ至る途中でこの拡散
防止膜によりトラップされることとなり、これにより触
媒元素の導入を必要最小限の量で行うことが可能とな
る。また、上記薄膜中での触媒元素の濃度にばらつきが
ある場合でも、触媒元素が拡散防止膜中を拡散する際に
そのばらつきが緩和される。Further, since the introduction of the catalyst element into the amorphous silicon film is carried out via the diffusion prevention film, most of the catalyst element is transferred from the thin film to the amorphous silicon film. , And the catalyst element can be introduced in a necessary minimum amount. Further, even when the concentration of the catalyst element in the thin film varies, the variation is reduced when the catalyst element diffuses in the diffusion preventing film.
【0047】この発明の半導体装置の製造方法において
は、加熱処理により、該薄膜中の触媒元素を該拡散防止
膜を介して非晶質ケイ素膜へ選択的に拡散させるととも
に、該非晶質ケイ素を選択的に結晶化させ、続く加熱処
理により、この結晶化した部分から基板表面に対しほぼ
平行な方向へ結晶成長を行って、該非晶質ケイ素膜中に
横方向結晶成長領域を形成するので、触媒元素を導入し
た領域に比べると格段に結晶性が良好な結晶化領域を得
ることができる。In the method of manufacturing a semiconductor device according to the present invention, the catalyst element in the thin film is selectively diffused into the amorphous silicon film via the diffusion preventing film by heat treatment, and the amorphous silicon is removed. By selectively crystallizing and subsequent heat treatment, crystal growth is performed from this crystallized portion in a direction substantially parallel to the substrate surface to form a lateral crystal growth region in the amorphous silicon film. A crystallized region having much better crystallinity can be obtained as compared with the region into which the catalytic element has been introduced.
【0048】[0048]
【実施例】以下、まず、本発明の基本原理について説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the basic principle of the present invention will be described.
【0049】本発明では、非晶質ケイ素膜の結晶化を助
長する触媒元素の導入方法として、触媒元素を含有する
薄膜を形成し、該触媒元素に対する拡散防止膜を介して
該触媒元素を非晶質ケイ素膜へ拡散させる方法を用い
る。この方法では、触媒元素を含有する薄膜を成膜する
ことにより非晶質ケイ素膜に触媒元素を導入するため、
上述した触媒元素を溶かした溶液あるいは化合物を塗布
する方法に比べ、基板内の触媒元素添加量のばらつきは
小さくできる。本発明者らの実験では127mm角基板
で±5%以内に収まっている。この場合の薄膜形成法と
しては、従来から使用されている蒸着法やスパッタリン
グ法あるいはメッキ法などのほぼ完成された技術が使用
できるため、その膜厚の均一性も良好であり、その良好
な均一性をそのまま触媒元素添加量の均一性に反映する
ことができる訳である。さらに基板が大面積化した場合
においても、成膜装置を大型化することでほぼ対応可能
であり、その際の実質的な触媒元素添加量のばらつき
は、今回の127mm角基板での結果と大差ないものと
思われる。In the present invention, as a method for introducing a catalytic element for promoting crystallization of an amorphous silicon film, a thin film containing the catalytic element is formed, and the catalytic element is non-diffused through a diffusion preventing film for the catalytic element. A method of diffusing into a crystalline silicon film is used. In this method, the catalyst element is introduced into the amorphous silicon film by forming a thin film containing the catalyst element,
Compared with the above-described method of applying a solution or compound in which the catalyst element is dissolved, the variation in the addition amount of the catalyst element in the substrate can be reduced. In the experiments of the present inventors, the value was within ± 5% for a 127 mm square substrate. As a method of forming a thin film in this case, a substantially completed technique such as a vapor deposition method, a sputtering method, or a plating method, which is conventionally used, can be used. That is, the property can be directly reflected on the uniformity of the added amount of the catalyst element. Further, even when the substrate has a larger area, it can be almost coped with by increasing the size of the film forming apparatus, and the substantial variation in the amount of the catalyst element added at that time is substantially different from the result of the current 127 mm square substrate. Seems not.
【0050】但し、ただ触媒元素を薄膜状態として非晶
質ケイ素膜上に形成し、そこから触媒元素を拡散させて
非晶質ケイ素膜中に導入するだけでは、基板面内におけ
る触媒元素濃度の均一性は向上できても、本発明のもう
一つの目的である、触媒元素の導入量を、結晶化に必要
最小限の微量な導入量に制御するという点は、困難なも
のとなる。すなわち、本発明で必要とする触媒元素量は
薄膜としては肉眼で確認することが不可能なほどの極薄
膜(数nm以下)であり、薄膜形成という手法での膜厚
制御はほぼ不可能に近いレベルとなっているからであ
る。However, simply forming the catalyst element in a thin film state on the amorphous silicon film and diffusing the catalyst element therefrom and introducing the catalyst element into the amorphous silicon film, the concentration of the catalyst element in the substrate surface is reduced. Even though the uniformity can be improved, it is difficult to control the introduction amount of the catalyst element to another minimum amount necessary for crystallization, which is another object of the present invention. That is, the amount of the catalyst element required in the present invention is an extremely thin film (several nm or less) that cannot be visually confirmed as a thin film, and it is almost impossible to control the film thickness by a method of forming a thin film. This is because they are close to each other.
【0051】この問題点を解決するため、本発明では、
触媒元素に対する拡散防止膜を介しての触媒元素の導入
を行っている。すなわち、本発明では、薄膜状に形成さ
れた触媒元素が非晶質ケイ素膜に達するためには、まず
拡散防止膜中を拡散することとなる。この拡散防止膜
は、ケイ素膜に比べ金属元素などの触媒元素に対する拡
散係数が小さいことが必要で、文字どおり拡散防止膜あ
るいはバッファ膜として作用する。To solve this problem, in the present invention,
The introduction of the catalytic element through the diffusion preventing film for the catalytic element is performed. That is, in the present invention, in order for the catalyst element formed in a thin film to reach the amorphous silicon film, the catalyst element first diffuses in the diffusion prevention film. This diffusion prevention film needs to have a smaller diffusion coefficient with respect to a catalyst element such as a metal element than a silicon film, and literally acts as a diffusion prevention film or a buffer film.
【0052】従って、触媒元素が拡散防止膜表面にある
程度過剰に添加されたとしても、多数のものが拡散防止
膜中にトラップされるため、非晶質ケイ素膜へ導入され
る触媒元素量を極微量に制御することが可能となる。ま
た、たとえ拡散防止膜表面に形成された触媒元素膜の濃
度が局所的にばらついていたとしても、拡散防止膜中を
拡散する際にそのばらつきが緩和される。さらに、拡散
防止膜中を拡散させることで触媒元素は微細に原子状に
分散した状態で非晶質ケイ素膜表面に到達するため、非
晶質ケイ素膜へ導入される触媒元素は全て効率的に機能
する。したがって、本発明を用いることにより、触媒元
素を薄膜状態から非晶質ケイ素膜へ導入する際の問題点
が解決され、基板全面にわたって均一に、且つ必要最小
限の量で触媒元素を導入することが可能となる。よっ
て、本発明を用いた場合、加熱による結晶化の後レーザ
ー光あるいは強光の照射を行っても触媒元素の析出は起
こらず、大面積基板上に搭載された均一性、安定性に優
れた高性能半導体装置を実現できる。Therefore, even if the catalyst element is added to the surface of the diffusion preventing film to a certain extent, a large number of elements are trapped in the diffusion preventing film, so that the amount of the catalyst element introduced into the amorphous silicon film is extremely small. It can be controlled to a very small amount. Further, even if the concentration of the catalytic element film formed on the surface of the diffusion preventing film locally varies, the variation is reduced when the catalyst element film diffuses in the diffusion preventing film. Furthermore, since the catalyst element reaches the surface of the amorphous silicon film in a state of being dispersed in a fine atomic state by diffusing in the diffusion prevention film, all the catalyst elements introduced into the amorphous silicon film are efficiently used. Function. Therefore, by using the present invention, the problem of introducing a catalytic element from a thin film state to an amorphous silicon film can be solved, and the catalytic element can be uniformly introduced over the entire surface of the substrate and in a necessary minimum amount. Becomes possible. Therefore, in the case of using the present invention, even if irradiation with laser light or intense light is performed after crystallization by heating, precipitation of the catalytic element does not occur, and uniformity and stability mounted on a large-area substrate are excellent. A high-performance semiconductor device can be realized.
【0053】本発明における拡散防止膜としては、触媒
元素に対する拡散係数が非晶質ケイ素膜に比べ少なくと
も1/10以下であるものが望ましい。この理由は、拡
散防止膜の拡散係数により非晶質ケイ素膜に導入される
触媒元素の量が決定されるからである。It is desirable that the diffusion preventing film in the present invention has a diffusion coefficient for a catalytic element of at least 1/10 or less of that of an amorphous silicon film. This is because the amount of the catalytic element introduced into the amorphous silicon film is determined by the diffusion coefficient of the diffusion prevention film.
【0054】図6に拡散防止膜の拡散係数に対する非晶
質ケイ素膜への触媒元素導入量の関係を示す。これは、
触媒元素としてニッケルを拡散防止膜上に過剰に導入
し、温度550℃で加熱した場合のデーターであり、横
軸はニッケルに対する非晶質ケイ素膜/拡散防止膜の拡
散係数の比、縦軸は拡散防止膜を介して非晶質ケイ素膜
中に導入されたニッケル量を表す。図6から非晶質ケイ
素膜に対する拡散係数比が約1/10以下では、非晶質
ケイ素膜への触媒元素の導入量を1019atoms/c
m3以下にできることがわかる。非晶質ケイ素膜へ導入
される触媒元素量は、後述のように1019atoms/
cm3以下に抑える必要があり、本発明の拡散防止膜と
しては非晶質ケイ素膜に対する拡散係数比が1/10以
下であることが望ましいことになる。FIG. 6 shows the relationship between the diffusion coefficient of the diffusion preventing film and the amount of the catalyst element introduced into the amorphous silicon film. this is,
The data are for the case where nickel as a catalyst element is excessively introduced on the diffusion prevention film and heated at a temperature of 550 ° C., the horizontal axis is the ratio of the diffusion coefficient of the amorphous silicon film / diffusion prevention film to nickel, and the vertical axis is the vertical axis. Indicates the amount of nickel introduced into the amorphous silicon film via the diffusion prevention film. From FIG. 6, when the diffusion coefficient ratio with respect to the amorphous silicon film is about 1/10 or less, the amount of the catalyst element introduced into the amorphous silicon film is 10 19 atoms / c.
It can be seen that it can be made m 3 or less. The amount of the catalytic element introduced into the amorphous silicon film is 10 19 atoms /
cm 3 or less, so that the diffusion prevention film of the present invention desirably has a diffusion coefficient ratio to an amorphous silicon film of 1/10 or less.
【0055】本発明の拡散防止膜としては、上記のよう
な拡散係数を持ち、さらに後に活性領域となる非晶質ケ
イ素膜に悪影響を与えないものが最も望ましい。この条
件を満たすものとして、具体的には同じケイ素系の物質
である酸化ケイ素膜あるいは窒化ケイ素膜がある。よっ
て、これらの膜を本発明の拡散防止膜として用いた場合
には最も良好な結果を得ることができる。The diffusion barrier film of the present invention most preferably has the above diffusion coefficient and does not adversely affect the amorphous silicon film which will later become the active region. Specifically, a silicon oxide film or a silicon nitride film, which is the same silicon-based material, satisfies this condition. Therefore, when these films are used as the diffusion prevention film of the present invention, the best results can be obtained.
【0056】本発明における酸化ケイ素膜および窒化ケ
イ素膜の形成方法としては、CVD法やスパッタリング
法などの堆積法でも問題ないが、必要とする酸化ケイ素
膜あるいは窒化ケイ素膜の膜厚が数nm程度と極薄い薄
膜で十分であること、また酸化ケイ素膜あるいは窒化ケ
イ素膜の膜厚の均一性が触媒元素の均一な導入に不可欠
であることを考えると、上記酸化ケイ素膜および窒化ケ
イ素膜は非晶質ケイ素膜表面の薄膜酸化法あるいは薄膜
窒化法により形成するのが最も効果的である。As a method of forming the silicon oxide film and the silicon nitride film in the present invention, there is no problem with a deposition method such as a CVD method or a sputtering method, but the required thickness of the silicon oxide film or the silicon nitride film is about several nm. Considering that an extremely thin thin film is sufficient and that the uniformity of the thickness of the silicon oxide film or the silicon nitride film is indispensable for the uniform introduction of the catalytic element, the silicon oxide film and the silicon nitride film are not suitable. It is most effective to form the amorphous silicon film by a thin film oxidation method or a thin film nitridation method.
【0057】この非晶質ケイ素膜表面の薄膜酸化法とし
ては、酸素や水蒸気などの酸化雰囲気で加熱処理するこ
とにより表面酸化を行う熱酸化法や、硫酸と過酸化水素
水などの混合液などの酸化性溶液を基板に浸すことで表
面酸化を行う薬液酸化法などがあるが、どの方法を用い
ても本発明の効果は得られる。As the thin film oxidation method for the surface of the amorphous silicon film, a thermal oxidation method in which the surface is oxidized by heat treatment in an oxidizing atmosphere such as oxygen or water vapor, a mixed solution of sulfuric acid and hydrogen peroxide, etc. There is a chemical oxidation method in which the surface is oxidized by immersing the oxidizing solution in the substrate, and the effect of the present invention can be obtained by using any method.
【0058】また、本発明における触媒元素を含有する
薄膜の形成方法としては、真空蒸着法が最も有効であ
る。すなわち、触媒元素の形成時のポイントとしては、
触媒元素を拡散防止膜中にできるだけ入り込ませること
なく、拡散防止膜表面のみに存在させたいからである。
しかしながら、スパッタリング法においても低パワーと
することで対応可能であり、またその他の方法でも対応
可能である。As a method for forming a thin film containing a catalyst element in the present invention, a vacuum deposition method is most effective. That is, the points at the time of forming the catalytic element are as follows:
This is because the catalyst element is desired to be present only on the surface of the diffusion prevention film without entering the diffusion prevention film as much as possible.
However, it is possible to cope with a low power in the sputtering method, and it is also possible to cope with other methods.
【0059】さて、本発明の応用例として、非晶質ケイ
素膜の一部に選択的に触媒元素を導入し加熱すること
で、その導入領域から横方向(基板と平行な方向)に結
晶成長させる方法がある。この横方向結晶成長領域は、
その内部では、成長方向が一方向に揃った針状結晶、柱
状結晶がひしめき合っており、触媒元素が直接導入され
ランダムに結晶核の発生が起こった領域に比べて、格段
に結晶性が良好な領域となっている。As an application example of the present invention, a catalyst element is selectively introduced into a part of the amorphous silicon film and heated, so that a crystal grows in a lateral direction (a direction parallel to the substrate) from the introduction region. There is a way to make it happen. This lateral crystal growth region
In the inside, needle-like crystals and columnar crystals whose growth directions are aligned in one direction are crowded, and the crystallinity is much better than the region where the catalyst element is directly introduced and crystal nuclei occur randomly. Area.
【0060】この横方向結晶成長領域にレーザー光ある
いは強光を照射すると、針状結晶あるいは柱状結晶間の
結晶粒界が処理され、ほぼ単結晶に近い結晶性ケイ素膜
が得られる。この際にも、触媒元素の導入方法として本
発明を用いることで、効率よく横方向結晶成長が行われ
る。ここで結晶化に寄与する触媒元素は針状結晶、柱状
結晶の先端、つまり結晶成長の先端部に存在している。
すなわち、触媒元素が結晶化に効率よく機能していれ
ば、触媒元素は結晶化が行われる結晶成長先端部のみに
存在し、すでに結晶化された横方向結晶成長領域にはほ
ぼ存在しないことになる。実際、触媒元素としてニッケ
ルを用いた場合におけるこの横方向結晶成長領域のニッ
ケル濃度は、プラズマ処理法では、1×1018〜5×1
018atoms/cm3であったのに対し、本発明の方
法を用いた場合には1×1016〜5×1016atoms
/cm3と約二桁も小さな値であった。When this lateral crystal growth region is irradiated with laser light or strong light, the crystal grain boundaries between the needle-like crystals or columnar crystals are treated, and a crystalline silicon film almost close to a single crystal is obtained. Also in this case, by using the present invention as a method for introducing a catalyst element, lateral crystal growth can be performed efficiently. Here, the catalyst element contributing to crystallization exists at the tips of the needle-like crystals and columnar crystals, that is, at the tips of crystal growth.
In other words, if the catalytic element is functioning efficiently for crystallization, the catalytic element is present only at the crystal growth tip where crystallization is performed, and is almost absent in the already crystallized lateral crystal growth region. Become. Actually, when nickel is used as a catalyst element, the nickel concentration in the lateral crystal growth region is 1 × 10 18 to 5 × 1 in the plasma processing method.
0 18 atoms / cm 3 , whereas 1 × 10 16 to 5 × 10 16 atoms when the method of the present invention was used.
/ Cm 3 , a value as small as about two digits.
【0061】上記非晶質ケイ素膜に導入する触媒元素の
濃度としては、低ければ低いほど良いが、あまりに低い
と非晶質ケイ素膜の結晶化を助長するように機能しな
い。本発明者らが調べた結果、結晶化が起こる触媒元素
の最低濃度は1×1015atoms/cm3であり、こ
れ以下の濃度では触媒元素による結晶成長は起こらな
い。The concentration of the catalytic element introduced into the amorphous silicon film is preferably as low as possible, but if it is too low, it does not function to promote crystallization of the amorphous silicon film. As a result of investigations by the present inventors, the minimum concentration of a catalytic element at which crystallization occurs is 1 × 10 15 atoms / cm 3 , and at a concentration lower than this, crystal growth by the catalytic element does not occur.
【0062】また、触媒元素の濃度が高いと素子への影
響が問題となる。触媒元素の濃度が高い場合に起こる現
象としては、主にTFTのオフ領域でのリーク電流の増
大がある。これは、触媒元素がケイ素膜中で形成する不
純物準位が影響しており、その準位を介したトンネル電
流によるものと理解される。本発明者らが調べた結果、
素子への影響を抑えることが可能な程度の触媒元素の最
高濃度は1×1019atoms/cm3である。よっ
て、触媒元素の膜中濃度として1×1015〜5×1019
atoms/cm3であれば、最も効果的に触媒元素が
機能することになる。Further, when the concentration of the catalytic element is high, the influence on the device becomes a problem. As a phenomenon that occurs when the concentration of the catalytic element is high, there is an increase in leak current mainly in an off region of the TFT. This is understood to be due to the influence of the impurity level formed in the silicon film by the catalytic element, which is caused by the tunnel current through the level. As a result of examination by the present inventors,
The maximum concentration of the catalytic element that can suppress the influence on the element is 1 × 10 19 atoms / cm 3 . Therefore, the concentration of the catalyst element in the film is 1 × 10 15 to 5 × 10 19.
With atoms / cm 3 , the catalytic element functions most effectively.
【0063】本発明においては、触媒元素としてNiを
用いた場合に最も顕著な効果を得ることができるが、そ
の他利用できる触媒元素の種類としては、Co、Pd、
Pt、Cu、Ag、Au、In、Sn、Al、P、A
s、Sbを利用することができる。これらから選ばれた
一種または複数種類の元素であれば、微量で結晶化助長
の効果があるため、半導体素子への影響はあまりない。In the present invention, the most remarkable effect can be obtained when Ni is used as a catalyst element, but other usable catalyst elements include Co, Pd,
Pt, Cu, Ag, Au, In, Sn, Al, P, A
s and Sb can be used. One or a plurality of elements selected from these elements have an effect of promoting crystallization in a small amount, and therefore have little effect on the semiconductor element.
【0064】以下、本発明の各実施例について説明す
る。 〔実施例1〕図1は本発明の第1の実施例による薄膜ト
ランジスタ及びその製造方法を説明するための断面図で
あり、図1(a)ないし図1(e)は、本実施例のTF
Tの製造方法を工程順に示している。Hereinafter, embodiments of the present invention will be described. [Embodiment 1] FIG. 1 is a cross-sectional view for explaining a thin film transistor and a method of manufacturing the same according to a first embodiment of the present invention, and FIGS.
The manufacturing method of T is shown in the order of steps.
【0065】図において、100はN型薄膜トランジス
タ(TFT)10を有する半導体装置で、該TFT10
は、ガラス基板101上に酸化ケイ素膜等の絶縁性下地
膜102を介して形成されている。該絶縁性下地膜10
2上には、上記TFTを構成する島状の結晶性ケイ素膜
103iが形成されている。この結晶性ケイ素膜103
iの中央部分は、チャネル領域111となっており、そ
の両側部分は、ソース,ドレイン領域112,113と
なっている。上記チャネル領域111上には、ゲート絶
縁膜108を介してアルミニウムゲート電極109が設
けられている。このゲート電極109の表面は酸化物層
110により被覆されている。上記TFT10はその全
面が層間絶縁膜114により覆われており、該層間絶縁
膜114の、ソース,ドレイン領域112,113に対
応する部分には、コンタクトホール114aが形成され
ている。上記ソース,ドレイン領域112,113はこ
のコンタクトホール114aを介して電極配線115,
116に接続されている。In the figure, reference numeral 100 denotes a semiconductor device having an N-type thin film transistor (TFT) 10.
Is formed on a glass substrate 101 via an insulating base film 102 such as a silicon oxide film. The insulating base film 10
On 2, an island-shaped crystalline silicon film 103 i constituting the TFT is formed. This crystalline silicon film 103
The central portion of i is a channel region 111, and the two side portions are source and drain regions 112 and 113. An aluminum gate electrode 109 is provided on the channel region 111 with a gate insulating film 108 interposed therebetween. The surface of the gate electrode 109 is covered with an oxide layer 110. The entire surface of the TFT 10 is covered with an interlayer insulating film 114, and contact holes 114a are formed in portions of the interlayer insulating film 114 corresponding to the source / drain regions 112 and 113. The source / drain regions 112 and 113 are connected to the electrode wiring 115, via the contact hole 114a.
116.
【0066】そしてこの実施例では、上記結晶性ケイ素
膜103iは、非晶質ケイ素膜の加熱処理による結晶化
を助長する触媒元素(Ni)を含み、この膜中の結晶粒
がほぼ単結晶状態の針状結晶あるいは柱状結晶からなっ
ているものである。In this embodiment, the crystalline silicon film 103i contains a catalytic element (Ni) that promotes crystallization of the amorphous silicon film by heat treatment, and the crystal grains in this film are substantially in a single crystal state. Are made of needle-like crystals or columnar crystals.
【0067】この実施例のTFT10は、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
を構成する素子として用いることができることは勿論、
これらの回路や画素部分と同一基板上に搭載したCPU
を構成する素子としても用いることができる。なお、T
FTの応用範囲としては、液晶表示装置のみではなく、
一般に言われる薄膜集積回路に利用できることは言うま
でもない。The TFT 10 of this embodiment can of course be used as a driver circuit of an active matrix type liquid crystal display device or as an element constituting a pixel portion.
CPU mounted on the same substrate as these circuits and pixel parts
Can also be used as an element constituting. Note that T
The application range of FT is not limited to liquid crystal display devices,
Needless to say, it can be used for a thin film integrated circuit generally called.
【0068】次に製造方法について説明する。まず、ガ
ラス基板101上に例えばスパッタリング法によって厚
さ200nm程度の酸化ケイ素からなる下地膜102を
形成する。この酸化ケイ素膜は、ガラス基板からの不純
物の拡散を防ぐために設けられる。次に減圧CVD法あ
るいはプラズマCVD法によって、厚さ25〜100n
m、例えば80nmの真性(I型)の非晶質ケイ素膜
(a−Si膜)103を成膜する。Next, the manufacturing method will be described. First, a base film 102 made of silicon oxide and having a thickness of about 200 nm is formed on a glass substrate 101 by, for example, a sputtering method. This silicon oxide film is provided to prevent diffusion of impurities from the glass substrate. Next, the thickness is 25 to 100 n by a low pressure CVD method or a plasma CVD method.
An intrinsic (I-type) amorphous silicon film (a-Si film) 103 having a thickness of m, for example, 80 nm is formed.
【0069】次に図1(a)に示すように、a−Si膜
表面を薄膜酸化し酸化ケイ素膜105を形成する。この
際の手法としては、まずa−Si表面の自然酸化膜をフ
ッ酸洗浄によって除去した後、80℃程度の硫酸と過酸
化水素水の混合液に10分間a−Si膜103表面を浸
すことにより酸化膜105を形成している。このように
して形成された酸化膜105の膜厚は1〜2nm程度で
ある。この酸化膜105の形成によりa−Si膜103
の膜厚は減少するが、その減少量は本実施例の場合1n
m以下であり、初めの設定膜厚に比べ無視できるレベル
のものである。Next, as shown in FIG. 1A, the surface of the a-Si film is thinly oxidized to form a silicon oxide film 105. In this case, the natural oxide film on the a-Si surface is first removed by hydrofluoric acid cleaning, and then the surface of the a-Si film 103 is immersed in a mixed solution of sulfuric acid and hydrogen peroxide at about 80 ° C. for 10 minutes. The oxide film 105 is thus formed. The thickness of the oxide film 105 thus formed is about 1 to 2 nm. The formation of the oxide film 105 allows the a-Si film 103 to be formed.
Is reduced by 1 n in the case of the present embodiment.
m or less, which is negligible compared to the initially set film thickness.
【0070】引き続いて例えば真空蒸着法によって、ニ
ッケルの薄膜106を成膜する。この際の適度な膜厚は
1nm〜10nm程度である。実際にa−Si膜103
の結晶化に寄与するNi量としては、上記薄膜の厚さ1
nm分もあれば十分であり、本発明では、その制御をニ
ッケル薄膜の膜厚ではなく、バッファ膜となる酸化膜1
05の膜厚により行っていることに特徴がある。Subsequently, a nickel thin film 106 is formed by, for example, a vacuum evaporation method. An appropriate film thickness at this time is about 1 nm to 10 nm. Actually, a-Si film 103
The amount of Ni that contributes to the crystallization of
In the present invention, the control is performed not by the thickness of the nickel thin film but by the oxide film 1 serving as a buffer film.
It is characterized in that it is performed with a film thickness of 05.
【0071】そして、これを水素還元雰囲気下または不
活性雰囲気下、加熱温度520〜580℃で数時間から
数十時間、例えば550℃で8時間アニールして結晶化
させる。この際、表面に蒸着されたニッケル薄膜106
は酸化膜105中を拡散し、原子状に分散されて一部の
ものだけがa−Si膜103表面に到達する。するとa
−Si表面に到達したニッケルが核となり、基板101
に対して垂直方向に非晶質ケイ素膜103の結晶化が起
こる。この結晶化と同時に該膜中へのニッケルの拡散が
起こる。この結果、結晶性ケイ素膜103a中のニッケ
ル濃度は5×1017atoms/cm3程度になってい
る。Then, this is annealed in a hydrogen reducing atmosphere or an inert atmosphere at a heating temperature of 520 to 580 ° C. for several hours to several tens of hours, for example, at 550 ° C. for 8 hours to crystallize. At this time, the nickel thin film 106 deposited on the surface is
Diffuses in the oxide film 105 and is dispersed in an atomic state, and only a part of the atoms reach the surface of the a-Si film 103. Then a
-The nickel that has reached the Si surface becomes a nucleus, and the substrate 101
The crystallization of the amorphous silicon film 103 occurs in a direction perpendicular to the direction. At the same time as the crystallization, diffusion of nickel into the film occurs. As a result, the nickel concentration in the crystalline silicon film 103a is about 5 × 10 17 atoms / cm 3 .
【0072】引き続いて、酸化ケイ素膜105を除去し
た後、図1(b)に示すように結晶性ケイ素膜103a
にレーザー光を照射することでその結晶性を助長する。
このときのレーザー光としては、XeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用い
る。レーザー光の照射は、照射時に基板が200〜45
0℃、例えば400℃に加熱されるように保持し、エネ
ルギー密度200〜400mj/cm2、例えば300
mj/cm2で行う。Subsequently, after the silicon oxide film 105 is removed, as shown in FIG.
By irradiating a laser beam on the substrate, its crystallinity is promoted.
At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) is used as the laser light. Irradiation of laser light is performed when the substrate
It is held so as to be heated to 0 ° C., for example, 400 ° C., and has an energy density of 200 to 400 mj / cm 2 , for example, 300
Perform at mj / cm 2 .
【0073】次に、図1(c)に示すように、不要な部
分の結晶性ケイ素膜103aを除去して素子間分離を行
い、後にTFTの活性領域(ソース/ドレイン領域、チ
ャネル領域)となる島状の結晶性ケイ素膜103iを形
成する。Next, as shown in FIG. 1C, an unnecessary portion of the crystalline silicon film 103a is removed to perform element isolation, and thereafter, an active region (source / drain region, channel region) of the TFT is formed. An island-shaped crystalline silicon film 103i is formed.
【0074】次に、上記の活性領域となる結晶性ケイ素
膜103iを覆うように厚さ20〜150nm、ここで
は100nmの酸化ケイ素膜をゲート絶縁膜108とし
て成膜する。酸化ケイ素膜の形成には、ここではTEO
S(Tetra Ethoxy Ortho Silicate)を原料とし、酸素
とともに基板温度150〜600℃、好ましくは300
〜450℃で、RFプラズマCVD法で分解,堆積す
る。あるいはTEOSを原料としてオゾンガスとともに
減圧CVD法もしくは常圧CVD法によって、基板温度
を350〜650℃、好ましくは400〜550℃とし
て形成してもよい。成膜後、ゲート絶縁膜自身のバルク
特性,および結晶性ケイ素膜とゲート絶縁膜との界面特
性を向上するために、不活性ガス雰囲気下で400〜6
00℃で30〜60分アニールを行う。Next, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is formed as the gate insulating film 108 so as to cover the crystalline silicon film 103 i to be the active region. Here, TEO is used for forming the silicon oxide film.
Using S (Tetra Ethoxy Ortho Silicate) as a raw material, a substrate temperature of 150 to 600 ° C., preferably 300, with oxygen.
Decomposed and deposited by RF plasma CVD at ~ 450 ° C. Alternatively, the substrate may be formed at a substrate temperature of 350 to 650 ° C., preferably 400 to 550 ° C. by a low pressure CVD method or a normal pressure CVD method using TEOS as a raw material together with an ozone gas. After the film formation, in order to improve the bulk characteristics of the gate insulating film itself and the interface characteristics between the crystalline silicon film and the gate insulating film, 400 to 6 times in an inert gas atmosphere.
Anneal at 00 ° C. for 30 to 60 minutes.
【0075】引き続いて、スパッタリング法によって、
厚さ400〜800nm、例えば600nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極109を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層110を形成する(図1(d))。ここで陽極酸化
は、酒石酸が1〜5%含まれたエチレングリコール溶液
中で行い、最初一定電流で220Vまで電圧を上げ、そ
の状態で1時間保持して処理を終了させる。得られた酸
化物層110の厚さは200nmである。なお、この酸
化物層110の膜厚は、後のイオンドーピング工程にお
いて、オフセットゲート領域を規定する長さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。Subsequently, by the sputtering method,
An aluminum film having a thickness of 400 to 800 nm, for example, 600 nm is formed. Then, the gate electrode 109 is formed by patterning the aluminum film. Further, the surface of the aluminum electrode is anodized to form an oxide layer 110 on the surface (FIG. 1D). Here, the anodic oxidation is performed in an ethylene glycol solution containing tartaric acid at 1 to 5%, the voltage is first increased to 220 V at a constant current, and the state is maintained for 1 hour to complete the treatment. The thickness of the obtained oxide layer 110 is 200 nm. Note that the thickness of the oxide layer 110 has a length that defines the offset gate region in a later ion doping process, and thus the length of the offset gate region can be determined in the above-described anodic oxidation process.
【0076】次に、イオンドーピング法によって、ゲー
ト電極109とその周囲の酸化物層110をマスクとし
て活性領域に不純物(リン)を注入する。ドーピングガ
スとして、フォスフィン(PH3)を用い、加速電圧を
60〜90kV、例えば80kV、ドーズ量を1×10
15〜8×1015cm-2、例えば2×1015cm-2とす
る。この工程により、不純物が注入された領域112と
113は後にTFTのソース,ドレイン領域となり、ゲ
ート電極109およびその周囲の酸化層110にマスク
され不純物が注入されない領域111は、後にTFTの
チャネル領域となる。Next, impurities (phosphorus) are implanted into the active region by ion doping using the gate electrode 109 and the oxide layer 110 around the gate electrode 109 as a mask. Phosphine (PH 3 ) is used as the doping gas, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose is 1 × 10 4
15 to 8 × 10 15 cm −2 , for example, 2 × 10 15 cm −2 . By this step, the regions 112 and 113 into which the impurities are implanted later become the source and drain regions of the TFT, and the region 111 which is masked by the gate electrode 109 and the surrounding oxide layer 110 and into which the impurities are not implanted becomes the channel region of the TFT later. Become.
【0077】その後、図1(d)に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはXeClエキシマレーザー
(波長308nm、パルス幅40nsec)を用い、エ
ネルギー密度150〜400mj/cm2、好ましくは
200〜250mj/cm2で照射を行う。こうして形
成されたN型不純物(リン)領域112、113のシー
ト抵抗は、200〜800Ω/□である。Thereafter, as shown in FIG. 1D, annealing is performed by irradiating a laser beam to activate the ion-implanted impurities, and at the same time, the crystal of the portion whose crystallinity has been degraded in the above-described impurity introduction step. Improve sex. On this occasion,
XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) is used as a laser to be used, and irradiation is performed at an energy density of 150 to 400 mj / cm 2 , preferably 200 to 250 mj / cm 2 . The sheet resistance of the N-type impurity (phosphorus) regions 112 and 113 thus formed is 200 to 800 Ω / □.
【0078】続いて、厚さ600nm程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜114として形成
する。酸化ケイ素膜を用いる場合には、TEOSを原料
として、これと酸素とのプラズマCVD法、もしくはこ
れとオゾンとの減圧CVD法あるいは常圧CVD法によ
って形成すれば、段差被覆性に優れた良好な層間絶縁膜
が得られる。また、SiH4とNH3を原料ガスとしてプ
ラズマCVD法で成膜された窒化ケイ素膜を用いれば、
活性領域/ゲート絶縁膜の界面へ水素原子を供給し、T
FT特性を劣化させる不対結合手を低減する効果があ
る。Subsequently, a silicon oxide film or a silicon nitride film having a thickness of about 600 nm is formed as the interlayer insulating film 114. In the case of using a silicon oxide film, if TEOS is used as a raw material and formed by plasma CVD with oxygen or by low pressure CVD or atmospheric pressure with ozone, excellent step coverage can be obtained. An interlayer insulating film is obtained. Further, if a silicon nitride film formed by a plasma CVD method using SiH 4 and NH 3 as source gases is used,
By supplying hydrogen atoms to the interface between the active region and the gate insulating film, T
This has the effect of reducing dangling bonds that degrade FT characteristics.
【0079】次に、層間絶縁膜114にコンタクトホー
ル114aを形成して、金属材料、例えば、窒化チタン
とアルミニウムの二層膜によってTFTの電極配線11
5、116を形成する。この際、窒化チタン膜は、アル
ミニウムが半導体層に拡散するのを防止する目的のバリ
ア膜として設けられる。そして最後に、1気圧の水素雰
囲気で350℃、30分のアニールを行い、図1(e)
に示すTFT10を完成させる。Next, a contact hole 114a is formed in the interlayer insulating film 114, and a metal material, for example, a two-layer film of titanium nitride and aluminum is used to form the electrode wiring 11 of the TFT.
5, 116 are formed. At this time, the titanium nitride film is provided as a barrier film for preventing aluminum from diffusing into the semiconductor layer. Finally, annealing is performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm.
Is completed.
【0080】本TFTを、画素電極をスイッチングする
素子として用いる場合には電極115または116をI
TOなど透明導電膜からなる画素電極に接続し、もう一
方の電極より信号を入力する。また、本TFTを薄膜集
積回路に用いる場合には、ゲート電極109上にもコン
タクトホールを形成し、必要とする配線を施せばよい。When this TFT is used as an element for switching a pixel electrode, the electrode 115 or
It is connected to a pixel electrode made of a transparent conductive film such as TO, and a signal is input from the other electrode. When the present TFT is used for a thin film integrated circuit, a contact hole may be formed also on the gate electrode 109 and a necessary wiring may be provided.
【0081】以上の実施例にしたがって作製したNTF
Tは、電界効果移動度は120〜150cm2/Vs、
S値は0.2〜0.4V/桁、閾値電圧2〜3Vという
良好な特性を示した。ここでS値は、TFTのサブスレ
ッシュ領域での立ち上がり係数であり、ゲート電圧とド
レイン電流との関係を示すグラフにおいて、ドレイン電
流が急峻に立ち上がる地点でのグラフの傾きを、該ドレ
イン電流が1桁増大したときのゲート電圧の変化で示し
ている。また基板内におけるTFT特性のばらつきは、
電界効果移動度で±12%、閾値電圧で±8%以内であ
った。The NTF manufactured according to the above embodiment
T is a field-effect mobility of 120 to 150 cm 2 / Vs,
The S value exhibited good characteristics of 0.2 to 0.4 V / digit and a threshold voltage of 2 to 3 V. Here, the S value is a rise coefficient in a subthreshold region of the TFT. In the graph showing the relationship between the gate voltage and the drain current, the slope of the graph at the point where the drain current rises steeply is expressed by 1 This is shown by the change in gate voltage when the number of digits increases. The variation in TFT characteristics within the substrate is as follows:
The field effect mobility was within ± 12% and the threshold voltage was within ± 8%.
【0082】このように本実施例では、基板101の絶
縁性下地膜102表面に形成された活性領域103i
を、非晶質ケイ素膜103の加熱による結晶化を助長す
る触媒元素を含む構造としたので、非晶質ケイ素膜の結
晶化により得られる、上記活性領域を構成する結晶性ケ
イ素膜103aを、通常の固相成長法で得られる結晶性
よりさらに高い結晶性を有するものとできる効果があ
る。As described above, in this embodiment, the active region 103i formed on the surface of the insulating base film 102 of the substrate 101 is formed.
Has a structure containing a catalytic element that promotes crystallization of the amorphous silicon film 103 by heating, so that the crystalline silicon film 103a constituting the active region, which is obtained by crystallization of the amorphous silicon film, There is an effect that the material can have higher crystallinity than that obtained by a normal solid phase growth method.
【0083】また、非晶質ケイ素膜103の加熱による
結晶化は、触媒元素により助長されるため、高品質な結
晶性ケイ素膜103aを生産性よく形成でき、しかもこ
の際、結晶化に要する加熱温度が600℃以下に抑えら
れるため、安価なガラス基板を使用可能となる効果があ
る。Further, since the crystallization of the amorphous silicon film 103 by heating is promoted by the catalyst element, a high-quality crystalline silicon film 103a can be formed with high productivity. Since the temperature can be suppressed to 600 ° C. or lower, there is an effect that an inexpensive glass substrate can be used.
【0084】また、上記非晶質ケイ素膜103の加熱処
理により得られた結晶性ケイ素膜103iにレーザ光の
照射処理を施すため、活性領域を構成するケイ素膜10
3iの結晶性をさらに向上でき、該活性領域でのキャリ
アの電界効果移動度を一層向上できる効果がある。Since the crystalline silicon film 103i obtained by the heat treatment of the amorphous silicon film 103 is subjected to a laser beam irradiation treatment, the silicon film 10 constituting the active region is formed.
This has the effect of further improving the crystallinity of 3i and further improving the field effect mobility of carriers in the active region.
【0085】また、上記活性領域における触媒元素の膜
中濃度を、1×1015atoms/cm3〜1×1019
atoms/cm3としているため、非晶質ケイ素膜1
03の結晶化の際、この触媒元素を効果的に機能させる
ことができる効果がある。The concentration of the catalyst element in the film in the active region is set to 1 × 10 15 atoms / cm 3 to 1 × 10 19.
atoms / cm 3 , the amorphous silicon film 1
In the case of crystallization of 03, there is an effect that this catalytic element can function effectively.
【0086】さらに、非晶質ケイ素膜103の結晶化を
助長する触媒元素を含む薄膜106を、非晶質ケイ素膜
103上に形成し、該薄膜106から熱拡散により上記
触媒元素を非晶質ケイ素膜103に導入するので、基板
面内での触媒元素の添加量のばらつきを小さくすること
ができる効果がある。Further, a thin film 106 containing a catalyst element for promoting crystallization of the amorphous silicon film 103 is formed on the amorphous silicon film 103, and the catalyst element is converted from the thin film 106 by thermal diffusion. Since it is introduced into the silicon film 103, there is an effect that the variation in the addition amount of the catalyst element in the plane of the substrate can be reduced.
【0087】また、上記触媒元素の非晶質ケイ素膜10
3への導入を、拡散防止膜105を介して行うので、該
触媒元素の多くが上記薄膜106から非晶質ケイ素膜1
03へ至る途中でこの拡散防止膜105によりトラップ
されることとなり、これにより触媒元素の導入を必要最
小限の量で行うことが可能となる。また、上記薄膜10
6中での触媒元素の濃度にばらつきがある場合でも、触
媒元素が拡散防止膜105中を拡散する際にそのばらつ
きが緩和される。The amorphous silicon film 10 of the catalyst element
3 is introduced via the diffusion preventing film 105, so that most of the catalyst element is transferred from the thin film 106 to the amorphous silicon film 1.
On the way to 03, the trapping is carried out by the diffusion preventing film 105, so that the introduction of the catalytic element can be carried out in a necessary minimum amount. The thin film 10
Even when there is a variation in the concentration of the catalyst element in 6, the variation is reduced when the catalyst element diffuses in the diffusion prevention film 105.
【0088】〔実施例2〕図2(a),(b)は本発明
の第2の実施例による薄膜トランジスタ及びその製造方
法を説明するための平面図、図3は図2(a)のA−
A’線部分に対応する断面図であり、図3(a)ないし
図3(f)は、本実施例のTFTの製造方法を工程順に
示している。[Embodiment 2] FIGS. 2A and 2B are plan views for explaining a thin film transistor and a method of manufacturing the same according to a second embodiment of the present invention, and FIG. −
FIG. 3A to FIG. 3F are cross-sectional views corresponding to the line A ′, and FIG. 3A to FIG. 3F show a method of manufacturing the TFT of this embodiment in the order of steps.
【0089】図において、200はP型薄膜トランジス
タ(TFT)20を有する半導体装置で、該TFT20
は、上記第1の実施例の半導体装置におけるN型TFT
10と全く同一の断面構造を有している。なお、図2及
び図3中、200番台の符号を付した本実施例の構成要
素は、窒化ケイ素膜等からなるマスク204を除いて
は、図1に示す第1の実施例における100番台の符号
を付した構成要素に対応するものである。但し、この実
施例では、上記結晶性ケイ素膜203iは、その近傍の
結晶化ケイ素領域203aから基板表面に対して平行な
方向に結晶成長が進んで形成された横方向結晶領域20
3bの一部である。該結晶化ケイ素領域203a及び横
方向結晶領域203bは、非晶質ケイ素膜の加熱処理に
よる結晶化を助長する触媒元素(Ni)を含み、この膜
中の結晶粒がほぼ単結晶状態の針状結晶あるいは柱状結
晶からなっているものである。In the figure, reference numeral 200 denotes a semiconductor device having a P-type thin film transistor (TFT) 20.
Is an N-type TFT in the semiconductor device of the first embodiment.
10 has exactly the same cross-sectional structure. In FIGS. 2 and 3, the components of this embodiment denoted by reference numerals in the 200's are the same as those in the 100's in the first embodiment shown in FIG. 1 except for the mask 204 made of a silicon nitride film or the like. These correspond to the components denoted by reference numerals. However, in this embodiment, the crystalline silicon film 203i is formed from the crystallized silicon region 203a in the vicinity thereof so that the crystal growth proceeds in a direction parallel to the substrate surface.
3b. The crystallized silicon region 203a and the lateral crystal region 203b contain a catalyst element (Ni) that promotes crystallization of the amorphous silicon film by heat treatment, and the crystal grains in the film are substantially in a single crystal state. It consists of crystals or columnar crystals.
【0090】次に製造方法について説明する。まず、ガ
ラス基板201上に例えばスパッタリング法によって厚
さ200nm程度の酸化ケイ素からなる下地膜202を
形成する。次に減圧CVD法あるいはプラズマCVD法
によって、厚さ25〜100nm、例えば50nmの真
性(I型)の非晶質ケイ素膜(a−Si膜)203を成
膜する。Next, the manufacturing method will be described. First, a base film 202 made of silicon oxide having a thickness of about 200 nm is formed on a glass substrate 201 by, for example, a sputtering method. Next, an intrinsic (I-type) amorphous silicon film (a-Si film) 203 having a thickness of 25 to 100 nm, for example, 50 nm is formed by a low pressure CVD method or a plasma CVD method.
【0091】次に、該非晶質ケイ素膜203上に、酸化
ケイ素膜または窒化ケイ素膜等からなる、所定位置にマ
スク開口204aを有するマスク層204を形成する。
このマスク204の開口204a内には、スリット状に
a−Si膜203が露呈する。即ち、図3(a)の状態
を上面から見ると、a−Si膜203が領域200aで
スリット状に露呈しており、他の部分はマスクされてい
る状態となっている。ここでは、図2(a)のように、
ソース,ドレイン領域212,213が横方向結晶成長
の方向207に並ぶ配置でTFT20を作製するが、図
2(b)のように、ソース,ドレイン領域212,21
3が上記方向207に垂直な方向に並ぶ配置でも同様の
方法で全く問題なくTFTを作製できる。Next, on the amorphous silicon film 203, a mask layer 204 made of a silicon oxide film, a silicon nitride film or the like and having a mask opening 204a at a predetermined position is formed.
In the opening 204a of the mask 204, the a-Si film 203 is exposed in a slit shape. That is, when the state of FIG. 3A is viewed from above, the a-Si film 203 is exposed in a slit shape in the region 200a, and the other portions are in a masked state. Here, as shown in FIG.
The TFT 20 is manufactured so that the source and drain regions 212 and 213 are arranged in the lateral crystal growth direction 207. As shown in FIG. 2B, the source and drain regions 212 and 213 are formed.
Even if TFTs 3 are arranged in a direction perpendicular to the direction 207, a TFT can be manufactured without any problem by the same method.
【0092】上記マスク204を形成した後、図3
(b)に示すように、a−Si膜203表面が露呈して
いる領域200aに酸化膜205を形成する。酸化膜2
05の形成方法としては、実施例1と同様、硫酸と過酸
化水素水の混合液を用い、同様な条件で行った。引き続
いて、ニッケルの薄膜206を成膜する。この際のニッ
ケルの厚さは、1nm〜10nmとなるようにする。本
実施例では、5nm程度となるようにしている。そし
て、これを不活性雰囲気下で、例えば加熱温度550℃
で16時間のアニール処理をして非晶質ケイ素膜203
の結晶化を行う。After forming the mask 204, FIG.
As shown in (b), an oxide film 205 is formed in a region 200a where the surface of the a-Si film 203 is exposed. Oxide film 2
The method of forming 05 was the same as in Example 1, using a mixed solution of sulfuric acid and hydrogen peroxide solution under the same conditions. Subsequently, a nickel thin film 206 is formed. At this time, the thickness of nickel is set to 1 nm to 10 nm. In this embodiment, the thickness is set to about 5 nm. Then, this is heated in an inert atmosphere, for example, at a heating temperature of 550 ° C.
Annealing for 16 hours with the amorphous silicon film 203
Is crystallized.
【0093】この際、領域200aにおいては、ニッケ
ル薄膜206が酸化膜205中を拡散して、一部のもの
がa−Si膜203表面に到達する。すると、a−Si
膜203表面に到達したニッケルを核として基板201
に対して垂直方向にケイ素膜203の結晶化が起こり、
結晶性ケイ素膜203aが形成される。この結晶化と同
時に該膜中にニッケルが拡散する。この結果、結晶性ケ
イ素膜203aの中のニッケル濃度は1×1018ato
ms/cm3程度となる。このとき、ニッケルは領域2
00a以外の部分ではマスク膜204に阻まれ、下層の
a−Si膜203に到達することはできない。そして、
領域200aの周辺領域では、図3(c)において、矢
印207で示すように、領域200aから横方向(基板
と平行な方向)に結晶成長が行われ、横方向結晶成長し
た結晶性ケイ素膜203bが形成される。それ以外の非
晶質ケイ素膜203の領域は、そのまま非晶質ケイ素膜
領域203cとして残る。この横方向結晶成長した結晶
性ケイ素膜203b中のニッケル濃度は5×1016at
oms/cm3程度であり、そのシード領域とも言える
直接ニッケルを添加し結晶成長した結晶性ケイ素膜20
3aに比べ、一桁以上小さな値となっている。なお、上
記結晶成長に際し、矢印207で示される基板と平行な
方向の結晶成長の距離は、80μm程度である。At this time, in the region 200a, the nickel thin film 206 diffuses in the oxide film 205 and a part of the nickel thin film 206 reaches the surface of the a-Si film 203. Then, a-Si
The substrate 201 is formed by using nickel reaching the surface of the film 203 as a nucleus.
Crystallization of the silicon film 203 occurs in a direction perpendicular to
A crystalline silicon film 203a is formed. At the same time as the crystallization, nickel diffuses into the film. As a result, the nickel concentration in the crystalline silicon film 203a is 1 × 10 18 atom
ms / cm 3 . At this time, nickel is in region 2
The portion other than 00 a is blocked by the mask film 204 and cannot reach the lower a-Si film 203. And
In the peripheral region of the region 200a, as shown by an arrow 207 in FIG. 3C, crystal growth is performed in a lateral direction (a direction parallel to the substrate) from the region 200a, and the crystalline silicon film 203b having the lateral crystal growth is formed. Is formed. The other region of the amorphous silicon film 203 remains as the amorphous silicon film region 203c. The nickel concentration in the laterally grown crystalline silicon film 203b is 5 × 10 16 at.
oms / cm 3, which is also referred to as the seed region.
The value is at least one digit smaller than that of 3a. In the above crystal growth, the distance of crystal growth in a direction parallel to the substrate indicated by arrow 207 is about 80 μm.
【0094】その後、マスク204および酸化膜205
を除去し、不要な部分のケイ素膜203を除去して素子
間分離を行う。以上の工程で、後にTFTの活性領域
(ソース/ドレイン領域、及びチャネル領域)となる島
状の結晶性ケイ素膜203iが形成される(図3
(d))。Thereafter, the mask 204 and the oxide film 205
Is removed, and unnecessary portions of the silicon film 203 are removed to perform element isolation. Through the above steps, an island-shaped crystalline silicon film 203i to be an active region (source / drain region and channel region) of the TFT later is formed (FIG. 3).
(D)).
【0095】次に、上記の活性領域となる結晶性ケイ素
膜203iを覆うように厚さ20〜150nm、ここで
は100nmの酸化ケイ素膜をゲート絶縁膜208とし
て成膜する。本実施例では、ゲート絶縁膜208の成膜
方法としてスパッタリング法を用いる。スパッタリング
には、ターゲットとして酸化ケイ素を用い、スパッタリ
ング時の基板温度は200〜400℃、例えば350
℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴ
ン/酸素=0〜0.5、例えば0.1以下とする。Next, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is formed as the gate insulating film 208 so as to cover the crystalline silicon film 203i to be the active region. In this embodiment, a sputtering method is used as a method for forming the gate insulating film 208. For sputtering, silicon oxide was used as a target, and the substrate temperature during sputtering was 200 to 400 ° C., for example, 350 ° C.
C., the sputtering atmosphere is oxygen and argon, and argon / oxygen = 0 to 0.5, for example, 0.1 or less.
【0096】引き続いて、スパッタリング法によって、
厚さ400nmのアルミニウムを成膜する。そして、ア
ルミニウム膜をパターニングしてゲート電極209を形
成した後、イオンドーピング法によって、ゲート電極2
09をマスクとして活性領域に不純物(ホウ素)を注入
する。ドーピングガスとして、ジボラン(B2H6)を用
い、加速電圧を40kV〜80kV、例えば65kVと
し、ドーズ量は1×1015〜8×1015cm-2、例えば
5×1015cm-2とする。この工程により、不純物が注
入された領域212と213は、後にTFTのソース,
ドレイン領域となり、ゲート電極209にマスクされ不
純物が注入されない領域211は、後にTFTのチャネ
ル領域となる。Subsequently, by a sputtering method,
A 400-nm-thick aluminum film is formed. Then, after patterning the aluminum film to form the gate electrode 209, the gate electrode 2 is formed by ion doping.
Using the mask 09 as a mask, an impurity (boron) is implanted into the active region. Diborane (B 2 H 6 ) is used as a doping gas, the acceleration voltage is set to 40 kV to 80 kV, for example, 65 kV, and the dose is set to 1 × 10 15 to 8 × 10 15 cm −2 , for example, 5 × 10 15 cm −2 . I do. By this step, the regions 212 and 213 into which the impurities are implanted are later formed into the source of the TFT,
A region 211 which becomes a drain region and is masked by the gate electrode 209 and into which impurities are not implanted will later become a channel region of the TFT.
【0097】その後、図3(e)に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはKrFエキシマレーザー(波
長248nm、パルス幅20nsec)を用い、エネル
ギー密度150〜400mj/cm2、好ましくは20
0〜250mj/cm2で照射を行った。こうして形成
されたP型不純物(ホウ素)領域212、213のシー
ト抵抗は、500〜900Ω/□であった。Thereafter, as shown in FIG. 3E, annealing is performed by irradiating a laser beam to activate the ion-implanted impurities, and at the same time, the crystal of the portion where the crystallinity is deteriorated in the above-described impurity introducing step is increased. Improve sex. On this occasion,
As a laser to be used, a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) is used, and the energy density is 150 to 400 mj / cm 2 , preferably 20
Irradiation was performed at 0 to 250 mj / cm 2 . The sheet resistance of the P-type impurity (boron) regions 212 and 213 thus formed was 500 to 900 Ω / □.
【0098】続いて、厚さ600nm程度の酸化ケイ素
膜を層間絶縁膜214として形成する。酸化ケイ素膜を
用いる場合には、TEOSを原料として、これと酸素と
のプラズマCVD法、もしくはこれとオゾンとの減圧C
VD法あるいは常圧CVD法によって形成すれば、段差
被覆性に優れた良好な層間絶縁膜が得られる。Subsequently, a silicon oxide film having a thickness of about 600 nm is formed as the interlayer insulating film 214. In the case of using a silicon oxide film, TEOS is used as a raw material and a plasma CVD method using the same and oxygen or a reduced pressure C using the same and ozone.
When formed by the VD method or the normal pressure CVD method, a good interlayer insulating film having excellent step coverage can be obtained.
【0099】次に、層間絶縁膜214にコンタクトホー
ル214aを形成して、金属材料、例えば、窒化チタン
とアルミニウムの二層膜によってTFTの電極配線21
5、216を形成する。そして最後に、水素のプラズマ
雰囲気で350℃、30分のアニールを行い、図3
(f)に示すTFT20を完成させる。Next, a contact hole 214a is formed in the interlayer insulating film 214, and a metal material such as a two-layer film of titanium nitride and aluminum is used to form the electrode wiring 21 of the TFT.
5, 216 are formed. Then, finally, annealing is performed at 350 ° C. for 30 minutes in a hydrogen plasma atmosphere, and FIG.
The TFT 20 shown in (f) is completed.
【0100】本TFTを、画素電極をスイッチングする
素子として用いる場合には電極215または216をI
TOなど透明導電膜からなる画素電極に接続し、もう一
方の電極より信号を入力する。また、本TFTを薄膜集
積回路に用いる場合には、ゲート電極209上にもコン
タクトホールを形成し、必要とする配線を施せばよい。When the present TFT is used as an element for switching a pixel electrode, the electrode 215 or 216 is connected to
It is connected to a pixel electrode made of a transparent conductive film such as TO, and a signal is input from the other electrode. When the present TFT is used for a thin film integrated circuit, a contact hole may be formed also on the gate electrode 209 and a necessary wiring may be provided.
【0101】以上の実施例にしたがって作製したPTF
Tは、電界効果移動度35〜50cm2/Vs、S値
0.9〜1.2V/桁、閾値電圧−5〜−6Vという良
好な特性を示した。基板内におけるTFT特性のばらつ
きは、電界効果移動度で±10%、閾値電圧でほぼ±5
%以内であった。The PTF manufactured according to the above embodiment
T exhibited good characteristics such as a field effect mobility of 35 to 50 cm 2 / Vs, an S value of 0.9 to 1.2 V / digit, and a threshold voltage of -5 to -6 V. Variations in TFT characteristics within the substrate are ± 10% in field effect mobility and approximately ± 5 in threshold voltage.
%.
【0102】この実施例では、上記実施例の効果に加え
て、加熱処理により、該薄膜206中の触媒元素を該拡
散防止膜205を介して非晶質ケイ素膜203へ選択的
に拡散させるとともに、該非晶質ケイ素203を選択的
に結晶化させ、続く加熱処理により、この結晶化した部
分203aから基板表面に対しほぼ平行な方向207へ
結晶成長を行って、該非晶質ケイ素膜203中に横方向
結晶成長領域203bを形成するので、触媒元素を導入
した領域203aに比べると格段に結晶性が良好な結晶
化領域203bを得ることができる効果がある。In this embodiment, in addition to the effects of the above embodiment, the catalyst element in the thin film 206 is selectively diffused into the amorphous silicon film 203 via the diffusion preventing film 205 by heat treatment. Then, the amorphous silicon 203 is selectively crystallized, and by subsequent heat treatment, crystal growth is performed from the crystallized portion 203a in a direction 207 substantially parallel to the substrate surface. Since the lateral crystal growth region 203b is formed, there is an effect that a crystallized region 203b having much better crystallinity can be obtained as compared with the region 203a into which the catalytic element is introduced.
【0103】〔実施例3〕図4は本発明の第3の実施例
による薄膜トランジスタ及びその製造方法を説明するた
めの平面図、図5は図4のB−B’線部分に対応する断
面図であり、図5(a)ないし図5(e)は、本実施例
のTFTの製造方法を工程順に示している。[Embodiment 3] FIG. 4 is a plan view for explaining a thin film transistor and a method of manufacturing the same according to a third embodiment of the present invention, and FIG. 5 is a cross-sectional view corresponding to the line BB 'in FIG. 5 (a) to 5 (e) show a method of manufacturing a TFT of this embodiment in the order of steps.
【0104】図において、300は本実施例の半導体装
置で、アクティブマトリクス型の液晶表示装置の周辺駆
動回路や、一般の薄膜集積回路を構成するCMOS構成
の回路30を有している。このCMOS構成の回路は、
N型TFT31とP型TFT32とをこれらが相補的な
動作を行うよう接続したもので、ガラス基板301上に
構成されている。In the figure, reference numeral 300 denotes a semiconductor device of this embodiment, which includes a peripheral drive circuit of an active matrix type liquid crystal display device and a CMOS circuit 30 which forms a general thin film integrated circuit. The circuit of this CMOS configuration is
An N-type TFT 31 and a P-type TFT 32 are connected so that they perform complementary operations, and are formed on a glass substrate 301.
【0105】該N型TFT31とP型TFT32とはそ
れぞれガラス基板301上に酸化ケイ素膜等の絶縁性下
地膜302を介して形成されている。該絶縁性下地膜3
02上には、上記各TFT31,32を構成する島状の
結晶性ケイ素膜303n,303pが隣接して形成され
ている。この結晶性ケイ素膜303n,303pの中央
部分は、それぞれNチャネル領域311,Pチャネル領
域312となっている。上記結晶性ケイ素膜303nの
両側部分はN型TFTのN型ソース,ドレイン領域31
3,314、上記結晶性ケイ素膜303pの両側部分は
P型TFTのP型ソース,ドレイン領域315,316
となっている。The N-type TFT 31 and the P-type TFT 32 are formed on a glass substrate 301 via an insulating base film 302 such as a silicon oxide film. The insulating base film 3
On the surface 02, island-shaped crystalline silicon films 303n and 303p constituting the TFTs 31 and 32 are formed adjacent to each other. The central portions of the crystalline silicon films 303n and 303p are an N channel region 311 and a P channel region 312, respectively. Both sides of the crystalline silicon film 303n are N-type source / drain regions 31 of an N-type TFT.
3, 314, and both sides of the crystalline silicon film 303p are P-type source / drain regions 315, 316 of a P-type TFT.
It has become.
【0106】上記Nチャネル領域311及びPチャネル
領域312上には、ゲート絶縁膜308を介してアルミ
ニウムゲート電極309及び310が配設されている。
また上記TFT31及び32は全面が層間絶縁膜317
により覆われており、該層間絶縁膜317の、N型TF
T31のソース,ドレイン領域313,314に対応す
る部分にはコンタクトホール317nが、また該層間絶
縁膜317の、P型TFT32のソース,ドレイン領域
315,316に対応する部分には、コンタクトホール
317pが形成されている。そして上記N型TFT31
のソース,ドレイン領域313,314はこのコンタク
トホール317nを介して電極配線318,319に接
続されている。また上記P型TFT32のソース,ドレ
イン領域315,316は上記コンタクトホール317
pを介して電極配線319,320に接続されている。On the N channel region 311 and the P channel region 312, aluminum gate electrodes 309 and 310 are provided via a gate insulating film 308.
The entire surface of the TFTs 31 and 32 is an interlayer insulating film 317.
N-type TF of the interlayer insulating film 317
A contact hole 317n is formed in a portion corresponding to the source and drain regions 313 and 314 of T31, and a contact hole 317p is formed in a portion of the interlayer insulating film 317 corresponding to the source and drain regions 315 and 316 of the P-type TFT 32. Is formed. And the N-type TFT 31
Are connected to the electrode wirings 318 and 319 through the contact holes 317n. The source and drain regions 315 and 316 of the P-type TFT 32 are connected to the contact holes 317.
They are connected to the electrode wirings 319 and 320 via p.
【0107】そして本実施例では、上記結晶性ケイ素膜
303n,303pは、1つの触媒元素添加領域303
aから横方向結晶成長した、その両側の横成長結晶性ケ
イ素膜303bの一部である。In this embodiment, the crystalline silicon films 303n and 303p are formed in one catalyst element added region 303.
This is a part of the laterally grown crystalline silicon film 303b on both sides that has been laterally crystal-grown from a.
【0108】次に製造方法について説明する。まず、ガ
ラス基板301上に例えばスパッタリング法によって厚
さ100nm程度の酸化ケイ素からなる下地膜302を
形成する。次に減圧CVD法によって、厚さ25〜10
0nm、例えば50nmの真性(I型)の非晶質ケイ素
膜(a−Si膜)303を成膜する。Next, the manufacturing method will be described. First, a base film 302 made of silicon oxide having a thickness of about 100 nm is formed on a glass substrate 301 by, for example, a sputtering method. Next, by a low pressure CVD method, a thickness of
An intrinsic (I-type) amorphous silicon film (a-Si film) 303 having a thickness of 0 nm, for example, 50 nm is formed.
【0109】次に、該非晶質ケイ素膜303上に、厚さ
50nm程度の酸化ケイ素膜または窒化ケイ素膜等から
なるマスク層304を形成する。このマスク層304を
選択的に除去し、触媒元素の注入用開口304aを形成
する。Next, a mask layer 304 made of a silicon oxide film or a silicon nitride film having a thickness of about 50 nm is formed on the amorphous silicon film 303. The mask layer 304 is selectively removed to form a catalyst element injection opening 304a.
【0110】この開口304a内には、スリット状にa
−Si膜303が露呈する。即ち、図5(a)の状態を
上面から見ると、a−Si膜303が領域300aでス
リット状に露呈しており、他の部分はマスクされている
状態となっている。In this opening 304a, a
-The Si film 303 is exposed. That is, when the state of FIG. 5A is viewed from above, the a-Si film 303 is exposed in a slit shape in the region 300a, and the other portions are in a masked state.
【0111】上記マスク304を形成した後、図5
(b)に示すように、a−Si膜303表面が露呈して
いる領域300aに酸化膜305を形成する。酸化膜3
05の形成方法としては、基板を水蒸気雰囲気中にて保
持し、温度600℃程度の加熱処理を行う熱酸化法を用
いる。この手法を用いると、処理時間30分程度で約3
nm程度の酸化膜が形成される。引き続いて、その上に
ニッケル薄膜306を成膜する。この際のニッケル薄膜
306の厚さは、1nm〜10nmとなるようにする。
本実施例では、例えば5nm程度となるようにしてい
る。そして、不活性雰囲気下で、例えば加熱温度550
℃で16時間のアニール処理をして非晶質ケイ素膜30
3の結晶化を行う。After the formation of the mask 304, FIG.
As shown in (b), an oxide film 305 is formed in a region 300a where the surface of the a-Si film 303 is exposed. Oxide film 3
As a method for forming 05, a thermal oxidation method in which a substrate is held in a steam atmosphere and a heat treatment at a temperature of about 600 ° C. is performed is used. With this method, it takes about 3 minutes to process in about 30 minutes.
An oxide film of about nm is formed. Subsequently, a nickel thin film 306 is formed thereon. At this time, the thickness of the nickel thin film 306 is set to be 1 nm to 10 nm.
In this embodiment, the thickness is set to, for example, about 5 nm. Then, under an inert atmosphere, for example, at a heating temperature of 550
Annealing at 16 ° C. for 16 hours to form an amorphous silicon film 30
3 is crystallized.
【0112】この際、領域300aにおいては、ニッケ
ルが酸化膜305中を拡散して、一部のものがa−Si
膜303表面に到達する。すると、a−Si膜303表
面に到達したニッケルを核として基板301に対して垂
直方向にケイ素膜303の結晶化が起こり、結晶性ケイ
素膜303aが形成される。この結晶化と同時に該膜中
にニッケルが拡散する。この結果、結晶性ケイ素膜30
3a中のニッケル濃度は5×1017atoms/cm3
程度となる。このとき、ニッケルは領域300以外の部
分ではマスク膜304に阻まれ、下層のa−Si膜30
3に到達することはできない。そして、領域300aの
周辺領域では、図5(b)において矢印307で示すよ
うに、領域300aから横方向(基板と平行な方向)に
結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜
303bが形成される。それ以外の非晶質ケイ素膜30
3の領域は、そのまま非晶質ケイ素膜領域303cとし
て残る。At this time, in the region 300a, nickel diffuses in the oxide film 305, and
The film reaches the surface of the film 303. Then, crystallization of the silicon film 303 occurs in the direction perpendicular to the substrate 301 with nickel as a nucleus reaching the surface of the a-Si film 303, and a crystalline silicon film 303a is formed. At the same time as the crystallization, nickel diffuses into the film. As a result, the crystalline silicon film 30
The nickel concentration in 3a is 5 × 10 17 atoms / cm 3
About. At this time, nickel is blocked by the mask film 304 in a portion other than the region 300 and the underlying a-Si film 30 is formed.
3 cannot be reached. In a peripheral region of the region 300a, as shown by an arrow 307 in FIG. 5B, crystal growth is performed in a lateral direction (a direction parallel to the substrate) from the region 300a, and the crystalline silicon film having the lateral crystal growth is formed. 303b are formed. Other amorphous silicon film 30
Region 3 remains as an amorphous silicon film region 303c.
【0113】この横方向結晶成長した結晶性ケイ素膜3
03b中のニッケル濃度は1×1016atoms/cm
3程度であり、そのシード領域とも言える直接ニッケル
を添加し結晶成長した結晶性ケイ素膜303aに比べ、
やはり一桁以上小さな値となっている。なお、上記結晶
成長に際し、矢印307で示される基板と平行な方向に
結晶成長が進む距離は、80μm程度である。The crystalline silicon film 3 grown by the lateral crystal growth
The nickel concentration in 03b is 1 × 10 16 atoms / cm
It is about 3 and compared to the crystalline silicon film 303a grown by crystal growth by directly adding nickel, which can be called the seed region.
After all, it is smaller than one digit. In the above crystal growth, the distance that crystal growth proceeds in a direction parallel to the substrate indicated by arrow 307 is about 80 μm.
【0114】引き続いて、マスク304および酸化膜3
05を除去し、レーザー光を照射することで結晶性ケイ
素膜303bの結晶性を助長する。このときのレーザー
光としては、XeClエキシマレーザー(波長308n
m、パルス幅40nsec)を用いる。レーザー光の照
射は、照射時に基板が200〜450℃、例えば400
℃に加されるように保持し、エネルギー密度200〜4
00mj/cm2、例えば300mj/cm2で行う。Subsequently, the mask 304 and the oxide film 3
05 is removed, and irradiation with a laser beam promotes the crystallinity of the crystalline silicon film 303b. The laser light at this time was a XeCl excimer laser (wavelength 308 n).
m, pulse width 40 nsec). Irradiation of the laser beam is performed when the substrate is irradiated at 200 to 450 ° C., for example, 400 ° C.
C. and maintained at an energy density of 200-4
The process is performed at 00 mj / cm 2 , for example, 300 mj / cm 2 .
【0115】その後、図5(c)に示すように、後にT
FTの活性領域(素子領域)303n、303pとなる
結晶性ケイ素膜を残し、それ以外の領域をエッチング除
去して素子間分離を行う。Thereafter, as shown in FIG.
The crystalline silicon films to be the active regions (element regions) 303n and 303p of the FT are left, and the other regions are removed by etching to separate elements.
【0116】次に、上記の活性領域となる結晶性ケイ素
膜303nおよび303pを覆うように厚さ100nm
の酸化ケイ素膜をゲート絶縁膜308として成膜する。
本実施例では、ゲート絶縁膜308の成膜方法としてT
EOSを原料とし、酸素とともに基板温度350℃で、
RFプラズマCVD法で分解,堆積している。Next, a 100 nm-thick film is formed so as to cover the crystalline silicon films 303n and 303p serving as the active regions.
Is formed as a gate insulating film 308.
In this embodiment, as the method for forming the gate insulating film 308, T
Using EOS as a raw material, with oxygen at a substrate temperature of 350 ° C.
Decomposed and deposited by RF plasma CVD.
【0117】引き続いて、図5(d)に示すように、ス
パッタリング法によって厚さ400〜800nm、例え
ば500nmのアルミニウム(0.1〜2%のシリコン
を含む)を成膜し、アルミニウム膜をパターニングし
て、ゲート電極309、310を形成する。Subsequently, as shown in FIG. 5D, aluminum (containing 0.1 to 2% of silicon) having a thickness of 400 to 800 nm, for example, 500 nm is formed by a sputtering method, and the aluminum film is patterned. Thus, gate electrodes 309 and 310 are formed.
【0118】次に、イオンドーピング法によって、活性
領域303n、303pにゲート電極309、310を
マスクとして不純物(リン、およびホウ素)を注入す
る。ドーピングガスとして、フォスフィン(PH3)お
よびジボラン(B2H6)を用い、前者の場合は、加速電
圧を60〜90kV、例えば80kV、後者の場合は、
40kV〜80kV、例えば65kVとし、ドーズ量は
1×1015〜8×1015cm-2、例えばリンを2×10
15cm-2、ホウ素を5×1015cm-2とする。この工程
により、ゲート電極309、310にマスクされ不純物
が注入されない領域は後にTFTのチャネル領域31
1、312となる。ドーピングに際しては、ドーピング
が不要な領域をフォトレジストで覆うことによって、そ
れぞれの元素の選択的なドーピングを行う。この結果、
N型の不純物領域313と314、P型の不純物領域3
15と316が形成され、図5(d)に示すようにNチ
ャネル型TFT(NTFT)とPチャネル型TFT(P
TFT)とを形成することができる。Next, impurities (phosphorus and boron) are implanted into the active regions 303n and 303p using the gate electrodes 309 and 310 as a mask by ion doping. Phosphine (PH 3 ) and diborane (B 2 H 6 ) are used as the doping gas. In the former case, the acceleration voltage is 60 to 90 kV, for example, 80 kV.
40 kV to 80 kV, for example, 65 kV, the dose amount is 1 × 10 15 to 8 × 10 15 cm −2 , for example, phosphorus is 2 × 10
15 cm -2 and boron are set to 5 × 10 15 cm -2 . By this step, a region which is masked by the gate electrodes 309 and 310 and into which impurities are not implanted is later formed into the channel region 31 of the TFT.
1, 312. At the time of doping, selective doping of each element is performed by covering a region where doping is unnecessary with a photoresist. As a result,
N-type impurity regions 313 and 314, P-type impurity region 3
15 and 316 are formed, and an N-channel TFT (NTFT) and a P-channel TFT (P
TFT).
【0119】その後、図5(d)に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、XeClエ
キシマレーザー(波長308nm、パルス幅40nse
c)を用い、レーザー光の照射条件としては、エネルギ
ー密度250mj/cm2で一か所につき2ショット照
射するものとした。Thereafter, as shown in FIG. 5D, annealing is performed by irradiation with a laser beam to activate the ion-implanted impurities. As a laser beam, a XeCl excimer laser (wavelength 308 nm, pulse width 40 ns)
As for the irradiation condition of the laser beam using c), two shots were irradiated at one place at an energy density of 250 mj / cm 2 .
【0120】続いて、図5(e)に示すように、厚さ6
00nmの酸化ケイ素膜を層間絶縁膜317としてプラ
ズマCVD法によって形成し、これにコンタクトホール
317n,317pを形成して、金属材料、例えば、窒
化チタンとアルミニウムの二層膜によってTFTの電極
配線318、319、320を形成する。そして最後
に、1気圧の水素雰囲気下で350℃、30分のアニー
ルを行い、TFT31,32を完成させる。Subsequently, as shown in FIG.
A 00 nm silicon oxide film is formed as an interlayer insulating film 317 by a plasma CVD method, and contact holes 317n and 317p are formed in the silicon oxide film, and a metal material, for example, a two-layer film of titanium nitride and aluminum is used to form a TFT electrode wiring 318, 319 and 320 are formed. Finally, annealing is performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm to complete the TFTs 31 and 32.
【0121】以上の実施例にしたがって作製したCMO
S構造回路において、それぞれのTFTの電界効果移動
度はNTFTで150〜180cm2/Vs、PTFT
で120〜140cm2/Vsと高く、閾値電圧はNT
FTで1.5〜2V、PTFTで−2〜−3Vと非常に
良好な特性を示す。The CMO manufactured according to the above embodiment
In the S structure circuit, the field effect mobility of each TFT is 150 to 180 cm 2 / Vs for NTFT and PTFT
Is as high as 120 to 140 cm 2 / Vs, and the threshold voltage is NT.
Very good characteristics of 1.5 to 2 V for FT and -2 to -3 V for PTFT.
【0122】このような構成の第3の実施例において
も、上記第2の実施例と同様の効果がある。The third embodiment having such a structure has the same effect as the second embodiment.
【0123】以上、本発明に基づく実施例3例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。Although the third embodiment according to the present invention has been specifically described above, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible. is there.
【0124】例えば、前述の3例の実施例においては、
ニッケルを導入する方法として、非晶質ケイ素膜表面を
薄膜酸化し、その上に蒸着法によりニッケル薄膜を形成
することにより、ニッケル微量添加を行い、結晶成長を
行う方法を採用している。しかし、非晶質ケイ素膜表面
に形成される酸化膜としては、上記の薄膜酸化法だけで
なく、通常の堆積法を用いて形成してもよい。また、ニ
ッケル薄膜の形成法としても上記の蒸着法だけでなく、
メッキ法や低パワーのスパッタリング法、さらには触媒
元素の種類によってはCVD法などが使用可能である。
また非晶質ケイ素膜の成膜前に、下地膜上にニッケル極
薄膜,薄膜酸化膜を形成し、下層よりニッケルを拡散さ
せ結晶成長を行う方法でもよい。即ち、結晶成長は非晶
質ケイ素膜の上面側から行ってもよいし、下面側から行
ってもよい。For example, in the above three embodiments,
As a method for introducing nickel, a method of oxidizing a thin film of the surface of an amorphous silicon film and forming a nickel thin film thereon by a vapor deposition method to add a small amount of nickel and perform crystal growth is employed. However, the oxide film formed on the surface of the amorphous silicon film may be formed not only by the thin film oxidation method described above but also by a normal deposition method. Also, as a method of forming a nickel thin film, not only the above-described vapor deposition method,
A plating method, a low-power sputtering method, or a CVD method depending on the type of the catalyst element can be used.
Before the formation of the amorphous silicon film, a nickel ultra-thin film and a thin oxide film may be formed on a base film, and nickel may be diffused from a lower layer for crystal growth. That is, crystal growth may be performed from the upper surface side or the lower surface side of the amorphous silicon film.
【0125】さらに、結晶化を助長する不純物金属元素
としては、ニッケル以外にコバルト、パラジウム、白
金、銅、銀、金、インジウム、スズ、アルミニウム、リ
ン、ヒ素、アンチモンを用いても同様の効果が得られ
る。Further, the same effect can be obtained by using cobalt, palladium, platinum, copper, silver, gold, indium, tin, aluminum, phosphorus, arsenic, and antimony in addition to nickel as the impurity metal element that promotes crystallization. can get.
【0126】また、本実施例では結晶性ケイ素膜の結晶
性を助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー(例えば連続発振Arレーザーなど)でも同様の
処理が可能である。また、レーザー光の代わりに赤外
光、フラッシュランプからの出射光(いわゆる強光)を
使用して短時間に1000〜1200℃(シリコンモニ
ターの温度)まで上昇させ試料を加熱する、いわゆるR
TA(ラピッド・サーマル・アニール)、あるいはRT
P(ラピッド・サーマル・プロセス)とも言われる加熱
処理を用いてもよい。In this embodiment, as a means for promoting the crystallinity of the crystalline silicon film, a heating method by irradiating an excimer laser which is a pulse laser is used. However, other lasers (for example, a continuous oscillation Ar laser) may be used. Similar processing is possible. In addition, the sample is heated to 1000 to 1200 ° C. (temperature of a silicon monitor) in a short time by using infrared light or light emitted from a flash lamp (so-called strong light) instead of laser light to heat the sample.
TA (rapid thermal annealing) or RT
A heat treatment also called P (rapid thermal process) may be used.
【0127】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL(Electroluminescence)素子等を発光
素子としたドライバー内蔵型の光書き込み素子や表示素
子、三次元IC等が考えられる。ここで、有機系EL素
子は、有機材料を発光素材とした電界発光素子である。
そして本発明を用いることで、これらの素子の高速、高
解像度化等の高性能化が実現できる。Further, as an application of the present invention, in addition to an active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a thermal head with a built-in driver, an organic EL (Electroluminescence) element or the like is used as a light emitting element. An optical writing element or display element with a built-in driver, a three-dimensional IC, or the like can be considered. Here, the organic EL device is an electroluminescent device using an organic material as a light emitting material.
By using the present invention, high performance such as high speed and high resolution of these elements can be realized.
【0128】またさらに本発明は、上述の実施例で説明
したMOS型トランジスタに限らず、結晶性半導体を素
子材としたバイポーラトランジスタや静電誘導トランジ
スタをはじめとする素子の半導体プロセス全般に幅広く
応用することができる。Further, the present invention is not limited to the MOS type transistors described in the above embodiments, but is widely applied to all semiconductor processes of devices such as bipolar transistors and electrostatic induction transistors using a crystalline semiconductor as a device material. can do.
【0129】[0129]
【発明の効果】以上のようにこの発明に係る半導体装置
によれば、基板の絶縁性表面に形成された活性領域を、
非晶質ケイ素膜の加熱による結晶化を助長する触媒元素
を含む構造としたので、非晶質ケイ素膜の結晶化により
得られる、上記活性領域を構成する結晶性ケイ素膜を、
通常の固相成長法で得られる結晶性よりさらに高い結晶
性を有するものとできる効果がある。As described above, according to the semiconductor device of the present invention, the active region formed on the insulating surface of the substrate is
Since the structure containing a catalytic element that promotes crystallization of the amorphous silicon film by heating, obtained by crystallization of the amorphous silicon film, the crystalline silicon film constituting the active region,
There is an effect that the material can have higher crystallinity than that obtained by a normal solid phase growth method.
【0130】また、非晶質ケイ素膜の加熱による結晶化
は、触媒元素により助長されるため、高品質な結晶性ケ
イ素膜を生産性よく形成できる。しかもこの際、結晶化
に要する加熱温度が600℃以下に抑えられるため、安
価なガラス基板を使用可能となる効果がある。Further, since the crystallization of the amorphous silicon film by heating is promoted by the catalytic element, a high-quality crystalline silicon film can be formed with high productivity. Moreover, at this time, the heating temperature required for crystallization can be suppressed to 600 ° C. or less, so that there is an effect that an inexpensive glass substrate can be used.
【0131】また、上記活性領域における触媒元素の膜
中濃度を、1×1015atoms/cm3〜1×1019
atoms/cm3としているため、非晶質ケイ素膜の
結晶化の際、この触媒元素を効果的に機能させることが
できる効果がある。The concentration of the catalytic element in the film in the active region is set to 1 × 10 15 atoms / cm 3 to 1 × 10 19.
Since it is set to atoms / cm 3 , there is an effect that this catalyst element can function effectively when the amorphous silicon film is crystallized.
【0132】この発明に係る半導体装置の製造方法によ
れば、非晶質ケイ素膜の結晶化を助長する触媒元素を含
む薄膜を、非晶質ケイ素膜上に形成し、該薄膜から熱拡
散により上記触媒元素を非晶質ケイ素膜に導入するの
で、基板面内での触媒元素の添加量のばらつきを小さく
することができる効果がある。According to the method of manufacturing a semiconductor device according to the present invention, a thin film containing a catalyst element for promoting crystallization of an amorphous silicon film is formed on the amorphous silicon film, and the thin film is thermally diffused from the thin film. Since the above-mentioned catalyst element is introduced into the amorphous silicon film, there is an effect that variation in the addition amount of the catalyst element in the substrate surface can be reduced.
【0133】また、上記触媒元素の非晶質ケイ素膜への
導入を、拡散防止膜を介して行うので、該触媒元素の多
くが上記薄膜から非晶質ケイ素膜へ至る途中でこの拡散
防止膜によりトラップされることとなり、これにより触
媒元素の導入を必要最小限の量で行うことが可能とな
る。また、上記薄膜中での触媒元素の濃度にばらつきが
ある場合でも、触媒元素が拡散防止膜中を拡散する際に
そのばらつきが緩和される効果がある。Further, since the introduction of the catalyst element into the amorphous silicon film is carried out via the diffusion preventing film, most of the catalyst element is transferred from the thin film to the amorphous silicon film during the diffusion preventing film. , And the catalyst element can be introduced in a necessary minimum amount. Further, even when the concentration of the catalytic element in the thin film varies, the variation is reduced when the catalytic element diffuses in the diffusion preventing film.
【0134】この発明に係る半導体装置の製造方法によ
れば、加熱処理により、該薄膜中の触媒元素を該拡散防
止膜を介して非晶質ケイ素膜へ選択的に拡散させるとと
もに、該非晶質ケイ素を選択的に結晶化させ、続く加熱
処理により、この結晶化した部分から基板表面に対しほ
ぼ平行な方向へ結晶成長を行って、該非晶質ケイ素膜中
に横方向結晶成長領域を形成するので、触媒元素を導入
した領域に比べると格段に結晶性が良好な結晶化領域を
得ることができる効果がある。According to the method of manufacturing a semiconductor device of the present invention, the catalyst element in the thin film is selectively diffused into the amorphous silicon film through the diffusion preventing film by heat treatment, By selectively crystallizing silicon, and subsequent heat treatment, crystal growth is performed from the crystallized portion in a direction substantially parallel to the substrate surface to form a lateral crystal growth region in the amorphous silicon film. Therefore, there is an effect that a crystallized region having much better crystallinity can be obtained as compared with the region into which the catalytic element is introduced.
【0135】このように、本発明を用いることにより、
大面積基板にわたって均一で安定した特性の高性能薄膜
トランジスタを有する半導体装置が、簡便な製造プロセ
スにて得られる。特に液晶表示装置においては、アクテ
ィブマトリクス基板に要求される画素スイッチングTF
Tの特性の均一化、周辺駆動回路部を構成するTFTに
要求される高性能化を同時に満足し、同一基板上にアク
ティブマトリクス部と周辺駆動回路部を有するドライバ
モノリシック型アクティブマトリクス基板を実現でき、
モジュールのコンパクト化、高性能化、低コスト化を図
ることができる効果がある。Thus, by using the present invention,
A semiconductor device having a high-performance thin film transistor having uniform and stable characteristics over a large-area substrate can be obtained by a simple manufacturing process. In particular, in a liquid crystal display device, pixel switching TF required for an active matrix substrate
A driver monolithic active matrix substrate having an active matrix section and a peripheral drive circuit section on the same substrate can be realized while simultaneously satisfying the uniformity of T characteristics and the high performance required for the TFTs constituting the peripheral drive circuit section. ,
There is an effect that the module can be reduced in size, performance, and cost.
【図1】本発明の第1の実施例による半導体装置及びそ
の製造方法を説明するための断面図である。FIG. 1 is a cross-sectional view for explaining a semiconductor device and a method of manufacturing the same according to a first embodiment of the present invention.
【図2】本発明の第2の実施例による半導体装置及びそ
の製造方法を説明するための平面図である。FIG. 2 is a plan view illustrating a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention.
【図3】上記第2の実施例の半導体装置の製造方法を工
程順に示す断面図である。FIG. 3 is a sectional view illustrating a method of manufacturing the semiconductor device according to the second embodiment in the order of steps;
【図4】本発明の第3の実施例による半導体装置及びそ
の製造方法を説明するための平面図である。FIG. 4 is a plan view illustrating a semiconductor device and a method of manufacturing the same according to a third embodiment of the present invention.
【図5】上記第3の実施例の半導体装置の製造方法を工
程順に示す断面図である。FIG. 5 is a sectional view illustrating a method of manufacturing the semiconductor device according to the third embodiment in the order of steps.
【図6】拡散防止膜の拡散係数に対する非晶質ケイ素膜
への触媒元素導入量の関係を示す図である。FIG. 6 is a graph showing the relationship between the diffusion coefficient of a diffusion prevention film and the amount of a catalyst element introduced into an amorphous silicon film.
10、20、31 N型TFT 30 CMOS回路 32 P型TFT 100、200、300 半導体装置 200a、300a ニッケル微量添加領域 101、201、301 ガラス基板 102、202、302 下地絶縁膜 103,203、303 非晶質ケイ素膜 103a,203a、303a 結晶性ケイ素膜 103i,203i、303n、303p 活性領域 105、205、305 酸化膜 106、206、306 触媒元素薄膜 207、307 結晶成長方向 108、208、308 ゲート絶縁膜 109、209、309、310 ゲート電極 110 陽極酸化層 111、211、311、312 チャネル領域 112、113、212、213、313、314、3
15、316 ソース,ドレイン領域 114、214、317 層間絶縁物 114a、214a、317n、317p コンタクト
ホール 115、116、215、216、318、319、3
20 電極配線 203b,303b 横方向結晶成長領域 204,304 マスク10, 20, 31 N-type TFT 30 CMOS circuit 32 P-type TFT 100, 200, 300 Semiconductor device 200a, 300a Nickel trace addition region 101, 201, 301 Glass substrate 102, 202, 302 Base insulating film 103, 203, 303 Non Amorphous silicon film 103a, 203a, 303a Crystalline silicon film 103i, 203i, 303n, 303p Active region 105, 205, 305 Oxide film 106, 206, 306 Catalyst element thin film 207, 307 Crystal growth direction 108, 208, 308 Gate insulation Films 109, 209, 309, 310 Gate electrode 110 Anodized layer 111, 211, 311, 312 Channel region 112, 113, 212, 213, 313, 314, 3
15, 316 Source / drain regions 114, 214, 317 Interlayer insulators 114a, 214a, 317n, 317p Contact holes 115, 116, 215, 216, 318, 319, 3
20 Electrode wiring 203b, 303b Lateral crystal growth region 204, 304 Mask
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 ──────────────────────────────────────────────────続 き Continuation of front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/20
Claims (12)
晶化してなる活性領域とを備え、 該活性領域は、加熱処理、あるいは加熱処理及びレーザ
光または強光の照射処理による非晶質ケイ素膜の結晶化
を助長する触媒元素を含むものであり、 該結晶化領域に含まれる触媒元素は、該触媒元素を含む
均一な膜厚の薄膜と非晶質ケイ素膜との間に設けられた
該触媒元素に対する拡散防止膜を通して、該薄膜からの
熱拡散により、該非晶質ケイ素膜に導入したものであ
り、前記触媒元素を含む薄膜が、蒸着法または低パワースパ
ッタリング法によって形成されている、 半導体装置。A substrate having an insulating surface; and an active region formed on the insulating surface of the substrate and formed by crystallizing an amorphous silicon film, wherein the active region is subjected to heat treatment or heating. A catalyst element that promotes crystallization of the amorphous silicon film by the treatment and irradiation of laser light or intense light. The catalyst element contained in the crystallized region has a uniform thickness including the catalyst element. A thin film containing the catalytic element, which is introduced into the amorphous silicon film by thermal diffusion from the thin film through a diffusion preventing film for the catalytic element provided between the thin film and the amorphous silicon film. But evaporation method or low power spa
A semiconductor device formed by a sputtering method .
晶化してなる活性領域とを備え、 該活性領域は、その近傍の結晶化領域から基板表面に対
して平行な方向に結晶成長が進んで形成された、その結
晶粒がほぼ単結晶状態である横方向結晶成長領域の一部
であり、 該結晶化領域は、加熱処理、あるいは加熱処理及びレー
ザ光または強光の照射処理による非晶質ケイ素膜の結晶
化を助長する触媒元素を含むものであり、 該結晶化領域に含まれる触媒元素は、該触媒元素を含む
均一な膜厚の薄膜と非晶質ケイ素膜との間に設けられた
該触媒元素に対する拡散防止膜を通して、該薄膜からの
熱拡散により、該非晶質ケイ素膜に導入したものであ
り、前記触媒元素を含む薄膜が、蒸着法または低パワースパ
ッタリング法によって形成されている、 半導体装置。2. A semiconductor device comprising: a substrate having an insulating surface; and an active region formed on the insulating surface of the substrate, the active region being formed by crystallizing an amorphous silicon film. The crystal growth is part of a lateral crystal growth region in which crystal growth proceeds in a direction parallel to the substrate surface from the region, and the crystal grains are substantially in a single crystal state. Alternatively, a catalyst element which promotes crystallization of the amorphous silicon film by heat treatment and laser light or intense light irradiation treatment is contained, and the catalyst element contained in the crystallized region is a uniform catalyst element containing the catalyst element. through diffusion preventing film for said catalytic element disposed between the thickness of the thin film and the amorphous silicon film by thermal diffusion from the film, which has introduced into the amorphous silicon film, the catalytic element Including thin film, evaporation method or low power Path
A semiconductor device formed by a sputtering method .
おいて、 前記触媒元素に対する拡散防止膜は、前記非晶質ケイ素
に比べ、該触媒元素に対する拡散係数が1/10以下で
ある半導体装置。3. The semiconductor device according to claim 1, wherein the diffusion prevention film for the catalyst element has a diffusion coefficient of 1/10 or less for the catalyst element as compared with the amorphous silicon.
おいて、 前記触媒元素に対する拡散防止膜は、酸化ケイ素膜ある
いは窒化ケイ素膜である半導体装置。4. The semiconductor device according to claim 1, wherein the diffusion prevention film for the catalyst element is a silicon oxide film or a silicon nitride film.
おいて、 前記触媒元素として、Ni、Co、Pd、Pt、Cu、
Ag、Au、In、Sn、Al、P、As、Sbから選
ばれた一種または複数種類の元素が用いられている半導
体装置。5. The semiconductor device according to claim 1, wherein the catalyst element is Ni, Co, Pd, Pt, Cu,
A semiconductor device using one or more elements selected from Ag, Au, In, Sn, Al, P, As, and Sb.
おいて、 前記活性領域中における触媒元素の濃度が、1×1015
atoms/cm3〜1×1019atoms/cm3であ
る半導体装置。6. The semiconductor device according to claim 1, wherein the concentration of the catalyst element in the active region is 1 × 10 15.
A semiconductor device having an atom / cm 3 of 1 × 10 19 atoms / cm 3 .
と、 該非晶質ケイ素膜の結晶化を助長する触媒元素に対する
拡散防止膜を形成する工程と、 該触媒元素を含有する均一な膜厚の薄膜を蒸着法または
低パワースパッタリング法によって形成する工程と、 加熱処理によって、該薄膜中の触媒元素を該拡散防止膜
を介して非晶質ケイ素膜へ拡散させるとともに、該非晶
質ケイ素の結晶化を行う工程とを含む半導体装置の製造
方法。7. A step of forming an amorphous silicon film on a substrate, a step of forming a diffusion prevention film for a catalyst element that promotes crystallization of the amorphous silicon film, and a step of forming a uniform film containing the catalyst element. Evaporation of thin film
A step of forming by a low power sputtering method ; and a step of diffusing a catalyst element in the thin film into the amorphous silicon film through the diffusion preventing film by heat treatment, and crystallizing the amorphous silicon. And a method for manufacturing a semiconductor device.
と、 該非晶質ケイ素膜の結晶化を助長する触媒元素に対する
拡散防止膜を形成する工程と、 該触媒元素を含有する均一な膜厚の薄膜を蒸着法または
低パワースパッタリング法によって形成する工程と、前
記触媒元素を含有する薄膜は、形成する加熱処理によ
り、該薄膜中の触媒元素を該拡散防止膜を介して非晶質
ケイ素膜へ選択的に拡散させるとともに、該非晶質ケイ
素膜を選択的に結晶化させる工程と、 続く加熱処理により、この結晶化した部分から基板表面
に対しほぼ平行な方向へ結晶成長を行って、該非晶質ケ
イ素膜中に横方向結晶成長領域を形成する工程とを含む
半導体装置の製造方法。8. A step of forming an amorphous silicon film on a substrate, a step of forming an anti-diffusion film for a catalyst element that promotes crystallization of the amorphous silicon film, and a step of forming a uniform film containing the catalyst element. Evaporation of thin film
The step of forming by a low power sputtering method and the heat treatment for forming the thin film containing the catalyst element selectively diffuse the catalyst element in the thin film into the amorphous silicon film via the diffusion preventing film. At the same time, a step of selectively crystallizing the amorphous silicon film, and a subsequent heat treatment, a crystal is grown from the crystallized portion in a direction substantially parallel to the substrate surface, and is formed in the amorphous silicon film. Forming a lateral crystal growth region.
製造方法において、 前記加熱処理により、前記非晶質ケイ素膜を結晶化させ
た後、該非晶質ケイ素膜にレーザ光あるいは強光を照射
してその結晶の処理を行う工程を含む半導体装置の製造
方法。9. The method for manufacturing a semiconductor device according to claim 7, wherein after the amorphous silicon film is crystallized by the heat treatment, laser light or strong light is applied to the amorphous silicon film. A method for manufacturing a semiconductor device, comprising a step of irradiating a crystal to irradiate the crystal.
の製造方法において、 前記拡散防止膜として、酸化ケイ素膜あるいは窒化ケイ
素膜を形成する半導体装置の製造方法。10. The method for manufacturing a semiconductor device according to claim 7, wherein a silicon oxide film or a silicon nitride film is formed as the diffusion preventing film.
方法において、 前記拡散防止膜としての酸化ケイ素膜あるいは窒化ケイ
素膜は、前記非晶質ケイ素膜表面を薄膜酸化あるいは薄
膜窒化して形成する半導体装置の製造方法。11. The method for manufacturing a semiconductor device according to claim 10, wherein the silicon oxide film or the silicon nitride film as the diffusion preventing film is formed by thin-film oxidation or thin-film nitridation of the surface of the amorphous silicon film. A method for manufacturing a semiconductor device.
の製造方法において、 前記触媒元素として、Ni、Co、Pd、Pt、Cu、
Ag、Au、In、Sn、Al、P、As、Sbから選
ばれた一種または複数種類の元素を用いる半導体装置の
製造方法。12. The method for manufacturing a semiconductor device according to claim 7, wherein the catalyst element is Ni, Co, Pd, Pt, Cu,
A method for manufacturing a semiconductor device using one or more elements selected from Ag, Au, In, Sn, Al, P, As, and Sb.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22702694A JP3269738B2 (en) | 1994-09-21 | 1994-09-21 | Semiconductor device and manufacturing method thereof |
TW084102146A TW275143B (en) | 1994-03-28 | 1995-03-07 | |
US08/408,869 US6162667A (en) | 1994-03-28 | 1995-03-23 | Method for fabricating thin film transistors |
CN95105129A CN1055784C (en) | 1994-03-28 | 1995-03-28 | Semiconductor device and method for fabricating the same |
KR1019950007043A KR100209198B1 (en) | 1994-03-28 | 1995-03-28 | Semiconductor device and fabrication thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22702694A JP3269738B2 (en) | 1994-09-21 | 1994-09-21 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0897137A JPH0897137A (en) | 1996-04-12 |
JP3269738B2 true JP3269738B2 (en) | 2002-04-02 |
Family
ID=16854357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22702694A Expired - Fee Related JP3269738B2 (en) | 1994-03-28 | 1994-09-21 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3269738B2 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100425857B1 (en) * | 1998-04-28 | 2004-07-23 | 엘지.필립스 엘시디 주식회사 | Method of crystallizing amorphous silicon thin film using crystallization inducing thin film with minimum thickness and concentration |
KR100473996B1 (en) * | 2002-01-09 | 2005-03-08 | 장 진 | Cystallization method of amorphous silicon |
KR100476169B1 (en) * | 2002-05-13 | 2005-03-10 | 준 신 이 | Method of producing a poly-Si TFT by using a Mo substrate |
KR100600874B1 (en) * | 2004-06-09 | 2006-07-14 | 삼성에스디아이 주식회사 | Thin Film Transitor and Method of fabricating thereof |
KR100611659B1 (en) | 2004-07-07 | 2006-08-10 | 삼성에스디아이 주식회사 | Thin Film Transitor and Method of fabricating thereof |
KR100666564B1 (en) | 2004-08-04 | 2007-01-09 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
KR100721555B1 (en) | 2004-08-13 | 2007-05-23 | 삼성에스디아이 주식회사 | Bottom gate thin film transistor and method fabricating thereof |
KR100611764B1 (en) | 2004-08-20 | 2006-08-10 | 삼성에스디아이 주식회사 | fabrication method of Thin Film Transitor |
KR100611762B1 (en) * | 2004-08-20 | 2006-08-10 | 삼성에스디아이 주식회사 | fabrication method of Thin Film Transitor |
KR100611766B1 (en) | 2004-08-24 | 2006-08-10 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
KR100659758B1 (en) | 2004-09-22 | 2006-12-19 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
US7683373B2 (en) | 2004-10-05 | 2010-03-23 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
KR100770255B1 (en) * | 2004-11-23 | 2007-10-25 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
KR100731732B1 (en) * | 2004-11-23 | 2007-06-22 | 삼성에스디아이 주식회사 | Thin film transistor, fabricating method of the thin film transistor and flat planel display using the thin film transistor |
KR100776362B1 (en) * | 2004-12-03 | 2007-11-15 | 네오폴리((주)) | Method for Crystallizing Amorphous Silicon Film and Method for Manufacturing Polycrystalline Silicon Thin Film Transistor Using the Same |
-
1994
- 1994-09-21 JP JP22702694A patent/JP3269738B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0897137A (en) | 1996-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5851860A (en) | Semiconductor device and method for producing the same | |
JP3138169B2 (en) | Method for manufacturing semiconductor device | |
US5837569A (en) | Semiconductor device and method for producing the same | |
US6613613B2 (en) | Thin film type monolithic semiconductor device | |
US6413805B1 (en) | Semiconductor device forming method | |
JP3072005B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3269738B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3277082B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3715848B2 (en) | Manufacturing method of semiconductor device | |
JP3059337B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3107345B2 (en) | Method for manufacturing semiconductor device | |
JP3269734B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3192555B2 (en) | Method for manufacturing semiconductor device | |
JP3422435B2 (en) | Method for manufacturing crystalline silicon film, crystalline silicon film, semiconductor device, and active matrix substrate | |
KR100256912B1 (en) | Semiconductor circuit, semiconductor device and manufacturing method thereof | |
JPH08148425A (en) | Semiconductor device and manufacture thereof | |
JP3090855B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3233794B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3582768B2 (en) | Method for manufacturing semiconductor device | |
JP3425399B2 (en) | Method for manufacturing semiconductor device | |
JP2001196307A (en) | Manufacturing method of semiconductor device | |
JP3227392B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3859516B2 (en) | Manufacturing method of semiconductor device | |
JPH09148245A (en) | Semiconductor device and its manufacturing method | |
JP3338756B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |