JP3269734B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3269734B2
JP3269734B2 JP13915194A JP13915194A JP3269734B2 JP 3269734 B2 JP3269734 B2 JP 3269734B2 JP 13915194 A JP13915194 A JP 13915194A JP 13915194 A JP13915194 A JP 13915194A JP 3269734 B2 JP3269734 B2 JP 3269734B2
Authority
JP
Japan
Prior art keywords
silicon film
film
semiconductor device
amorphous silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13915194A
Other languages
Japanese (ja)
Other versions
JPH088181A (en
Inventor
康弘 三谷
克己 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13915194A priority Critical patent/JP3269734B2/en
Priority to TW083111019A priority patent/TW272319B/zh
Priority to US08/357,648 priority patent/US5696003A/en
Priority to CN94120769A priority patent/CN1052567C/en
Priority to KR1019940035807A priority patent/KR100228231B1/en
Priority to US08/452,693 priority patent/US5821562A/en
Publication of JPH088181A publication Critical patent/JPH088181A/en
Application granted granted Critical
Publication of JP3269734B2 publication Critical patent/JP3269734B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えばアクティブマト
リクス型の液晶表示装置などに利用され、ガラス等の絶
縁基板上に薄膜トランジスタが設けられた半導体装置お
よびその製造方法に関し、さらに詳しく言えば、非晶質
ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする
薄膜トランジスタを有する半導体装置およびその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which is used, for example, in an active matrix type liquid crystal display device, in which a thin film transistor is provided on an insulating substrate such as glass, and a method of manufacturing the same. The present invention relates to a semiconductor device having a thin film transistor having a crystalline silicon film obtained by crystallizing a crystalline silicon film as an active region, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】上記半導体装置としては、薄膜トランジ
スタ(TFT)を画素の駆動に用いるアクティブマトリ
クス型液晶表示装置やイメージセンサー等が知られてい
る。これらの装置に用いられるTFTには、薄肉のケイ
素半導体膜を用いるのが一般的である。
2. Description of the Related Art As the semiconductor device, an active matrix type liquid crystal display device and an image sensor using a thin film transistor (TFT) for driving a pixel are known. In general, a thin silicon semiconductor film is used for a TFT used in these devices.

【0003】ケイ素半導体膜としては、非晶質ケイ素
(a−Si)半導体からなるものと結晶性を有するケイ
素半導体からなるものとに大別される。前者の非晶質ケ
イ素半導体は、作製温度が低く気相法で比較的容易に作
製することが可能であり、また量産性に富むため最も一
般的に用いられている。しかし、導電性等の物性が、後
者の結晶性を有するケイ素半導体に比べて劣るため、今
後、より高速特性を得るためには、結晶性を有するケイ
素半導体からなるTFTの作製方法の確立が強く求めら
れていた。尚、結晶性を有するケイ素半導体としては、
多晶質ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケ
イ素、結晶性と非晶質性の中間の状態を有するセミアモ
ルファスケイ素等が知られている。
[0003] Silicon semiconductor films are roughly classified into those made of an amorphous silicon (a-Si) semiconductor and those made of a crystalline silicon semiconductor. The former amorphous silicon semiconductor is most commonly used because it has a low manufacturing temperature and can be manufactured relatively easily by a gas phase method, and has high mass productivity. However, since the physical properties such as conductivity are inferior to the latter crystalline silicon semiconductor, in order to obtain higher speed characteristics in the future, there is a strong need to establish a method of manufacturing a TFT made of a crystalline silicon semiconductor. Was sought. In addition, as a silicon semiconductor having crystallinity,
Polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous are known.

【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、以下の方法が知られている。
The following methods are known as methods for obtaining these crystalline silicon thin films.

【0005】(1)成膜時に結晶性を有する膜を直接成
膜する方法 (2)非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる方法 (3)非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる方法 しかしながら、(1)の方法では、成膜工程と同時に結
晶化が進行するので、大粒径の結晶性ケイ素を得るには
ケイ素膜の厚膜化が不可欠であり、良好な半導体物性を
有する膜を基板上に全面に渡って均一に成膜することが
技術上困難である。また、成膜温度が600℃以上と高
いので、安価なガラス基板が使用できないというコスト
上の問題がある。
(1) A method of directly forming a film having crystallinity at the time of film formation. (2) A method of forming an amorphous semiconductor film in advance and imparting crystallinity by the energy of laser light. (3) A method in which an amorphous semiconductor film is formed and crystallinity is imparted by applying thermal energy. However, in the method (1), since crystallization proceeds simultaneously with the film formation step, a large particle size is required. In order to obtain crystalline silicon, it is indispensable to increase the thickness of the silicon film, and it is technically difficult to form a film having good semiconductor properties uniformly over the entire surface of the substrate. Further, since the film formation temperature is as high as 600 ° C. or more, there is a problem in cost that an inexpensive glass substrate cannot be used.

【0006】また、(2)の方法では、熔融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られる。しか
し、現在最も一般的に使用されているエキシマレーザー
を例にとると、レーザー光の照射面積が小さくスループ
ットが低いという問題がまず有り、また大面積基板の全
面を均一に処理するにはレーザーの安定性が充分ではな
く、次世代の技術という感が強い。
Further, in the method (2), since the crystallization phenomenon in the melting and solidification process is used, the grain boundaries are favorably treated with a small grain size, and a high-quality crystalline silicon film can be obtained. However, taking the excimer laser, which is currently most commonly used, as an example, there is a problem that the irradiation area of the laser beam is small and the throughput is low. The stability is not enough, and the feeling of next-generation technology is strong.

【0007】(3)の方法は、(1)、(2)の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し600℃以上の高温にて数十時間にわたる加
熱処理が必要である。すなわち、安価なガラス基板の使
用とスループットの向上とを考えると、加熱温度を下
げ、さらに短時間で結晶化させるという相反する問題点
を同時に解決する必要がある。また、固相結晶化現象を
利用するため、結晶粒は基板面に平行に広がり数μmの
粒径を持つものさえ現れるが、成長した結晶粒同士がぶ
つかり合って粒界が形成されるため、その粒界はキャリ
アに対するトラップ準位として働き、TFTの移動度を
低下させる大きな原因となっている。
The method (3) has an advantage that it can cope with a large area as compared with the methods (1) and (2). However, the crystallization requires a heat treatment at a high temperature of 600 ° C. or more for several tens of hours. is necessary. That is, considering the use of an inexpensive glass substrate and the improvement in throughput, it is necessary to simultaneously solve the conflicting problems of lowering the heating temperature and crystallizing in a shorter time. Also, in order to utilize the solid-phase crystallization phenomenon, crystal grains spread parallel to the substrate surface and even appear with a grain size of several μm, but since the grown crystal grains collide with each other to form a grain boundary, The grain boundaries serve as trap levels for carriers, and are a major cause of lowering the mobility of the TFT.

【0008】そこで、上記のような様々な問題点を全て
解決するため、上記(3)の方法において、結晶化に必
要な温度の低温化と処理時間の短縮化とを両立し、さら
には粒界の影響を最小限に留めた結晶性ケイ素薄膜の作
製方法が提案されている(特願5−218156)。こ
の方法では、結晶成長の核としてNi等の不純物金属元
素を非晶質ケイ素膜に導入することにより、結晶化初期
の核発生速度とその後の核成長速度とを飛躍的に向上で
き、従来考えられなかったような580℃以下の温度に
おいて4時間程度の熱処理で十分な結晶性を得ることが
できる。このメカニズムは、まず不純物金属元素を核と
した結晶核発生が早期に起こり、その後その不純物金属
元素が触媒となって結晶成長を助長し、結晶化が急激に
進行することで理解される。そういった意味で、本願明
細書において以後これらの不純物金属元素を触媒元素と
呼ぶ。
Therefore, in order to solve all of the various problems described above, in the above method (3), both lowering of the temperature required for crystallization and shortening of the processing time are achieved, A method for producing a crystalline silicon thin film in which the influence of the field is minimized has been proposed (Japanese Patent Application No. 5-218156). In this method, by introducing an impurity metal element such as Ni into the amorphous silicon film as a nucleus for crystal growth, the nucleus generation rate at the initial stage of crystallization and the subsequent nucleus growth rate can be remarkably improved. Sufficient crystallinity can be obtained by a heat treatment for about 4 hours at a temperature of 580 ° C. or lower, which was not attained. This mechanism is understood from the fact that crystal nucleus generation with an impurity metal element as a nucleus occurs at an early stage, and then the impurity metal element serves as a catalyst to promote crystal growth, and crystallization proceeds rapidly. In this sense, these impurity metal elements are hereinafter referred to as catalyst elements in the present specification.

【0009】上記触媒元素により結晶化が助長されて結
晶成長した結晶性ケイ素膜は、通常の固相成長法で結晶
化した非晶質ケイ素膜が双晶構造であるのに対して、何
本もの針状結晶あるいは柱状結晶で構成されており、そ
れぞれの針状結晶あるいは柱状結晶内部は理想的な単結
晶状態となっている。また、基板の一部に選択的に触媒
元素を導入することにより、同一基板内に選択的に結晶
性ケイ素膜と非晶質ケイ素膜とを形成することが可能と
なる。さらに、その後、熱処理を継続させると、選択的
に触媒元素が導入され結晶化している部分から、その周
辺部の非晶質部分へと横方向(基板面に平行な方向)に
結晶成長部分が延びる現象が起きる。この横方向結晶成
長部分を、本願明細書においてラテラル成長部と呼ぶ。
The crystalline silicon film crystallized by the catalysis promoted by the above-mentioned catalytic element has a twin structure, whereas the amorphous silicon film crystallized by the ordinary solid phase growth method has a twin structure. Each of the needle crystals or columnar crystals is in an ideal single crystal state. In addition, by selectively introducing a catalytic element into a part of a substrate, a crystalline silicon film and an amorphous silicon film can be selectively formed in the same substrate. Further, when the heat treatment is continued thereafter, a crystal growth portion is formed in a lateral direction (a direction parallel to the substrate surface) from a portion where the catalytic element is selectively introduced and crystallized to an amorphous portion in a peripheral portion thereof. A prolonged phenomenon occurs. This lateral crystal growth portion is referred to as a lateral growth portion in the present specification.

【0010】上記ラテラル成長部では、基板と平行に針
状あるいは柱状の結晶が成長方向に沿って延びており、
その成長方向において結晶粒界が存在しない。故に、こ
のラテラル成長部を利用してTFTのチャンネル部を形
成することにより、高性能なTFTが実現可能となる。
このようなラテラル成長部を活性領域に用いてTFTを
作製すると、通常の固相成長法で形成した結晶性ケイ素
膜を用いた場合に比べ、電界効果移動度が2倍程度向上
する。更に、その後、レーザー光あるいは強光を照射
し、その結晶性を助長することで、その差はより顕著に
なる。すなわち、ラテラル成長部にレーザー光あるいは
強光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜
の融点の相違から結晶粒界部が集中的に処理される訳で
あるが、通常の固相成長法で形成した結晶性ケイ素膜で
は、結晶構造が双晶状態であるため、レーザー光照射後
も結晶粒界内部は双晶欠陥として残る。それに比べ、触
媒元素を導入し結晶化したラテラル成長部は、針状結晶
あるいは柱状結晶で形成されており、その内部は単結晶
状態であるため、レーザー光あるいは強光の照射により
結晶粒界部が処理されると、ほぼ単結晶状態に近い結晶
性ケイ素膜が得られる。
In the lateral growth portion, needle-like or columnar crystals extend along the growth direction in parallel with the substrate.
No grain boundaries exist in the growth direction. Therefore, by forming a channel portion of the TFT using the lateral growth portion, a high-performance TFT can be realized.
When a TFT is manufactured using such a laterally grown portion as an active region, the field-effect mobility is improved about twice as compared with a case where a crystalline silicon film formed by a normal solid-phase growth method is used. Further, after that, the difference becomes more remarkable by irradiating laser light or strong light to promote the crystallinity. That is, when the lateral growth portion is irradiated with laser light or strong light, the crystal grain boundary portion is intensively treated due to the difference in melting point between the crystalline silicon film and the amorphous silicon film. In a crystalline silicon film formed by the phase growth method, the crystal structure is in a twin state, so that the inside of a crystal grain boundary remains as a twin defect even after laser irradiation. On the other hand, the lateral growth part where the catalyst element is introduced and crystallized is formed of needle-like crystals or columnar crystals, and the inside is a single crystal state, so that the crystal grain boundary part is irradiated by laser light or strong light. Is treated, a crystalline silicon film almost in a single crystal state is obtained.

【0011】[0011]

【発明が解決しようとする課題】ところで、上記触媒元
素の非晶質ケイ素膜への選択的な導入は、二酸化ケイ素
等からなるマスクを用いて行われ、その導入部での触媒
元素の濃度は高いものとなる。よって、上記導入部は、
TFTのチャンネル領域やソース・ドレイン領域に重な
らないようそれらから離隔する必要があるものの、ラテ
ラル成長距離には限界があるので、上記導入部はTFT
の近傍に設けられる。
The above-mentioned selective introduction of the catalytic element into the amorphous silicon film is carried out by using a mask made of silicon dioxide or the like. It will be expensive. Therefore, the introduction section
Although it is necessary to separate them from the TFT channel region and the source / drain regions so that they do not overlap with each other, there is a limit to the lateral growth distance.
Is provided in the vicinity of.

【0012】このような導入部に対し、図2に示すよう
に、結晶性を助長させるべくレーザ光あるいは強光を照
射すると、導入部205の表面に触媒元素が析出した
り、結晶性ケイ素膜の多結晶化領域208の下の下地膜
202部分に多量に触媒元素が拡散し、析出・拡散領域
218が形成され、その結果、触媒元素が基板201上
に多量に存在することとなる。このような基板上にTF
Tなどの素子を形成して半導体装置を得た場合には、触
媒元素の存在により半導体装置の信頼性や電気的安定性
が阻害されるという問題があった。
As shown in FIG. 2, when the introduction portion is irradiated with a laser beam or an intense light in order to promote crystallinity, a catalytic element is deposited on the surface of the introduction portion 205 or the crystalline silicon film is formed. A large amount of the catalyst element is diffused into the portion of the base film 202 below the polycrystallized region 208 to form a deposition / diffusion region 218. As a result, the catalyst element is present on the substrate 201 in a large amount. TF on such a substrate
When a semiconductor device is obtained by forming an element such as T, there has been a problem that the reliability and electrical stability of the semiconductor device are impaired by the presence of the catalytic element.

【0013】本発明はこのような従来技術の課題を解決
すべくなされたものであり、信頼性や電気的安定性を向
上できる半導体装置およびその製造方法を提供すること
を目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such problems of the prior art, and has as its object to provide a semiconductor device capable of improving reliability and electrical stability and a method of manufacturing the same.

【0014】[0014]

【課題を解決するための手段】本発明の半導体装置は、
結晶性を有するケイ素膜からなる活性領域を備えた半導
体装置であって、該活性領域は、結晶化を助長する触媒
元素が選択的に導入された非晶質ケイ素膜を加熱処理す
ることにより形成されたラテラル成長部からなってお
り、該ラテラル成長部は、該非晶質ケイ素膜における該
触媒元素の被導入部を除去した後に、該ラテラル成長部
へのレーザー光又は強光が照射されて形成されている
で、そのことにより上記目的が達成される。
According to the present invention, there is provided a semiconductor device comprising:
A semiconductor device having an active region made of a crystalline silicon film, wherein the active region is formed by heat-treating an amorphous silicon film into which a catalytic element that promotes crystallization is selectively introduced. A lateral growth portion, wherein the lateral growth portion is formed in the amorphous silicon film.
After removing the catalyst element introduction portion, the lateral growth portion is removed.
The laser beam or the intense light is applied to the laser beam , so that the above object is achieved.

【0015】本発明の半導体装置において、前記触媒元
素として、Ni、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、P、As、SbおよびAlのうちから
選ばれる一種または複数種類の元素が用いられた構成と
することができる。
In the semiconductor device of the present invention, Ni, Co, Pd, Pt, Cu, Ag, A
A structure using one or more elements selected from u, In, Sn, P, As, Sb, and Al can be employed.

【0016】本発明の半導体装置において、前記活性領
域中における触媒元素の濃度が、1×1014atoms
/cm3〜1×1018atoms/cm3である構成とす
ることができる。
In the semiconductor device according to the present invention, the concentration of the catalytic element in the active region is 1 × 10 14 atoms.
/ Cm 3 to 1 × 10 18 atoms / cm 3 .

【0017】本発明の半導体装置の製造方法は、基板上
に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜
の結晶化を助長する触媒元素を、該非晶質ケイ素膜の一
部である被導入部に導入する工程と、 該導入部の周
辺部において該基板の表面に対し概略平行な方向に結晶
成長を行わせるべく加熱し、結晶性ケイ素膜を得る工程
と、該導入部を除去する工程と、除去された該導入
部の周辺部において結晶性ケイ素膜の結晶性を助長すべ
く、レーザー光あるいは強光を照射して、ラテラル成長
部を形成する工程とを含んでおり、そのことにより上記
目的が達成される。
According to the method of manufacturing a semiconductor device of the present invention, there is provided a step of forming an amorphous silicon film on a substrate, and a step of forming a catalyst element for promoting crystallization of the amorphous silicon film on a part of the amorphous silicon film. a step of obtaining a step of introducing into the inlet portion, the in the periphery of the inlet portion to the surface of the substrate is heated to cause the crystal growth in a direction substantially parallel to the crystalline silicon film is, the object to be removing the introduction, in order to promote the crystallization of the crystalline silicon film in the peripheral portion of the removed said the introduction, by irradiating a laser beam or an intense light, lateral growth
Forming a portion, whereby the above object is achieved.

【0018】[0018]

【作用】本発明にあっては、結晶化を助長する触媒元素
が選択的に導入された非晶質ケイ素膜を加熱し、触媒元
素が導入された被導入部の周辺部においてラテラル成長
を行わせ、その後、レーザー光あるいは強光を全面照射
する前に上記被導入部を除去する。よって、レーザー光
あるいは強光を全面照射しても、その際には上記被導入
部が存在しないので、被導入部表面での触媒元素の析出
や、下地膜への多量の触媒元素の拡散が起こらない。ま
た、ラテラル成長した領域のみをTFTのチャンネル領
域やソース・ドレイン領域に用いることが可能となり、
半導体装置の信頼性や電気的安定性を向上できる。ま
た、触媒元素を導入する際に、被導入部において触媒元
素添加量にばらつきがあっても、その触媒元素添加量の
ばらつきによりTFT特性が影響を受けるということも
ない。
According to the present invention, an amorphous silicon film into which a catalyst element for promoting crystallization is selectively introduced is heated, and lateral growth is carried out in a peripheral portion of a portion to which the catalyst element is introduced. Then, before the entire surface is irradiated with the laser light or the intense light, the above-described introduced portion is removed. Therefore, even if the entire surface is irradiated with laser light or strong light, the above-mentioned introduced portion does not exist at that time, so that the deposition of the catalytic element on the surface of the introduced portion and the diffusion of a large amount of the catalytic element into the underlayer film occur. Does not happen. Also, only the laterally grown region can be used for the channel region and the source / drain region of the TFT,
The reliability and electrical stability of the semiconductor device can be improved. In addition, when the catalyst element is introduced, even if the addition amount of the catalyst element varies in the part to be introduced, the variation in the addition amount of the catalyst element does not affect the TFT characteristics.

【0019】[0019]

【実施例】以下に本発明の実施例を具体的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below.

【0020】図1は、本発明をTFTの作製に適用した
場合におけるその作製工程の概要を示す断面図である。
その作製工程は、(A)→(H)の順にしたがって順次
進行する。
FIG. 1 is a cross-sectional view showing an outline of a manufacturing process when the present invention is applied to manufacturing of a TFT.
The manufacturing process sequentially proceeds in the order of (A) → (H).

【0021】まず、図1(A)に示すように、洗浄され
たガラス基板101の上に、例えばスパッタリング法に
よって厚さ50〜200nm、例えば100nmの酸化
ケイ素からなる下地膜102を形成する。この酸化ケイ
素膜の必要膜厚は、ガラス基板101の表面状態によっ
て異なり、十分に平坦で、不純物(ナトリウムイオン)
等の半導体特性に悪影響を与えるイオンの濃度が十分に
低い基板であれば、省略することも可能であり、逆に表
面の状態が、傷や凹凸の激しいものであれば、上記膜厚
よりも厚く堆積させる必要がある。ガラス基板101に
代えて、本発明では他の材質の基板を使用することが可
能である。
First, as shown in FIG. 1A, a base film 102 made of silicon oxide having a thickness of 50 to 200 nm, for example, 100 nm is formed on a cleaned glass substrate 101 by, for example, a sputtering method. The required thickness of the silicon oxide film varies depending on the surface state of the glass substrate 101, is sufficiently flat, and has an impurity (sodium ion).
If the substrate has a sufficiently low concentration of ions that adversely affect the semiconductor characteristics such as, it is possible to omit it. Conversely, if the surface state is severely scratched or uneven, the film thickness is greater than the above film thickness. It needs to be deposited thick. Instead of the glass substrate 101, a substrate of another material can be used in the present invention.

【0022】次に、減圧CVD法あるいはプラズマCV
D法、スッパタリング法等によって、厚さ25〜100
nm、例えば50nmの真性(I型)の非晶質ケイ素膜
(a−Si膜)103を成膜する。
Next, a low pressure CVD method or a plasma CV
25 to 100 thicknesses by D method, sputtering method, etc.
An intrinsic (I-type) amorphous silicon film (a-Si film) 103 having a thickness of, for example, 50 nm is formed.

【0023】次に、非晶質ケイ素膜103上にマスク1
04を100nm程度の厚さで酸化ケイ素等を用いて形
成する。このマスク104は、非晶質ケイ素膜103に
結晶化を助長する元素を選択的に導入するためのもので
ある。
Next, a mask 1 is formed on the amorphous silicon film 103.
04 is formed with a thickness of about 100 nm using silicon oxide or the like. This mask 104 is for selectively introducing an element that promotes crystallization into the amorphous silicon film 103.

【0024】次に、この状態で、該結晶化を助長する元
素として、例えばニッケルを上記マスク104で覆われ
ていない非晶質ケイ素膜103部分である被導入部10
5に導入する。この導入には、蒸着、スパッタ、プラズ
マ処理、又は溶液塗布などの方法を用いることができ
る。
Next, in this state, as an element promoting the crystallization, for example, nickel is introduced into the doped portion 10 which is the portion of the amorphous silicon film 103 not covered with the mask 104.
Introduce to 5. For this introduction, a method such as vapor deposition, sputtering, plasma treatment, or solution coating can be used.

【0025】次に、この状態で基板全体を加熱処理す
る。すると、被導入部105においてまず多結晶化が起
こる。さらに加熱処理を続けると、図1(B)に示すよ
うに、被導入部105から外側に向け、つまり矢印で示
す結晶成長方向106に向け、しかも基板101の表面
に対し概略平行な方向に多結晶化が進行していく。十分
に加熱処理を行うと、図1(C)に示した状態になる。
即ち、被導入部105に連なる多結晶化領域108の外
側に結晶成長端107が存在する状態になる。結晶成長
端107は、基板表面に対し概略平行な方向に多結晶化
が進行した時の結晶成長端であり、多結晶化領域108
と比較してニッケルの濃度の高い領域である。加熱処理
の具体例としては、水素還元雰囲気下または不活性雰囲
気下において、加熱温度520〜580℃で数時間から
数十時間、例えば550℃で8時間アニールして結晶化
させる。なお、図1(C)中の実際のニッケルの濃度
は、被導入部105や結晶成長端107が1×1019
1×1020atoms/cm3程度、多結晶化領域10
8が1×1014〜1×1018atoms/cm3程度で
ある。
Next, in this state, the entire substrate is heated. Then, polycrystallization occurs first in the portion to be introduced 105. When the heat treatment is further continued, as shown in FIG. 1B, the heat treatment is directed outward from the portion to be introduced 105, that is, toward the crystal growth direction 106 indicated by the arrow, and in a direction substantially parallel to the surface of the substrate 101. Crystallization proceeds. When the heat treatment is sufficiently performed, the state shown in FIG.
That is, the crystal growth end 107 is present outside the polycrystallized region 108 connected to the portion 105 to be introduced. The crystal growth end 107 is a crystal growth end when polycrystallization progresses in a direction substantially parallel to the substrate surface, and is a polycrystallized region 108.
This is a region where the concentration of nickel is higher than that of the region. As a specific example of the heat treatment, crystallization is performed by annealing at a heating temperature of 520 to 580 ° C. for several hours to several tens of hours, for example, 550 ° C. for 8 hours under a hydrogen reducing atmosphere or an inert atmosphere. Note that the actual nickel concentration in FIG. 1 (C) is 1 × 10 19-
About 1 × 10 20 atoms / cm 3 , polycrystalline region 10
8 is about 1 × 10 14 to 1 × 10 18 atoms / cm 3 .

【0026】次に、図1(D)に示すように、上記マス
ク104と被導入部105の結晶性ケイ素膜105とを
除去する。これにより、後述する2つのTFTの素子間
分離が行われる。
Next, as shown in FIG. 1D, the mask 104 and the crystalline silicon film 105 of the portion 105 to be introduced are removed. As a result, isolation between the two TFTs described below is performed.

【0027】次に、図1(E)に示すように、多結晶化
領域108を用いて、TFTの活性領域(ソース/ドレ
イン領域、チャネル領域)となる島状の結晶性ケイ素膜
109を形成する。
Next, as shown in FIG. 1E, an island-shaped crystalline silicon film 109 to be an active region (source / drain region, channel region) of the TFT is formed using the polycrystallized region 108. I do.

【0028】次に、レーザー光を照射して結晶性ケイ素
膜109の結晶性を助長する。このときのレーザー光と
しては、XeClエキシマレーザー(波長308nm)
を用いた。レーザー光の照射条件は、照射時に基板を2
00〜450℃、例えば400℃に加熱し、エネルギー
密度200〜400mJ/cm2、例えば300mJ/
cm2で照射した。
Next, laser light is irradiated to promote the crystallinity of the crystalline silicon film 109. The laser light at this time is a XeCl excimer laser (wavelength 308 nm)
Was used. The irradiation conditions of the laser beam are as follows.
It is heated to 00 to 450 ° C., for example, 400 ° C., and has an energy density of 200 to 400 mJ / cm 2 , for example, 300 mJ /
Irradiated in cm 2 .

【0029】次に、図1(F)に示すように、結晶性ケ
イ素膜109を覆うように厚さ20〜150nm、ここ
では100nmの酸化ケイ素膜をゲート絶縁膜110と
して成膜する。酸化ケイ素膜の形成には、ここではTE
OSを原料とし、酸素とともに基板温度150〜600
℃、好ましくは300〜450℃で、RFプラズマCV
D法で分解・堆積した。あるいは、TEOSを原料とし
てオゾンガスとともに減圧CVD法もしくは常圧CVD
法によって、基板温度を350〜600℃、好ましくは
400〜550℃として形成してもよい。
Next, as shown in FIG. 1F, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is formed as the gate insulating film 110 so as to cover the crystalline silicon film 109. For the formation of the silicon oxide film, TE
Substrate temperature 150 to 600 with OS as raw material together with oxygen
C, preferably 300-450 ° C., RF plasma CV
Decomposed and deposited by D method. Alternatively, reduced pressure CVD or normal pressure CVD using TEOS as a raw material together with ozone gas
Depending on the method, the substrate may be formed at a substrate temperature of 350 to 600C, preferably 400 to 550C.

【0030】次に、ゲート絶縁膜110自身のバルク特
性および結晶性ケイ素膜109/ゲート絶縁膜110の
界面特性を向上するために、不活性ガス雰囲気下で40
0〜600℃で30〜60分アニールを行った。
Next, in order to improve the bulk characteristics of the gate insulating film 110 itself and the interface characteristics between the crystalline silicon film 109 and the gate insulating film 110, a process under an inert gas atmosphere is performed.
Annealing was performed at 0 to 600 ° C. for 30 to 60 minutes.

【0031】次に、スパッタリング法によって、厚さ4
00〜800nm、例えば600nmのアルミニウム膜
を成膜し、そのアルミニウム膜をパターニングして、ゲ
ート電極111を形成する。
Next, a thickness of 4
An aluminum film having a thickness of 00 to 800 nm, for example, 600 nm is formed, and the aluminum film is patterned to form a gate electrode 111.

【0032】次に、上記ゲート電極111を陽極酸化し
て、表面に酸化物層112を形成する。陽極酸化は、酒
石酸が1〜5%含まれたエチレングリコール溶液中で行
い、最初一定電流で220Vまで電圧を上げ、その状態
で1時間保持して終了させる。得られた酸化物層112
の厚さは200nmである。なお、この酸化物層112
は、後のイオンドーピング工程において、オフセットゲ
ート領域を形成する厚さとなるので、オフセットゲート
領域の長さを上記陽極酸化工程で決めることができる。
Next, the gate electrode 111 is anodized to form an oxide layer 112 on the surface. The anodization is performed in an ethylene glycol solution containing tartaric acid at 1 to 5%, and the voltage is first increased to 220 V at a constant current, and the state is maintained for 1 hour to complete the process. Obtained oxide layer 112
Has a thickness of 200 nm. Note that this oxide layer 112
Becomes the thickness for forming the offset gate region in the subsequent ion doping step, so that the length of the offset gate area can be determined in the anodic oxidation step.

【0033】次に、図1(G)に示すように、イオンド
ーピング法によって、活性領域113にゲート電極11
1、酸化物層112をマスクとして不純物(リン又はホ
ウ素)を注入する。ドーピングガスとして、フォスフィ
ン(PH3)およびジボラン(B26)を用い、前者の
場合は、加速電圧を60〜90kV、例えば80kV、
後者の場合は、40kV〜80kV、例えば65kVと
し、ドーズ量は1×1015〜8×1015cm-2、例えば
リンを2×1015cm-2、ホウ素を5×1015cm-2
する。この工程により、ゲート電極111、酸化物層1
12にマスクされ不純物が注入されない領域は後にTF
Tのチャネル領域114となる。ドーピングに際して
は、ドーピングが不要な領域をフォトレジストで覆うこ
とによって、それぞれの元素を選択的にドーピングを行
う。この結果、活性領域113にはN型の不純物領域
(ソース/ドレイン領域)114A、またはP型の不純
物領域(ソース/ドレイン領域)114Aが形成され、
Nチャネル型TFT、またはPチャネル型TFTを形成
することができる。
Next, as shown in FIG. 1G, the gate electrode 11 is formed in the active region 113 by ion doping.
1. Impurities (phosphorus or boron) are implanted using the oxide layer 112 as a mask. Phosphine (PH 3 ) and diborane (B 2 H 6 ) are used as the doping gas. In the former case, the acceleration voltage is 60 to 90 kV, for example, 80 kV,
In the latter case, it is 40 kV to 80 kV, for example, 65 kV, and the dose is 1 × 10 15 to 8 × 10 15 cm −2 , for example, phosphorus is 2 × 10 15 cm −2 , and boron is 5 × 10 15 cm −2 . I do. By this step, the gate electrode 111, the oxide layer 1
The region which is masked by No. 12 and into which impurities are not implanted
The channel region 114 becomes T. At the time of doping, each element is selectively doped by covering a region not requiring doping with a photoresist. As a result, an N-type impurity region (source / drain region) 114A or a P-type impurity region (source / drain region) 114A is formed in the active region 113.
An N-channel TFT or a P-channel TFT can be formed.

【0034】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣下した部分の結
晶性を改善させる。この際、使用するレーザーとしては
XeClエキシマレーザー(波長308nm)を用い、
エネルギー密度150〜400mJ/cm2、好ましく
は250mJ/cm2で照射を行った。こうして形成さ
れた不純物(リン又はホウ素)が導入された不純物領域
114Aのシート抵抗は、200〜800Ω/□であっ
た。
Next, annealing is performed by irradiating a laser beam to activate the ion-implanted impurities, and at the same time, to improve the crystallinity of the portion where the crystallinity has deteriorated in the impurity introducing step. At this time, a XeCl excimer laser (wavelength 308 nm) was used as a laser,
Irradiation was performed at an energy density of 150 to 400 mJ / cm 2 , preferably 250 mJ / cm 2 . The sheet resistance of the impurity region 114A into which the impurity (phosphorous or boron) thus formed was introduced was 200 to 800 Ω / □.

【0035】次に、図1(H)に示すように、厚さ60
0nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間
絶縁膜115として形成する。酸化ケイ素膜を用いる場
合には、TEOSを原料として、これと酸素とのプラズ
ムCVD法、もしくはオゾンとの減圧CVD法あるいは
常圧CVD法によって形成すれば、断差被覆性に優れた
良好な層間絶縁膜が得られる。また、SiH4とNH3
原料ガスとしてプラズマCVD法で成膜された窒化ケイ
素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素
原子を供給し、TFT特性を劣下させる不対結合手を低
減する効果がある。
Next, as shown in FIG.
A silicon oxide film or a silicon nitride film having a thickness of about 0 nm is formed as the interlayer insulating film 115. When a silicon oxide film is used, if TEOS is used as a raw material and formed by a plasma CVD method with oxygen, a reduced pressure CVD method with ozone, or a normal pressure CVD method, a good interlayer having excellent step coverage can be obtained. An insulating film is obtained. When a silicon nitride film formed by a plasma CVD method using SiH 4 and NH 3 as a source gas is used, hydrogen atoms are supplied to the interface between the active region and the gate insulating film, and the unpaired bonding that deteriorates the TFT characteristics is provided. It has the effect of reducing hands.

【0036】次に、層間絶縁膜115にコンタクトホー
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの多層膜によってTFTの電極・配線116、1
17を形成する。
Next, a contact hole is formed in the interlayer insulating film 115, and the electrode / wiring 116, 1
17 is formed.

【0037】最後に、1気圧の水素雰囲気で350℃、
30分のアニールを行い、TFTを完成させる。
Finally, at 350 ° C. in a hydrogen atmosphere of 1 atm.
Anneal for 30 minutes to complete the TFT.

【0038】このようにして作製された本TFTを、画
素電極をスイッチングする素子として用いる場合には、
電極・配線116および117の一方をITOなど透明
導電膜からなる画素電極に接続し、もう一方の電極・配
線より信号を入力する。また、本TFTを薄膜集積回路
に用いる場合には、ゲート電極111上にもコンタクト
ホールを形成し、必要とする配線を施せばよい。
When the TFT thus manufactured is used as an element for switching a pixel electrode,
One of the electrodes / wirings 116 and 117 is connected to a pixel electrode made of a transparent conductive film such as ITO, and a signal is input from the other electrode / wiring. When the present TFT is used for a thin film integrated circuit, a contact hole may be formed also on the gate electrode 111 and a necessary wiring may be provided.

【0039】以上のように作製したTFTは、n−ch
TFTの場合、電界効果移動度は120〜150cm2
/Vs、S値は0.2〜0.4V/桁、閾値電圧2〜3
Vという良好な特性を示した。基板内におけるTFT特
性のばらつきは、電界効果移動度で±12%、閾値電圧
では±8%以内であった。また、p−chTFTの場
合、電界効果移動度100〜140cm2/Vs、S値
0.3〜0.5V/桁、閾値電圧−2〜−3Vという良
好な特性を示した。基板内におけるTFT特性のばらつ
きは、電界効果移動度で±10%、閾値電圧でほぼ±5
%以内であった。
The TFT manufactured as described above has an n-ch
In the case of a TFT, the field-effect mobility is 120 to 150 cm 2
/ Vs, S value is 0.2 to 0.4 V / digit, threshold voltage is 2 to 3
V showed good characteristics. The variation in the TFT characteristics within the substrate was within ± 12% in the field effect mobility and within ± 8% in the threshold voltage. In the case of the p-ch TFT, favorable characteristics such as a field-effect mobility of 100 to 140 cm 2 / Vs, an S value of 0.3 to 0.5 V / digit, and a threshold voltage of −2 to −3 V were exhibited. Variations in TFT characteristics within the substrate are ± 10% in field effect mobility and approximately ± 5 in threshold voltage.
%.

【0040】以上、本発明に基づく1実施例につき具体
的に説明したが、本発明は上述の実施例に限定されるも
のではなく、本発明の技術的思想に基づく各種の変形が
可能である。
As described above, one embodiment according to the present invention has been specifically described. However, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible. .

【0041】例えば、上述実施例においては、結晶化を
助長する不純物金属元素としては、ニッケル以外に、コ
バルト、パラジウム、白金、銅、銀、金、インジウム、
スズ、リン、ヒ素、アンチモン、アルミニウムを用いて
も同様の効果が得られる。
For example, in the above-described embodiment, the impurity metal element that promotes crystallization is not only nickel but also cobalt, palladium, platinum, copper, silver, gold, indium, and the like.
Similar effects can be obtained by using tin, phosphorus, arsenic, antimony, and aluminum.

【0042】また、本実施例では結晶性ケイ素膜の結晶
性を助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー(例えば連続発振Arレーザーなど)でも同様の
処理が可能である。また、レーザー光の代わりに赤外
光、フラッシュランプを使用して短時間に1000〜1
200℃(シリコンモニターの温度)まで上昇させ試料
を加熱する、いわゆるRTA(ラピット・サーマル・ア
ニール)、RTP(ラピッド・サーマル・プロセスとも
いう)などのいわゆるレーザー光と同等の強光を用いて
もよい。
In this embodiment, as a means for promoting the crystallinity of the crystalline silicon film, a heating method by irradiating an excimer laser which is a pulse laser is used, but other lasers (for example, a continuous oscillation Ar laser) may be used. Similar processing is possible. In addition, an infrared light or a flash lamp is used in place of the laser light to shorten the time from 1000 to 1
The temperature is raised to 200 ° C. (temperature of the silicon monitor) and the sample is heated. Intense light equivalent to so-called laser light such as so-called RTA (rapid thermal annealing) or RTP (rapid thermal process) is also used. Good.

【0043】また、本実施例のTFTは、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
は勿論、同一基板上にCPUを構成する素子としても用
いる事が出来る。
Further, the TFT of this embodiment can be used not only as a driver circuit and a pixel portion of an active matrix type liquid crystal display device but also as an element constituting a CPU on the same substrate.

【0044】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば密着型
イメージセンサー、ドライバー内臓型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内臓型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。更に、本発明は、上
述の実施例で説明したMOS型トランジスタに限らず、
結晶性半導体を素子材としてバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。
Further, as an application of the present invention, in addition to an active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a driver built-in type thermal head, a driver built-in type light using an organic EL or the like as a light emitting element. A writing element, a display element, a three-dimensional IC, and the like can be considered. By using the present invention, high performance such as high speed and high resolution of these elements is realized. Further, the present invention is not limited to the MOS transistors described in the above embodiments,
The present invention can be widely applied to semiconductor processes including a bipolar transistor and an electrostatic induction transistor using a crystalline semiconductor as an element material.

【0045】[0045]

【発明の効果】以上詳述したように、本発明による場合
には、レーザー光あるいは強光を全面照射する際には被
導入部が存在しないので、被導入部表面での触媒元素の
析出や、下地膜への多量の触媒元素の拡散が起こらず、
また、ラテラル成長した領域のみをTFTのチャンネル
領域やソース・ドレイン領域に用いることが可能とな
り、半導体装置の信頼性や電気的安定性を向上できる。
As described above in detail, in the case of the present invention, when the entire surface is irradiated with laser light or intense light, there is no part to be introduced. , A large amount of catalyst element does not diffuse into the underlayer,
Further, only the laterally grown region can be used for the channel region and the source / drain region of the TFT, so that the reliability and the electrical stability of the semiconductor device can be improved.

【0046】また、本発明の特徴とする活性領域を薄膜
トランジスタに適用する場合には、大面積基板にわたっ
て均一で安定した特性の高性能薄膜トランジスタを有す
る半導体装置を、簡便な製造プロセスにて得ることがで
きる。特に、液晶表示装置に適用する場合は、アクティ
ブマトリクス基板に要求される画素スイッチングTFT
の特性の均一化、周辺駆動回路部を構成するTFTに要
求される高性能化を同時に満足させ得、同一基板上にア
クティブマトリクス部と周辺駆動回路部を構成するドラ
イバモノリシック型アクティブマトリクス基板の実現が
可能となり、モジュールのコンパクト化、高性能化、低
コスト化を図れる。
When the active region, which is a feature of the present invention, is applied to a thin film transistor, a semiconductor device having a high performance thin film transistor having uniform and stable characteristics over a large area substrate can be obtained by a simple manufacturing process. it can. In particular, when applied to a liquid crystal display device, the pixel switching TFT required for an active matrix substrate
Realization of a driver monolithic type active matrix substrate, which comprises the active matrix section and the peripheral drive circuit section on the same substrate, while at the same time satisfying the uniformity of the characteristics of the TFT and the high performance required for the TFTs constituting the peripheral drive circuit section. It is possible to reduce the size, performance and cost of the module.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明をTFTの作製に適用した場合における
その作製工程の概要を示す断面図である。
FIG. 1 is a cross-sectional view showing an outline of a manufacturing process when the present invention is applied to the manufacture of a TFT.

【図2】従来技術における問題点を説明するため図であ
り、被導入部の近傍を示す断面図である。
FIG. 2 is a view for explaining a problem in the related art, and is a cross-sectional view showing the vicinity of a part to be introduced.

【符号の説明】[Explanation of symbols]

101 ガラス基板 201 基板 102、202 下地膜 103 非晶質ケイ素膜 104 マスク 105、205 被導入部 106 結晶成長方向 107 結晶成長端 108、208 多結晶化領域 109 結晶性ケイ素膜 110 ゲート絶縁膜 111 ゲート電極 112 酸化物層 113 活性領域 114A 不純物領域(ソース/ドレイン領域) 114 チャネル領域 115 層間絶縁膜 116、117 電極・配線 218 析出・拡散領域 101 Glass substrate 201 Substrate 102, 202 Base film 103 Amorphous silicon film 104 Mask 105, 205 Introduced part 106 Crystal growth direction 107 Crystal growth end 108, 208 Polycrystallized region 109 Crystalline silicon film 110 Gate insulating film 111 Gate Electrode 112 oxide layer 113 active region 114A impurity region (source / drain region) 114 channel region 115 interlayer insulating film 116, 117 electrode / wiring 218 deposition / diffusion region

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−140915(JP,A) 特開 平5−82442(JP,A) 特開 平4−22120(JP,A) 特開 平7−153689(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-140915 (JP, A) JP-A-5-82442 (JP, A) JP-A-4-22120 (JP, A) JP-A-7- 153689 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/20

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 結晶性を有するケイ素膜からなる活性領
域を備えた半導体装置であって、 該活性領域は、結晶化を助長する触媒元素が選択的に導
入された非晶質ケイ素膜を加熱処理することにより形成
されたラテラル成長部からなっており、該ラテラル成長
部は、該非晶質ケイ素膜における該触媒元素の被導入部
を除去して、活性領域を形成した後に、該ラテラル成長
部へのレーザー光又は強光が照射されて形成されている
半導体装置。
1. A semiconductor device having an active region made of a crystalline silicon film, wherein the active region is formed by heating an amorphous silicon film into which a catalytic element for promoting crystallization is selectively introduced. process has become the lateral growth part formed by, the lateral growth
Part is the part to which the catalyst element is introduced in the amorphous silicon film.
Is removed to form an active region, and then the lateral growth is performed.
A semiconductor device formed by irradiating a part with laser light or strong light .
【請求項2】 前記触媒元素として、Ni、Co、P
d、Pt、Cu、Ag、Au、In、Sn、P、As、
SbおよびAlのうちから選ばれる一種または複数種類
の元素が用いられた請求項1に記載の半導体装置。
2. The catalyst element according to claim 1, wherein the catalyst element is Ni, Co, P
d, Pt, Cu, Ag, Au, In, Sn, P, As,
2. The semiconductor device according to claim 1, wherein one or more elements selected from Sb and Al are used.
【請求項3】 前記活性領域中における触媒元素の濃度
が、1×1014atoms/cm3〜1×1018ato
ms/cm3である請求項1に記載の半導体装置。
3. The method according to claim 1, wherein the concentration of the catalyst element in the active region is 1 × 10 14 atoms / cm 3 to 1 × 10 18 atom.
2. The semiconductor device according to claim 1, wherein the rate is ms / cm 3 .
【請求項4】 基板上に非晶質ケイ素膜を形成する工程
と、 該非晶質ケイ素膜の結晶化を助長する触媒元素を、該非
晶質ケイ素膜の一部である被導入部に導入する工程と、 該導入部の周辺部において該基板の表面に対し概略平
行な方向に結晶成長を行わせるべく加熱し、結晶性ケイ
素膜を得る工程と、 該導入部を除去する工程と、 除去された該導入部の周辺部において結晶性ケイ素膜
の結晶性を助長すべく、レーザー光あるいは強光を照射
して、ラテラル成長部を形成する工程とを含む半導体装
置の製造方法。
4. A step of forming an amorphous silicon film on a substrate, and introducing a catalyst element which promotes crystallization of the amorphous silicon film into a portion to be introduced which is a part of the amorphous silicon film. a step, the heating to cause the crystal growth in a direction substantially parallel to the surface of the substrate at the periphery of the inlet portion, a step of obtaining a crystalline silicon film, and removing the object inlet portion, in order to promote the crystallization of the crystalline silicon film in the peripheral portion of the removed the object inlet portion, irradiating a laser beam or an intense light
Forming a lateral growth portion .
JP13915194A 1993-12-20 1994-06-21 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3269734B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP13915194A JP3269734B2 (en) 1994-06-21 1994-06-21 Semiconductor device and manufacturing method thereof
TW083111019A TW272319B (en) 1993-12-20 1994-11-26
US08/357,648 US5696003A (en) 1993-12-20 1994-12-16 Method for fabricating a semiconductor device using a catalyst introduction region
CN94120769A CN1052567C (en) 1993-12-20 1994-12-20 A semiconductor device and a method of fabricating the same
KR1019940035807A KR100228231B1 (en) 1993-12-20 1994-12-20 Semiconductor device and manufacturing method thereof
US08/452,693 US5821562A (en) 1993-12-20 1995-05-30 Semiconductor device formed within asymetrically-shaped seed crystal region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13915194A JP3269734B2 (en) 1994-06-21 1994-06-21 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH088181A JPH088181A (en) 1996-01-12
JP3269734B2 true JP3269734B2 (en) 2002-04-02

Family

ID=15238758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13915194A Expired - Fee Related JP3269734B2 (en) 1993-12-20 1994-06-21 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3269734B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124480B2 (en) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JPH10200114A (en) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd Thin film circuit
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (en) 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JPH088181A (en) 1996-01-12

Similar Documents

Publication Publication Date Title
JP3138169B2 (en) Method for manufacturing semiconductor device
JP3192546B2 (en) Semiconductor device and method of manufacturing the same
US6613613B2 (en) Thin film type monolithic semiconductor device
JP2860869B2 (en) Semiconductor device and manufacturing method thereof
JPH086053A (en) Liquid crystal display device
JP3389022B2 (en) Semiconductor device
JP3277082B2 (en) Semiconductor device and manufacturing method thereof
JP3269738B2 (en) Semiconductor device and manufacturing method thereof
JPH06268212A (en) Semiconductor circuit and manufacture thereof
JP3059337B2 (en) Semiconductor device and manufacturing method thereof
JP3269734B2 (en) Semiconductor device and manufacturing method thereof
JP3107345B2 (en) Method for manufacturing semiconductor device
JP3422435B2 (en) Method for manufacturing crystalline silicon film, crystalline silicon film, semiconductor device, and active matrix substrate
JP3431681B2 (en) Method for manufacturing semiconductor circuit
JP3192555B2 (en) Method for manufacturing semiconductor device
JPH08148425A (en) Semiconductor device and manufacture thereof
JP2001196307A (en) Manufacturing method of semiconductor device
JP2002280560A (en) Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device
JP3090855B2 (en) Semiconductor device and manufacturing method thereof
JP3233794B2 (en) Semiconductor device and method of manufacturing the same
JP3859516B2 (en) Manufacturing method of semiconductor device
JP3338756B2 (en) Semiconductor device and method of manufacturing the same
JPH0982639A (en) Semiconductor device and its manufacture
JP2001135574A (en) Method of fabrication for semiconductor device
JPH09148245A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020107

LAPS Cancellation because of no payment of annual fees