JP3269734B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3269734B2
JP3269734B2 JP13915194A JP13915194A JP3269734B2 JP 3269734 B2 JP3269734 B2 JP 3269734B2 JP 13915194 A JP13915194 A JP 13915194A JP 13915194 A JP13915194 A JP 13915194A JP 3269734 B2 JP3269734 B2 JP 3269734B2
Authority
JP
Japan
Prior art keywords
film
silicon film
semiconductor device
substrate
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13915194A
Other languages
Japanese (ja)
Other versions
JPH088181A (en
Inventor
康弘 三谷
克己 野村
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP13915194A priority Critical patent/JP3269734B2/en
Priority claimed from TW083111019A external-priority patent/TW272319B/zh
Publication of JPH088181A publication Critical patent/JPH088181A/en
Application granted granted Critical
Publication of JP3269734B2 publication Critical patent/JP3269734B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、例えばアクティブマトリクス型の液晶表示装置などに利用され、ガラス等の絶縁基板上に薄膜トランジスタが設けられた半導体装置およびその製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする薄膜トランジスタを有する半導体装置およびその製造方法に関する。 The present invention relates to, for example, is utilized, such as an active matrix type liquid crystal display device, relates to a semiconductor device and a manufacturing method thereof insulating thin film transistor on a substrate is provided, such as glass, more particularly, non the semiconductor device having a thin film transistor for a crystalline silicon film of amorphous silicon film is crystallized with the active region and a manufacturing method thereof.

【0002】 [0002]

【従来の技術】上記半導体装置としては、薄膜トランジスタ(TFT)を画素の駆動に用いるアクティブマトリクス型液晶表示装置やイメージセンサー等が知られている。 2. Description of the Related Art As the semiconductor device, an active matrix liquid crystal display device or an image sensor or the like using a thin film transistor (TFT) for driving the pixels are known. これらの装置に用いられるTFTには、薄肉のケイ素半導体膜を用いるのが一般的である。 The TFT used in these devices, to use a thin silicon semiconductor film is generally used.

【0003】ケイ素半導体膜としては、非晶質ケイ素(a−Si)半導体からなるものと結晶性を有するケイ素半導体からなるものとに大別される。 [0003] As the silicon semiconductor film is roughly classified into those of silicon semiconductors having as the crystalline of amorphous silicon (a-Si) semiconductor. 前者の非晶質ケイ素半導体は、作製温度が低く気相法で比較的容易に作製することが可能であり、また量産性に富むため最も一般的に用いられている。 Amorphous silicon semiconductor of the former is capable of producing temperature relatively easily made in low gas-phase method, also it has been used most commonly for rich mass production. しかし、導電性等の物性が、後者の結晶性を有するケイ素半導体に比べて劣るため、今後、より高速特性を得るためには、結晶性を有するケイ素半導体からなるTFTの作製方法の確立が強く求められていた。 However, the physical properties of the conductive or the like, is inferior as compared to silicon semiconductor with a latter crystalline, future, in order to obtain a higher speed characteristic, strong establishment of a manufacturing method of a TFT made of silicon semiconductor having crystallinity It has been demanded. 尚、結晶性を有するケイ素半導体としては、 As the silicon semiconductor having crystallinity,
多晶質ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ素、結晶性と非晶質性の中間の状態を有するセミアモルファスケイ素等が知られている。 Polycrystalline silicon, microcrystalline silicon, amorphous silicon containing crystalline components, semi-amorphous silicon or the like having an intermediate state of the crystalline and amorphous nature are known.

【0004】これら結晶性を有する薄膜状のケイ素半導体を得る方法としては、以下の方法が知られている。 As a method of obtaining a thin film of silicon semiconductor having these crystalline are known the following methods.

【0005】(1)成膜時に結晶性を有する膜を直接成膜する方法 (2)非晶質の半導体膜を成膜しておき、レーザー光のエネルギーにより結晶性を有せしめる方法 (3)非晶質の半導体膜を成膜しておき、熱エネルギーを加えることにより結晶性を有せしめる方法 しかしながら、(1)の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であり、良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難である。 [0005] (1) a method of directly forming a film having a crystallinity during the film formation (2) Leave forming an amorphous semiconductor film, method in which have a crystallinity by the energy of the laser beam (3) leave forming an amorphous semiconductor film, the method allowed to have a crystallinity by the application of heat energy, however, in the method (1), since crystallization proceeds simultaneously with the film formation process, a large particle size to obtain the crystalline silicon is essential thickening of the silicon film, it is the technical difficulty to uniformly deposited over the entire surface of the film having good semiconductor properties on the substrate. また、成膜温度が600℃以上と高いので、安価なガラス基板が使用できないというコスト上の問題がある。 Further, since the film formation temperature is as high as 600 ° C. or higher, there is a cost problem that an inexpensive glass substrate can not be used.

【0006】また、(2)の方法では、熔融固化過程の結晶化現象を利用するため、小粒径ながら粒界が良好に処理され、高品質な結晶性ケイ素膜が得られる。 [0006] In the method (2), for utilizing the crystallization phenomenon of molten solidification process, the grain boundary while the small particle size is satisfactorily processed, high-quality crystalline silicon film is obtained. しかし、現在最も一般的に使用されているエキシマレーザーを例にとると、レーザー光の照射面積が小さくスループットが低いという問題がまず有り、また大面積基板の全面を均一に処理するにはレーザーの安定性が充分ではなく、次世代の技術という感が強い。 However, taking an excimer laser which is currently the most commonly used example, a problem that the irradiation area is small throughput of the laser light is low is first there, and to process the entire surface of a large area substrate uniform is a laser stability is not sufficient, strong feeling that the next generation of technology.

【0007】(3)の方法は、(1)、(2)の方法と比較すると大面積に対応できるという利点はあるが、結晶化に際し600℃以上の高温にて数十時間にわたる加熱処理が必要である。 [0007] The method of (3) is (1), the advantage over a larger when compared to the method of (2), but the heat treatment for several tens of hours at a high temperature of 600 ° C. or higher upon crystallization is necessary. すなわち、安価なガラス基板の使用とスループットの向上とを考えると、加熱温度を下げ、さらに短時間で結晶化させるという相反する問題点を同時に解決する必要がある。 That, considering the improvement of the use and throughput of inexpensive glass substrate, lowering the heating temperature, it is necessary to solve a shorter time contradictory problem to crystallize simultaneously. また、固相結晶化現象を利用するため、結晶粒は基板面に平行に広がり数μmの粒径を持つものさえ現れるが、成長した結晶粒同士がぶつかり合って粒界が形成されるため、その粒界はキャリアに対するトラップ準位として働き、TFTの移動度を低下させる大きな原因となっている。 Further, in order to utilize the solid-phase crystallization phenomenon, since the crystal grains are even appears to have a particle diameter of μm number spread parallel to the substrate surface, the grain boundaries collide has grown crystal grains is formed, act as trap states for the grain boundary carrier, it is a major cause of reducing the mobility of the TFT.

【0008】そこで、上記のような様々な問題点を全て解決するため、上記(3)の方法において、結晶化に必要な温度の低温化と処理時間の短縮化とを両立し、さらには粒界の影響を最小限に留めた結晶性ケイ素薄膜の作製方法が提案されている(特願5−218156)。 [0008] In order to solve all the various problems as described above, in the method (3), to achieve both shortening of low temperature and processing time of the temperature required for crystallization, and further the grain manufacturing method of a crystalline silicon thin film minimizing the effect of the field has been proposed (Japanese Patent Application No. 5-218156). この方法では、結晶成長の核としてNi等の不純物金属元素を非晶質ケイ素膜に導入することにより、結晶化初期の核発生速度とその後の核成長速度とを飛躍的に向上でき、従来考えられなかったような580℃以下の温度において4時間程度の熱処理で十分な結晶性を得ることができる。 In this way, by introducing the impurity metal element such as Ni as nuclei for crystal growth in the amorphous silicon film, it can dramatically improve the crystallization initial nucleus generation rate and the subsequent nucleation rate, previously thought it is possible to obtain sufficient crystallinity by a heat treatment of about 4 hours at 580 ° C. below the temperature as no. このメカニズムは、まず不純物金属元素を核とした結晶核発生が早期に起こり、その後その不純物金属元素が触媒となって結晶成長を助長し、結晶化が急激に進行することで理解される。 This mechanism, crystal nucleation the impurity metal element as the core first occurs early, then the impurity metal element promotes crystal growth becomes a catalyst is understood by crystallization proceeds rapidly. そういった意味で、本願明細書において以後これらの不純物金属元素を触媒元素と呼ぶ。 In that sense, these impurity metal element subsequently herein referred to as a catalyst element.

【0009】上記触媒元素により結晶化が助長されて結晶成長した結晶性ケイ素膜は、通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構造であるのに対して、何本もの針状結晶あるいは柱状結晶で構成されており、それぞれの針状結晶あるいは柱状結晶内部は理想的な単結晶状態となっている。 [0009] Whereas the catalytic element using a crystalline silicon film crystallization is crystal growth is promoted is amorphous silicon film crystallized in conventional solid phase growth method is a twin structure, How many consists of a thing needle crystals or columnar crystals, inside each needle-like crystal or columnar crystal is an ideal single crystal state. また、基板の一部に選択的に触媒元素を導入することにより、同一基板内に選択的に結晶性ケイ素膜と非晶質ケイ素膜とを形成することが可能となる。 Further, by introducing the selective catalytic element to a part of the substrate, it is possible to form a selective crystalline silicon film and the amorphous silicon film on the same substrate. さらに、その後、熱処理を継続させると、選択的に触媒元素が導入され結晶化している部分から、その周辺部の非晶質部分へと横方向(基板面に平行な方向)に結晶成長部分が延びる現象が起きる。 Further, thereafter, when to continue the heat treatment is selectively from the portion where the catalyst element has been crystallized is introduced, the crystal growth portion in the lateral direction (direction parallel to the substrate surface) to the amorphous portion of the periphery thereof phenomenon that extends occurs. この横方向結晶成長部分を、本願明細書においてラテラル成長部と呼ぶ。 The lateral crystal growth portion, referred to herein as lateral growth part.

【0010】上記ラテラル成長部では、基板と平行に針状あるいは柱状の結晶が成長方向に沿って延びており、 [0010] In the lateral growth part extends parallel to the substrate needle or columnar crystals along the growth direction,
その成長方向において結晶粒界が存在しない。 There is no crystal grain boundaries in the growth direction. 故に、このラテラル成長部を利用してTFTのチャンネル部を形成することにより、高性能なTFTが実現可能となる。 Thus, by forming the channel portion of the TFT by using the lateral growth part, high-performance TFT can be realized.
このようなラテラル成長部を活性領域に用いてTFTを作製すると、通常の固相成長法で形成した結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が2倍程度向上する。 When TFT is formed by using such a laterally grown portion in the active region, compared with the case of using a crystalline silicon film formed by conventional solid phase growth method, the field effect mobility is improved by about 2 times. 更に、その後、レーザー光あるいは強光を照射し、その結晶性を助長することで、その差はより顕著になる。 Further, thereafter, irradiated with laser light or intense light, by promoting its crystallinity, the difference becomes more remarkable. すなわち、ラテラル成長部にレーザー光あるいは強光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜の融点の相違から結晶粒界部が集中的に処理される訳であるが、通常の固相成長法で形成した結晶性ケイ素膜では、結晶構造が双晶状態であるため、レーザー光照射後も結晶粒界内部は双晶欠陥として残る。 Namely, when irradiated with a laser beam or an intense light in the lateral growth part, the crystal grain boundaries to the difference of the melting point of the crystalline silicon film and the amorphous silicon film is necessarily to be processed centrally, ordinary solid phase in the crystalline silicon film formed by deposition, the crystal structure is twinned state, grain boundaries inside even after the laser beam irradiation remains as twin defects. それに比べ、触媒元素を導入し結晶化したラテラル成長部は、針状結晶あるいは柱状結晶で形成されており、その内部は単結晶状態であるため、レーザー光あるいは強光の照射により結晶粒界部が処理されると、ほぼ単結晶状態に近い結晶性ケイ素膜が得られる。 In contrast, the lateral growth part crystallized by introducing a catalytic element is formed by needle-like crystals or columnar crystals, therefore inside a single crystal state, a crystal grain boundary portion by laser light irradiation or strong light There Once processed, the crystalline silicon film is obtained nearly single crystalline state.

【0011】 [0011]

【発明が解決しようとする課題】ところで、上記触媒元素の非晶質ケイ素膜への選択的な導入は、二酸化ケイ素等からなるマスクを用いて行われ、その導入部での触媒元素の濃度は高いものとなる。 [SUMMARY OF THE INVENTION Incidentally, selective introduction of the amorphous silicon film of the catalytic element is performed using a mask made of silicon dioxide or the like, the concentration of the catalytic element at the inlet portion It becomes high. よって、上記導入部は、 Thus, the introduction section,
TFTのチャンネル領域やソース・ドレイン領域に重ならないようそれらから離隔する必要があるものの、ラテラル成長距離には限界があるので、上記導入部はTFT Although so as not to overlap the channel region and source and drain regions of the TFT needs to be separated from them, since the lateral growth distance is limited, the introduction section TFT
の近傍に設けられる。 It is provided in the vicinity of.

【0012】このような導入部に対し、図2に示すように、結晶性を助長させるべくレーザ光あるいは強光を照射すると、導入部205の表面に触媒元素が析出したり、結晶性ケイ素膜の多結晶化領域208の下の下地膜202部分に多量に触媒元素が拡散し、析出・拡散領域218が形成され、その結果、触媒元素が基板201上に多量に存在することとなる。 [0012] For such introduction, as shown in FIG. 2, when irradiated with a laser beam or an intense light in order to promote crystallinity, or catalytic element precipitated on the surface of the introduction portion 205, the crystalline silicon film the large amount of the catalytic element is diffused into the base film 202 the lower part of the polycrystalline region 208, deposition and diffusion region 218 is formed, as a result, the catalytic element is present in large amounts on the substrate 201. このような基板上にTF TF on such board
Tなどの素子を形成して半導体装置を得た場合には、触媒元素の存在により半導体装置の信頼性や電気的安定性が阻害されるという問題があった。 When a semiconductor device was obtained by forming a device such as a T, the reliability and electrical stability of the semiconductor device has a problem of being inhibited by the presence of the catalytic element.

【0013】本発明はこのような従来技術の課題を解決すべくなされたものであり、信頼性や電気的安定性を向上できる半導体装置およびその製造方法を提供することを目的とする。 [0013] The present invention has been made to solve the problems of the conventional art, and an object thereof is to provide a semiconductor device and a manufacturing method thereof capable of improving the reliability and electrical stability.

【0014】 [0014]

【課題を解決するための手段】本発明の半導体装置は、 The semiconductor device of the present invention According to an aspect of the
結晶性を有するケイ素膜からなる活性領域を備えた半導体装置であって、該活性領域は、結晶化を助長する触媒元素が選択的に導入された非晶質ケイ素膜を加熱処理することにより形成されたラテラル成長部からなっており、 該ラテラル成長部は、該非晶質ケイ素膜における該 A semiconductor device comprising an active region comprising a silicon film having crystallinity, the active region is formed by heating the amorphous silicon film catalyst element for promoting crystallization is selectively introduced and consisted been laterally grown portion, the laterally grown portion, said at amorphous silicon film
触媒元素の被導入部を除去した後に、該ラテラル成長部 After removal of the inlet portion of the catalyst element, the lateral growth part
へのレーザー光又は強光が照射されて形成されているの<br>で、そのことにより上記目的が達成される。 In <br> laser light or intense light is formed by irradiation of the above objects can be achieved.

【0015】本発明の半導体装置において、前記触媒元素として、Ni、Co、Pd、Pt、Cu、Ag、A [0015] In the semiconductor device of the present invention, as the catalyst element, Ni, Co, Pd, Pt, Cu, Ag, A
u、In、Sn、P、As、SbおよびAlのうちから選ばれる一種または複数種類の元素が用いられた構成とすることができる。 u, can be In, Sn, P, As, a structure in which one or more kinds of element selected from among Sb and Al were used.

【0016】本発明の半導体装置において、前記活性領域中における触媒元素の濃度が、1×10 14 atoms [0016] In the semiconductor device of the present invention, the concentration of the catalyst element in the active region, 1 × 10 14 atoms
/cm 3 〜1×10 18 atoms/cm 3である構成とすることができる。 / Cm 3 may be configured to be ~1 × 10 18 atoms / cm 3 .

【0017】本発明の半導体装置の製造方法は、基板上に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜の結晶化を助長する触媒元素を、該非晶質ケイ素膜の一部である被導入部に導入する工程と、 該導入部の周辺部において該基板の表面に対し概略平行な方向に結晶成長を行わせるべく加熱し、結晶性ケイ素膜を得る工程と、該導入部を除去する工程と、除去された該導入部の周辺部において結晶性ケイ素膜の結晶性を助長すべく、レーザー光あるいは強光を照射して、ラテラル成長 The method of manufacturing a semiconductor device of the present invention includes the steps of forming an amorphous silicon film on a substrate, a catalytic element for promoting the crystallization of amorphous silicon film, a portion of the amorphous silicon film a step of obtaining a step of introducing into the inlet portion, the in the periphery of the inlet portion to the surface of the substrate is heated to cause the crystal growth in a direction substantially parallel to the crystalline silicon film is, the object to be removing the introduction, in order to promote the crystallization of the crystalline silicon film in the peripheral portion of the removed said the introduction, by irradiating a laser beam or an intense light, lateral growth
部を形成する工程とを含んでおり、そのことにより上記目的が達成される。 Parts includes a step of forming a said object is achieved.

【0018】 [0018]

【作用】本発明にあっては、結晶化を助長する触媒元素が選択的に導入された非晶質ケイ素膜を加熱し、触媒元素が導入された被導入部の周辺部においてラテラル成長を行わせ、その後、レーザー光あるいは強光を全面照射する前に上記被導入部を除去する。 In the the present invention, rows laterally grown at the periphery of the inlet portion of the catalyst element for promoting crystallization by heating the amorphous silicon film that has been introduced selectively, the catalyst element has been introduced Align, then removed the object inlet portion before the entire surface irradiated with laser light or intense light. よって、レーザー光あるいは強光を全面照射しても、その際には上記被導入部が存在しないので、被導入部表面での触媒元素の析出や、下地膜への多量の触媒元素の拡散が起こらない。 Therefore, even if the entire surface irradiated with the laser beam or an intense light, since the object inlet portion is not present in this case, precipitation and the catalytic element in the inlet portion surface, the diffusion of a large amount of the catalyst element to the underlying film It does not occur. また、ラテラル成長した領域のみをTFTのチャンネル領域やソース・ドレイン領域に用いることが可能となり、 In addition, it is possible to use only the area that was lateral growth in the channel region and the source and drain regions of the TFT,
半導体装置の信頼性や電気的安定性を向上できる。 It can improve the reliability and electrical stability of the semiconductor device. また、触媒元素を導入する際に、被導入部において触媒元素添加量にばらつきがあっても、その触媒元素添加量のばらつきによりTFT特性が影響を受けるということもない。 Further, when introducing a catalytic element, even if there are variations in the catalyst element added amount in the introduction, there is no fact that the TFT characteristics are affected by variations in the catalyst element added amount.

【0019】 [0019]

【実施例】以下に本発明の実施例を具体的に説明する。 EXAMPLES specifically described embodiments of the present invention are described below.

【0020】図1は、本発明をTFTの作製に適用した場合におけるその作製工程の概要を示す断面図である。 [0020] Figure 1 is a sectional view showing an outline of the manufacturing process in the case where the present invention is applied to manufacturing of the TFT.
その作製工程は、(A)→(H)の順にしたがって順次進行する。 Its manufacturing process sequentially proceeds in order of (A) → (H).

【0021】まず、図1(A)に示すように、洗浄されたガラス基板101の上に、例えばスパッタリング法によって厚さ50〜200nm、例えば100nmの酸化ケイ素からなる下地膜102を形成する。 [0021] First, as shown in FIG. 1 (A), on the cleaned glass substrate 101, formed, for example, a thickness of 50~200nm by sputtering, for example, a base film 102 made of 100nm silicon oxide. この酸化ケイ素膜の必要膜厚は、ガラス基板101の表面状態によって異なり、十分に平坦で、不純物(ナトリウムイオン) Required thickness of the silicon oxide film is different depending on the surface state of the glass substrate 101, sufficiently flat, the impurity (sodium ions)
等の半導体特性に悪影響を与えるイオンの濃度が十分に低い基板であれば、省略することも可能であり、逆に表面の状態が、傷や凹凸の激しいものであれば、上記膜厚よりも厚く堆積させる必要がある。 If the substrate sufficiently low concentration of ions adversely affect the semiconductor properties etc., it can also be omitted, opposite to the surface state, as long as severe scratches and irregularities, than the thickness there is a need to be deposited thick. ガラス基板101に代えて、本発明では他の材質の基板を使用することが可能である。 Instead of the glass substrate 101, the present invention it is possible to use a substrate of another material.

【0022】次に、減圧CVD法あるいはプラズマCV [0022] Next, a low pressure CVD method or a plasma CV
D法、スッパタリング法等によって、厚さ25〜100 Method D, by Suppataringu method, thickness 25 to 100
nm、例えば50nmの真性(I型)の非晶質ケイ素膜(a−Si膜)103を成膜する。 nm, for example, an amorphous silicon film of 50nm intrinsic (I type) (a-Si film) 103 is deposited.

【0023】次に、非晶質ケイ素膜103上にマスク1 [0023] Next, the mask 1 on the amorphous silicon film 103
04を100nm程度の厚さで酸化ケイ素等を用いて形成する。 04 a thickness of about 100nm is formed using silicon oxide or the like. このマスク104は、非晶質ケイ素膜103に結晶化を助長する元素を選択的に導入するためのものである。 The mask 104 is for selectively introducing an element which promotes crystallization in the amorphous silicon film 103.

【0024】次に、この状態で、該結晶化を助長する元素として、例えばニッケルを上記マスク104で覆われていない非晶質ケイ素膜103部分である被導入部10 Next, in this state, as the element for promoting the crystallization, for example nickel are amorphous silicon film 103 portion which is not covered with the mask 104 be inlet portion 10
5に導入する。 It is introduced at the 5. この導入には、蒸着、スパッタ、プラズマ処理、又は溶液塗布などの方法を用いることができる。 The introduction may be used evaporation, sputtering, plasma treatment, or a method such as solution coating.

【0025】次に、この状態で基板全体を加熱処理する。 Next, heat treatment of the whole substrate in this state. すると、被導入部105においてまず多結晶化が起こる。 Then, first polycrystalline at the inlet portion 105 occurs. さらに加熱処理を続けると、図1(B)に示すように、被導入部105から外側に向け、つまり矢印で示す結晶成長方向106に向け、しかも基板101の表面に対し概略平行な方向に多結晶化が進行していく。 Continuing the heating treatment, as shown in FIG. 1 (B), outwardly from the inlet portion 105, i.e. toward the crystal growth direction 106 of the arrow, moreover multi the a direction substantially parallel to the surface of the substrate 101 crystallization progresses. 十分に加熱処理を行うと、図1(C)に示した状態になる。 Doing sufficiently heated, and the state shown in Figure 1 (C).
即ち、被導入部105に連なる多結晶化領域108の外側に結晶成長端107が存在する状態になる。 In other words, a state where the crystal growth end 107 to the outside of the polycrystalline region 108 connected to the inlet portion 105 is present. 結晶成長端107は、基板表面に対し概略平行な方向に多結晶化が進行した時の結晶成長端であり、多結晶化領域108 Crystal growth end 107 is a crystal growth end when polycrystalline into a direction substantially parallel proceeded to the substrate surface, the polycrystalline region 108
と比較してニッケルの濃度の高い領域である。 Compared to a region with high concentration of nickel. 加熱処理の具体例としては、水素還元雰囲気下または不活性雰囲気下において、加熱温度520〜580℃で数時間から数十時間、例えば550℃で8時間アニールして結晶化させる。 Specific examples of the heat treatment is at or under an inert atmosphere hydrogen reducing atmosphere, several tens of hours for several hours at a heating temperature from 520 to 580 ° C., for example, 8 hours annealing at 550 ° C. to crystallize. なお、図1(C)中の実際のニッケルの濃度は、被導入部105や結晶成長端107が1×10 19 The concentration of the actual nickel in FIG. 1 (C) the inlet portion 105 and the crystal growth end 107 is 1 × 10 19 ~
1×10 20 atoms/cm 3程度、多結晶化領域10 1 × 10 20 atoms / cm 3 or so, the polycrystalline region 10
8が1×10 14 〜1×10 18 atoms/cm 3程度である。 8 is 1 × 10 14 ~1 × 10 18 atoms / cm 3 or so.

【0026】次に、図1(D)に示すように、上記マスク104と被導入部105の結晶性ケイ素膜105とを除去する。 Next, as shown in FIG. 1 (D), to remove the crystalline silicon film 105 of the mask 104 and the inlet portion 105. これにより、後述する2つのTFTの素子間分離が行われる。 Thus, element isolation described later two TFT is performed.

【0027】次に、図1(E)に示すように、多結晶化領域108を用いて、TFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の結晶性ケイ素膜109を形成する。 Next, as shown in FIG. 1 (E), using the polycrystalline region 108, forming an island-shaped crystalline silicon film 109 to be the active region of the TFT (a source / drain region, the channel region) to.

【0028】次に、レーザー光を照射して結晶性ケイ素膜109の結晶性を助長する。 Next, by irradiating a laser beam to promote the crystallinity of the crystalline silicon film 109. このときのレーザー光としては、XeClエキシマレーザー(波長308nm) The laser light at this time, XeCl excimer laser (wavelength 308 nm)
を用いた。 It was used. レーザー光の照射条件は、照射時に基板を2 The laser light irradiation conditions, 2 substrate upon irradiation
00〜450℃、例えば400℃に加熱し、エネルギー密度200〜400mJ/cm 2 、例えば300mJ/ From 00 to 450 ° C., then heated for example to 400 ° C., the energy density of 200 to 400 mJ / cm 2, for example, 300 mJ /
cm 2で照射した。 It was irradiated in cm 2.

【0029】次に、図1(F)に示すように、結晶性ケイ素膜109を覆うように厚さ20〜150nm、ここでは100nmの酸化ケイ素膜をゲート絶縁膜110として成膜する。 Next, as shown in FIG. 1 (F), the crystalline silicon film 109 so as to cover the thickness 20 to 150 nm, here and the silicon oxide film of 100nm as gate insulating film 110. 酸化ケイ素膜の形成には、ここではTE The formation of the silicon oxide film, wherein the TE
OSを原料とし、酸素とともに基板温度150〜600 The OS as a raw material, a substrate temperature 150 to 600 together with oxygen
℃、好ましくは300〜450℃で、RFプラズマCV ° C., preferably 300 to 450 ° C., RF plasma CV
D法で分解・堆積した。 It was decomposed and deposited in D method. あるいは、TEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD Alternatively, low pressure CVD or normal pressure CVD with ozone TEOS as a raw material
法によって、基板温度を350〜600℃、好ましくは400〜550℃として形成してもよい。 By law, the substrate temperature 350 to 600 ° C., preferably may be formed as a 400 to 550 ° C..

【0030】次に、ゲート絶縁膜110自身のバルク特性および結晶性ケイ素膜109/ゲート絶縁膜110の界面特性を向上するために、不活性ガス雰囲気下で40 Next, in order to improve the interface characteristics of the bulk properties of the gate insulating film 110 itself and the crystalline silicon film 109 / the gate insulating film 110, an inert gas atmosphere 40
0〜600℃で30〜60分アニールを行った。 30 to 60 minutes annealing was carried out at 0~600 ℃.

【0031】次に、スパッタリング法によって、厚さ4 [0031] Next, by a sputtering method, a thickness of 4
00〜800nm、例えば600nmのアルミニウム膜を成膜し、そのアルミニウム膜をパターニングして、ゲート電極111を形成する。 00~800Nm, deposited for example 600nm aluminum film, and patterning the aluminum film to form a gate electrode 111.

【0032】次に、上記ゲート電極111を陽極酸化して、表面に酸化物層112を形成する。 [0032] Then, the gate electrode 111 is anodized to form an oxide layer 112 on the surface. 陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行い、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了させる。 Anodization, tartaric acid performs an ethylene glycol solution containing 1-5%, raising the voltage at the first constant current to 220V, and held 1 hour to terminate in that state. 得られた酸化物層112 The resulting oxide layer 112
の厚さは200nmである。 The thickness of which is 200nm. なお、この酸化物層112 Incidentally, the oxide layer 112
は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。 , In the ion doping process after, since the thickness forming the offset gate region may determine the length of the offset gate region in the above anodization step.

【0033】次に、図1(G)に示すように、イオンドーピング法によって、活性領域113にゲート電極11 Next, as shown in FIG. 1 (G), by an ion doping method, the gate to the active region 113 electrodes 11
1、酸化物層112をマスクとして不純物(リン又はホウ素)を注入する。 1, implanting an impurity (phosphorus or boron) oxide layer 112 as a mask. ドーピングガスとして、フォスフィン(PH 3 )およびジボラン(B 26 )を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、 As the doping gas, phosphine (PH 3) and diborane (B 2 H 6), in the former case, the acceleration voltage 60~90KV, for example 80 kV,
後者の場合は、40kV〜80kV、例えば65kVとし、ドーズ量は1×10 15 〜8×10 15 cm -2 、例えばリンを2×10 15 cm -2 、ホウ素を5×10 15 cm -2とする。 In the latter case, 40kV~80kV, for example, a 65 kV, the dose is 1 × 10 15 ~8 × 10 15 cm -2, for example, phosphorus 2 × 10 15 cm -2, and boron to 5 × 10 15 cm -2 to. この工程により、ゲート電極111、酸化物層1 By this step, the gate electrode 111, the oxide layer 1
12にマスクされ不純物が注入されない領域は後にTF TF after the region in which the impurity is masked are not injected into 12
Tのチャネル領域114となる。 The T of the channel region 114. ドーピングに際しては、ドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングを行う。 In doping, by doping covers an unnecessary region in the photoresist, performing selective doping the respective elements. この結果、活性領域113にはN型の不純物領域(ソース/ドレイン領域)114A、またはP型の不純物領域(ソース/ドレイン領域)114Aが形成され、 As a result, N-type impurity regions (source / drain region) 114A or P-type impurity regions (source / drain region) 114A, is formed in the active region 113,
Nチャネル型TFT、またはPチャネル型TFTを形成することができる。 It is possible to form the N-channel type TFT or a P channel TFT,.

【0034】次に、レーザー光の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣下した部分の結晶性を改善させる。 Next, an annealing by irradiation of a laser beam, and at the same time to activate the ion-implanted impurity, thereby improving the crystallinity of the portion crystallinity in the above impurity introduction step beat poor. この際、使用するレーザーとしてはXeClエキシマレーザー(波長308nm)を用い、 In this case, using a XeCl excimer laser (wavelength 308 nm) as the laser to be used,
エネルギー密度150〜400mJ/cm 2 、好ましくは250mJ/cm 2で照射を行った。 Energy density 150~400mJ / cm 2, preferably irradiation was performed at 250 mJ / cm 2. こうして形成された不純物(リン又はホウ素)が導入された不純物領域114Aのシート抵抗は、200〜800Ω/□であった。 The sheet resistance of the impurity regions 114A thus formed impurity (phosphorus or boron) is introduced was 200 to 800 / □.

【0035】次に、図1(H)に示すように、厚さ60 Next, as shown in FIG. 1 (H), thickness 60
0nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜115として形成する。 Forming a silicon oxide film or silicon nitride film of about 0nm as an interlayer insulating film 115. 酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とのプラズムCVD法、もしくはオゾンとの減圧CVD法あるいは常圧CVD法によって形成すれば、断差被覆性に優れた良好な層間絶縁膜が得られる。 In the case of using a silicon oxide film, a TEOS as a raw material, Purazumu CVD method between this and oxygen, or be formed by low pressure CVD or normal pressure CVD method with ozone, good interlayer excellent in sectional difference coverage the insulating film can be obtained. また、SiH 4とNH 3を原料ガスとしてプラズマCVD法で成膜された窒化ケイ素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素原子を供給し、TFT特性を劣下させる不対結合手を低減する効果がある。 Further, by using the the formed silicon nitride film by plasma CVD using SiH 4 and NH 3 as a source gas, a hydrogen atom is supplied to the interface of the active region / gate insulating film, unpaired bonds to please deterioration of TFT characteristics there is an effect of reducing the hand.

【0036】次に、層間絶縁膜115にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTの電極・配線116、1 Next, contact holes are formed in the interlayer insulating film 115, a metal material, for example, TFT electrodes and wiring by a multilayered film of titanium nitride and aluminum 116,1
17を形成する。 17 to the formation.

【0037】最後に、1気圧の水素雰囲気で350℃、 [0037] Finally, 350 ° C. in a hydrogen atmosphere of 1 atm,
30分のアニールを行い、TFTを完成させる。 Annealing is performed for 30 minutes, to complete the TFT.

【0038】このようにして作製された本TFTを、画素電極をスイッチングする素子として用いる場合には、 [0038] Such book TFT manufactured in the, in the case of using as an element for switching the pixel electrode,
電極・配線116および117の一方をITOなど透明導電膜からなる画素電極に接続し、もう一方の電極・配線より信号を入力する。 One of the electrodes and wiring 116 and 117 connected to the pixel electrode made of a transparent conductive film such as ITO, and inputs the signal from the other electrode and wiring. また、本TFTを薄膜集積回路に用いる場合には、ゲート電極111上にもコンタクトホールを形成し、必要とする配線を施せばよい。 In the case of using this TFT to the thin film integrated circuit, also a contact hole on the gate electrode 111, it may be subjected to wiring required.

【0039】以上のように作製したTFTは、n−ch [0039] TFT fabricated as described above, n-ch
TFTの場合、電界効果移動度は120〜150cm 2 In the case of TFT, the field-effect mobility 120~150cm 2
/Vs、S値は0.2〜0.4V/桁、閾値電圧2〜3 / Vs, S value is 0.2~0.4V / digit, the threshold voltage 2-3
Vという良好な特性を示した。 It showed good properties of V. 基板内におけるTFT特性のばらつきは、電界効果移動度で±12%、閾値電圧では±8%以内であった。 Variations in TFT characteristics in the substrate, ± 12% at the field-effect mobility, the threshold voltage was within 8% ±. また、p−chTFTの場合、電界効果移動度100〜140cm 2 /Vs、S値0.3〜0.5V/桁、閾値電圧−2〜−3Vという良好な特性を示した。 Moreover, in the case of p-ch TFT, illustrated field effect mobility 100~140cm 2 / Vs, S value 0.3~0.5V / digit, a good characteristic that the threshold voltage -2 to-3V. 基板内におけるTFT特性のばらつきは、電界効果移動度で±10%、閾値電圧でほぼ±5 Variations in TFT characteristics in the substrate, ± 10% at the field-effect mobility, approximately ± the threshold voltage 5
%以内であった。 It was within%.

【0040】以上、本発明に基づく1実施例につき具体的に説明したが、本発明は上述の実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。 [0040] Although 1 been specifically explained embodiment according to the present invention, the present invention is not limited to the embodiments described above but can be modified in various ways based on the technical idea of ​​the present invention .

【0041】例えば、上述実施例においては、結晶化を助長する不純物金属元素としては、ニッケル以外に、コバルト、パラジウム、白金、銅、銀、金、インジウム、 [0041] For example, in the above embodiment, as the impurity metal element for promoting crystallization, in addition to nickel, cobalt, palladium, platinum, copper, silver, gold, indium,
スズ、リン、ヒ素、アンチモン、アルミニウムを用いても同様の効果が得られる。 Tin, phosphorus, arsenic, antimony, similar effects using aluminum obtained.

【0042】また、本実施例では結晶性ケイ素膜の結晶性を助長する手段として、パルスレーザーであるエキシマレーザー照射による加熱法を用いたが、それ以外のレーザー(例えば連続発振Arレーザーなど)でも同様の処理が可能である。 Further, as means to promote the crystallinity of the crystalline silicon film in this embodiment, although a heating method using an excimer laser irradiation is pulsed laser, but other lasers (such as continuous oscillation Ar laser) it is possible to similar treatment. また、レーザー光の代わりに赤外光、フラッシュランプを使用して短時間に1000〜1 Furthermore, infrared light instead of laser light, in a short time using a flash lamp 1000-1
200℃(シリコンモニターの温度)まで上昇させ試料を加熱する、いわゆるRTA(ラピット・サーマル・アニール)、RTP(ラピッド・サーマル・プロセスともいう)などのいわゆるレーザー光と同等の強光を用いてもよい。 200 ° C. heating the sample is raised to (temperature of the silicon monitor), a so-called RTA (Rapid thermal annealing), RTP be used a so-called laser beam equivalent strong light, such as (also referred to as rapid thermal process) good.

【0043】また、本実施例のTFTは、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分は勿論、同一基板上にCPUを構成する素子としても用いる事が出来る。 [0043] Further, TFT of this embodiment, the driver circuit and a pixel portion of an active matrix liquid crystal display device, of course, can be used as elements constituting the CPU on the same substrate.

【0044】さらに、本発明の応用としては、液晶表示用のアクティブマトリクス型基板以外に、例えば密着型イメージセンサー、ドライバー内臓型のサーマルヘッド、有機系EL等を発光素子としたドライバー内臓型の光書き込み素子や表示素子、三次元IC等が考えられる。 [0044] Further, as the application of the present invention, in addition to active matrix substrate for a liquid crystal display, for example, a contact image sensor, a driver built type thermal head, an organic light the EL like driver visceral that the light emitting element write element and the display element, three-dimensional IC and the like can be considered. 本発明を用いることで、これらの素子の高速、高解像度化等の高性能化が実現される。 By using the present invention, a high speed of these elements, the performance of such high resolution is achieved. 更に、本発明は、上述の実施例で説明したMOS型トランジスタに限らず、 Furthermore, the present invention is not limited to a MOS-type transistor described in the above embodiment,
結晶性半導体を素子材としてバイポーラトランジスタや静電誘導トランジスタをはじめとして幅広く半導体プロセス全般に応用することができる。 It can be applied to a wide range of semiconductor process in general including the bipolar transistors and static induction transistors crystalline semiconductor as a device material.

【0045】 [0045]

【発明の効果】以上詳述したように、本発明による場合には、レーザー光あるいは強光を全面照射する際には被導入部が存在しないので、被導入部表面での触媒元素の析出や、下地膜への多量の触媒元素の拡散が起こらず、 As described above in detail, in the case of the present invention, since there is the introduction portion when the entire surface irradiated with the laser beam or an intense light, Ya deposition of catalytic element in the inlet portion surface , it does not occur diffusion of a large amount of the catalyst element to the underlying film,
また、ラテラル成長した領域のみをTFTのチャンネル領域やソース・ドレイン領域に用いることが可能となり、半導体装置の信頼性や電気的安定性を向上できる。 Further, it is possible to use only the regions laterally grown on the channel region and source and drain regions of the TFT, the reliability can be improved and the electrical stability of the semiconductor device.

【0046】また、本発明の特徴とする活性領域を薄膜トランジスタに適用する場合には、大面積基板にわたって均一で安定した特性の高性能薄膜トランジスタを有する半導体装置を、簡便な製造プロセスにて得ることができる。 [0046] When applying the active region, which is a feature of the present invention to the thin film transistor may be a semiconductor device having a high performance thin film transistor of uniform and stable characteristics over a large area substrate, obtained by simple manufacturing process it can. 特に、液晶表示装置に適用する場合は、アクティブマトリクス基板に要求される画素スイッチングTFT In particular, when applied to a liquid crystal display device includes a pixel switching TFT which is required in the active matrix substrate
の特性の均一化、周辺駆動回路部を構成するTFTに要求される高性能化を同時に満足させ得、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板の実現が可能となり、モジュールのコンパクト化、高性能化、低コスト化を図れる。 Uniformity of properties, satisfy TFT in performance required for constituting a peripheral driving circuit portion are simultaneously obtained, the realization of the driver monolithic active matrix substrate which constitutes the active matrix portion and the peripheral driving circuit portion over one substrate becomes possible, compact module, high performance, cost reduction attained.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明をTFTの作製に適用した場合におけるその作製工程の概要を示す断面図である。 The [1] The present invention is a cross-sectional view showing an outline of the manufacturing process in the case where applied to manufacturing of the TFT.

【図2】従来技術における問題点を説明するため図であり、被導入部の近傍を示す断面図である。 [Figure 2] is a diagram for explaining a problem in the prior art, it is a cross-sectional view showing the vicinity of the inlet portion.

【符号の説明】 DESCRIPTION OF SYMBOLS

101 ガラス基板 201 基板 102、202 下地膜 103 非晶質ケイ素膜 104 マスク 105、205 被導入部 106 結晶成長方向 107 結晶成長端 108、208 多結晶化領域 109 結晶性ケイ素膜 110 ゲート絶縁膜 111 ゲート電極 112 酸化物層 113 活性領域 114A 不純物領域(ソース/ドレイン領域) 114 チャネル領域 115 層間絶縁膜 116、117 電極・配線 218 析出・拡散領域 101 glass substrate 201 substrate 102, 202 undercoat film 103 amorphous silicon film 104 masks 105 and 205 to be introduced 106 crystal growth direction 107 crystal growth end 108, 208 polycrystalline region 109 the crystalline silicon film 110 gate insulating film 111 gate electrode 112 oxide layer 113 active region 114A impurity regions (source / drain regions) 114 channel region 115 interlayer insulating film 116 electrodes and wiring 218 deposited and diffused regions

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−140915(JP,A) 特開 平5−82442(JP,A) 特開 平4−22120(JP,A) 特開 平7−153689(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) H01L 21/20 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent flat 2-140915 (JP, a) JP flat 5-82442 (JP, a) JP flat 4-22120 (JP, a) JP flat 7- 153689 (JP, a) (58 ) investigated the field (Int.Cl. 7, DB name) H01L 21/20

Claims (4)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 結晶性を有するケイ素膜からなる活性領域を備えた半導体装置であって、 該活性領域は、結晶化を助長する触媒元素が選択的に導入された非晶質ケイ素膜を加熱処理することにより形成されたラテラル成長部からなっており、 該ラテラル成長 1. A semiconductor device having an active region comprising a silicon film having crystallinity, the active region, heating the amorphous silicon film catalyst element for promoting crystallization is selectively introduced process has become the lateral growth part formed by, the lateral growth
    部は、該非晶質ケイ素膜における該触媒元素の被導入部 Parts are the inlet portion of the catalyst element in the amorphous silicon film
    を除去して、活性領域を形成した後に、該ラテラル成長 It was removed, after forming the active region, the lateral growth
    部へのレーザー光又は強光が照射されて形成されている Laser light or strong light is formed by irradiation of the parts
    半導体装置。 Semiconductor device.
  2. 【請求項2】 前記触媒元素として、Ni、Co、P As claimed in claim 2, wherein said catalytic element, Ni, Co, P
    d、Pt、Cu、Ag、Au、In、Sn、P、As、 d, Pt, Cu, Ag, Au, In, Sn, P, As,
    SbおよびAlのうちから選ばれる一種または複数種類の元素が用いられた請求項1に記載の半導体装置。 The semiconductor device of claim 1, one or more kinds of elements are used selected from among Sb and Al.
  3. 【請求項3】 前記活性領域中における触媒元素の濃度が、1×10 14 atoms/cm 3 〜1×10 18 ato Wherein the concentration of the catalyst element in the active region, 1 × 10 14 atoms / cm 3 ~1 × 10 18 ato
    ms/cm 3である請求項1に記載の半導体装置。 The semiconductor device according to claim 1 which is ms / cm 3.
  4. 【請求項4】 基板上に非晶質ケイ素膜を形成する工程と、 該非晶質ケイ素膜の結晶化を助長する触媒元素を、該非晶質ケイ素膜の一部である被導入部に導入する工程と、 該導入部の周辺部において該基板の表面に対し概略平行な方向に結晶成長を行わせるべく加熱し、結晶性ケイ素膜を得る工程と、 該導入部を除去する工程と、 除去された該導入部の周辺部において結晶性ケイ素膜の結晶性を助長すべく、レーザー光あるいは強光を照射 4. A process for forming an amorphous silicon film on a substrate, a catalytic element for promoting the crystallization of amorphous silicon film is introduced into the inlet portion is a part of the amorphous silicon film a step, the heating to cause the crystal growth in a direction substantially parallel to the surface of the substrate at the periphery of the inlet portion, a step of obtaining a crystalline silicon film, and removing the object inlet portion, in order to promote the crystallization of the crystalline silicon film in the peripheral portion of the removed the object inlet portion, irradiating a laser beam or an intense light
    して、ラテラル成長部を形成する工程とを含む半導体装置の製造方法。 To, a method of manufacturing a semiconductor device comprising the steps of forming a laterally grown portion.
JP13915194A 1994-06-21 1994-06-21 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3269734B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13915194A JP3269734B2 (en) 1994-06-21 1994-06-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP13915194A JP3269734B2 (en) 1994-06-21 1994-06-21 Semiconductor device and manufacturing method thereof
TW083111019A TW272319B (en) 1993-12-20 1994-11-26
US08/357,648 US5696003A (en) 1993-12-20 1994-12-16 Method for fabricating a semiconductor device using a catalyst introduction region
CN94120769A CN1052567C (en) 1993-12-20 1994-12-20 Semiconductor device and method of fabricating same
KR1019940035807A KR100228231B1 (en) 1993-12-20 1994-12-20 Semiconductor device and manufacturing method thereof
US08/452,693 US5821562A (en) 1993-12-20 1995-05-30 Semiconductor device formed within asymetrically-shaped seed crystal region

Publications (2)

Publication Number Publication Date
JPH088181A JPH088181A (en) 1996-01-12
JP3269734B2 true JP3269734B2 (en) 2002-04-02

Family

ID=15238758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13915194A Expired - Fee Related JP3269734B2 (en) 1994-06-21 1994-06-21 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3269734B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124480B2 (en) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JPH10200114A (en) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd Thin film circuit
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (en) 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 Method for manufacturing a liquid crystal display device
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JPH088181A (en) 1996-01-12

Similar Documents

Publication Publication Date Title
CN1161831C (en) Semiconductor device and its producing method
US6417031B2 (en) Method of manufacturing a semiconductor device
CN1043703C (en) Semiconductor device, method for producing same, and liquid crystal display including same
KR100273831B1 (en) Method for manufacturing semiconductor device
US6319761B1 (en) Method of fabricating a thin film transistor
US6210997B1 (en) Semiconductor device and method for manufacturing the same
JP3450376B2 (en) A method for manufacturing a semiconductor device
KR0183063B1 (en) Method of manufacturing a semiconductor device
CN1052567C (en) Semiconductor device and method of fabricating same
KR0157471B1 (en) Transistor and method for producing the same
CN1052565C (en) Method for manufacturing semiconductor device
US5886366A (en) Thin film type monolithic semiconductor device
JP3464287B2 (en) A method for manufacturing a semiconductor device
US7800178B2 (en) Semiconductor device and method for manufacturing the same
KR100559060B1 (en) The manufacturing method of the crystalline semiconductor
JP4006223B2 (en) Method for producing a silicon thin film crystallization method and a thin film transistor
JP2975973B2 (en) A semiconductor device and a manufacturing method thereof
CN1055784C (en) Semiconductor device and method for manufacturing the same
JP3344072B2 (en) A method of manufacturing a thin film transistor
JP3544280B2 (en) A method for manufacturing a semiconductor device
JP2814049B2 (en) A semiconductor device and a manufacturing method thereof
JP3621151B2 (en) A method for manufacturing a semiconductor device
JP3431033B2 (en) Semiconductor manufacturing method
US5851860A (en) Semiconductor device and method for producing the same
JP3032801B2 (en) A method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020107

LAPS Cancellation because of no payment of annual fees