JPH08148425A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH08148425A
JPH08148425A JP28813494A JP28813494A JPH08148425A JP H08148425 A JPH08148425 A JP H08148425A JP 28813494 A JP28813494 A JP 28813494A JP 28813494 A JP28813494 A JP 28813494A JP H08148425 A JPH08148425 A JP H08148425A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
silicon film
amorphous silicon
semiconductor device
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28813494A
Other languages
Japanese (ja)
Inventor
Naoki Makita
Tadayoshi Miyamoto
忠芳 宮本
直樹 牧田
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To simultaneously enhance the performance of a semiconductor element and the reduction of metallic element amount in its active region by crystallizing amorphous silicon film by heat treating with the metal silicide film in contact with the amorphous silicon film as the catalyst of crystalline growth. CONSTITUTION: An insular crystalline silicon film 103i for forming a TFT is formed on an insulating base film 102. The center of the film 103i becomes a channel region 110. Its both side parts become source and drain regions 111, 112. The film 103i is crystallized at the amorphous silicon film by heat treating with the metal silicide film 105 in contact with amorphous silicon film 103 as the catalyst of crystalline grown.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、半導体装置およびその製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする半導体装置およびその製造方法に関する。 The present invention relates to relates to a semiconductor device and a manufacturing method thereof and, more particularly, to a semiconductor device and a manufacturing method thereof of the crystalline silicon film amorphous silicon film is crystallized with the active region. 特に、本発明は、絶縁基板上に設けられたTFT(薄膜トランジスタ)を有する半導体装置に有効であり、アクティブマトリクス型の液晶表示装置、密着型イメージセンサー、三次元ICなどに適用できるものである。 In particular, the present invention is effective to a semiconductor device having a TFT (thin film transistor) provided on an insulating substrate, an active matrix type liquid crystal display device, a contact type image sensor, is applicable like a three-dimensional IC.

【0002】 [0002]

【従来の技術】近年、大型で高解像度の液晶表示装置、 In recent years, high-resolution liquid crystal display device of a large,
高速で高解像度の密着型イメージセンサー、三次元IC High resolution contact type image sensor at high speed, three-dimensional IC
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。 To realize the like, or on an insulating substrate such as glass, an attempt to form a high-performance semiconductor element on an insulating film have been made. これらの装置に用いられる半導体素子には、薄膜状のケイ素半導体層を用いるのが一般的である。 The semiconductor device used in these devices, to use a thin-film silicon semiconductor layer is common.

【0003】この薄膜状のケイ素半導体層としては、非晶質ケイ素半導体(a−Si)からなるものと、結晶性を有するケイ素半導体からなるものの2つに大別される。 [0003] As the thin film silicon semiconductor layer, and made of amorphous silicon semiconductor (a-Si), is divided into two but made of silicon semiconductor having crystallinity. 非晶質ケイ素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電性等の物性が結晶性を有するケイ素半導体に比べて劣る。 Amorphous silicon semiconductor has low fabrication temperature, since the rich possible mass production can be produced relatively easily by a gas phase method, but the most commonly used, the physical properties of the conductive or the like crystallinity inferior to the silicon semiconductor having. このため今後より高速特性を得るためには、結晶性を有するケイ素半導体からなる半導体装置の作製方法の確立が強く求められている。 Therefore in order to obtain a high-speed characteristics than the future, establishment of a method for manufacturing a semiconductor device comprising a silicon semiconductor having crystallinity it is strongly required. なお、結晶性を有するケイ素半導体としては、多結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ素、結晶性と非晶質の中間の状態を有するセミアモルファスケイ素等が知られている。 As the silicon semiconductor having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing crystalline components, semi-amorphous silicon or the like having an intermediate state of the crystalline and amorphous are known.

【0004】これら結晶性を有する薄膜状のケイ素半導体層を得る方法としては、(1)半導体膜の成膜を、該半導体膜に結晶性を持たせつつ行う、(2)非晶質の半導体膜を成膜し、その後レーザー光のエネルギーにより、該半導体膜を結晶性を有するものにする、(3)非晶質の半導体膜を成膜し、その後熱エネルギーを加えることにより、該半導体膜を結晶性を有するものとする、 As a method of obtaining a thin-film silicon semiconductor layer having these crystallinity, (1) the formation of the semiconductor film is performed while no crystalline to the semiconductor film, (2) an amorphous semiconductor film is formed, by the energy of subsequent laser beam, to those having a crystalline the semiconductor film, (3) forming an amorphous semiconductor film by subsequently applying heat energy, the semiconductor film the assumed to have the crystallinity,
といった方法が知られている。 Methods are known, such as.

【0005】しかしながら、(1)の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であり、良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難である。 However, in the method (1), since the film formation step at the same time as the crystallization proceeds, in order to obtain a crystalline silicon with a large grain size is essential thickening of the silicon film, good semiconductor properties it is technically the difficult film is uniformly deposited over the entire surface on the substrate having a. またこの方法では成膜温度が600℃以上と高いので、安価なガラス基板が使用できないというコスト面での問題があった。 Since high and the deposition temperature is 600 ° C. or higher in this way, an inexpensive glass substrate has a problem in cost as it can not be used.

【0006】また、(2)の方法では、溶融固化過程の結晶化現象を利用するため、小粒径ながら粒界が良好に処理され、高品質な結晶性ケイ素膜が得られるが、現在レーザーとして最も一般的に使用されているエキシマレーザーを例にとると、レーザー光の照射面積が小さくスループットが低いという問題がまず有る。 [0006] In the method (2), for utilizing the crystallization phenomenon of melt solidification process, the grain boundary while the small particle size is satisfactorily processed, the high-quality crystalline silicon film is obtained, the current laser the most generally used is taken as an example an excimer laser has a problem that the throughput smaller irradiation area of ​​the laser light is low there is first a. またレーザー光による結晶化処理は、大面積基板の全面を均一に処理するにはレーザーの安定性が充分ではなく、次世代の技術という感が強い。 The crystallization process by laser beam, to process the whole surface of a large area substrate uniform is not sufficient stability of the laser is a strong feeling that the next generation of technologies.

【0007】(3)の方法は、(1)、(2)の方法と比較すると大面積に対応できるという利点はあるが、結晶化に際し600℃以上の高温にて数十時間にわたる加熱処理が必要である。 [0007] The method of (3) is (1), the advantage over a larger when compared to the method of (2), but the heat treatment for several tens of hours at a high temperature of 600 ° C. or higher upon crystallization is necessary. 一方、安価なガラス基板の使用とスループットの向上を考えると、加熱温度を下げ、さらに短時間で結晶化させなければならない。 On the other hand, considering the improvement of the use and throughput of inexpensive glass substrate, lowering the heating temperature, it must be crystallized in a shorter time. このため(3)の方法では、上記のような相反する問題点を同時に解決する必要がある。 In the method of this for (3), it is necessary to solve conflicting problems described above simultaneously.

【0008】また、(3)の方法では、固相結晶化現象を利用するため、結晶粒は基板面に平行に拡がり数μm [0008] (3) In the method, for utilizing solid phase crystallization phenomenon, the grain spreads number μm parallel to the substrate surface
の粒径を持つものさえ現れるが、成長した結晶粒同士がぶつかり合って粒界が形成されるため、その粒界がキャリアに対するトラップ準位として働き、TFTの移動度を低下させる大きな原因となってしまう。 Of it appears even those having a particle size, since the grain boundaries collide has grown crystal grains is formed, serves as a trap level that grain boundaries with respect to the carrier, a major cause of reducing the mobility of the TFT and will.

【0009】上記(3)の方法を利用して、前述の結晶粒界の問題点を解決する方法が、特開平5−55142 [0009] Using the method of (3), a method of solving the crystal grain boundaries of the above-described problems, JP-A-5-55142
号公報あるいは特開平5−136048号公報で提案されている。 JP or proposed in Japanese Patent Laid-Open 5-136048 discloses. これらの方法では、結晶成長の核となる異物を非晶質ケイ素膜中に導入して、その後熱処理をすることで、その異物を核とした大粒径の結晶性ケイ素膜を得ている。 In these methods, a foreign matter at the core of crystal growth is introduced into the amorphous silicon film, by a subsequent heat treatment, to obtain a crystalline silicon film having a large grain size that the foreign matters as nuclei.

【0010】前者では、シリコン(Si + )をイオン注入法によって非晶質ケイ素膜に導入し、その後熱処理により粒径数μmの結晶粒をもつ多結晶ケイ素膜を得る。 [0010] In the former, silicon (Si +) are introduced into the amorphous silicon film by ion implantation to obtain a polycrystalline silicon film having a crystal grain having a particle size of several μm by subsequent heat treatment.
後者では、粒径10〜100nmのSi粒子を高圧の窒素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形成している。 In the latter, to form a growth nucleus by spraying a particle size 10~100nm of Si particles the amorphous silicon film with high-pressure nitrogen gas. 両者とも非晶質ケイ素膜に選択的に異物を導入し、それを核として結晶成長させた高品質な結晶性ケイ素膜を利用して半導体素子を形成しているのは同様である。 Both introduced selectively foreign material in the amorphous silicon film, it is the same for forming a semiconductor device using a high-quality crystalline silicon film in which crystal growth it as a nucleus.

【0011】しかしながら、特開平5−55142号公報あるいは特開平5−136048号公報で提案されているこれらの技術では、導入された異物は成長核としてのみ作用する訳であり、結晶成長の際の核発生や結晶成長方向の制御には有効であるが、結晶化のための加熱処理工程における上述の問題はなお残る。 [0011] However, these techniques have been proposed in JP-A 5-55142 discloses or Hei 5-136048 and JP-introduced foreign substances are necessarily only act as a growth nucleus, during crystal growth Although effective in the control of nucleation and the crystal growth direction, the above-mentioned problems in the heat treatment step for crystallization still remain.

【0012】特開平5−55142号公報では、温度6 [0012] In JP-A-5-55142, JP-temperature 6
00℃で40時間の加熱処理により結晶化を行っている。 Crystallization is carried out by a heat treatment at 00 ° C. for 40 hours. また、特開平5−136048号公報では、加熱温度650℃以上の熱処理を行っている。 Further, in JP-A 5-136048 and JP-doing the heating temperature annealing at temperatures higher than 650 ℃. ゆえに、これらの技術はSOI(Silicon-On-Insulator)基板やSOS Thus, these techniques SOI (Silicon-On-Insulator) substrate and SOS
(Silicon-On-Sapphire)基板には有効な技術であるが、これらの技術を用いて安価なガラス基板に結晶性ケイ素膜を作製し半導体素子を形成することは困難である。 Is a (Silicon-On-Sapphire) technology effective for the substrate, it is difficult to form a semiconductor device to form a crystalline silicon film on an inexpensive glass substrate by using these techniques. 例えば、アクティブマトリクス型の液晶表示装置に用いられるコーニング7059(コーニング社商品名) For example, Corning used an active matrix type liquid crystal display device 7059 (Corning tradename)
ガラスはガラス歪点が593℃であり、基板の大面積化を考慮した場合、600℃以上の加熱には問題がある。 Glass is a glass strain point of 593 ° C., when considering a large area of ​​the substrate, there is a problem in the heating above 600 ° C..

【0013】そこで、本発明者らは、上述のような様々な問題を解決するために、結晶化に必要な温度の低温化と処理時間の短縮を両立し、さらには粒界の影響を最小限に留めた結晶性ケイ素薄膜の作製方法を見いだした。 [0013] Therefore, the present inventors have found that in order to solve the various problems as described above, achieves both reduction of lowering the temperature and processing time required for crystallization, and further minimize the effect of grain boundaries We found a manufacturing method of a crystalline silicon thin film fastened to the limit.

【0014】本発明者らの研究によれば、非晶質ケイ素膜の表面にニッケルやパラジウム等の金属元素を微量に導入させ、しかる後に加熱することで、550℃、4時間程度の処理時間で結晶化を行えることが判明している。 According to the research of the present inventors, a metal element such as nickel or palladium on the surface of the amorphous silicon film is introduced into the trace, by heating Thereafter, 550 ° C., 4 hours about processing time can be performed the crystallization has been found in. このメカニズムは、まず金属元素を核とした結晶核発生が加熱処理の早期に起こり、その後その金属元素が触媒となって結晶成長を助長し、結晶化が急激に進行すると理解される。 This mechanism takes place the first metal element as early crystal nucleation is heating the core, after which the metal element is conducive to crystal growth becomes a catalyst is understood to crystallize rapidly progresses. これらの金属元素により結晶化が助長されて結晶成長した結晶性ケイ素膜は、通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構造であるのに対して、何本もの針状結晶あるいは柱状結晶で構成されており、それぞれの針状結晶あるいは柱状結晶内部は理想的な単結晶状態となっている。 While the crystalline silicon film crystallization is crystal growth is promoted by such a metal element is an amorphous silicon film crystallized in conventional solid phase growth method is a twin structure, nothing needles is composed of Jo crystal or columnar crystals, inside each needle-like crystal or columnar crystal is an ideal single crystal state.

【0015】このような結晶性ケイ素膜を活性領域に用いてTFTを作製すると、通常の固相成長法で形成した結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が1.2倍程度向上するのを本発明者らは確認している。 [0015] when TFT is formed by using such a crystalline silicon film on the active region, compared with the case of using a crystalline silicon film formed by conventional solid phase growth method, the field-effect mobility 1.2 the to the extent improve the present invention have confirmed.

【0016】また、本発明者らは、非晶質ケイ素膜の一部に選択的に金属元素を導入して加熱処理することにより、金属元素が導入されていない部分を非晶質ケイ素膜の状態として残したまま、金属元素が導入された領域のみを選択的に結晶化できることを見い出した。 Further, the present inventors have found that by heat treatment by introducing selectively a metal element in a portion of the amorphous silicon film, a portion where the metal element is not introduced in the amorphous silicon film leaving a state, the metal element has been found to be able to selectively crystallize only the introduction region. さらに、 further,
加熱処理時間を延長することにより、該金属元素が選択的に導入された領域から横方向、つまり基板表面に対して概略平行な方向に結晶成長が行われるという現象を発見した。 By extending the heat treatment time, and found the phenomenon laterally from said metallic element is introduced selectively region, i.e. crystal growth in a direction substantially parallel to the substrate surface is carried out.

【0017】この横方向結晶成長領域の内部では、成長方向がほぼ一方向に揃った針状結晶あるいは柱状結晶がひしめき合っており、金属元素が直接導入されランダムに結晶核の発生が起こった領域に比べて、結晶性が良好な領域となっている。 [0017] In the interior of the lateral crystal growth regions, the growth direction is substantially one direction aligned acicular crystals or columnar crystals are milling around, in a region where evolution occurred randomly crystal nuclei are introduced metal element directly compared to crystalline is a good region. このとき、結晶化に寄与する金属元素は、針状結晶あるいは柱状結晶の先端部、即ち結晶成長の先端部に存在している。 At this time, contributes metal element crystallization, tip of the needle-like crystals or columnar crystals, that is present in the distal end portion of the crystal growth.

【0018】すなわち、金属元素が結晶化に効率良く機能していれば、金属元素は結晶化が行われる結晶成長先端部のみに存在し、既に結晶化された横方向結晶成長領域にはほぼ存在しないことになる。 [0018] That is, if the efficient function metal element crystallization, the metal element is present only in the crystal growth tip crystallization is carried out, substantially present in the lateral crystal growth region already crystallized would not. 従って、横方向に成長した結晶性ケイ素膜中の金属元素の濃度は、金属元素が直接導入され結晶化した領域に比べ、約一桁以上小さい値となっている。 Therefore, the concentration of the metal element in the crystalline silicon film grown laterally as compared with the region in which the metal element is directly introduced crystallization, has a small value of about one order of magnitude or more. そういう意味からも、この横方向結晶成長領域を半導体素子の活性領域に用いるメリットは大きい。 From this sense, the benefits of using the lateral crystal growth regions in the active region of the semiconductor element is large.

【0019】 [0019]

【発明が解決しようとする課題】本発明者らが発見した上述のような結晶成長方法は、非常に有効な技術である反面、2つの問題点を有している。 Crystal growth method as described above the present inventors have discovered The object of the invention is to solve the above-although a very effective technique has two problems.

【0020】一つ目の問題点としては、上記の結晶成長技術により形成された結晶性ケイ素膜は、従来の固相結晶化により形成された結晶性ケイ素膜よりは格段に優れた結晶性を持ち合わせているが、薄膜集積回路に応用するには未だ十分な結晶性を有しているとは言い難い。 [0020] As the first problem, the crystalline silicon film formed by the crystal growth technique, rather than the crystalline silicon film formed by conventional solid phase crystallized much better crystallinity Although ready, it is hard to say that the application to the thin film integrated circuit has still sufficient crystallinity.

【0021】図5に、上記結晶成長技術の一つの応用例として、ディスプレーからCPU、メモリーまでを含めた液晶表示装置の電気光学システムのブロック図を示す。 [0021] FIG. 5, as one application example of the crystal growth technique, a block diagram of an electro-optical system of a liquid crystal display device including the display CPU, to the memory.

【0022】図中、50は液晶表示装置で、液晶により画像表示を行う表示部51、該表示部を駆動するXデコーダー/ドライバー52やYデコーダー/ドライバー5 [0022] In the figure, 50 is a liquid crystal display device, a display unit 51 for displaying an image by the liquid crystal, X decoder / driver 52 and Y decoder / driver 5 for driving the display unit
3などの周辺駆動回路を有している。 And a peripheral driving circuit such as 3. また、該液晶表示装置50には、画像情報を記憶するメモリ56及び補助メモリ57、さらにこれらのメモリや上記Xデコーダー/ドライバ52及びYデコーダー/ドライバー53を制御するCPU54等が搭載されている。 In addition, the the liquid crystal display device 50, a memory 56 and auxiliary memory 57 for storing image information, CPU 54 or the like to further control these memories and the X decoder / driver 52 and Y decoder / driver 53 is mounted. なお、58はC In addition, 58 C
PU54からの画像信号を分岐するXY分岐器、55は外部からの信号の入力ポート、59はバックライトである。 XY branching device for branching an image signal from the PU54, 55 is an input port of a signal from the outside, 59 is a backlight.

【0023】ところで、金属元素を選択的に導入し横方向に結晶成長させて形成した結晶性ケイ素膜領域を、T By the way, the selectively introduced crystalline silicon film region formed by crystal growth in the lateral direction of the metal element, T
FTの活性領域に用いた場合、Nチャネル型で80〜1 When used in the FT active region of 80-1 in N-channel type
00cm 2 /Vs程度、Pチャネル型で60〜80cm 2 00cm 2 / Vs about, 60~80cm 2 in P-channel type
/Vs程度の移動度が得られている。 / Vs degree of mobility is obtained.

【0024】このTFTを図5の液晶表示装置50に用いると、表示部であるアクティブマトリクス領域のスイッチング素子以外にXデコーダー/ドライバーやYデコーダー/ドライバーなどの周辺駆動回路の素子、すなわち図5において一点鎖線内に示す領域の素子を、同一基板上に同工程で作製することが可能となる。 [0024] With the TFT liquid crystal display device 50 of FIG. 5, element of the peripheral driver circuits, such as X decoder / driver and a Y decoder / drivers as well as the switching element of the active matrix area is a display unit, i.e. 5 the device of the indicated area within the dashed line, it is possible to manufacture in the same process on the same substrate.

【0025】しかしながら、より高度な集積化を実現し、図5に示す電気光学システム全てを1枚の基板上に構成できれば、製品の低コスト化、モジュールのコンパクト化、実装工程の簡略化が行える訳であるが、CPU [0025] However, to achieve a higher level of integration, if configure all electro-optical system shown in FIG. 5 on one substrate, enabling cost reduction of products, compact module, simplified mounting process it is a translation, CPU
54を構成する半導体素子は、周辺駆動回路を構成する半導体素子に比べ、さらなる高速化が必要であるため、 Since the semiconductor elements constituting the 54, as compared with a semiconductor element constituting a peripheral driving circuit, it is necessary to further speed,
上記の技術ではCPUをアクティブマトリクス領域とともに同一基板上に形成することはできない。 It can not be formed on the same substrate CPU along with the active matrix region in the above techniques.

【0026】このため現在は、単結晶シリコン基板により形成されたICチップをアクティブマトリクス基板に実装して対応している。 [0026] Therefore now corresponds implement an IC chip formed by a single-crystal silicon substrate to the active matrix substrate. すなわち、ガラスなどの透明絶縁性基板上にさらに高移動度をもつ結晶性ケイ素膜を作製することができれば、アクティブマトリクス部を駆動する周辺駆動回路の性能を格段に向上できるだけでなく、1枚の基板上にディスプレイから、CPU、メモリーまでを含めた表示装置を形成し、さらにイメージセンサー、タッチオペレーションなどの機能を付加することも可能となるが、従来法ではこのような高移動度TFT That is, if it is possible to produce the crystalline silicon film with even higher mobility on a transparent insulating substrate such as glass, as well as the performance of the peripheral driver circuit for driving the active matrix portion can be significantly improved, in one from the display on the substrate, CPU, up to form a display device including the memory, further image sensor, although it is possible to add a function such as a touch operation, such a high mobility TFT in the conventional method
を構成できるような良好な結晶性を示す結晶性ケイ素膜は得られていない。 Crystalline silicon film such exhibit good crystallinity can configure has not been obtained.

【0027】もう一つの問題点としては、結晶成長の触媒として用いた金属元素が半導体素子に及ぼす作用である。 [0027] Another problem is that the metal element used as a catalyst for crystal growth is acting on the semiconductor device. 当然のこととして、上記のような元素が半導体中に多量に存在していることは、これら半導体を用いた装置の信頼性や電気的安定性を阻害するものであり、好ましいことでない。 Naturally, the elements described above are present in large amounts in the semiconductor is to inhibit the reliability and electrical stability of a device using such semiconductor, not preferable. 即ち、上記の結晶化を助長する金属元素は、非晶質ケイ素を結晶化させる際には必要であるが、 That is, the metal element for promoting the crystallization, it is necessary for when crystallizing the amorphous silicon,
結晶化したケイ素中には極力含まれないようにすることが望ましい。 To ensure that during silicon crystallized little as possible is desirable. この目的を達成するためには、金属元素として結晶性ケイ素中で不活性な傾向が強いものを選ぶと同時に、結晶化に必要な金属元素の量を極力少なくし、 To achieve this purpose, as the metal element in the crystalline silicon in simultaneously choose the one inactive tendency is strong, to minimize the amount of metal elements necessary for crystallization,
最低限の量で結晶化を行う必要があるが、実際には、極微量の低濃度制御は非常に難しい。 It is necessary to perform the crystallization in minimal amounts, in fact, is very difficult control low concentration of trace amounts. また、これらの金属元素は、それぞれの針状結晶あるいは柱状結晶内部にはほとんど存在しておらず、その結晶粒界に遍在している。 These metal elements are hardly exits inside each needle-like crystal or columnar crystals and is ubiquitous in the crystal grain boundaries. したがって、TFTのオフ領域でのリーク電流の増大、TFT間の特性のばらつきなどの現象が現れる。 Therefore, increase in leakage current in the off region of the TFT, appear phenomena such as variations in characteristics between TFT.

【0028】本発明は、上記問題点を解決するためになされたもので、その結晶化を助長する金属元素を用いた600℃以下の低温熱処理による非晶質ケイ素膜の結晶化を、基板面内での均一性及び基板間での再現性よく行うことができ、しかも通常の熱処理により得られる結晶性よりさらに良好な結晶性を有する結晶性ケイ素膜を形成して、半導体素子の高性能化及びその活性領域における金属元素量の低減を同時に図ることができる半導体装置及びその製造方法を得ることが本発明の目的である。 [0028] The present invention has been made to solve the above problems, the crystallization of the amorphous silicon film by low-temperature heat treatment at 600 ° C. or less using a metal element for promoting the crystallization, the substrate surface uniformity and can be performed with good reproducibility between substrates at the inner, moreover to form a crystalline silicon film with even better crystallinity than the crystalline obtained by a conventional heat treatment, performance of semiconductor devices and it is an object of the present invention to obtain a semiconductor device and a manufacturing method thereof capable of reducing reduce simultaneously the metal element amount in the active region.

【0029】 [0029]

【課題を解決するための手段】本発明は、上述の問題点を解決し、上記の目的を満足する手段を提供するものであり、ガラスなどの絶縁表面を有する基板上に均一性よく安定した特性を有する高性能半導体装置を実現するものである。 Means for Solving the Problems The present invention is to solve the above problems, there is provided a means to satisfy the above object, uniformity and stably over a substrate having an insulating surface such as glass it is intended to realize a high-performance semiconductor device having a characteristic. より具体的には、本発明は以下の特徴を有する。 More particularly, the present invention has the following features.

【0030】(1)この発明に係る半導体装置は、絶縁性表面を有する基板と、該基板の絶縁性表面上に設けられ、非晶質ケイ素膜に接するケイ化金属膜を結晶成長の触媒として、該非晶質ケイ素膜を加熱処理により結晶化してなる活性領域とを備えたものであり、そのことにより上記目的が達成される。 [0030] (1) A semiconductor device according to the present invention includes a substrate having an insulating surface, is provided on an insulating surface of the substrate, a metal silicide film in contact with the amorphous silicon film as a catalyst for crystal growth , which includes an active region formed by crystallized by heating the amorphous silicon film, the object is achieved.

【0031】(2)この発明に係る半導体装置は、絶縁性表面を有する基板と、該基板の絶縁性表面上に設けられ、非晶質ケイ素膜の、その結晶化を助長するケイ化金属膜と接する部分からその周辺領域への加熱処理による結晶成長を行って形成した活性領域とを備えたものであり、そのことにより上記目的が達成される。 [0031] (2) The semiconductor device according to the present invention includes a substrate having an insulating surface, is provided on an insulating surface of the substrate, the amorphous silicon film, metal silicide film for promoting the crystallization are those having an active region formed by performing crystal growth by heat treatment to the surrounding area from the portion in contact with, the objects can be achieved.

【0032】(3)この発明は上記半導体装置において、前記ケイ化金属膜が、その構成金属元素として、N [0032] (3) In the present invention the semiconductor device, said metal silicide film is, as a constituent metal element, N
i、Co、Pd、Pt、Cu、Ag、Au、In、S i, Co, Pd, Pt, Cu, Ag, Au, In, S
n、Al、Sbから選ばれた一種または複数種類の元素を含むものであることが好ましい。 n, Al, preferably contains one or more kinds of elements selected from Sb.

【0033】(4)この発明は上記半導体装置において、前記ケイ化金属膜が、その結晶構造として蛍石型構造を有するものであることが好ましい。 [0033] (4) In the present invention the semiconductor device, said metal silicide film is preferably one having a fluorite structure as its crystal structure.

【0034】(5)この発明は上記半導体装置において、前記ケイ化金属膜が、NiSi 2からなるものであることが好ましい。 [0034] (5) In the present invention the semiconductor device, said metal silicide film is preferably made of NiSi 2.

【0035】(6)この発明に係る半導体装置の製造方法は、基板上に非晶質ケイ素膜、及び該非晶質ケイ素膜の結晶化を助長するケイ化金属膜を、これらが接するよう形成する工程と、加熱によって該非晶質ケイ素膜を結晶化させる工程とを含むものであり、そのことにより上記目的が達成される。 [0035] (6) A method of manufacturing a semiconductor device according to the present invention, an amorphous silicon film on a substrate, and a metal silicide film which promotes crystallization of the amorphous silicon film is formed so that they are in contact a step, which includes a step of crystallizing the amorphous silicon film by heating the object can be achieved.

【0036】(7)この発明に係る半導体装置の製造方法は、基板上に非晶質ケイ素膜、及び該非晶質ケイ素膜の結晶化を助長するケイ化金属膜を、該非晶質ケイ素膜の一部に該ケイ化金属膜が接するよう形成する工程と、 [0036] (7) A manufacturing method of a semiconductor device according to the present invention, an amorphous silicon film on a substrate, and a metal silicide film which promotes crystallization of the amorphous silicon film, the amorphous silicon film forming to the metal silicide film is in contact with part,
加熱処理により、該非晶質ケイ素膜の、該ケイ化金属膜と接している領域を選択的に結晶化させる工程と、加熱処理をさらに継続して、該非晶質ケイ素膜を、その選択的に結晶化された領域からその周辺領域へと基板表面に対し概略平行な方向に結晶成長させる工程とを含むものであり、そのことにより上記目的が達成される。 By heat treatment, the amorphous silicon film, a step of selectively crystallizing a region in contact with said metal silicide film, and further continuing the heat treatment, the amorphous silicon film is selectively its the crystallized region and its peripheral region with respect to the substrate surface is intended to include a step of crystal growth in a direction substantially parallel to, the object is achieved.

【0037】(8)この発明は上記半導体装置の製造方法において、前記ケイ化金属膜が、構成金属元素として、Ni、Co、Pd、Pt、Cu、Ag、Au、I [0037] (8) The invention in the above-described method for manufacturing a semiconductor device, said metal silicide film is a constituent metal element, Ni, Co, Pd, Pt, Cu, Ag, Au, I
n、Sn、Al、Sbから選ばれた一種または複数種類の元素を含むものであることが好ましい。 n, Sn, Al, preferably contains one or more kinds of elements selected from Sb.

【0038】(9)この発明は上記半導体装置の製造方法において、前記ケイ化金属膜が、その結晶構造として蛍石型構造を有するものであることが好ましい。 [0038] (9) In the manufacturing method of the present invention is the semiconductor device, said metal silicide film, it preferably has a fluorite structure as its crystal structure.

【0039】(10)この発明は上記半導体装置の製造方法において、前記ケイ化金属膜がNiSi 2からなるものであることが好ましい。 [0039] (10) In the manufacturing method of the present invention is the semiconductor device, it is preferable that the metal silicide film is made of NiSi 2.

【0040】 [0040]

【作用】この発明の半導体装置においては、基板の絶縁性表面に形成された活性領域を、非晶質ケイ素膜をケイ化金属を触媒として結晶化した領域としたから、上記活性領域を構成する結晶性ケイ素膜が、通常の固相成長法で得られる結晶性よりさらに高い結晶性を有するものとなる。 [Action] In the semiconductor device of the present invention, an active region formed on an insulating surface of a substrate, because I suppose the amorphous silicon film to crystallize the metal silicide as a catalytic region, constituting the active region crystalline silicon film, comes to have a higher crystallinity than the crystallinity obtained in the conventional solid phase growth method.

【0041】また、上記ケイ化金属は、薄膜状態で非晶質ケイ素膜に接しているため、非晶質ケイ素膜の結晶化は、上記ケイ化金属と接している部分から均一に行われることなり、上記活性領域を構成する結晶性ケイ素膜の結晶性は非常に良好なものとなる。 Further, the metal silicide, since in contact with the amorphous silicon film in a thin film state, crystallization of the amorphous silicon film, be performed uniformly from the portion in contact with the metal silicides becomes, the crystallinity of the crystalline silicon film constituting the active region becomes very good.

【0042】また、非晶質ケイ素膜の加熱による結晶化は、ケイ化金属により助長されるため、高品質な結晶性ケイ素膜を生産性よく形成できる。 Further, crystallization by heating the amorphous silicon film is to be facilitated by metal silicides can be formed with good productivity high quality crystalline silicon film. しかもこの際、結晶化に要する加熱温度が600℃以下に抑えられるため、 Moreover, this time, the heating temperature required for crystallization is suppressed to 600 ° C. or less,
安価なガラス基板を使用可能となる。 An inexpensive glass substrate becomes available.

【0043】この発明においては、上記ケイ化金属膜として、その結晶構造として蛍石型構造を有するものを用いることにより、活性領域を構成する結晶性ケイ素膜の結晶構造が、理想的なダイヤモンド構造に近いものとなる。 [0043] In the present invention, as the metal silicide film, by using a material having a fluorite structure as the crystal structure, the crystal structure of the crystalline silicon film constituting the active region, the ideal diamond structure become close to.

【0044】この発明においては、上記ケイ化金属膜として、NiSi 2からなるものを用いることにより、活性領域を構成する結晶性ケイ素膜の結晶構造が、理想的なダイヤモンド構造に近いものとなるとともに、その格子定数もダイヤモンド構造の格子定数に非常に近いものとなる。 [0044] In this invention, as the metal silicide film, by using a composed of NiSi 2, together with the crystal structure of the crystalline silicon film constituting the active region, the closer to the ideal diamond structure , it is very close to the lattice constant of the diamond structure and the lattice constant thereof.

【0045】この発明の半導体装置の製造方法においては、非晶質ケイ素膜の結晶化を助長するケイ化金属を、 [0045] In the semiconductor device manufacturing method of this invention, the metal silicide that promotes crystallization of the amorphous silicon film,
該非晶質ケイ素膜に接するよう直接成膜するので、非晶質ケイ素膜の結晶化の触媒となる領域を、簡単にしかもその組成が均一になるよう形成することができる。 Since directly deposited so as to contact the amorphous silicon film, a region to be a catalyst for crystallization of the amorphous silicon film can be easily and its composition is formed so as to be uniform.

【0046】さらに、非晶質ケイ素膜の結晶化を助長するために金属元素を非晶質ケイ素膜に導入する方法では、金属元素のシリサイド化を経て、このシリサイドにより非晶質ケイ素膜の結晶化が助長されるのに対し、本発明では、シリサイド膜を直接非晶質ケイ素膜に接するよう成膜することから、金属元素のシリサイド化のステップが省略されることとなり、また、シリサイド領域の組成のばらつきの問題もなくなる。 [0046] Further, in the method for introducing a metal element for promoting crystallization of the amorphous silicon film into the amorphous silicon film, through a silicide of the metal element, crystals of the amorphous silicon film by the silicide while reduction is promoted, in the present invention, since the film formation so as to contact with the amorphous silicon film a silicide film directly becomes the step of silicidation of the metallic element is omitted, also the silicide region the variation of the problem of the composition also eliminated. これによって、その後の結晶成長が安定したものとなり、結晶粒径も従来法に比べ大きくなり、その粒内も転位や結晶欠陥がなくなる。 Thus, it is intended that the subsequent crystal growth is stabilized, the crystal grain size becomes larger than the conventional method, the intragranular also eliminates dislocations and crystal defects. この結果として高品質な結晶性ケイ素膜が得られる。 High-quality crystalline silicon film is obtained as a result. このような結晶性の向上により、結晶粒界が少なくなって、結晶粒界に集中して存在する金属元素の量が少なくなり、活性領域中での金属元素量の低減を図ることができる。 Such improvement of crystallinity, the crystal grain boundary becomes small, the amount of the metal elements are concentrated in the grain boundary is reduced, it is possible to reduce the amount of metal element in the active region.

【0047】また、このようなケイ化金属として、この構成金属元素としてNi、Co、Pd、Pt、Cu、A Further, as such a metal silicide, Ni as the constituent metal elements, Co, Pd, Pt, Cu, A
g、Au、In、Sn、AlおよびSbから選択された一種または複数種類の元素を含むものを用いることにより、微量で結晶化助長の効果が得られる。 g, Au, an In, Sn, by using those containing Al and one selected from Sb or more kinds of elements, the effect of the crystallization promoting is obtained in trace amounts.

【0048】この発明の半導体装置の製造方法においては、基板の絶縁性表面に、非晶質ケイ素膜の、その結晶化を助長するケイ化金属膜と接する部分からその周辺領域へと加熱処理により結晶成長を行って活性領域を形成するので、該活性領域が、結晶成長方向が一方向に揃った、格段に結晶性が良好な領域となり、さらに上記活性領域に含まれる金属元素量も一段と少なくなる。 [0048] The method of manufacturing a semiconductor device of the present invention, the insulating surface of the substrate, the amorphous silicon film by heat treatment from a portion in contact with the metal silicide layer that promotes the crystallization and its surrounding area since forming the active region by performing the crystal growth, the active region, the crystal growth direction is aligned in one direction, much crystallinity becomes good area, further amount of metal element contained in the active region further reduced Become.

【0049】 [0049]

【実施例】以下、本発明の基本原理について説明する。 BRIEF DESCRIPTION basic principle of the present invention.

【0050】従来法では金属元素を微量導入する方法として、真空蒸着法やスパッタリング法により所望の金属元素を非晶質ケイ素膜表面に極薄膜(膜厚〜1nm以下)として形成する方法や、イオン注入法により非晶質ケイ素膜中に導入する方法、さらには金属元素を含む溶液を塗布する方法を用いている。 [0050] As a method for trace introducing a metal element in the conventional method, a method of forming a very thin film of the desired metal element into the amorphous silicon film surface by vacuum evaporation or sputtering (hereinafter thickness 1 nm), ion a method of introducing into the amorphous silicon film by a injection method, and further, by using a method of applying a solution containing a metal element. 何れも金属元素そのものを非晶質ケイ素膜に導入している訳であるが、本発明者らが日々実験を重ね研究した結果、非晶質ケイ素膜の結晶化に寄与しているのは金属元素そのものではなく、 Although both of which mean that the metallic element itself is introduced into the amorphous silicon film, the present inventors have studied repeated daily experiment, what contributes to crystallization of the amorphous silicon film is a metal not the element itself,
非晶質ケイ素膜と金属元素が結晶化のための加熱処理工程の際に反応して生じたケイ化金属(シリサイド)であることが判明した。 It amorphous silicon film and the metal element is a metal silicide generated by the reaction during the heat treatment process for crystallization (silicide) was found.

【0051】すなわち、金属元素を導入することによる非晶質ケイ素膜の結晶化工程は、金属元素と非晶質ケイ素膜との反応によるシリサイドの形成と、形成されたシリサイドによる非晶質ケイ素膜の結晶成長作用との2ステップに分けられる。 [0051] That is, the crystallization process of the amorphous silicon film by introducing a metal element is an amorphous silicon film by the formation of the silicide by reaction, formed silicide of the metal element and the amorphous silicon film It is divided into two steps of the crystal growth effect. 特に、結晶性を決定するのは第1 In particular, the first to determine the crystalline
ステップのシリサイド形成工程であり、非晶質ケイ素膜面に斑にシリサイドが形成されるようでは、その後結晶成長される結晶性ケイ素膜において良好な結晶性は望めない。 A step of forming silicide process, is like silicide is formed on the plaque on the amorphous silicon film surface, it can not be expected good crystallinity in the crystalline silicon film that is subsequently grown. 従来法では、シリサイドの形成を加熱処理により形成していたため、M 2 SiやMSi、MSi 2 (M;金属元素)のように様々な組成のシリサイドが混在しており、また局所的にシリサイド化されていない領域があるなどシリサイドの形成としては非常にばらつきが大きかった。 In the conventional method, because it was formed by heat treatment in the formation of silicide, M 2 Si and MSi, MSi 2; silicides of various compositions are mixed as (M metal element), also locally silicided highly variable as forming silicide such as there is an area that is not being is large. このシリサイドのばらつきが結晶性に大きく影響し、転位などの結晶欠陥を引き起こし、また結晶粒径を限定する原因となっていた。 The variation in silicide great influence on the crystallinity, causing the crystal defects such as dislocations, also has been a cause of limiting the grain size.

【0052】本発明では、ケイ化金属(シリサイド)を薄膜として直接成膜法により形成することに大きな特徴がある。 [0052] In the present invention, it is featured to forming by direct deposition method silicide metal (silicide) as a thin film. すなわち、従来2ステップであった金属元素による結晶成長工程を、直接シリサイドを成膜形成することで1ステップに簡略化し、従来法では非常に問題となっていたシリサイドのばらつきをなくしてしまう訳である。 That is, a conventional 2 step a was the metal element by crystal growth process, directly silicidation simplified in one step by depositing form, mean that in the conventional method would eliminate variations in the silicide which has been a serious problem is there. この際の成膜法としては、真空蒸着法やスパッタリング法などを用いることができるが、何れにしても成膜のソースマテリアルによりシリサイドの組成が決定されるので従来法のように様々な組成のシリサイドが混在する状態にはならない。 The film formation method in this case, it is possible to use vacuum deposition or sputtering, since the composition of the silicide is determined also by the source material deposited in any of various compositions as in the conventional method It should not be in a state of silicide are mixed. このため、その後の結晶成長が安定したものとなる。 For this reason, the subsequent crystal growth becomes stable. また、基板全面にわたって均一に連続的なシリサイド膜が形成されることから結晶粒径も従来法に比べ大きくなり、その粒内も転位や結晶欠陥がなくなる。 The crystal grain size because the uniform continuous silicide film is formed over the entire surface of the substrate becomes larger than the conventional method, the intragranular also eliminates dislocations and crystal defects. この結果として高品質な結晶性ケイ素膜が得られる。 High-quality crystalline silicon film is obtained as a result.

【0053】本発明においては、金属元素としてNiを用いた場合に最も顕著な効果を得ることができるが、その他利用できる金属元素の種類としては、Co、Pd、 [0053] In the present invention, it is possible to obtain a most remarkable effect in the case of using the Ni as the metal element, as the kind of metal element can be other available, Co, Pd,
Pt、Cu、Ag、Au、In、Sn、Al、Sbが挙げられる。 Pt, Cu, Ag, Au, In, Sn, Al, Sb and the like. これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果があるため、半導体素子への影響はあまりない。 If one or more kinds of elements selected from these, since the effect of crystallization promoting in trace amounts, is not much effect on the semiconductor element.

【0054】さらに、本発明で使用するシリサイド膜としては、その結晶構造が螢石型構造を示すものがより好ましい。 [0054] Further, as the silicide film used in the present invention, its crystal structure is intended to indicate a fluorite-type structure is more preferable. この理由は、非晶質ケイ素膜の結晶成長過程に大きく関係がある。 The reason for this is that, largely related to the crystal growth process of the amorphous silicon film. そのメカニズムについては未だによくわかっていないが、シリサイドが非晶質ケイ素膜を結晶化させる際、シリサイドは非晶質ケイ素膜結晶化のための一種の鋳型のように作用しているものと推測している。 It is not known yet much about the mechanism, when the silicide to crystallize the amorphous silicon film, a silicide is presumed to act as a kind of template for the amorphous silicon film crystallization ing. 実際、シリサイドの結晶構造によって結晶成長後の結晶性ケイ素膜の結晶性は大きく変わってしまう。 In fact, the crystallinity of the crystalline silicon film after the crystal growth by the crystal structure of the silicide greatly changed. 結晶性ケイ素膜の理想的な結晶構造は図4(a)に示すようなダイヤモンド構造であり、そのような結晶構造に成長させるためには、その鋳型としてもダイヤモンド構造に近い結晶構造をもつシリサイドが必要である。 Ideal crystal structure of the crystalline silicon film is a diamond structure as shown in FIG. 4 (a), in order to grow in such a crystal structure, silicide also having a crystal structure close to diamond structure as a template is necessary. 現在考えられるシリサイドが有する結晶構造で、ダイヤモンド構造に最も近い結晶構造は、図4(b)に示す螢石型構造であり、その結晶構造をもつシリサイドとしてはNiS In the crystal structure silicide presently contemplated has the closest crystal structure diamond structure is a fluorite-type structure shown in FIG. 4 (b), as a silicide with its crystal structure NiS
2やCoSi 2などがある。 there is such as i 2 and CoSi 2. よって、このような結晶構造をもつシリサイドを用いて非晶質ケイ素膜を結晶化した場合、他の結晶構造のシリサイドを用いた場合より高い結晶性を示す結晶性ケイ素膜を得ることができる。 Thus, an amorphous silicon film by using a silicide having such a crystal structure when crystallized, it is possible to obtain a crystalline silicon film exhibiting high crystallinity than with silicide other crystal structures.

【0055】螢石型の結晶構造を示すシリサイドの中でも、特にNiSi 2はその格子定数aが5.406オングストロームであり、結晶シリコンのダイヤモンド構造での格子定数(a=5.430オングストローム)に非常に近い値をもつ。 [0055] Among the silicide showing the crystal structure of the fluorite type, in particular NiSi 2 has a lattice constant a 5.406 angstroms, very lattice constant of the diamond structure of the crystalline silicon (a = 5.430 Å) with a value close to. よって、NiSi 2は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであり、特にNiSi 2により結晶化した結晶性ケイ素膜は、他のシリサイドを用いた場合より高い結晶性を示す結晶性ケイ素膜を得ることができる。 Therefore, NiSi 2, as the template for crystallizing the amorphous silicon film is the best thing, especially crystalline silicon film crystallized by NiSi 2 is higher crystallinity than with other silicides it is possible to obtain a crystalline silicon film exhibiting.

【0056】〔実施例1〕図1は本発明の第1の実施例による半導体装置及びその製造方法を説明するための断面図であり、図1(a)ないし図1(e)は、本実施例のTFTの製造方法を工程順に示している。 [0056] Example 1 FIG. 1 is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention, FIGS. 1 (a) to FIG. 1 (e) the It shows a method of manufacturing the TFT of example in order of process.

【0057】図において、100はN型薄膜トランジスタ(TFT)10を有する半導体装置で、該TFT10 [0057] In Figure, 100 is a semiconductor device having an N-type thin film transistor (TFT) 10, the TFT10
は、ガラス基板101上に酸化ケイ素膜等の絶縁性下地膜102を介して形成されている。 It is formed via an insulating base film 102 such as silicon oxide film on the glass substrate 101. 該絶縁性下地膜10 Insulative base film 10
2上には、上記TFTを構成する島状の結晶性ケイ素膜103iが形成されている。 On 2, island-like crystalline silicon film 103i constituting the TFT is formed. この結晶性ケイ素膜103 The crystalline silicon film 103
iの中央部分は、チャネル領域110となっており、その両側部分は、ソース,ドレイン領域111,112となっている。 The central portion of the i is a channel region 110, both side portions thereof, has a source, a drain region 111 and 112. 上記チャネル領域110上には、ゲート絶縁膜107を介してアルミニウムゲート電極108が設けられている。 On the channel region 110, aluminum gate electrode 108 is provided via a gate insulating film 107. このゲート電極108の表面は酸化物層109により被覆されている。 The surface of the gate electrode 108 is covered with an oxide layer 109. 上記TFT10はその全面が層間絶縁膜113により覆われており、該層間絶縁膜113の、ソース,ドレイン領域111,112に対応する部分には、コンタクトホール113aが形成されている。 The TFT10 is covered the entire surface with an interlayer insulating film 113, the interlayer insulating film 113, the source, the portion corresponding to the drain region 111 and 112, contact holes 113a are formed. 上記ソース,ドレイン領域111,112はこのコンタクトホール113aを介して電極配線114, The source, drain regions 111 and 112 electrode lines 114 through the contact holes 113a,
115に接続されている。 It is connected to the 115.

【0058】そしてこの実施例では、上記結晶性ケイ素膜103iは、非晶質ケイ素膜103に接するケイ化金属膜105を結晶成長の触媒として、該非晶質ケイ素膜を加熱処理により結晶化してなるもので、この膜中の結晶粒がほぼ単結晶状態の針状結晶あるいは柱状結晶からなっているものである。 [0058] Then, in this embodiment, the crystalline silicon film 103i is a metal silicide film 105 in contact with the amorphous silicon film 103 as a catalyst for the crystal growth, obtained by crystallization by heat treatment the amorphous silicon film those, in which crystal grains in the film is made of substantially a single crystal state acicular crystals or columnar crystals.

【0059】この実施例のTFT10は、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分を構成する素子として用いることができることは勿論、 [0059] TFT10 in this embodiment, of course it can be used as an element constituting the driver circuit and a pixel portion of an active matrix liquid crystal display device,
これらの回路や画素部分と同一基板上に搭載したCPU These circuits and the pixel portion and equipped with CPU on the same substrate
を構成する素子としても用いることができる。 It can also be used as an element constituting the. なお、T In addition, T
FTの応用範囲としては、液晶表示装置のみではなく、 The application range of the FT, not only a liquid crystal display device,
一般に言われる薄膜集積回路に利用できることは言うまでもない。 In general it is of course available to the thin film integrated circuit called.

【0060】次に製造方法について説明する。 [0060] Next, the manufacturing method will be described. まず、ガラス基板101上に例えばスパッタリング法によって厚さ200nm程度の酸化ケイ素からなる下地膜102を形成する。 First, a base film 102 having a thickness of 200nm approximately silicon oxide by on a glass substrate 101, for example, a sputtering method. この酸化ケイ素膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。 The silicon oxide film is provided to prevent the diffusion of impurities from the glass substrate. 次に減圧CVD法あるいはプラズマCVD法によって、厚さ25〜100n Then by low pressure CVD or plasma CVD method, the thickness 25~100n
m、例えば80nmの真性(I型)の非晶質ケイ素膜(a−Si膜)103を成膜する。 m, for example, an amorphous silicon film of 80nm intrinsic (I type) (a-Si film) 103 is deposited.

【0061】次に図1(a)に示すように、a−Si膜103表面に例えば真空蒸着法によって、NiSi 2の薄膜105を成膜する。 [0061] Next, as shown in FIG. 1 (a), the a-Si film 103 surface, for example, a vacuum deposition method, forming a thin film 105 of NiSi 2. この際の適度な膜厚は1nm〜 Moderate film thickness at this time 1nm~
10nm程度であり、本実施例では3nmとした。 It is about 10 nm, and a 3nm in this embodiment.

【0062】そして、これを水素還元雰囲気下または不活性雰囲気下、加熱温度520〜580℃で数時間から数十時間、例えば550℃で4時間アニールして結晶化させる。 [0062] Then, this under a hydrogen reducing atmosphere or under an inert atmosphere, several tens of hours for several hours at a heating temperature of 520-580 ° C., for example, 4 hours annealing at 550 ° C. to crystallize. この際、図1(b)に示すように、該非晶質ケイ素膜103の表面に蒸着されたNiSi 2膜105が核となり、基板101に対して垂直方向106に非晶質ケイ素膜103の結晶化が起こり、結晶性ケイ素膜10 At this time, as shown in FIG. 1 (b), NiSi 2 film 105 is deposited on the surface of the amorphous silicon film 103 becomes the nucleus, crystals of the amorphous silicon film 103 in the vertical direction 106 to the substrate 101 reduction occurs, the crystalline silicon film 10
3aが形成される。 3a is formed.

【0063】次に、図1(c)に示すように、不要な部分の結晶性ケイ素膜103aを除去して素子間分離を行い、後にTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の結晶性ケイ素膜103iを形成する。 Next, as shown in FIG. 1 (c), subjected to crystalline silicon film 103a is removed by inter-element isolation of unnecessary portion, the active region (source / drain region, the channel region) of the TFT after the forming the island-shaped crystalline silicon film 103i made.

【0064】次に、上記の活性領域となる結晶性ケイ素膜103iを覆うように厚さ20〜150nm、ここでは100nmの酸化ケイ素膜をゲート絶縁膜107として成膜する。 Next, the above active region to become crystalline silicon film 103i so as to cover thickness 20 to 150 nm, here and the silicon oxide film of 100nm as gate insulating film 107. ここで、酸化ケイ素膜の形成は、TEOS Here, formation of the silicon oxide film, TEOS
(Tetra EthoxyOrtho Silica (Tetra EthoxyOrtho Silica
te)を原料とし、これを酸素とともに基板温度150 The te) as a raw material, a substrate temperature of 150 this with oxygen
〜600℃、好ましくは300〜450℃で、RFプラズマCVD法により、分解,堆積して行った。 To 600 ° C., preferably at 300 to 450 ° C., the RF plasma CVD method, decomposition was performed deposited. なお、上記酸化ケイ素膜は、TEOSを原料とし、これをオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を350〜650℃、好ましくは400〜 Incidentally, the silicon oxide film, a TEOS as a raw material, by reduced pressure CVD method or normal pressure CVD method with ozone it, 350 to 650 ° C. The substrate temperature is preferably 400 to
550℃で処理して形成してもよい。 It may be formed by treatment with 550 ° C.. この成膜後、ゲート絶縁膜自身のバルク特性および結晶性ケイ素膜/ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で400〜600℃で30〜60分アニールを行う。 After this film formation, in order to improve the interface characteristics of the gate insulating film itself bulk properties and the crystalline silicon film / gate insulating film, a 30 to 60 minute anneal at 400 to 600 ° C. under an inert gas atmosphere performed.

【0065】引き続いて、スパッタリング法によって、 [0065] Then, by a sputtering method,
厚さ400〜800nm、例えば600nmのアルミニウムを成膜する。 Thickness 400 to 800 nm, is deposited, for example, 600nm aluminum. そして、アルミニウム膜をパターニングして、ゲート電極108を形成する。 Then, the aluminum film is patterned to form the gate electrode 108. さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層109を形成する(図1(d))。 Further, the surface of this aluminum electrode was anodically oxidized to form an oxide layer 109 on the surface (FIG. 1 (d)). ここで陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行い、最初一定電流で220Vまで電圧を上げ、その状態を1時間保持して処理を終了させる。 Here anodization tartrate performs an ethylene glycol solution containing 1-5%, raising the voltage at the first constant current to 220V, the process ends its state held 1 hour. 得られた酸化物層109の厚さは200nmである。 The thickness of the resulting oxide layer 109 is 200 nm. なお、この酸化物層109の膜厚は、後のイオンドーピング工程において、オフセットゲート領域を規定する長さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。 The thickness of the oxide layer 109, the ion doping process after, since the length which defines the offset gate region may determine the length of the offset gate region in the above anodization step.

【0066】次に、イオンドーピング法によって、ゲート電極108とその周囲の酸化物層109をマスクとして活性領域に不純物(リン)を注入する。 Next, by ion doping method, an impurity is implanted (phosphorus) into the active region of the oxide layer 109 around the gate electrode 108 as a mask. ドーピングガスとして、フォスフィン(PH 3 )を用い、加速電圧を60〜90kV、例えば80kV、ドーズ量を1×10 Used as the doping gas, phosphine (PH 3), the acceleration voltage 60~90KV, for example 80 kV, a dose of 1 × 10
15 〜8×10 15 cm -2 、例えば2×10 15 cm -2とする。 15 ~8 × 10 15 cm -2, for example, a 2 × 10 15 cm -2. この工程により、不純物が注入された領域111と112は後にTFTのソース,ドレイン領域となり、ゲート電極108およびその周囲の酸化層109にマスクされ不純物が注入されない領域110は、後にTFTのチャネル領域となる。 This process, TFT source after the region 111 doped with impurities 112 becomes a drain region, a gate electrode 108 and a region 110 in which impurities are masked are not injected into the oxide layer 109 around thereof, the channel region of the TFT after the Become.

【0067】その後、図1(d)に示すように、レーザー光の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。 [0067] Thereafter, as shown in FIG. 1 (d), annealing is performed by irradiation of laser light, at the same time to activate the ion-implanted impurity, crystal portion crystallinity in the above impurity introduction step is degraded improve sex. この際、 On this occasion,
使用するレーザーとしてはXeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、エネルギー密度150〜400mJ/cm 2 、好ましくは200〜250mJ/cm 2で照射を行う。 Using an XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) is a laser used, the energy density 150~400mJ / cm 2, preferably to irradiate at 200~250mJ / cm 2. こうして形成されたN型不純物(リン)領域111、112のシート抵抗は、200〜800Ω/□である。 The sheet resistance of the N-type impurity (phosphorus) regions 111 and 112 thus formed is 200 to 800 / □.

【0068】続いて、厚さ600nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜113として形成する。 [0068] Subsequently, a silicon oxide film or a silicon nitride film having a thickness of about 600nm as an interlayer insulating film 113. 酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とを用いたプラズマCVD法、もしくはこれとオゾンとを用いた減圧CVD法あるいは常圧CVD法によって該酸化ケイ素を形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。 In the case of using a silicon oxide film, a TEOS as a raw material, a plasma CVD method using the oxygen which, or by forming a vacuum the silicon oxide by a CVD method or an atmospheric pressure CVD method using the ozone which, good interlayer insulating film excellent in step coverage is obtained. また、SiH In addition, SiH
4とNH 3を原料ガスとしてプラズマCVD法で成膜された窒化ケイ素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素原子を供給し、TFT特性を劣化させる不対結合手を低減する効果がある。 The use of 4 and the formed silicon nitride film and NH 3 as a source gas by a plasma CVD method, supplying hydrogen atoms to the interface of the active region / gate insulating film, to reduce the dangling bonds that degrade the TFT characteristic effective.

【0069】次に、層間絶縁膜113にコンタクトホール113aを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTの電極配線11 Next, contact holes 113a in the interlayer insulating film 113, a metal material, for example, the electrode wiring of a TFT by a two-layer film of titanium nitride and aluminum 11
4、115を形成する。 To form a 4,115. この際、窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止するためのバリア膜として設けられる。 In this case, the titanium nitride film is provided as a barrier film for aluminum is prevented from diffusing into the semiconductor layer. そして最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、図1(e) Finally, 350 ° C. in a hydrogen atmosphere of 1 atm, annealing is performed for 30 minutes, FIG. 1 (e)
に示すTFT10を完成させる。 To the TFT10 shown to be complete.

【0070】本TFTを、画素電極をスイッチングする素子として用いる場合には電極114または115をI [0070] The present TFT, an electrode 114 or 115 in the case of using as an element for switching the pixel electrode I
TOなど透明導電膜からなる画素電極に接続し、もう一方の電極より信号を入力する。 Connected to the pixel electrode made of a transparent conductive film such as TO, inputs the signal from the other electrode. また、本TFTを薄膜集積回路に用いる場合には、ゲート電極108上にもコンタクトホールを形成し、必要とする配線を施せばよい。 In the case of using this TFT to the thin film integrated circuit, also a contact hole on the gate electrode 108, it may be subjected to wiring required.

【0071】この実施例で作製したN型TFT10は、 [0071] N-type TFT10 produced in this example,
電界効果移動度が90〜120cm 2 /Vs、閾値電圧が2〜3Vという良好な特性を示した。 The field-effect mobility 90~120cm 2 / Vs, the threshold voltage showed good properties of 2-3 V.

【0072】このように本実施例では、基板の絶縁性表面に形成された活性領域103iを、非晶質ケイ素膜1 [0072] Thus, in this embodiment, the active region 103i formed on the insulating surface of the substrate, the amorphous silicon film 1
03をケイ化金属を触媒として結晶化した領域としたので、上記活性領域を構成する結晶性ケイ素膜103a 03 since the crystallized region silicide metal as a catalyst, the crystalline silicon film 103a that constitutes the active region
が、通常の固相成長法で得られる結晶性よりさらに高い結晶性を有するものとなる。 But it comes to have a higher crystallinity than the crystallinity obtained in the conventional solid phase growth method.

【0073】また、上記ケイ化金属は、薄膜状態で非晶質ケイ素膜103に接しているため、非晶質ケイ素膜1 [0073] Also, the metal silicide, since in contact with the amorphous silicon film 103 in the thin film state, the amorphous silicon film 1
03の結晶化は、上記ケイ化金属と接している部分から均一に行われることなり、上記活性領域を構成する結晶性ケイ素膜の結晶性は非常に良好なものとなる。 Crystallization of 03, will be performed uniformly from the portion in contact with the metal silicide, the crystallinity of the crystalline silicon film constituting the active region becomes very good.

【0074】また、非晶質ケイ素膜の加熱による結晶化は、ケイ化金属により助長されるため、高品質な結晶性ケイ素膜103aを生産性よく形成できる。 [0074] Further, crystallization by heating the amorphous silicon film is to be facilitated by metal silicides can be formed with good productivity high quality crystalline silicon film 103a. しかもこの際、結晶化に要する加熱温度が600℃以下に抑えられるため、安価なガラス基板を使用可能となる。 Moreover, this time, the heating temperature required for crystallization is suppressed to 600 ° C. or less, it is possible using an inexpensive glass substrate.

【0075】また、上記ケイ化金属膜105として、N [0075] In addition, as the metal silicide film 105, N
iSi 2からなるものを用いるので、活性領域103i Since use made of i Si 2, the active region 103i
を構成する結晶性ケイ素膜の結晶構造が、理想的なダイヤモンド構造に近いものとなるとともに、その格子定数もダイヤモンド構造の格子定数に非常に近いものとなる。 The crystal structure of the crystalline silicon film constituting the can, it becomes close to the ideal diamond structure, it is very close to the lattice constant of the diamond structure and the lattice constant thereof.

【0076】この実施例では、非晶質ケイ素膜103の結晶化を助長するケイ化金属を、該非晶質ケイ素膜10 [0076] In this embodiment, the metal silicide that promotes crystallization of the amorphous silicon film 103, the amorphous silicon film 10
3に接するよう直接成膜するので、非晶質ケイ素膜の結晶化の触媒となる領域を、簡単にしかもその組成が均一になるよう形成することができる。 Since directly deposited so as to contact the 3, a region to be a catalyst for crystallization of the amorphous silicon film can be easily and its composition is formed so as to be uniform.

【0077】さらに、ケイ化金属膜105を直接成膜することから、金属元素のシリサイド化のステップが省略されることとなり、また、シリサイド領域の組成のばらつきの問題もなくなる。 [0077] Further, since the direct deposition of the metal silicide film 105, it becomes possible to step silicidation metal element is omitted, also also eliminates the variation problem of the composition of the silicide regions. これによって、その後の結晶成長が安定したものとなり、結晶粒径も従来法に比べ大きくなり、その粒内も転位や結晶欠陥がなくなる。 Thus, it is intended that the subsequent crystal growth is stabilized, the crystal grain size becomes larger than the conventional method, the intragranular also eliminates dislocations and crystal defects. この結果として高品質な結晶性ケイ素膜103aが得られる。 High-quality crystalline silicon film 103a is obtained as a result.
そしてこのような結晶性の向上により結晶粒界が少なくなって、結晶粒界に集中して存在する金属元素の量が少なくなり、活性領域中での金属元素量の低減を図ることができる。 And such becomes less crystal grain boundaries by improving the crystallinity, the amount of the metal elements are concentrated in the grain boundary is reduced, it is possible to reduce the amount of metal element in the active region.

【0078】〔実施例2〕図2は本発明の第2の実施例による半導体装置及びその製造方法を説明するための平面図、図3は図2のA−A'線部分に対応する断面図であり、図3(a)ないし図3(e)は、本実施例のTF [0078] EXAMPLE 2 FIG. 2 is a plan view for explaining a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention, FIG. 3 corresponds to the line A-A 'portion in FIG. 2 section are views, FIGS. 3 (a) to FIG. 3 (e) is, TF of the embodiment
Tの製造方法を工程順に示している。 T represents the step of the production method of.

【0079】図において、200は本実施例の半導体装置で、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を構成するCMOS構成の回路20を有している。 [0079] In Figure, 200 is a semiconductor device of the present embodiment has and a peripheral driver circuit of an active matrix type liquid crystal display device, the general circuit 20 having a CMOS structure that constitutes the thin film integrated circuit. このCMOS構成の回路は、 Circuit of the CMOS configuration,
N型TFT21とP型TFT22とをこれらが相補的な動作を行うよう接続したもので、ガラス基板201上に構成されている。 An N-type TFT21 and P-type TFT22 those to which they are connected so as to perform complementary operations, is configured on the glass substrate 201.

【0080】該N型TFT21とP型TFT22とはそれぞれガラス基板201上に酸化ケイ素膜等の絶縁性下地膜202を介して形成されている。 [0080] are formed via an insulating base film 202 such as silicon oxide film on the N-type TFT21 and P-type TFT22 and each glass substrate 201. 該絶縁性下地膜2 Insulating undercoat film 2
02上には、上記各TFT21,22を構成する島状の結晶性ケイ素膜203n,203pが隣接して形成されている。 On 02, each island of TFT21,22 constituting the crystalline silicon film 203n, the 203p are formed adjacent. この結晶性ケイ素膜203n,203pの中央部分は、それぞれNチャネル領域210,Pチャネル領域211となっている。 The crystalline silicon film 203n, the central portion of the 203p has a N-channel region 210, P-channel region 211, respectively. 上記結晶性ケイ素膜203nの両側部分はN型TFTのN型ソース,ドレイン領域21 Both side portions of the crystalline silicon film 203n is N-type source of the N type TFT, and the drain region 21
2,213、上記結晶性ケイ素膜203pの両側部分はP型TFTのP型ソース,ドレイン領域214,215 2,213, both side portions of the crystalline silicon film 203p is P-type source of the P-type TFT, and the drain region 214 and 215
となっている。 It has become.

【0081】上記Nチャネル領域210及びPチャネル領域211上には、ゲート絶縁膜207を介してアルミニウムゲート電極208及び209が配設されている。 [0081] On the N-channel region 210 and the P channel region 211, aluminum gate electrode 208 and 209 is disposed through a gate insulating film 207.
また上記TFT21及び22は全面が層間絶縁膜216 Also the TFT21 and 22 the entire surface of the interlayer insulating film 216
により覆われており、該層間絶縁膜216の、N型TF It covered by, the interlayer insulating film 216, N-type TF
T21のソース,ドレイン領域212,213に対応する部分にはコンタクトホール216nが、また該層間絶縁膜216の、P型TFT22のソース,ドレイン領域214,215に対応する部分には、コンタクトホール216pが形成されている。 T21 of the source contact hole 216n in the portion corresponding to the drain region 212 and 213, also the interlayer insulating film 216, the source of the P-type TFT 22, the portion corresponding to the drain region 214 and 215, contact holes 216p are It is formed. そして上記N型TFT21 And the N-type TFT21
のソース,ドレイン領域212,213はこのコンタクトホール216nを介して電極配線217,218に接続されている。 The source and drain regions 212 and 213 are connected to electrode lines 217 and 218 through the contact hole 216n. また上記P型TFT22のソース,ドレイン領域214,215は上記コンタクトホール216 The source of the P-type TFT 22, the drain region 214 and 215 the contact holes 216
pを介して電極配線218,219に接続されている。 Through p it is connected to the electrode wiring 218, 219.

【0082】そして本実施例では、上記結晶性ケイ素膜203n,203pは、非晶質ケイ素膜203を、その結晶化を助長するケイ化金属膜205と接する部分20 [0082] Then, in this embodiment, portions 20 the crystalline silicon film 203n, 203p is an amorphous silicon film 203, in contact with the metal silicide film 205 for promoting its crystallization
0aからその周辺領域へと加熱処理により横方向に結晶成長してなる横成長結晶性ケイ素膜203bの一部である。 By heat treatment from 0a to the surrounding area which is a part of the formed by crystal growth in the lateral direction lateral growth crystalline silicon film 203b.

【0083】次に製造方法について説明する。 [0083] Next, the manufacturing method will be described. まず、ガラス基板201上に例えばスパッタリング法によって厚さ100nm程度の酸化ケイ素からなる下地膜202を形成する。 First, a base film 202 having a thickness of 100nm approximately silicon oxide by on a glass substrate 201, for example, a sputtering method. 次に減圧CVD法によって、厚さ25〜10 Then by low pressure CVD, the thickness of 25 to 10
0nm、例えば50nmの真性(I型)の非晶質ケイ素膜(a−Si膜)203を成膜する。 0 nm, an amorphous silicon film (a-Si film) 203, for example, 50nm intrinsic (I type).

【0084】次に、該非晶質ケイ素膜203上に酸化ケイ素膜または窒化ケイ素膜等からなる、所定位置にマスク開口204aを有するマスク層204を形成する。 Next, consisting amorphous silicon film 203 a silicon oxide film or silicon nitride film on the like to form a mask layer 204 having a mask opening 204a at a predetermined position. このマスク204の開口204a内には、スリット状にa In the opening 204a of the mask 204, a slit shape
−Si層203が露呈する。 -Si layer 203 is exposed. 即ち、図3(a)の状態を上面から見ると、a−Si層203が領域200aでスリット状に露呈しており、他の部分はマスクされている状態となっている。 That is, looking at the state of FIG. 3 (a) from above, a-Si layer 203 has been exposed in a slit shape in the region 200a, the other part is in a state being masked.

【0085】このようにマスク204を形成した後、図3(b)に示すように、NiSi 2膜205を真空蒸着法により蒸着形成する。 [0085] After forming such a mask 204, as shown in FIG. 3 (b), the NiSi 2 film 205 formed by evaporation by vacuum evaporation. この工程により、a−Si膜2 By this step, a-Si film 2
03はその表面が露呈している領域200aにてNiS 03 NiS in the region 200a in which the surface that is exposed
2膜205と選択的に接することになる。 i 2 film 205 comes into contact selectively. 上記NiS The NiS
2膜の厚さは、1nm〜10nmとなるようにする。 The thickness of the i 2 film is made to be 1 nm to 10 nm.
本実施例では、例えば5nm程度となるようにした。 In this embodiment, as for example, a 5nm approximately. そして、不活性雰囲気下、例えば加熱温度550℃で16 Then, under an inert atmosphere, for example at a heating temperature of 550 ° C. 16
時間アニール処理を行う。 Perform time annealing process.

【0086】この際、領域200aにおいては、a−S [0086] In this case, the region 200a, a-S
i膜203表面に接したNiSi 膜205を核として基板201に対して垂直方向に非晶質ケイ素膜203の結晶化が起こり、結晶性ケイ素膜203aが形成される。 crystallization of the amorphous silicon film 203 occurs vertically with respect to the substrate 201 the i layer NiSi 2 film 205 in contact with the 203 surface as a nucleus, the crystalline silicon film 203a is formed. そして、領域200aの周辺領域では図3(b)において、矢印206で示すように、領域200aから横方向(基板と平行な方向)に結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜203bが形成される。 Then, in FIG. 3 in the peripheral region of the region 200a (b), as indicated by arrow 206, crystal growth from the region 200a in the lateral direction (the direction parallel to the substrate) is performed, lateral crystal grown crystalline silicon film 203b is formed. それ以外の非晶質ケイ素膜203の領域は、そのまま非晶質ケイ素膜領域203cとして残る。 It regions of the amorphous silicon film 203 other than the remain intact as an amorphous silicon film region 203c. この横方向結晶成長した結晶性ケイ素膜203b中のニッケル濃度は1× Nickel concentration of the lateral crystal growth and crystalline in the silicon film 203b is 1 ×
10 16 atoms/cm 3程度以下で、従来のニッケルを添加する方法に比べ小さな値となっており、素子特性にほぼ問題を起こさないレバルになっている。 In 10 16 atoms / cm 3 higher than about, has a smaller value than the method of adding a conventional nickel, it has become Reval not cause problems in almost the device characteristics. ニッケル濃度が低減した理由は、従来法に比べ結晶性ケイ素膜203bの結晶性が向上したことによる。 Why the nickel concentration was reduced, due to the crystallinity of the crystalline silicon film 203b as compared with the conventional method is improved. なお、上記結晶成長に際し、矢印206で示される基板と平行な方向の結晶成長の距離は、80μm程度である。 Incidentally, when the crystal growth, distance between the substrate and parallel to the direction of crystal growth shown by the arrow 206 is about 80 [mu] m.

【0087】引き続いて、マスク204を除去し、図3 [0087] Subsequently, the mask is removed 204, FIG. 3
(c)に示すように、横方向に成長した結晶性ケイ素膜203bの領域をパターニングして、後にTFTの活性領域(素子領域)となる島状のケイ素膜203n、20 (C), the patterned regions of the grown crystalline silicon film 203b in the lateral direction, the island-shaped silicon film serving as the TFT of the active region (element region) after 203n, 20
3pを形成する。 To form a 3p.

【0088】次に、上記の活性領域となる結晶性ケイ素膜203nおよび203pを覆うように厚さ100nm Next, the thickness of 100nm so as to cover the crystalline silicon film 203n and 203p the above active region
の酸化ケイ素膜をゲート絶縁膜207として成膜する。 Forming a film of silicon oxide film as the gate insulating film 207.
本実施例では、ゲート絶縁膜207の成膜は、TEOS In this embodiment, the deposition of the gate insulating film 207, TEOS
を原料とし、これを酸素とともに基板温度350℃で、 At a raw material, a substrate temperature of 350 ° C. This together with oxygen,
RFプラズマCVD法により分解,堆積して行っている。 It is performed by decomposing, deposited by RF plasma CVD method.

【0089】引き続いて、図3(d)に示すように、スパッタリング法によって厚さ400〜800nm、例えば500nmのアルミニウム(0.1〜2%のシリコンを含む)を成膜し、アルミニウム膜をパターニングして、ゲート電極208、209を形成する。 [0089] Subsequently, as shown in FIG. 3 (d), the thickness of 400~800nm ​​by sputtering, for example, 500nm of aluminum (containing 0.1% to 2% silicon) is deposited, patterned aluminum film and, to form the gate electrode 208 and 209.

【0090】次に、イオンドーピング法によって、活性領域203n、203pにゲート電極208、209をマスクとして不純物(リン、およびホウ素)を注入する。 [0090] Next, by ion doping method, implanting active region 203n, an impurity of the gate electrode 208 and 209 as a mask 203p (phosphorus and boron). ドーピングガスとして、フォスフィン(PH 3 )およびジボラン(B 26 )を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、後者の場合は、 As the doping gas, phosphine (PH 3) and diborane (B 2 H 6), in the former case, the acceleration voltage 60~90KV, for example 80 kV, in the latter case,
40kV〜80kV、例えば65kVとし、ドーズ量は1×10 15 〜8×10 15 cm -2 、例えばリンを2×10 40KV~80kV, for example, a 65 kV, the dose is 1 × 10 15 ~8 × 10 15 cm -2, for example, phosphorus 2 × 10
15 cm -2 、ホウ素を5×10 15 cm -2とする。 15 cm -2, the boron and 5 × 10 15 cm -2. この工程により、ゲート電極208、209にマスクされ不純物が注入されない領域は後にTFTのチャネル領域21 This step of the TFT after the region in which the impurity is masked are not injected into the gate electrode 208 and 209 channel region 21
0、211となる。 The 0,211. ドーピングに際しては、ドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素の選択的なドーピングを行う。 In doping, by doping covers an unnecessary region in the photoresist, for selective doping of the respective elements. この結果、 As a result,
N型の不純物領域212と213、P型の不純物領域2 N-type impurity regions 212 and 213, P-type impurity region 2
14と215が形成され、図3(d)に示すようにNチャネル型TFT(N型TFT)21とPチャネル型TF 14 and 215 are formed, N-channel type TFT (N-type TFT) as shown in FIG. 3 (d) 21 and a P-channel type TF
T(P型TFT)22とを形成することができる。 It is possible to form the T (P-type TFT) 22.

【0091】その後、図3(d)に示すように、レーザー光の照射によってアニールを行い、イオン注入した不純物の活性化を行う。 [0091] Thereafter, as shown in FIG. 3 (d), annealing is performed by irradiation of laser light, to activate the implanted impurity ions. レーザー光としては、XeClエキシマレーザー(波長308nm、パルス幅40nse As the laser beam, XeCl excimer laser (wavelength 308 nm, pulse width 40nse
c)を用い、レーザー光の照射条件としては、エネルギー密度250mJ/cm 2で一か所につき2ショット照射するものとした。 with c), as the irradiation condition of the laser beam at an energy density of 250 mJ / cm 2 was assumed to be 2 shots per location.

【0092】続いて、図3(e)に示すように、厚さ6 [0092] Subsequently, as shown in FIG. 3 (e), thickness 6
00nmの酸化ケイ素膜を層間絶縁膜216としてプラズマCVD法によって形成し、これにコンタクトホール216n,216pを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTの電極配線217、218、219を形成する。 A silicon oxide film of 00nm formed by plasma CVD method as an interlayer insulating film 216, to which the contact hole 216n, to form a 216p, metallic material, for example, TFT electrode wire 217 by a two-layer film of titanium nitride and aluminum, to form a 218 and 219. そして最後に、1気圧の水素雰囲気下で350℃、30分のアニールを行い、TFT21,22を完成させる。 Finally, 350 ° C. under a hydrogen atmosphere of 1 atm, annealing is performed for 30 minutes to complete the TFTs 21 and 22.

【0093】この実施例で作製したCMOS構成の回路において、それぞれのTFTの電界効果移動度はN型T [0093] In the circuit of CMOS structure manufactured in this embodiment, the field effect mobility of each TFT N-type T
FT21では130〜160cm 2 /Vs、P型TFT In FT21 130~160cm 2 / Vs, P-type TFT
22では90〜110cm 2 /Vsと高く、閾値電圧はN型TFT21では1.5〜2V、P型TFT22では−3〜−4Vとなっており、上記CMOS構成の回路は非常に良好な特性を示す。 As high as 22 in 90~110cm 2 / Vs, the threshold voltage N-type TFT21 1.5~2V, has a -3 to-4V the P-type TFT 22, the circuit of the CMOS configuration very good properties show.

【0094】この実施例では、上記実施例の効果に加えて、基板の絶縁性下地層202表面に、非晶質ケイ素膜203の、その結晶化を助長するケイ化金属膜205と接する部分からその周辺領域へと加熱処理により結晶成長を行って活性領域を形成したので、該活性領域203 [0094] In this embodiment, in addition to the effects of the above embodiment, the insulating underlayer 202 surface of the substrate, the amorphous silicon film 203, the portion in contact with the metal silicide film 205 for promoting its crystallization since the formation of the active region by performing crystal growth by heat treatment and its surrounding region, the active region 203
n及び203pが、結晶成長方向が一方向に揃った、格段に結晶性が良好な領域となり、さらに上記活性領域に含まれる金属元素量も一段と少なくなる。 n and 203p are crystal growth direction is aligned in one direction, much crystallinity becomes good area, also further reduced further amount of metal element contained in the active region.

【0095】以上、本発明に基づく実施例2例につき具体的に説明したが、本発明は上述の実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。 [0095] While there has been concretely explained in Example 2 example according to the present invention, the present invention is not limited to the embodiments described above, various modifications can be made based on the technical idea of ​​the present invention is there.

【0096】例えば、前述の2例の実施例においては、 [0096] For example, in the embodiment of two examples described above,
ニッケルを導入する方法として、非晶質ケイ素膜表面にNiSi 2膜を真空蒸着法により成膜し、結晶成長を行わす方法を採用した。 As a method for introducing nickel, a NiSi 2 film was deposited by vacuum deposition in the amorphous silicon film surface, employing a method to perform crystal growth. しかし、非晶質ケイ素膜成膜前に、下地膜上にNiSi 2膜を成膜し、下層よりニッケルを拡散させ結晶成長を行わせる方法でもよい。 However, before the amorphous silicon film deposition, the NiSi 2 film is formed on the base film, or a method to perform the crystal growth by diffusing nickel from the lower layer. 即ち、 In other words,
結晶成長は非晶質ケイ素膜の上面側から行ってもよいし、下面側から行ってもよい。 Crystal growth may be performed from the upper surface side of the amorphous silicon film may be performed from the lower surface side. また、NiSi 2膜の成膜法も真空蒸着法だけではなく、スパッタリング法などその他の堆積法も使用可能である。 Further, a film forming method NiSi 2 film is also not only a vacuum vapor deposition method, other deposition method such as a sputtering method can be used. さらに、結晶化を助長する不純物金属元素としては、ニッケル以外にコバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウム、アンチモンを用いても低温結晶化としては同様の効果が得られる。 Further, as the impurity metal element for promoting crystallization, cobalt than nickel, palladium, platinum, copper, silver, gold, indium, tin, aluminum, the same effect as the cold crystallization be used antimony obtained . また、NiSi 2以外の、螢石型結晶構造をもつシリサイド膜として、CoS Further, other than NiSi 2, as a silicide film having a fluorite-type crystal structure, CoS
2膜を用いても良質な結晶性ケイ素膜が得られる。 It is used i 2 film obtained good crystalline silicon film.

【0097】また、さらに高性能なTFTが必要な場合には、本実施例のように結晶成長を行った後にレーザー光あるいは強光を照射し、結晶性ケイ素膜の結晶性をさらに助長してもよい。 [0097] If required higher performance TFT is a crystal growth is irradiated with a laser beam or an intense light after performing as in this embodiment, and further promote the crystallinity of the crystalline silicon film it may be. その手段としては、XeClやK As the means, XeCl and K
rFを発振源としてエキシマレーザーや、連続発振Ar And excimer laser rF as an oscillation source, continuous oscillation Ar
レーザーを用いることができる。 It is possible to use a laser. また、レーザー光の代わりに赤外光、フラッシユランプ(いわゆるレーザ光と同等な強光)を使用して短時間に1000〜1200℃ Furthermore, short time 1000 to 1200 ° C. using infrared light, flash Yoo lamp (so-called laser beam and strong light equivalent) in place of the laser beam
(シリコンモニターの温度)まで上昇させ試料を加熱する、いわゆるRTA(ラピッド・サーマル・アニール) Heating the sample was increased to (silicon monitor temperature), so-called RTA (rapid thermal annealing)
あるいはRTP(ラピッド・サーマル・プロセス)とも言われる加熱処理を用いてもよい。 Or it may be used heat treatment, also referred to as RTP (rapid thermal process).

【0098】さらに、本発明の応用としては、液晶表示用のアクティブマトリクス型基板以外に、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機系EL(Electroluminescence)素子等を発光素子としたドライバー内蔵型の光書き込み素子や表示素子、三次元IC等が考えられる。 [0098] Further, as the application of the present invention, in addition to active matrix substrate for a liquid crystal display, for example, a contact image sensor, a driver built-in thermal head, an organic EL (Electroluminescence) element or the like and a light emitting element driver built-in optical writing device and the display device, three-dimensional IC or the like. ここで、有機系EL素子は、有機材料を発光素材とした電界発光素子である。 Here, organic EL elements are electroluminescent device using organic materials as luminescent materials.
そして本発明を用いることで、これらの素子の高速、高解像度化等の高性能化が実現できる。 Then, by using the present invention, a high speed of these elements, the performance such as a high resolution can be realized.

【0099】またさらに本発明は、上述の実施例で説明したMOS型トランジスタに限らず、結晶性半導体を素子材としたバイポーラトランジスタや静電誘導トランジスタをはじめとする素子の半導体プロセス全般に幅広く応用することができる。 [0099] Furthermore the present invention is not limited to a MOS-type transistor described in the above embodiment, widely applied to semiconductor process in general elements, including bipolar transistors and static induction transistor where the crystalline semiconductor and element member can do.

【0100】 [0100]

【発明の効果】以上のようにこの発明に係る半導体装置によれば、基板の絶縁性表面に形成された活性領域を、 According to the semiconductor device according to the present invention as described above, according to the present invention, an active region formed on an insulating surface of a substrate,
非晶質ケイ素膜をケイ化金属を触媒として結晶化した領域としたので、上記活性領域を構成する結晶性ケイ素膜を、通常の固相成長法で得られる結晶性よりさらに高い結晶性を有するものとできる。 Since the metal silicide an amorphous silicon film was crystallized region as catalyst, having a crystalline silicon film constituting the active region, a higher crystallinity than the crystallinity obtained in the conventional solid phase growth method It can be assumed.

【0101】また、上記ケイ化金属は、薄膜状態で非晶質ケイ素膜に接しているため、非晶質ケイ素膜の結晶化は、上記ケイ化金属と接している部分から均一に行われることなり、上記活性領域を構成する結晶性ケイ素膜の結晶性は非常に良好なものとなる。 [0102] Also, the metal silicide, since in contact with the amorphous silicon film in a thin film state, crystallization of the amorphous silicon film, be performed uniformly from the portion in contact with the metal silicides becomes, the crystallinity of the crystalline silicon film constituting the active region becomes very good.

【0102】また、非晶質ケイ素膜の加熱による結晶化は、ケイ化金属により助長されるため、高品質な結晶性ケイ素膜を生産性よく形成できる。 [0102] Further, crystallization by heating the amorphous silicon film is to be facilitated by metal silicides can be formed with good productivity high quality crystalline silicon film. しかもこの際、結晶化に要する加熱温度が600℃以下に抑えられるため、 Moreover, this time, the heating temperature required for crystallization is suppressed to 600 ° C. or less,
安価なガラス基板を使用可能となる。 An inexpensive glass substrate becomes available.

【0103】この発明に係る半導体装置の製造方法によれば、非晶質ケイ素膜の結晶化を助長するケイ化金属を、該非晶質ケイ素膜に接するよう直接成膜するので、 [0103] According to the method of manufacturing a semiconductor device according to the present invention, the metal silicide that promotes crystallization of the amorphous silicon film, since direct deposition so as to contact the amorphous silicon film,
非晶質ケイ素膜の結晶化の触媒となる領域を、簡単にしかもその組成が均一になるよう形成することができる。 The region to be a catalyst for crystallization of the amorphous silicon film can be easily and its composition is formed so as to be uniform.

【0104】さらに、シリサイド膜を直接成膜することから、金属元素のシリサイド化のステップが省略されることとなり、また、シリサイド領域の組成のばらつきの問題もなくなる。 [0104] Further, since the deposition of the silicide film directly becomes the step of silicidation of the metallic element is omitted, also also eliminates the variation problem of the composition of the silicide regions. これによって、その後の結晶成長が安定したものとなり、結晶粒径も従来法に比べ大きくなり、その粒内も転位や結晶欠陥がなくなる。 Thus, it is intended that the subsequent crystal growth is stabilized, the crystal grain size becomes larger than the conventional method, the intragranular also eliminates dislocations and crystal defects. この結果として高品質な結晶性ケイ素膜が得られる。 High-quality crystalline silicon film is obtained as a result. そしてこのような結晶性の向上により活性領域中での金属元素量を低減できる。 And it can reduce the amount of metal element in the active region by such improvement in crystallinity.

【0105】この発明に係る半導体装置の製造方法によれば、基板の絶縁性表面に活性領域を、非晶質ケイ素膜の、その結晶化を助長するケイ化金属膜と接する部分からその周辺領域へと加熱処理により結晶成長を行って形成したので、該活性領域が、結晶成長方向が一方向に揃った、格段に結晶性が良好な領域となり、また一段と活性領域中での金属元素量が低減される効果がある。 [0105] According to the method of manufacturing a semiconductor device according to the present invention, the active region on an insulating surface of a substrate, the amorphous silicon film, a peripheral region from the portion in contact with the metal silicide layer for promoting the crystallization and since the formed by performing crystal growth by heat treatment to said active region, the crystal growth direction is aligned in one direction, much crystallinity becomes good area, also further the amount of metal element in the active region there is a reduced effect.

【0106】このように本発明を用いることにより、結晶性ケイ素膜を活性領域として用いる半導体装置において、従来より高品質な結晶性ケイ素膜が簡便な製造プロセスにて得られ、その結果低コストにて高性能半導体装置が得られる。 [0106] By using the present invention as described above, in a semiconductor device using a crystalline silicon film as an active region, a high-quality crystalline silicon film conventionally obtained in a simple manufacturing process, the resulting low-cost high-performance semiconductor device can be obtained Te.

【0107】また、大面積基板にわたって均一で安定した特性の高性能薄膜トランジスタを有する半導体装置を作製可能となる。 [0107] Further, it is possible produce a semiconductor device having a uniform and stable characteristics performance thin film transistor over a large area substrate. 特に液晶表示装置においては、アクティブマトリクス基板に要求される画素スイッチングTF Particularly in a liquid crystal display device, pixel switching TF required for the active matrix substrate
Tの特性の均一化、周辺駆動回路部を構成するTFTに要求される高性能化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板が実現できるだけでなく、CPUなどの薄膜集積回路もこれらと同一基板上に作製可能となり、モジュールのコンパクト化、高性能化、低コスト化、そしてシステム化を図ることができる。 Uniformity of T characteristic satisfies TFT in performance required for constituting a peripheral driving circuit portion at the same time, the driver monolithic active matrix substrate which constitutes the active matrix portion and a peripheral driver circuit section on the same substrate realized can not only thin film integrated circuit such as a CPU also allows fabricated on the same substrate as these, compact module, high performance, low cost, and it is possible to systematize.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施例による半導体装置及びその製造方法を説明するための断面図である。 It is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention; FIG.

【図2】本発明の第2の実施例による半導体装置及びその製造方法を説明するための平面図である。 It is a plan view for explaining a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention; FIG.

【図3】上記第2の実施例の半導体装置の製造方法を工程順に示す断面図である。 3 is a cross-sectional view sequentially showing the steps of producing the semiconductor device of the second embodiment.

【図4】本発明の基本原理を説明するための図であり、 [Figure 4] is a diagram for explaining the basic principle of the present invention,
図4(a)は、結晶性ケイ素膜の理想的な結晶構造であるダイヤモンド構造を示し、図4(b)は、シリサイドの結晶構造として、ダイヤモンド構造に最も近い蛍石型構造を示す。 4 (a) shows an ideal diamond structure is a crystal structure of a crystalline silicon film, FIG. 4 (b), as the crystal structure of the silicide, shows the nearest fluorite structure to diamond structure.

【図5】本発明に係る半導体装置及びその製造方法が適用される応用例として、ディスプレイ、CPU、メモリ等を1枚の基板上に構成した液晶表示装置を示す図である。 As an application example of a semiconductor device and a manufacturing method thereof is applied according to the present invention; FIG diagrams showing display, CPU, a liquid crystal display device which constitutes a memory or the like on one substrate.

【符号の説明】 DESCRIPTION OF SYMBOLS

10、21 N型TFT 20 CMOS回路 22 P型TFT 100、200 半導体装置 200a 非晶質ケイ素膜の露呈領域 101、201 ガラス基板 102、202 下地絶縁膜 103、203 非晶質ケイ素膜 103a、203a 結晶性ケイ素膜 103i、203n、203p 活性領域 105、205 NiSi 2薄膜 106、206 結晶成長方向 107、207 ゲート絶縁膜 108、208、209 ゲート電極 109 陽極酸化層 110、210、211 チャネル領域 111、112、212、213、214、215 ソース,ドレイン領域 113、216 層間絶縁物 113a、216n、216p コンタクトホール 114、115、217、218、219 電極配線 203b 横方向結晶成長領域 204 マスク層 10, 21 N-type TFT 20 CMOS circuit 22 P-type TFT 100, 200 semiconductor device 200a amorphous silicon film exposed regions 101 and 201 glass substrates 102 and 202 base insulating film 103, 203 amorphous silicon film 103a, 203a crystals sexual silicon film 103i, 203n, 203p active region 105, 205 NiSi 2 films 106 and 206 crystal growth direction 107, 207 a gate insulating film 108,208,209 gate electrode 109 anodization layer 110,210,211 channel region 111, 212,213,214,215 source, drain regions 113,216 interlayer insulator 113a, 216n, 216p contact holes 114,115,217,218,219 electrode wiring 203b lateral crystal growth region 204 mask layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/786 21/336 9056−4M H01L 29/78 627 G ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 in identification symbol Agency Docket No. FI art display portion H01L 29/786 21/336 9056-4M H01L 29/78 627 G

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に設けられ、非晶質ケイ素膜に接するケイ化金属膜を結晶成長の触媒として、該非晶質ケイ素膜を加熱処理により結晶化してなる活性領域とを備えた半導体装置。 A substrate having a 1. A insulating surface, is provided on an insulating surface of the substrate, a metal silicide film in contact with the amorphous silicon film as a catalyst for crystal growth, heating the amorphous silicon film a semiconductor device having an active region formed by crystallized by.
  2. 【請求項2】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に設けられ、非晶質ケイ素膜の、 A substrate having a wherein insulating surface, is provided on an insulating surface of the substrate, the amorphous silicon film,
    その結晶化を助長するケイ化金属膜と接する部分からその周辺領域への加熱処理による結晶成長を行って形成した活性領域とを備えた半導体装置。 Semiconductor device provided with a from the portion in contact with the metal silicide layer that promotes the crystallization and the active region formed by performing crystal growth by heat treatment to the peripheral region thereof.
  3. 【請求項3】 請求項1または請求項2に記載の半導体装置において、 前記ケイ化金属膜は、その構成金属元素として、Ni、 3. A semiconductor device according to claim 1 or claim 2, wherein the metal silicide film, as a constituent metal element, Ni,
    Co、Pd、Pt、Cu、Ag、Au、In、Sn、A Co, Pd, Pt, Cu, Ag, Au, In, Sn, A
    l、Sbから選ばれた一種または複数種類の元素を含むものである半導体装置。 l, the semiconductor device is intended to include one or more kinds of elements selected from Sb.
  4. 【請求項4】 請求項1または請求項2に記載の半導体装置において、 前記ケイ化金属膜は、その結晶構造として蛍石型構造を有するものである半導体装置。 4. The semiconductor device according to claim 1 or claim 2, wherein the metal silicide film, a semiconductor device and has a fluorite structure as its crystal structure.
  5. 【請求項5】 請求項1または請求項2に記載の半導体装置において、 前記ケイ化金属膜は、NiSi 2からなるものである半導体装置。 The semiconductor device according to 5. A method according to claim 1 or claim 2, wherein the metal silicide film, a semiconductor device is made of NiSi 2.
  6. 【請求項6】 基板上に非晶質ケイ素膜、及び該非晶質ケイ素膜の結晶化を助長するケイ化金属膜を、これらが接するよう形成する工程と、 加熱によって該非晶質ケイ素膜を結晶化させる工程とを含む半導体装置の製造方法。 6. amorphous silicon film on the substrate, and a metal silicide film which promotes crystallization of the amorphous silicon film, forming so that they are in contact with the amorphous silicon film by heating the crystalline the method of manufacturing a semiconductor device including the step of reduction.
  7. 【請求項7】 基板上に非晶質ケイ素膜、及び該非晶質ケイ素膜の結晶化を助長するケイ化金属膜を、該非晶質ケイ素膜の一部に該ケイ化金属膜が接するよう形成する工程と、 加熱処理により、該非晶質ケイ素膜の、該ケイ化金属膜と接している領域を選択的に結晶化させる工程と、 加熱処理をさらに継続して、該非晶質ケイ素膜を、その選択的に結晶化された領域からその周辺領域へと基板表面に対し概略平行な方向に結晶成長させる工程とを含む半導体装置の製造方法。 7. amorphous silicon film on the substrate, and a metal silicide film which promotes crystallization of the amorphous silicon film, so that the metal silicide film is in contact with part of the amorphous silicon film formed a step of, by the heat treatment, the amorphous silicon film, a step of selectively crystallizing a region in contact with said metal silicide film, and further continuing the heat treatment, the amorphous silicon film, the method of manufacturing a semiconductor device including the step of crystal growth in a direction substantially parallel to the substrate surface and its selectively crystallized region to the peripheral region.
  8. 【請求項8】 請求項6または請求項7に記載の半導体装置の製造方法において、 前記ケイ化金属膜は、構成金属元素として、Ni、C 8. The method of manufacturing a semiconductor device according to claim 6 or claim 7, wherein the metal silicide film, as constituent metal elements, Ni, C
    o、Pd、Pt、Cu、Ag、Au、In、Sn、A o, Pd, Pt, Cu, Ag, Au, In, Sn, A
    l、Sbから選ばれた一種または複数種類の元素を含むものである半導体装置の製造方法。 l, a method of manufacturing a semiconductor device is intended to include one or more kinds of elements selected from Sb.
  9. 【請求項9】 請求項6あるいは請求項7に記載の半導体装置の製造方法において、 前記ケイ化金属膜は、その結晶構造として蛍石型構造を有するものである半導体装置の製造方法。 9. A method of manufacturing a semiconductor device according to claim 6 or claim 7, wherein the metal silicide film, a method of manufacturing a semiconductor device and has a fluorite structure as its crystal structure.
  10. 【請求項10】 請求項6または請求項7に記載の半導体装置の製造方法において、 前記ケイ化金属膜はNiSi 2からなるものである半導体装置の製造方法。 10. A method of manufacturing a semiconductor device according to claim 6 or claim 7, the method of manufacturing a semiconductor device wherein the metal silicide film is made of NiSi 2.
JP28813494A 1994-11-22 1994-11-22 Semiconductor device and manufacture thereof Pending JPH08148425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28813494A JPH08148425A (en) 1994-11-22 1994-11-22 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28813494A JPH08148425A (en) 1994-11-22 1994-11-22 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH08148425A true true JPH08148425A (en) 1996-06-07

Family

ID=17726257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28813494A Pending JPH08148425A (en) 1994-11-22 1994-11-22 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH08148425A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528460A (en) * 2000-03-23 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Manufacturing method of a transistor
KR101306137B1 (en) * 2006-06-29 2013-09-09 엘지디스플레이 주식회사 Oganic Light Emitting Diode Display Device and Liquid Crystal Display Device
US9070717B2 (en) 2009-11-20 2015-06-30 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528460A (en) * 2000-03-23 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Manufacturing method of a transistor
KR101306137B1 (en) * 2006-06-29 2013-09-09 엘지디스플레이 주식회사 Oganic Light Emitting Diode Display Device and Liquid Crystal Display Device
US9070717B2 (en) 2009-11-20 2015-06-30 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
US9576797B2 (en) 2009-11-20 2017-02-21 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same

Similar Documents

Publication Publication Date Title
US5696003A (en) Method for fabricating a semiconductor device using a catalyst introduction region
US6319761B1 (en) Method of fabricating a thin film transistor
US6162667A (en) Method for fabricating thin film transistors
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5569936A (en) Semiconductor device employing crystallization catalyst
US5581092A (en) Gate insulated semiconductor device
US5744824A (en) Semiconductor device method for producing the same and liquid crystal display including the same
US5851860A (en) Semiconductor device and method for producing the same
US5886366A (en) Thin film type monolithic semiconductor device
US6013544A (en) Method for fabricating a semiconductor device
US6642073B1 (en) Semiconductor circuit and method of fabricating the same
US5814835A (en) Semiconductor device and method for fabricating the same
JPH07183540A (en) Semiconductor device and manufacture thereof
US20040135180A1 (en) Semiconductor device and method for manufacturing the same
JPH10270363A (en) Manufacture of semiconductor devices
JPH07321339A (en) Semiconductor device and manufacture thereof
JPH07161634A (en) Semiconductor device and its manufacture
US5837569A (en) Semiconductor device and method for producing the same
JPH07335900A (en) Semiconductor device and its forming method
JPH11204435A (en) Semiconductor device and preparation of the same
US6927107B1 (en) Method of producing semiconductor device
JPH0794757A (en) Method of fabricating semiconductor device
US7262469B2 (en) Semiconductor device and method for manufacturing the same
JPH10229200A (en) Thin-film semiconductor device
JPH06349735A (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001120