KR100473996B1 - Cystallization method of amorphous silicon - Google Patents
Cystallization method of amorphous silicon Download PDFInfo
- Publication number
- KR100473996B1 KR100473996B1 KR10-2002-0001091A KR20020001091A KR100473996B1 KR 100473996 B1 KR100473996 B1 KR 100473996B1 KR 20020001091 A KR20020001091 A KR 20020001091A KR 100473996 B1 KR100473996 B1 KR 100473996B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- metal
- thin film
- silicon
- film
- Prior art date
Links
Abstract
본 발명은 금속이 포함된 비정질 실리콘박막을 다결정 실리콘박막으로 결정화하는데 있어서, 금속오염을 줄이고, 그레인의 균일도가 좋고, 그레인의 크기를 크게하기 위해 비정질 실리콘 박막 위에 질화막, 산화막 또는 유기막등의 덮개층을 형성시켜 금속유도 결정화된 다결정 실리콘 박막을 얻는데 의의가 있다.In the present invention, in order to crystallize an amorphous silicon thin film containing a metal into a polycrystalline silicon thin film, a cover of a nitride film, an oxide film or an organic film is placed on the amorphous silicon thin film in order to reduce metal contamination, improve grain uniformity, and increase grain size. It is meaningful to form a layer to obtain a metal-induced crystallized polycrystalline silicon thin film.
비정질 실리콘을 결정화할 때 덮개층으로 질화막 혹은 산화막을 비정질 실리콘 박막위에 형성시키는 단계와 극소미량의 금속을 덮개층상에 증착시키는 단계, 급속열처리(rapid thermal annealing), 자외선(UV)조사, 또는 레이저조사를 이용하여 금속 다이실리사이드 핵(침전)을 형성시키는 단계, 그리고 급속열처리(rapid thermal annealing), 자외선(UV) 혹은 레이저조사를 이용하여 핵으로부터 측면으로 금속유도 결정화 시켜서 이웃한 그레인과 부딪쳐서 그레인 경계가 형성되는 단계로 나눌 수 있다.When crystallizing amorphous silicon, forming a nitride film or an oxide film on the amorphous silicon thin film as a cover layer and depositing a very small amount of metal on the cover layer, rapid thermal annealing, ultraviolet (UV) irradiation, or laser irradiation Forming a metal disilicide nucleus (sedimentation), and crystallizing the metal induction from the nucleus to the side using rapid thermal annealing, ultraviolet (UV) or laser irradiation to impinge on the neighboring grains Can be divided into stages to be formed.
Description
본 발명은 비정질 실리콘의 결정화 방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘이 금속과 직접 접촉하지 않고도 결정화되어 균일한 다결정 실리콘 박막 구현할 수 있는 방법에 관한 것이다.The present invention relates to a method of crystallizing amorphous silicon, and more particularly, to a method in which amorphous silicon is crystallized without direct contact with a metal to realize a uniform polycrystalline silicon thin film.
다결정 실리콘을 이용한 트랜지스터 소자는 대부분 능동행렬 액정디스플레이(AMLCD: Active Matrix Liquid Crystal Display)의 능동소자와 전기발광(electro-luminescence)소자의 스위칭 소자 및 주변회로에 사용된다. 이때, 다결정 실리콘을 사용하는 박막트랜지스터는 직접 증착법, 고온열처리를 이용한 기술, 또는 레이저 열처리 기술[J. S. Im and H. J. Kim, Appl. Phys. Lett. Vol 64 (1994)]을 이용하여 제작된다. 이 중에서 레이저 열처리 방법은 저온 공정이 가능하고 높은 전계효과 이동도(field effect mobility)를 구현할 수 있지만, 고가의 레이저 장비가 필요하므로 대체 기술이 많이 연구되고 있다.Transistor devices using polycrystalline silicon are mostly used in active devices of active matrix liquid crystal displays (AMLCDs) and switching devices and peripheral circuits of electro-luminescence devices. At this time, the thin film transistor using polycrystalline silicon is a direct deposition method, a technique using a high temperature heat treatment, or a laser heat treatment technique [J. S. Im and H. J. Kim, Appl. Phys. Lett. Vol 64 (1994). Among them, the laser heat treatment method is a low temperature process and can implement a high field effect mobility, but because of the need for expensive laser equipment has been studied a lot of alternative technologies.
현재 금속을 이용하여 비정질 실리콘을 재결정화 하는 방법으로 많이 연구되고 있는 방법으로서 고상결정화(solid phase crystallization)방법이 있는데, 보다 낮은 온도에서 빠른 시간 내에 결정화 시킬 수 있는 장점이 있으나, 결정화에 장시간이 필요하여 생산성이 낮고 유리기판을 사용할 수 없다는 단점이 있다.한편, 최근에는 고상결정화방법에 비하여 보다 낮은 온도에서 빠른 시간내에 상변화가 가능하다는 장점 때문에 금속을 이용한 결정화 방법이 많이 연구되어 왔는데, 여기에는 금속유도 결정화(metal induced crystallization)방법[C. Hayzelden, J. L. Batston, J. Appl. Phys. Vol. 73 8279 (1993)]과 금속유도 측면 결정화(metal induced lateral crystallization)방법[J. Jang, S. Y. Yoon, International Journal of High Speed Electronic and Systems, Vol. 10 13 (2000)]이 있다.그러나 이와 같이 금속을 이용하는 경우 박막 트랜지스터 소자의 금속오염으로 소자특성이 저하되는 문제점이 있고, 이를 해결하기 위해 금속양을 최소로 줄이고 양질의 다결정 실리콘 박막을 형성시키기 위해서, 이온주입기를 통해서 금속의 이온농도를 1012∼1014 cm-2으로 증착해서 고온처리, 급속열처리 혹은 레이저조사로 양질의 다결정 실리콘 박막을 형성시키는 기술과, 금속유도 결정화 방법으로 다결정 실리콘 박막의 표면을 평평하게 하기 위해 점성이 있는 유기박막과 액상의 금속을 혼합하여 스핀 코팅(Spin-coating)방법으로 박막을 증착한 다음, 열처리 공정으로 결정화하는 방법이 개발되어 있다[J. H. Ahn and B. T. Ahn, Journal of The Electrochemical Society, 148, H115 (2001)]. 하지만 아직까지는 다결정 실리콘에서 가장 중요시되는 금속오염, 그레인 크기의 대형화 및 균일도 측면에서 문제점이 있는 것이 현실이다.Currently, a method of recrystallizing amorphous silicon using a metal has been studied as a solid phase crystallization method, which has the advantage of being able to crystallize at a lower temperature at a faster time, but requires a long time for crystallization The low productivity and the glass substrate cannot be used. On the other hand, the crystallization method using metal has been studied in recent years due to the advantage that the phase change is possible in a short time at a lower temperature than the solid phase crystallization method. Metal induced crystallization method [C. Hayzelden, JL Batston, J. Appl. Phys. Vol. 73 8279 (1993)] and metal induced lateral crystallization methods [J. Jang, SY Yoon, International Journal of High Speed Electronic and Systems, Vol. 10 13 (2000)]. However, when the metal is used, there is a problem in that the device characteristics are degraded due to metal contamination of the thin film transistor element. To this end, the ion concentration of the metal is deposited to 10 12 to 10 14 cm -2 through an ion implanter to form a high quality polycrystalline silicon thin film by high temperature treatment, rapid heat treatment or laser irradiation, and the polycrystalline silicon thin film by metal induction crystallization method. In order to flatten the surface of the film, a viscous organic thin film and a liquid metal are mixed, a thin film is deposited by spin-coating, and a method of crystallization by heat treatment has been developed. [JH Ahn and BT Ahn , Journal of The Electrochemical Society, 148, H115 (2001). However, there is a problem in terms of metal contamination, grain size, and uniformity which are most important in polycrystalline silicon.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 금속오염을 줄이면서도, 균일한 그레인 크기를 갖는 다결정 실리콘 박막을 얻을 수 있고, 깨끗하고 평평한 표면을 갖는 다결정 실리콘 박막을 얻는 방법을 제공하는 데 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and to provide a method for obtaining a polycrystalline silicon thin film having a uniform grain size while reducing metal contamination, and having a clean and flat surface. There is this.
본 발명은 이와 같은 목적을 달성하기 위하여, 절연 기판 위에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘 상부에 덮개층을 형성하는 단계와; 상기 덮개층 상부에 금속 박막을 0.0001nm 이상 1nm 미만의 두께로 증착하는 단계와; 상기 비정질 실리콘의 내부에서 디스크형의 그레인을 인접 그레인과 접할 때까지 핵을 중심으로 측면 방향으로 성장시킴으로써, 상기 비정질 실리콘을 결정화하여 다결정 실리콘을 형성하는 단계를 포함하는 비정질 실리콘의 결정화 방법을 제공한다.여기서 상기 금속 박막 대신에 금속 다이실리사이드(MSi2)를 증착할 수도 있으며, 상기 비정질 실리콘을 증착하는 단계 이전에, 절연 기판상에 완충층을 증착하는 단계를 더 포함할 수 있다.또한 본 발명은, 절연 기판 위에 금속박막을 0.0001nm 이상 1nm 미만의 두께로 증착하는 단계와; 상기 금속박막 상부에 덮개층을 증착하는 단계와; 상기 덮개층 상부에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘의 내부에서 디스크형의 그레인을 인접 그레인과 접할 때까지 핵을 중심으로 측면 방향으로 성장시킴으로써, 상기 비정질 실리콘을 결정화하여 다결정 실리콘을 형성하는 단계를 포함하는 비정질 실리콘의 결정화 방법을 제공한다.이때에도 상기 금속박막을 증착하는 단계 이전에, 절연 기판상에 완충층을 증착하는 단계를 더 포함할 수 있으며, 상기 완충층은 실리콘 산화막, 실리콘 질화막, 유기막 중 어느 하나로 이루어지는 단일막이나, 실리콘 산화막 또는 실리콘 질화막의 이중막으로 이루어질 수 있다.상기 덮개층은 실리콘 질화막, 실리콘 산화막, 유기막 중 선택되는 어느 하나로 이루어지는 것이 바람직하며, 이때 덮개층으로 이용되는 실리콘 질화막 또는 실리콘 산화막은 PECVD 방법으로 550℃ 이하에서 증착하는 것이 바람직하다.또한 상기 덮개층은 실리콘 산화막과 실리콘 질화막의 이중막으로도 이루어질 수도 있고, 서로 다른 두께를 가지는 제1 부분과 제2부분으로 이루어질 수도 있으며, 이때 상기 제1 부분은 단일막으로 이루어지며, 상기 제2 부분은 이중막으로 이루어질 수도 있다. 상기 덮개층은 5내지 1000nm의 두께를 가지는 것이 바람직하다.한편 상기 다결정 실리콘을 형성하는 단계는 열처리, 급속열처리, 자외선 조사 또는 레이저 조사 중 선택되는 어느 하나의 방법으로 이루어질 수 있는데, 상기 열처리 또는 급속열처리는 400~1300℃의 온도범위에서 이루어지는 것이 바람직하다.상기 금속 박막 또는 금속 다이실리사이드 박막을 증착하는 단계는 이온주입방법, 플라즈마를 이용한 화학기상 증착(CVD) 방법, 스퍼터(Sputter)법을 이용해서 금속박막을 증착하는 방법, 또는 산 용액에 용해된 액상의 금속을 코팅하거나 점성이 있는 유기막과 액상의 금속을 혼합하여 스핀 코팅하는 방법 중 선택되는 어느 하나의 방법을 이용할 수 있으며, 섀도우 마스크(shadow mask)를 이용하여 금속박막 또는 금속 다이실리사이드 박막을 형성할 수도 있다.상기 금속은 니켈 또는 니켈합금인 것이 바람직하며, 면 밀도가 1012 내지 1015 ㎝-2 인 것이 바람직하다.상기 절연 기판은 유리, 산화막이 덮여진 단결정 실리콘 웨이퍼 또는 석영 중 어느 하나의 재질인 것이 바람직하다.한편 상기 비정질 실리콘을 결정화하는 단계 이전에, 사전 열처리를 통해 상기 비정질 실리콘 내에 금속 다이실리사이드를 형성하는 단계를 더 포함할 수 있으며, 이때 상기 사전 열처리는 200 내지 800℃ 온도범위 내에서 이루어지는 것이 바람직하다. 그리고 상기 사전 열처리 단계이후에 남아 있는 금속층을 제거하는 단계를 더 포함할 수 있으며, 상기 금속층을 제거하는 단계 이후에 덮개층을 제거하는 단계를 더 포함할 수도 있다.상기 다결정 실리콘을 형성하는 단계 이후에 상기 결정화된 실리콘을 다시 재결정화하는 단계를 1회 이상 더 포함할 수 있는데, 상기 재결정화 단계는 열처리, 급속열처리, 자외선 조사 또는 레이저 조사 중 선택되는 어느 하나의 방법으로 이루어질 수 있으며, 상기 열처리 또는 급속열처리는 400~1300℃의 온도범위에서 이루어지는 것이 바람직하다. 그리고 상기 재결정화 단계는 덮개층을 제거한 상태에서 이루어지는 것이 바람직하다.금속박막을 증착하는 단계이후에, 상기 금속박막을 부분적으로 패터닝하는 단계를 더 포함할 수도 있는데, 상기 금속박막의 패터닝은 사진식각방법, 포토레지스터방법, 섀도우 마스크를 이용하는 방법 중 선택되는 어느 하나의 방법을 통해 이루어질 수 있다.상기 금속 다이실리사이드 박막을 증착하는 단계이후에도, 상기 금속 다이실리사이드 박막을 부분적으로 패터닝하는 단계를 더 포함할 수 있으며, 상기 금속 다이실리사이드 박막의 패터닝은 사진식각방법, 포토레지스터방법, 섀도우 마스크를 이용하는 방법 중 선택되는 어느 하나의 방법을 통해 이루어질 수 있다.본 발명은 비정질 실리콘과 금속박막층이 직접 접촉하지 않고, 비정질 실리콘이 결정화하는 데 특징이 있다. 즉, 본 발명은 비정질 실리콘 박막 위에 질화막, 절연막 또는 유기막으로 이루어지는 덮개층을 형성시키고 그 위에 금속 박막층을 증착하거나, 혹은 기판위에 금속층을 증착하고 그 위에 완충층으로 질화막, 산화막, 혹은 유기막을 형성시킨 후, 그 위에 비정질 실리콘을 증착하여 열처리 혹은 레이저를 이용해서 미량의 금속이 덮개층 혹은 완충층인 절연막을 통해서 확산되어 비정질 실리콘을 결정화하는 비정질실리콘의 금속유도결정화 방법을 제공한다.또한 본 발명은, 완충층상에 형성된 비정질 실리콘 위에 실리콘질화막, 실리콘산화막 혹은 유기막의 덮개층을 5~1000nm정도 형성하는 단계와, 금속을 얇게 1012~1015cm-2으로 증착하는 단계와, 200이상 800도 이하의 범위에서 사전 열처리하는 단계와, 열처리, 급속 열처리, 자외선(UV)조사, 또는 레이저조사를 통해 비정질 실리콘을 금속유도 결정화시키는 단계로 구성된다.The present invention comprises the steps of depositing amorphous silicon on an insulating substrate to achieve this object; Forming a cover layer on the amorphous silicon; Depositing a metal thin film on the cover layer in a thickness of 0.0001 nm or more and less than 1 nm; It provides a crystallization method of amorphous silicon comprising the step of growing the disk-shaped grains in the lateral direction around the nucleus until the contact with the adjacent grains in the interior of the amorphous silicon to form polycrystalline silicon. Herein, metal disilicide (MSi2) may be deposited instead of the metal thin film, and the method may further include depositing a buffer layer on an insulating substrate before depositing the amorphous silicon. Depositing a metal thin film on the insulating substrate to a thickness of at least 0.0001 nm and less than 1 nm; Depositing a cover layer on the metal thin film; Depositing amorphous silicon on the cover layer; It provides a crystallization method of amorphous silicon comprising the step of growing the disk-shaped grains in the lateral direction around the nucleus until the contact with the adjacent grains in the interior of the amorphous silicon to form polycrystalline silicon. In this case, before the depositing of the metal thin film, the method may further include depositing a buffer layer on an insulating substrate, wherein the buffer layer is a single film made of any one of a silicon oxide film, a silicon nitride film, and an organic film, or a silicon oxide film. Or a double layer of a silicon nitride film. The cover layer may be formed of any one selected from a silicon nitride film, a silicon oxide film, and an organic film. In this case, the silicon nitride film or silicon oxide film used as the cover layer may be 550 ° C by PECVD. It is recommended to deposit below In addition, the cover layer may be made of a double layer of a silicon oxide film and a silicon nitride film, or may be composed of a first portion and a second portion having different thicknesses, wherein the first portion is made of a single layer, The second portion may be formed of a double film. Preferably, the cover layer has a thickness of 5 to 1000 nm. Meanwhile, the forming of the polycrystalline silicon may be performed by any one of heat treatment, rapid thermal treatment, ultraviolet irradiation, or laser irradiation. Preferably, the heat treatment is performed in a temperature range of 400 to 1300 ° C. The depositing of the metal thin film or the metal disilicide thin film may be performed by an ion implantation method, a chemical vapor deposition (CVD) method using a plasma, or a sputter method. By depositing a metal thin film, or coating a liquid metal dissolved in an acid solution, or mixing a viscous organic film and a liquid metal to spin coating, and a shadow mask. (shadow mask) may be used to form a metal thin film or a metal disilicide thin film. The metal is preferably a nickel or nickel alloy, a surface density of 10 to 12 to 10 15 ㎝ -2 are preferred. The insulating substrate is a glass, in which a material of the oxide film is covered with Jean single crystal silicon wafer or quartz On the other hand, prior to the step of crystallizing the amorphous silicon, the method may further comprise the step of forming a metal disilicide in the amorphous silicon through the pre-heat treatment, wherein the pre-heat treatment is within a temperature range of 200 to 800 ℃ It is preferable to make. The method may further include removing the metal layer remaining after the preheating step, and may further include removing the cover layer after removing the metal layer. The method may further include recrystallizing the crystallized silicon at least once, wherein the recrystallization may be performed by any one method selected from heat treatment, rapid heat treatment, ultraviolet irradiation, or laser irradiation. Or rapid heat treatment is preferably made in a temperature range of 400 ~ 1300 ℃. The recrystallization may be performed in a state where the cover layer is removed. After the deposition of the metal thin film, the method may further include partially patterning the metal thin film, wherein the patterning of the metal thin film is performed by photolithography. The method may be performed by any one of a method, a photoresist method, and a method of using a shadow mask. The method may further include partially patterning the metal disilicide thin film after depositing the metal disilicide thin film. The patterning of the metal disilicide thin film may be performed by any one method selected from among a photolithography method, a photoresist method, and a method using a shadow mask. The present invention does not directly contact an amorphous silicon and a metal thin film layer. Amorphous silicon crystallized There is a characteristic. That is, according to the present invention, a cover layer formed of a nitride film, an insulating film, or an organic film is formed on an amorphous silicon thin film, and a metal thin film layer is deposited thereon, or a metal layer is deposited on a substrate, and a nitride film, an oxide film, or an organic film is formed thereon as a buffer layer. Thereafter, amorphous silicon is deposited thereon to provide a method for metal-induced crystallization of amorphous silicon in which a small amount of metal is diffused through an insulating film, which is a cover layer or a buffer layer, to crystallize amorphous silicon using a heat treatment or a laser. Forming a cover layer of a silicon nitride film, a silicon oxide film, or an organic film on the amorphous silicon formed on the buffer layer by about 5 to 1000 nm, depositing a metal thinly at 10 12 to 10 15 cm -2 , and not less than 200 and not more than 800 degrees Pre-heating in the range, heat treatment, rapid heat treatment, ultraviolet (UV) irradiation, or laser An amorphous silicon through the yarn consists of a crystallized phase inducing metal.
여기서 비정질 실리콘 박막 위의 덮개층의 역할은, 금속층을 직접적으로 비정질 실리콘 박막과 접촉을 막을 수 있고, 덮개층 위의 금속을 결정화후에 덮개층과 함께 제거함으로써 필요 이상의 금속오염을 막을 수 있다는 장점을 가진다. 또한, 금속이 덮개층 아래로 균일하게 확산되어 비정질 실리콘 박막을 결정화시키기 때문에 균일도가 좋고, 깨끗하고, 평평한 표면을 갖는 양질의 다결정 실리콘 박막을 얻을 수 있는 장점도 있다.The role of the cover layer on the amorphous silicon thin film here is that the metal layer can be directly prevented from contacting the amorphous silicon thin film, and the metal on the cover layer can be removed together with the cover layer after crystallization to prevent more than necessary metal contamination. Have In addition, since the metal is uniformly diffused under the cover layer to crystallize the amorphous silicon thin film, there is an advantage that a good polycrystalline silicon thin film having good uniformity and a clean and flat surface can be obtained.
덮개층 위에 미량의 금속박막층을 형성하는 방법으로는 플라즈마 영역 내에 증착할 금속을 두어 화학기상 증착(CVD) 방법으로 증착하거나, 스퍼터(sputter)에 의한 증착방법, 또는 산에 용해된 금속액을 스핀 코팅하거나, 점성이 있는 유기막과 액상의 금속을 혼합해서 스핀 코팅하는 방법등이 있다. As a method of forming a trace metal thin film layer on the cover layer, a metal to be deposited is placed in a plasma region and deposited by chemical vapor deposition (CVD), a deposition method by sputtering, or spin a metal liquid dissolved in an acid. Or a method of spin coating by mixing a viscous organic film and a liquid metal.
덮개층을 이용한 비정질 실리콘의 금속유도 결정화를 위한 시료에는 금속을 미량으로 확산시킬 수 있도록 하기 위해, 비정질 실리콘위에 실리콘질화막, 실리콘산화막 또는 유기막의 덮개층을 형성시킨 후, 금속박막을 상기 덮개층 위에 형성시킨다.이어서 금속유도 결정화 과정이 진행되는데 이를 살펴보면, 열처리(Furnace), 급속 열처리(Rapid thermal annealing), 레이저 또는 자외선(UV) 등의 열에너지에 의해 금속 박막으로부터 미량의 금속이 덮개층 아래쪽으로 확산되면, 비정질 실리콘 박막내에 금속 다이실리사이드(MSi2) 핵이 균일하게 형성되고, 상기 금속 다이실리사이드 핵으로부터 측면으로 결정화되는 그레인들이 인접 그레인과 부딪치면서 비정질 실리콘이 완전 결정화된다.결과적으로 여러 그레인들 사이에 그레인 경계를 가지는 다결정 실리콘 박막이 얻어진다. 또한 덮개층을 이용한 비정질 실리콘의 금속유도 결정화 방법은, 이와 같이 사전 열처리단계로 200℃이상 800℃이하의 온도에서 어닐링하여 금속다이실리사이드(MSi2) 침전(또는 핵)을 형성시킨 후에, 덮개층 위의 두께에 따라서 금속층을 제거하거나 혹은 그대로 남겨진 다층구조에서 2차 혹은 3차 이상으로 400~1300도에서 어닐링 하거나 레이저조사를 이용해서 비정질 실리콘을 금속유도 결정화하는 방법을 포함한다.In order to diffuse a small amount of metal into the sample for metal-induced crystallization of amorphous silicon using a cover layer, after forming a cover layer of a silicon nitride film, a silicon oxide film or an organic film on the amorphous silicon, a metal thin film on the cover layer Subsequently, a metal-induced crystallization process proceeds, whereby a small amount of metal diffuses from the metal thin film under the cover layer by thermal energy such as heat treatment, rapid thermal annealing, laser or ultraviolet (UV) light. As a result, a metal disilicide (MSi2) nucleus is uniformly formed in the amorphous silicon thin film, and grains crystallized laterally from the metal disilicide nuclei collide with adjacent grains, thereby completely crystallizing the amorphous silicon. Polycrystalline silicon foil with grain boundaries It is obtained. In addition, the metal-induced crystallization method of amorphous silicon using the cover layer is annealing at a temperature of 200 ° C. or higher and 800 ° C. or lower in the pre-heat treatment step to form a metal disilicide (MSi 2) precipitate (or nucleus), and then Depending on the thickness of the metal layer is removed or left intact in the multilayer structure, secondary or tertiary or more annealing at 400 ~ 1300 degrees, or a method of crystallizing the amorphous silicon metal induced by laser irradiation.
이하에서는 도면을 참고로 하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, with reference to the drawings will be described a preferred embodiment of the present invention;
도 1은 덮개층을 이용한 금속유도 결정화방법으로 비정질 실리콘을 결정화시키기 위한 단면 적층구조로서, 유리기판(42)위에 실리콘 산화막 등의 물질로 완충층(35)을 형성한 다음, 화학 기상 증착(Chemcal Vapor Deposition)방법으로 비정질 실리콘 박막(12)을 50 nm 증착하였다.여기서 유리기판(42) 대신에 산화막이 덮여진 단결정 실리콘 웨이퍼나 석영을 이용할 수도 있다. 완충층(35)은 실리콘 질화막이나 유기막을 이용할 수도 있으며, 생략할 수도 있다. 비정질 실리콘 박막(12) 위에는 덮개층(36)을 형성하고 덮개층의 상부에 금속 박막을 증착하게 되는데, 예를 들어 질화막 150nm 를 덮개층(36)으로 형성한 후에, 스퍼터(Sputter)를 이용해서 금속 박막(31)을 증착하였다. 위에서는 덮개층을 실리콘 질화막을 이용하였으나, 이에 한정되는 것은 아니고 실리콘 산화막이나 유기막을 이용할 수도 있다. 또한 단일막에 한정되는 것은 아니어서, 동종 또는 이종의 단일막을 적층한 이중막 형태로 덮개층을 증착할 수도 있다. 즉 덮개층은 금속층과 비정질 실리콘의 접촉을 방지하는 한편 금속층의 금속이 확산되는 통로의 역할을 하는 것이어서, 이러한 역할을 할 수 있는 것으로 밝혀진 실리콘 산화막, 실리콘 질화막, 유기막을 이용하여 이중막을 구성하는 경우에도 본 발명의 목적을 달성할 수 있게 된다.여기서 실리콘 산화막이나 실리콘 질화막의 경우에는 플라즈마를 이용하는 화학기상증착방법(PECVD)으로 550℃이하에서 증착하는 것이 바람직하다.덮개층의 두께는 막의 종류에 따라서 약간씩 다르기는 하지만 5내지 1000nm의 두께를 가지는 것이 바람직하다.덮개층의 상부에는 니켈이나 니켈합금 등의 금속 박막을 증착한다.금속 박막(31)의 증착은 이온 주입을 통한 방법으로 이루어질 수도 있고, 플라즈마를 이용하여 형성할 수도 있는데, 플라즈마를 이용하는 방법은 실리콘 박막(12) 상부에 금속 물질을 배치하고 이를 플라즈마에 노출시켜 이루어질 수 있다. 또한, 금속 박막(31)은 산 용액에 용해된 액상의 금속을 코팅하거나, 점성이 있는 유기막과 액상의 금속을 혼합해서 스핀코팅 방법으로 형성할 수도 있다.본 발명에 따르면 금속 박막(31)을 0.0001nm이상 1nm 미만의 초박막으로 형성하기 때문에 다결정 실리콘 박막에 있어서의 금속오염을 방지할 수 있을 뿐만 아니라, 결정화를 마친 이후에도 금속박막과 덮개층을 용이하게 제거할 수 있다. 나아가 금속박막과 덮개층을 동시에 제거하는 것도 가능해진다.특히 덮개층으로 질화막을 이용하는 경우에는 금속과 질화막 사이에 실리사이드가 생성되는데, 상기 실리사이드는 에칭이 잘 되지 않는 특징이 있어 금속과 질화막에 대해 각각 다른 에천트를 사용하여도 에칭이 균일하게 되지 않아 이후의 TFT 제작 공정에 어려움을 초래할 수 있다. 따라서 덮개층으로 질화막을 이용하는 경우에는 금속 박막의 두께를 최소화하는 것이 더욱 중요해진다.1 is a cross-sectional stacked structure for crystallizing amorphous silicon by a metal-induced crystallization method using a cover layer. A buffer layer 35 is formed of a material such as a silicon oxide film on a glass substrate 42 and then chemical vapor deposition (Chemcal Vapor) An amorphous silicon thin film 12 was deposited by 50 nm by a deposition method. Instead of the glass substrate 42, a single crystal silicon wafer or quartz covered with an oxide film may be used. The buffer layer 35 may use a silicon nitride film or an organic film, and may be omitted. A cover layer 36 is formed on the amorphous silicon thin film 12, and a metal thin film is deposited on the cover layer. For example, after forming 150 nm of a nitride film as the cover layer 36, a sputter is used. A metal thin film 31 was deposited. In the above, the cover layer is formed of a silicon nitride film, but is not limited thereto. A silicon oxide film or an organic film may be used. In addition, the cover layer may be deposited in the form of a double film in which homogeneous or heterogeneous single films are stacked, without being limited to a single film. That is, the cover layer prevents contact between the metal layer and the amorphous silicon and serves as a path through which the metal of the metal layer is diffused. Thus, when the double layer is formed by using a silicon oxide film, a silicon nitride film, and an organic film, which are found to be able to play such a role. The object of the present invention can be achieved. Here, in the case of the silicon oxide film or the silicon nitride film, it is preferable to deposit it at 550 ° C. or less by chemical vapor deposition (PECVD) using a plasma. Therefore, it is preferable to have a thickness of 5 to 1000 nm, although slightly different. A metal thin film such as nickel or nickel alloy is deposited on the top of the cover layer. The metal thin film 31 may be deposited by ion implantation. It is also possible to form using a plasma, the method using the plasma Thin film 12 may be formed by placing a metal material on the upper and exposing them to a plasma. In addition, the metal thin film 31 may be formed by coating a liquid metal dissolved in an acid solution or by mixing a viscous organic film and a liquid metal by spin coating. According to the present invention, the metal thin film 31 may be formed. Since it is formed into an ultra thin film of 0.0001 nm or more and less than 1 nm, it is possible not only to prevent metal contamination in the polycrystalline silicon thin film, but also to easily remove the metal thin film and the cover layer after crystallization is completed. In addition, it is possible to simultaneously remove the metal thin film and the cover layer. Particularly, when a nitride film is used as the cover layer, silicide is formed between the metal and the nitride film. The use of other etchant does not make the etching uniform, which may cause difficulties in subsequent TFT fabrication processes. Therefore, when the nitride film is used as the cover layer, it is more important to minimize the thickness of the metal thin film.
도 2는 덮개층을 이용한 비정질 실리콘의 금속유도 결정화 방법을 통해 결정화 된 다결정 실리콘 박막의 최종 단면 구조이다. 2 is a final cross-sectional structure of a polycrystalline silicon thin film crystallized through a metal-induced crystallization method of amorphous silicon using a cover layer.
여기서 다결정 실리콘 박막(41)은 열처리 또는 급속열처리 방법이나 레이저 또는 자외선을 조사하는 방법을 통해 형성할 수 있다. 열처리는 도가니(Furnace)에서 장시간 가열함으로써 이루어지는데, 이때 400℃내지 1300℃ 사이의 온도범위에서 처리하는 것이 바람직하다. 온도를 급속하게 변화시키는 급속 열처리(rapid thermal annealing : RTA)의 경우에도 400℃내지 1300℃ 의 온도범위에서 이루어지는 것이 바람직하다.Herein, the polycrystalline silicon thin film 41 may be formed by heat treatment or rapid thermal treatment, or laser or ultraviolet irradiation. The heat treatment is carried out by heating in a crucible for a long time, preferably at a temperature in the range of 400 ° C to 1300 ° C. In the case of rapid thermal annealing (RTA), which rapidly changes the temperature, it is preferable to make it in the temperature range of 400 ° C to 1300 ° C.
결정화 후에 덮개층(도 1의 36)과 금속박막(도 1의 31)을 에칭(etching)으로 제거함으로써, 비정질 실리콘의 금속유도 결정화된 다결정 실리콘 박막에 대한 필요 이상의 금속 오염을 막을 수 있게 된다. 이와 같이, 덮개층을 이용함으로써 금속과 비정질 혹은 다결정 실리콘 박막과의 직접 접촉을 막을 수 있고, 평평도가 우수한 다결정 실리콘 박막(41)을 얻을 수 있게 된다. By removing the cover layer (36 in FIG. 1) and the metal thin film (31 in FIG. 1) after crystallization, it is possible to prevent more than necessary metal contamination on the metal-induced crystallized polycrystalline silicon thin film of amorphous silicon. In this way, by using the cover layer, direct contact between the metal and the amorphous or polycrystalline silicon thin film can be prevented, and the polycrystalline silicon thin film 41 excellent in flatness can be obtained.
도 3은 덮개층을 이용한 비정질 실리콘의 금속유도 결정화과정을 설명하기 위한 200배 광학현미경 사진으로서, 유리기판 상의 완충층 위에 비정질 실리콘 박막을 50 nm 형성하고, 덮개층으로 질화막을 150 nm 형성시켰다. 덮개층 위에는 니켈 금속을 1×1013 cm-2 으로 형성시킨 후 430도에서 1시간 동안 열처리하고, 750도에서 20초 유지 20번 반복하는 펄스-급속열처리 방법으로 비정질 실리콘을 결정화 시켰다. 도 3의 A는 750도에서 20초 유지 5번 반복한 후에 결정화가 진행된 사진이고, 도 3의 B는 결정화가 완성된 다결정 실리콘의 광학사진이다.도 3의 A 및 B를 통해, 미량의 니켈 금속이 150nm의 덮개층을 확산해서 비정질 실리콘 박막(12) 내에 금속 다이실리사이드핵(침전)을 형성하고, 측면으로 결정이 성장하여 도 3의 B와 같이 이웃한 그레인(11)과 부딪혀서 그레인 경계영역(21)이 형성될 때까지 결정화 과정이 진행되는 것임을 알 수 있다.FIG. 3 is a 200 times optical micrograph for explaining a metal-induced crystallization process of amorphous silicon using a cover layer. A 50 nm amorphous silicon thin film is formed on a buffer layer on a glass substrate, and a 150 nm nitride film is formed as a cover layer. Nickel metal was formed on the cover layer to 1 × 10 13 cm −2, and then heat-treated at 430 ° C. for 1 hour, and crystallized amorphous silicon by pulse rapid rapid heat treatment at 20 ° C. for 20 seconds at 750 ° C. Fig. 3A is a photograph in which crystallization has progressed after repeating 5 times for 20 seconds at 750 degrees, and B in Fig. 3 is an optical photograph of polycrystal silicon having completed crystallization. The metal diffuses the cover layer of 150 nm to form a metal disilicide nucleus (precipitate) in the amorphous silicon thin film 12, and crystals grow laterally and hit the neighboring grain 11 as shown in B of FIG. It can be seen that the crystallization process proceeds until (21) is formed.
도 4는 덮개층으로 실리콘 질화막(SiNx)을 이용하여 비정질 실리콘을 금속유도 결정화한 후 이를 500배 확대한 광학 현미경 사진이다. 결정화를 위한 각 적층구조는 실리콘질화막 60 nm, 비정질 실리콘 박막 50 nm, 산화막 100 nm, 유리기판이다. 도4의 A 내지 C는 금속박막의 밀도를 각각 다르게 하였을 때의 결정화 상태를 나타내는 것으로서, 각각 덮개층 위에 니켈금속을 면적당 5×1012cm-2, 8×1012cm-2, 그리고 1×1013cm-2 으로 형성시킨 후, 500도에서 5분 동안 사전 열처리 후 펄스-급속열처리 방법으로 750도에서 20초 유지시켜 20번 연속으로 결정화된 다결정 실리콘 박막의 그레인(11) 크기와 그레인 경계(21)를 보여주고 있다. 이때 도 4의 A 내지 C에서 그레인의 크기는 각각 90, 30, 20 μm이다. 즉 덮개층 위의 금속 밀도가 감소함에 따라서 그레인 크기가 증가하는 것을 사진으로 확인할 수 있다.FIG. 4 is an optical photomicrograph of 500 times magnification of metal-induced crystallization of amorphous silicon using a silicon nitride film (SiNx) as a cover layer. Each laminated structure for crystallization is a silicon nitride film 60 nm, an amorphous silicon thin film 50 nm, an oxide film 100 nm, and a glass substrate. 4A to 4C show the crystallization state when the density of the metal thin film is different, respectively, 5 × 10 12 cm −2 , 8 × 10 12 cm −2 , and 1 × After forming 10 13 cm -2 and pretreatment at 500 ° C for 5 minutes, the size and grain boundary of the grain 11 of the polycrystalline silicon thin film crystallized 20 times at 20 seconds at 750 ° C was maintained by pulsing-rapid heat treatment for 20 seconds. (21) is shown. In this case, the sizes of grains in FIGS. That is, the grain size increases as the metal density on the cover layer decreases.
도 5와 도 6은 덮개층을 이용한 금속유도 결정화 방법을 도식화한 도면으로서, 덮개층(36) 위에 금속박막(31)을 형성한 다음 200도에서 800도 이하의 온도에서 열처리, 급속열처리, 레이저 조사 또는 자외선 조사를 이용하여 미량의 금속을 비정질 실리콘 박막(12)내로 확산시켜 금속 다이실리사이드(MSi2) 침전 (또는 핵)을 형성시킨다.(도 5의 B, 도 6의 B)이때 덮개층(36)을 통과해서 확산되지 못한 금속은 질화막 위에 남게 된다. 도 5C와 도 6C는 400도에서 1300도 이하의 온도에서 열처리를 하게 되면 원형의 그레인이 핵으로부터 측면으로 성장해서 이웃한 그레인(11)과 만나게 되어 그레인 경계(21)를 형성하며 완전결정화 된다. 마지막으로 도 5의 D와 도 6의 D는 덮개층을 제거한 후의 도면이다. 이때 불필요한 금속박막을 함께 제거하기 때문에 양질의 다결정 실리콘 박막(41)을 얻을 수 있다.그리고 결정화된 다결정 실리콘 박막을 2차 혹은 3차 이상 400도에서 1300도 사이에서 고온 열처리를 하거나 레이저 또는 자외선조사를 이용해서 재결정화 과정을 거칠 수 있는데, 이를 통해 보다 양질의 다결정 실리콘 박막을 얻을 수 있다. 5 and 6 are diagrams illustrating a metal induction crystallization method using a cover layer, wherein a metal thin film 31 is formed on the cover layer 36 and then heat treated, rapid thermal treatment, and laser at a temperature of 200 to 800 degrees. A small amount of metal is diffused into the amorphous silicon thin film 12 using irradiation or ultraviolet irradiation to form a metal disilicide (MSi2) precipitate (or nucleus). (B in FIG. 5, B in FIG. 6) The metal that did not diffuse through 36 remains on the nitride film. 5C and 6C show that when a heat treatment is performed at a temperature of 400 ° C. to 1300 ° C. or less, circular grains grow laterally from the nucleus to meet neighboring grains 11 to form grain boundaries 21 and completely crystallize. Finally, FIG. 5D and FIG. 6D are views after removing the cover layer. At this time, since the unnecessary metal thin film is removed together, a high quality polycrystalline silicon thin film 41 can be obtained.The crystallized polycrystalline silicon thin film can be subjected to high temperature heat treatment between 400 degrees and 1300 degrees for the second or third order or higher or laser or ultraviolet irradiation. Recrystallization process can be used to obtain a higher quality polycrystalline silicon thin film.
도 7은 덮개층을 이용한 비정질 실리콘의 금속유도 결정화된 다결정 실리콘 박막과 덮개층이 없이 금속유도 결정화된 다결정 실리콘 박막의 표면 거칠기를 비교하는 원자힘현미경(Atomic Force Microscope)표면 사진이다. 도 7의 A는 덮개층 없이, 도 7의 B는 덮개층(질화막)을 60nm형성시켜 결정화한 다결정 실리콘 박막의 RMS(Root Mean Square)거칠기 값을 나타내는데, 각각 1.33nm와 0.92nm로 나타나, 덮개층을 이용하여 제작된 다결정 실리콘 박막의 표면거칠기가 훨씬 우수한 것으로 판명되었다. 7 is an Atomic Force Microscope surface photograph comparing the surface roughness of the metal-induced crystallized polycrystalline silicon thin film of amorphous silicon using the cover layer and the metal-induced crystallized polycrystalline silicon thin film without the cover layer. FIG. 7A shows a root mean square (RMS) roughness value of the polycrystalline silicon thin film crystallized by forming a cover layer (nitride film) at 60 nm without a cover layer, and is represented by 1.33 nm and 0.92 nm, respectively. The surface roughness of the polycrystalline silicon thin film fabricated using the layer was found to be much better.
도 8은 덮개층을 이용한 다결정 실리콘 박막의 주사전자현미경(SEM)사진을 보여주고 있다. 덮개층을 통해 확산되어 비정질 실리콘 박막(12)내에서 금속 다이실리사이드 핵(11)을 형성하고 핵으로부터 측면으로 바늘 모양의 결정립(needle-like structure)으로 성장함을 알 수 있다. 8 shows a scanning electron microscope (SEM) photograph of a polycrystalline silicon thin film using a cover layer. It can be seen that it diffuses through the encapsulation layer to form the metal disilicide nuclei 11 in the amorphous silicon thin film 12 and grow into needle-like structures laterally from the nucleus.
도 9는 본 발명의 다른 실시예에 관한 것으로서, 덮개층을 두께가 다른 두 부분으로 형성하여 비정질 실리콘을 결정화하는 방법에 관한 것이다.즉, 절연 기판(42) 상부에 완충층(35)을 형성하고 그 위에 비정질 실리콘(12)을 형성한 후, 비정질 실리콘의 상부에는 제 1 두께를 가지는 제 1 부분과 상기 제 1 두께보다 두꺼운 두께를 가지는 제 2 부분으로 이루어지는 덮개층을 형성한다. 덮개층의 상부에 금속층을 형성함은 물론이다.덮개층은 실리콘 산화막, 실리콘 질화막 또는 유기막으로 이루어질 수 있고, 이중막으로도 형성될 수 있음은 앞서 설명한 바와 같다. 이때 덮개층의 제1 부분은 단일막으로 이루어지고, 제2 부분은 이중막으로 이루어질 수 있으며, 이 경우 제2 부분의 하부막과 상부막은 동일한 물질로 이루어질 수도 있고, 다른 물질로 이루어질 수도 있다. FIG. 9 relates to another embodiment of the present invention, which relates to a method of crystallizing amorphous silicon by forming a cover layer into two parts having different thicknesses, that is, forming a buffer layer 35 on an insulating substrate 42. After the amorphous silicon 12 is formed thereon, an overlying cover layer is formed on the amorphous silicon, comprising a first portion having a first thickness and a second portion having a thickness thicker than the first thickness. It is a matter of course that the metal layer is formed on the cover layer. The cover layer may be formed of a silicon oxide film, a silicon nitride film, or an organic film, and may also be formed of a double film, as described above. In this case, the first portion of the cover layer may be made of a single layer, and the second portion may be made of a double layer. In this case, the lower layer and the upper layer of the second portion may be made of the same material or may be made of different materials.
도 10은 덮개층(36)위에 금속층(31)을 부분적으로 패터닝하여 비정질 실리콘(12)을 금속유도 결정화하는 방법을 나타낸다. 금속의 부분 패터닝 방법은 사진 식각기술을 이용하는 방법, PR(photo resistor)를 이용해서 리프트 오프(lift-off)하는 방법 또는 섀도우 마스크(shadow mask)를 이용하는 방법이 있다. FIG. 10 illustrates a method of partially inducing metal layer 31 on cover layer 36 to crystallize amorphous silicon 12 by metal induction. Partial patterning methods for metals include photolithography, lift-off using photo resistors, or shadow masks.
도 11은 본 발명의 또 다른 실시예에 관한 것으로서, 유리 기판(42) 위에 금속박막(31)을 0.0001nm이상 1nm미만으로 증착하고 덮개층(35)으로 실리콘 질화막을 500nm이하로 증착한 다음, 비정질 실리콘 박막(12)을 5nm 에서 500nm이하로 증착하여 비정질 실리콘의 금속유도 결정화를 실시하는 과정을 도시하고 있다.도 11의 A와 같은 구조로 증착한 다음, 열처리 방법, 급속 열처리 방법, 레이저조사, 또는 자외선 조사를 이용해서 미량의 금속을 덮개층(35)을 통해서 비정질 실리콘 박막내로 확산시켜 금속 다이실리사이드 침전(핵)(32)을 형성시키면(도 11의 B), 핵으로부터 측면으로 이웃한 그레인(33)과 부딪칠 때까지 실리콘 그레인이 성장하여 그레인 경계(34)가 형성된다.(도 11의 C) 이상과 같은 본 발명의 여러 실시예 중 어느 방법에 의하던지 간에, 비정질 실리콘의 금속유도 결정화가 이루어진 후에, 다시 2차 혹은 3차 이상 400도에서 1300도 사이에서 열처리, 급속 열처리, 레이저조사 또는 자외선조사를 이용해서 재결정화하는 단계를 더 포함할 수 있다.이상에서는 본 발명의 바람직한 실시예에 한하여 설명하였으나, 당업자에 의해 다양하게 수정 내지 변형될 수 있는 것이며, 이러한 수정 내지 변형도 후술하는 특허청구범위에 기재된 본 발명의 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하는 것임은 당연하다 할 것이다. 11 is a view of still another embodiment of the present invention, wherein a metal thin film 31 is deposited on the glass substrate 42 by more than 0.0001 nm and less than 1 nm, and a silicon nitride film is deposited on the glass layer 42 by 500 nm or less. A process of depositing an amorphous silicon thin film 12 from 5 nm to 500 nm or less to perform metal-induced crystallization of amorphous silicon is shown. After depositing the structure as shown in FIG. 11A, a heat treatment method, a rapid heat treatment method, and laser irradiation are shown. Or by using ultraviolet irradiation to diffuse a small amount of metal through the capping layer 35 into the amorphous silicon thin film to form a metal disilicide precipitate (nucleus) 32 (FIG. 11B), Silicon grains grow to form grain boundaries 34 until they hit the grains 33 (FIG. 11C), regardless of which of the various embodiments of the present invention described above, the gold of amorphous silicon After the induction crystallization is performed, the method may further include recrystallization using heat treatment, rapid heat treatment, laser irradiation, or ultraviolet irradiation at a second or third order from 400 degrees to 1300 degrees. Although the embodiments have been described, various modifications and variations may be made by those skilled in the art, and such modifications and variations also fall within the scope of the present invention based on the technical idea of the present invention described in the claims below. Will be taken for granted.
본 발명은 비정질 실리콘 박막을 금속유도 결정화방법으로 다결정 실리콘 박막을 만들 때 크게 문제로 대두되고 있는 금속 오염을 줄이고 균일하고 평평한 다결정 실리콘 박막을 얻기위한 새로운 기술이다. 덮개층을 이용함으로써 금속박막층은 비정질 실리콘 표면과 직접 접촉없이 덮개층위에 증착되고 덮개층을 통해서 확산되어진 미량의 금속만이 비정질 실리콘의 금속유도 결정화의 핵으로 형성되어 양질의 다결정 실리콘 박막을 얻을 수 있다. 또한 덮개층이 비정질 실리콘 박막 위에 형성되어 비정질 실리콘 박막 표면의 오염이나 산화를 방지할 수 있다. 금속이 비정질 실리콘 박막내에 형성되는 금속다이실리사이드 침전은 덮개층으로 형성되는 질화막의 질소농도에 따라서 제어가 가능하기 때문에 양질의 다결정 실리콘 박막을 얻을 수 있다. 이를 소자에 적용시 덮개층을 제거하고 제작되기 때문에 필요 이상의 금속오염을 막을 수 있다. The present invention is a novel technique to reduce the metal contamination, which is a problem when making an amorphous silicon thin film by a metal-induced crystallization method, and to obtain a uniform and flat polycrystalline silicon thin film. By using the encapsulation layer, the metal thin film layer is deposited on the encapsulation layer without direct contact with the amorphous silicon surface and only a small amount of metal diffused through the encapsulation layer is formed as the nucleus of the metal-induced crystallization of the amorphous silicon to obtain a high quality polycrystalline silicon thin film. have. In addition, the cover layer is formed on the amorphous silicon thin film to prevent contamination or oxidation of the surface of the amorphous silicon thin film. Since the metal dissilicide precipitate in which the metal is formed in the amorphous silicon thin film can be controlled according to the nitrogen concentration of the nitride film formed as the cover layer, a high quality polycrystalline silicon thin film can be obtained. When this is applied to the device, since the cover layer is removed and manufactured, it is possible to prevent metal contamination more than necessary.
덮개층 위에 금속(M)을 증착후 미량의 금속이 덮개층을 통해 비정질 실리콘 박막으로 확산되기 때문에 필요이상의 금속 오염을 막을 수 있고, 균일하고 평평한 다결정 실리콘 박막을 만들 수 있기 때문에, 레이저기술을 대체할 새로운 방법이다. 본 발명에 의한 다결정 실리콘은 평판디스플레이, 태양전지, 반도체 소자등의 제작에 응용될 수 있다. After depositing the metal (M) on the cover layer, a small amount of metal diffuses through the cover layer into the amorphous silicon thin film, thus preventing unnecessary metal contamination and making a uniform and flat polycrystalline silicon thin film, thus replacing laser technology. There is a new way to do it. Polycrystalline silicon according to the present invention can be applied to the manufacture of flat panel displays, solar cells, semiconductor devices and the like.
도 1은 본 발명의 실시예에 따라 덮개층을 이용한 비정질 실리콘의 금속유도 결정화를 위한 시료의 단면도1 is a cross-sectional view of a sample for metal-induced crystallization of amorphous silicon using a cover layer according to an embodiment of the present invention
도 2는 본 발명의 실시예에 따라 결정화된 다결정 실리콘 박막의 단면도2 is a cross-sectional view of a polycrystalline silicon thin film crystallized according to an embodiment of the present invention.
도 3은 덮개층을 이용한 비정질 실리콘의 금속유도 결정화 과정을 나타내는 200배 광학현미경 사진Figure 3 is a 200 times optical micrograph showing the metal-induced crystallization process of amorphous silicon using a cover layer
도 4는 질화막(SiNx)을 덮개층으로 이용하고 금속양을 변화시켜 비정질 실리콘을 결정화한 다결정 실리콘의 광학 현미경 사진(500배 사진). 4 is an optical micrograph (500 times photo) of polycrystalline silicon in which amorphous silicon is crystallized by using a nitride film (SiNx) as a cover layer and changing the amount of metal.
도 5는 덮개층을 이용한 비정질 실리콘의 금속유도 결정화 과정을 도식화한 그림. 5 is a diagram illustrating a metal induction crystallization process of amorphous silicon using a cover layer.
도 6은 덮개층을 이용한 비정질 실리콘의 금속유도 결정화 과정의 단면을 도식화한 그림.6 is a diagram illustrating a cross section of a metal-induced crystallization process of amorphous silicon using a cover layer.
도 7은 덮개층을 이용한 금속유도 결정화된 다결정 실리콘 박막과 덮개층이 없는 금속유도 결정화된 다결정 실리콘 박막의 원자힘현미경(Atomic Force Micoscope) 표면사진.7 is an atomic force microscope surface photograph of a metal-induced crystallized polycrystalline silicon thin film and a metal-induced crystallized polycrystalline silicon thin film without a cover layer.
도 8은 덮개층을 이용하여 비정질 실리콘을 결정화할 때에, 결정화된 실리콘과 비정질 실리콘의 경계를 보여주는 주사전자현미경(SEM) 사진. FIG. 8 is a scanning electron microscope (SEM) photograph showing the boundary between the crystallized silicon and the amorphous silicon when the amorphous silicon is crystallized using the cover layer.
도 9는 본 발명의 다른 실시예에 따라, 덮개층을 두께가 다른 두 부분으로 형성하여 비정질 실리콘의 금속유도 결정화 방법의 단면도9 is a cross-sectional view of a metal induced crystallization method of amorphous silicon by forming a cover layer in two parts having different thicknesses according to another exemplary embodiment of the present invention.
도 10은 금속층을 부분적으로 패턴하여 비정질 실리콘을 금속유도 결정화하는 방법의 단면도10 is a cross-sectional view of a method of partially patterning a metal layer to crystallize amorphous silicon to metal induction
도 11은 본 발명의 또 다른 실시예에 따른 완충층을 이용한 비정질 실리콘의 금속유도 결정화 방법의 단면도11 is a cross-sectional view of a metal induced crystallization method of amorphous silicon using a buffer layer according to another embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11 : 실리콘그레인. 12 : 비정질 실리콘 박막.11: silicon grain. 12: amorphous silicon thin film.
21, 34 : 그레인 경계. 31 : 금속박막21, 34: grain boundaries. 31: metal thin film
32 : 금속 다이실리사이드(MSi2) 침전(Precipitate)32: Precipitate of metal disilicide (MSi 2 )
33 : 다결정 실리콘 그레인 영역 35 : 완충층33 polycrystalline silicon grain region 35 buffer layer
36 : 덮개층 41 : 다결정 실리콘 박막 36: cover layer 41: polycrystalline silicon thin film
42 : 유리기판42: glass substrate
삭제delete
삭제delete
Claims (33)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0001091A KR100473996B1 (en) | 2002-01-09 | 2002-01-09 | Cystallization method of amorphous silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0001091A KR100473996B1 (en) | 2002-01-09 | 2002-01-09 | Cystallization method of amorphous silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030060403A KR20030060403A (en) | 2003-07-16 |
| KR100473996B1 true KR100473996B1 (en) | 2005-03-08 |
Family
ID=32217373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0001091A KR100473996B1 (en) | 2002-01-09 | 2002-01-09 | Cystallization method of amorphous silicon |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100473996B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101193449B1 (en) * | 2005-06-28 | 2012-10-25 | 엘지디스플레이 주식회사 | Method for fabricating liquid crystal display device using metal gettering method |
| US8937313B2 (en) | 2012-01-10 | 2015-01-20 | Samsung Display Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9000440B2 (en) | 2011-05-26 | 2015-04-07 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing thin film transistor, and organic light emitting diode display |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470274B1 (en) * | 2002-11-08 | 2005-02-05 | 진 장 | Method of phase transition of amorphous material using a cap layer |
| WO2005022619A1 (en) * | 2003-09-02 | 2005-03-10 | Jin Jang | Method for forming silicon thin-film on flexible metal substrate |
| KR100618614B1 (en) | 2003-09-02 | 2006-09-08 | 진 장 | The method of forming Si thin-film on flexible substrate |
| KR100687342B1 (en) * | 2003-12-29 | 2007-02-27 | 비오이 하이디스 테크놀로지 주식회사 | Method for forming single crystalline silicon |
| KR20050097579A (en) * | 2004-04-01 | 2005-10-10 | 진 장 | Method of phase transition of amorphous material |
| KR100600874B1 (en) | 2004-06-09 | 2006-07-14 | 삼성에스디아이 주식회사 | Thin Film Transitor and Method of fabricating thereof |
| KR100623689B1 (en) | 2004-06-23 | 2006-09-19 | 삼성에스디아이 주식회사 | Thin Film Transitor and Method of fabricating thereof |
| KR100712101B1 (en) * | 2004-06-30 | 2007-05-02 | 삼성에스디아이 주식회사 | Thin Film Transistor and Method of fabricating thereof |
| KR100611659B1 (en) | 2004-07-07 | 2006-08-10 | 삼성에스디아이 주식회사 | Thin Film Transitor and Method of fabricating thereof |
| KR100666564B1 (en) * | 2004-08-04 | 2007-01-09 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
| KR100611764B1 (en) | 2004-08-20 | 2006-08-10 | 삼성에스디아이 주식회사 | fabrication method of Thin Film Transitor |
| KR100611766B1 (en) | 2004-08-24 | 2006-08-10 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
| KR100659758B1 (en) | 2004-09-22 | 2006-12-19 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
| US7683373B2 (en) | 2004-10-05 | 2010-03-23 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| KR100770255B1 (en) * | 2004-11-23 | 2007-10-25 | 삼성에스디아이 주식회사 | Method for fabricating thin film transistor |
| KR100761082B1 (en) * | 2005-08-25 | 2007-09-21 | 삼성에스디아이 주식회사 | Thin film transistor and method for fabricating the same |
| KR100700494B1 (en) | 2005-08-25 | 2007-03-28 | 삼성에스디아이 주식회사 | Thin film transistor and method for fabricating the same |
| KR101323554B1 (en) * | 2005-09-05 | 2013-10-29 | 엘지디스플레이 주식회사 | Method for crystallizing amorphous silicon into polycrystalline silicon and method for manufacturing thin film transistor |
| KR100747511B1 (en) * | 2005-09-06 | 2007-08-08 | 주식회사 테라세미콘 | TFT Display Panel Manufacturing Method |
| KR100721956B1 (en) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | Polycrystalline silicon layer, flat panel display using the polyscrystalline silicon layer and method for fabricating the same |
| KR100721957B1 (en) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | Polycrystalline silicon layer, flat panel display using the polyscrystalline silicon layer and method for fabricating the same |
| KR101234213B1 (en) * | 2005-12-29 | 2013-02-18 | 엘지디스플레이 주식회사 | Method of crystallization and method of fabricating thin film transistor using thereof |
| KR100770269B1 (en) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | Fabricating method of thin film transistor |
| KR100770268B1 (en) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | Fabricating method of pmos thin film transistor |
| KR100712176B1 (en) * | 2006-12-14 | 2007-04-27 | 삼성에스디아이 주식회사 | Organic electroluminescence and method of fabricating thereof |
| KR100864884B1 (en) | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | Thin film transistor, fabricating for the same and organic light emitting diode device display comprising the same |
| KR100965259B1 (en) | 2008-12-18 | 2010-06-22 | 삼성모바일디스플레이주식회사 | Organic light emitting display device and the fabricating method of the same |
| KR101137391B1 (en) | 2010-03-24 | 2012-04-20 | 삼성모바일디스플레이주식회사 | Thin film transistor substrate, method of manufacturing the same, and organic light emitting device having the Thin film transistor substrate |
| KR101146993B1 (en) | 2010-06-03 | 2012-05-22 | 삼성모바일디스플레이주식회사 | Method for crystallization of silicon layer and method for formation of thin film transistor using the same |
| KR101794586B1 (en) | 2011-05-23 | 2017-11-08 | 삼성디스플레이 주식회사 | Separated target apparatus for sputtering and sputtering method using the same |
| KR101348991B1 (en) * | 2012-01-27 | 2014-01-10 | 한국교통대학교산학협력단 | Crystallizing method of amorphous silicon layer and manufacturing method of polycrystalline silicon solar cell using the same |
| WO2019182261A1 (en) | 2018-03-23 | 2019-09-26 | 홍잉 | Method for manufacturing single-grained nanowire and method for manufacturing semiconductor device employing same single-grained nanowire |
| WO2019182264A1 (en) | 2018-03-23 | 2019-09-26 | 홍잉 | Vertical nanowire semiconductor device and manufacturing method therefor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130652A (en) * | 1993-10-29 | 1995-05-19 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor |
| JPH07307286A (en) * | 1994-05-13 | 1995-11-21 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor |
| JPH0897137A (en) * | 1994-09-21 | 1996-04-12 | Sharp Corp | Semiconductor device and its manufacture |
| KR20020056109A (en) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | crystallization method of a silicon film |
| KR20020090427A (en) * | 2001-05-25 | 2002-12-05 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and its application - fabricating method of thin film transistor and TFT-LCD |
-
2002
- 2002-01-09 KR KR10-2002-0001091A patent/KR100473996B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130652A (en) * | 1993-10-29 | 1995-05-19 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor |
| JPH07307286A (en) * | 1994-05-13 | 1995-11-21 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor |
| JPH0897137A (en) * | 1994-09-21 | 1996-04-12 | Sharp Corp | Semiconductor device and its manufacture |
| KR20020056109A (en) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | crystallization method of a silicon film |
| KR20020090427A (en) * | 2001-05-25 | 2002-12-05 | 엘지.필립스 엘시디 주식회사 | Process for crystallizing amorphous silicon and its application - fabricating method of thin film transistor and TFT-LCD |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101193449B1 (en) * | 2005-06-28 | 2012-10-25 | 엘지디스플레이 주식회사 | Method for fabricating liquid crystal display device using metal gettering method |
| US9000440B2 (en) | 2011-05-26 | 2015-04-07 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing thin film transistor, and organic light emitting diode display |
| US8937313B2 (en) | 2012-01-10 | 2015-01-20 | Samsung Display Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030060403A (en) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100473996B1 (en) | Cystallization method of amorphous silicon | |
| US6027987A (en) | Method of manufacturing a crystalline semiconductor | |
| US5147826A (en) | Low temperature crystallization and pattering of amorphous silicon films | |
| KR100470274B1 (en) | Method of phase transition of amorphous material using a cap layer | |
| JP3580473B2 (en) | Crystallizing method of amorphous film and thin film transistor | |
| JPH07221017A (en) | Semiconductor device and manufacturing method | |
| JP2000036465A (en) | Single-crystal thin-film transistor manufactured through transition metal continuous transfer method | |
| JP2006024881A (en) | Thin film transistor and its manufacturing method | |
| JP3432187B2 (en) | Method for manufacturing semiconductor device | |
| US6486046B2 (en) | Method of forming polycrystalline semiconductor film | |
| JPH0897137A (en) | Semiconductor device and its manufacture | |
| JP2005354028A (en) | Thin film transistor and its manufacturing method | |
| KR100859761B1 (en) | polycrystal silicon thin film and method for manufacturing thereof | |
| KR0180573B1 (en) | Semiconductor device including a plurality of thin film transistor at least some of which have a crystalline silicon | |
| JP3924828B2 (en) | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor | |
| KR100305255B1 (en) | Method for manufacturing a poly-crystal silicon thin film | |
| RU2333567C2 (en) | Method of making thin crystal silicon films for semiconductor devices | |
| KR20070043393A (en) | Method for crystalizing armophous silicon and method of manufacturing thin film transistor using the same | |
| JP3269730B2 (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device | |
| KR20050097579A (en) | Method of phase transition of amorphous material | |
| KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
| KR100726895B1 (en) | the method of crystallization using the protein with metal particles | |
| US20080095975A1 (en) | Polycrystalline silicon thin film and method for forming the same | |
| JPH07122752A (en) | Manufacture of thin film transistor | |
| JP2000260707A (en) | Formation of polycrystalline silicon film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090218 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |