JPH0897137A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH0897137A
JPH0897137A JP22702694A JP22702694A JPH0897137A JP H0897137 A JPH0897137 A JP H0897137A JP 22702694 A JP22702694 A JP 22702694A JP 22702694 A JP22702694 A JP 22702694A JP H0897137 A JPH0897137 A JP H0897137A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
amorphous silicon
silicon film
semiconductor device
method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22702694A
Other languages
Japanese (ja)
Other versions
JP3269738B2 (en )
Inventor
Takamasa Kouzai
Naoki Makita
直樹 牧田
孝真 香西
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To form a crystalline silicon film, which has higher crystallinity than the crystallinity obtained by ordinary heat treatment with good productivity and that by low-temperature heat treatment by introducing an indispensable minimum quantity of catalyst element into an amorphous silicon film, controlling the quantity of addition precisely and with good uniformity under a board face and with good reproducibility between boards. CONSTITUTION: A diffusion prevetive film 105 to the catalyst element for accelerating the crystallization to an amorphous silicon film, and a film 106 including catalyst elements are formed in order on an amorphous silicon film 103, and then by heat treatment, the catalyst element is introduced into the amorphous silicon film 13 through the diffusion preventive film 106 form the film 105, and also the amorphous silicon film 103 is crystallized.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、半導体装置およびその製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする半導体装置およびその製造方法に関する。 The present invention relates to relates to a semiconductor device and a manufacturing method thereof and, more particularly, to a semiconductor device and a manufacturing method thereof of the crystalline silicon film amorphous silicon film is crystallized with the active region. 特に、本発明は、絶縁基板上に設けられたTFT(薄膜トランジスタ)を有する半導体装置に有効であり、アクティブマトリクス型の液晶表示装置、密着型イメージセンサー、三次元ICなどに適用できるものである。 In particular, the present invention is effective to a semiconductor device having a TFT (thin film transistor) provided on an insulating substrate, an active matrix type liquid crystal display device, a contact type image sensor, is applicable like a three-dimensional IC.

【0002】 [0002]

【従来の技術】近年、大型で高解像度の液晶表示装置、 In recent years, high-resolution liquid crystal display device of a large,
高速で高解像度の密着型イメージセンサー、三次元IC High resolution contact type image sensor at high speed, three-dimensional IC
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。 To realize the like, or on an insulating substrate such as glass, an attempt to form a high-performance semiconductor element on an insulating film have been made. これらの装置に用いられる半導体素子には、薄膜状のケイ素半導体層を用いるのが一般的である。 The semiconductor device used in these devices, to use a thin-film silicon semiconductor layer is common.

【0003】この薄膜状のケイ素半導体層としては、非晶質ケイ素半導体(a−Si)からなるものと、結晶性を有するケイ素半導体からなるものの2つに大別される。 [0003] As the thin film silicon semiconductor layer, and made of amorphous silicon semiconductor (a-Si), is divided into two but made of silicon semiconductor having crystallinity. 非晶質ケイ素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電性等の物性が結晶性を有するケイ素半導体に比べて劣る。 Amorphous silicon semiconductor has low fabrication temperature, since the rich possible mass production can be produced relatively easily by a gas phase method, but the most commonly used, the physical properties of the conductive or the like crystallinity inferior to the silicon semiconductor having. このため今後より高速特性を得るためには、結晶性を有するケイ素半導体からなる半導体装置の作製方法の確立が強く求められている。 Therefore in order to obtain a high-speed characteristics than the future, establishment of a method for manufacturing a semiconductor device comprising a silicon semiconductor having crystallinity it is strongly required. なお、結晶性を有するケイ素半導体としては、多結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ素、結晶性と非晶質の中間の状態を有するセミアモルファスケイ素等が知られている。 As the silicon semiconductor having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing crystalline components, semi-amorphous silicon or the like having an intermediate state of the crystalline and amorphous are known.

【0004】これら結晶性を有する薄膜状のケイ素半導体層を得る方法としては、(1)半導体膜の成膜を、該半導体膜に結晶性を持たせつつ行う、(2)非晶質の半導体膜を成膜し、その後レーザー光のエネルギーにより、該半導体膜を結晶性を有するものにする、(3)非晶質の半導体膜を成膜し、その後熱エネルギーを加えることにより、該半導体膜を結晶性を有するものとする、 As a method of obtaining a thin-film silicon semiconductor layer having these crystallinity, (1) the formation of the semiconductor film is performed while no crystalline to the semiconductor film, (2) an amorphous semiconductor film is formed, by the energy of subsequent laser beam, to those having a crystalline the semiconductor film, (3) forming an amorphous semiconductor film by subsequently applying heat energy, the semiconductor film the assumed to have the crystallinity,
といった方法が知られている。 Methods are known, such as.

【0005】しかしながら、(1)の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であり、良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難である。 However, in the method (1), since the film formation step at the same time as the crystallization proceeds, in order to obtain a crystalline silicon with a large grain size is essential thickening of the silicon film, good semiconductor properties it is technically the difficult film is uniformly deposited over the entire surface on the substrate having a. またこの方法では成膜温度が600℃以上と高いので、安価なガラス基板が使用できないというコスト面での問題があった。 Since high and the deposition temperature is 600 ° C. or higher in this way, an inexpensive glass substrate has a problem in cost as it can not be used.

【0006】また、(2)の方法では、溶融固化過程の結晶化現象を利用するため、小粒径ながら粒界が良好に処理され、高品質な結晶性ケイ素膜が得られるが、現在レーザーとして最も一般的に使用されているエキシマレーザーを例にとると、レーザー光の照射面積が小さくスループットが低いという問題がまず有る。 [0006] In the method (2), for utilizing the crystallization phenomenon of melt solidification process, the grain boundary while the small particle size is satisfactorily processed, the high-quality crystalline silicon film is obtained, the current laser the most generally used is taken as an example an excimer laser has a problem that the throughput smaller irradiation area of ​​the laser light is low there is first a. またレーザー光による結晶化処理は、大面積基板の全面を均一に処理するにはレーザーの安定性が充分ではなく、次世代の技術という感が強い。 The crystallization process by laser beam, to process the whole surface of a large area substrate uniform is not sufficient stability of the laser is a strong feeling that the next generation of technologies.

【0007】(3)の方法は、(1)、(2)の方法と比較すると大面積に対応できるという利点はあるが、結晶化に際し600℃以上の高温にて数十時間にわたる加熱処理が必要である。 [0007] The method of (3) is (1), the advantage over a larger when compared to the method of (2), but the heat treatment for several tens of hours at a high temperature of 600 ° C. or higher upon crystallization is necessary. 一方、安価なガラス基板の使用とスループットの向上を考えると、加熱温度を下げ、さらに短時間で結晶化させなければならない。 On the other hand, considering the improvement of the use and throughput of inexpensive glass substrate, lowering the heating temperature, it must be crystallized in a shorter time. このため(3)の方法では、上記のような相反する問題点を同時に解決する必要がある。 In the method of this for (3), it is necessary to solve conflicting problems described above simultaneously.

【0008】また、(3)の方法では、固相結晶化現象を利用するため、結晶粒は基板面に平行に拡がり数μm [0008] (3) In the method, for utilizing solid phase crystallization phenomenon, the grain spreads number μm parallel to the substrate surface
の粒径を持つものさえ現れるが、成長した結晶粒同士がぶつかり合って粒界が形成されるため、その粒界がキャリアに対するトラップ準位として働き、TFTの移動度を低下させる大きな原因となってしまう。 Of it appears even those having a particle size, since the grain boundaries collide has grown crystal grains is formed, serves as a trap level that grain boundaries with respect to the carrier, a major cause of reducing the mobility of the TFT and will.

【0009】上記(3)の方法を利用して、前述の結晶粒界の問題点を解決する方法が、特開平5−55142 [0009] Using the method of (3), a method of solving the crystal grain boundaries of the above-described problems, JP-A-5-55142
号公報あるいは特開平5−136048号公報で提案されている。 JP or proposed in Japanese Patent Laid-Open 5-136048 discloses. これらの方法では、結晶成長の核となる異物を非晶質ケイ素膜中に導入して、その後熱処理をすることで、その異物を核とした大粒径の結晶性ケイ素膜を得ている。 In these methods, a foreign matter at the core of crystal growth is introduced into the amorphous silicon film, by a subsequent heat treatment, to obtain a crystalline silicon film having a large grain size that the foreign matters as nuclei.

【0010】前者では、シリコン(Si + )をイオン注入法によって非晶質ケイ素膜に導入し、その後熱処理により粒径数μmの結晶粒をもつ多結晶ケイ素膜を得る。 [0010] In the former, silicon (Si +) are introduced into the amorphous silicon film by ion implantation to obtain a polycrystalline silicon film having a crystal grain having a particle size of several μm by subsequent heat treatment.
後者では、粒径10〜100nmのSi粒子を高圧の窒素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形成している。 In the latter, to form a growth nucleus by spraying a particle size 10~100nm of Si particles the amorphous silicon film with high-pressure nitrogen gas. 両者とも非晶質ケイ素膜に選択的に異物を導入し、それを核として結晶成長させた高品質な結晶性ケイ素膜を利用して半導体素子を形成しているのは同様である。 Both introduced selectively foreign material in the amorphous silicon film, it is the same for forming a semiconductor device using a high-quality crystalline silicon film in which crystal growth it as a nucleus.

【0011】しかしながら、特開平5−55142号公報あるいは特開平5−136048号公報で提案されているこれらの技術では、導入された異物は成長核としてのみ作用する訳であり、結晶成長の際の核発生や結晶成長方向の制御には有効であるが、結晶化のための加熱処理工程における上述の問題はなお残る。 [0011] However, these techniques have been proposed in JP-A 5-55142 discloses or Hei 5-136048 and JP-introduced foreign substances are necessarily only act as a growth nucleus, during crystal growth Although effective in the control of nucleation and the crystal growth direction, the above-mentioned problems in the heat treatment step for crystallization still remain.

【0012】特開平5−55142号公報では、温度6 [0012] In JP-A-5-55142, JP-temperature 6
00℃で40時間の加熱処理により結晶化を行っている。 Crystallization is carried out by a heat treatment at 00 ° C. for 40 hours. また、特開平5−136048号公報では、加熱温度650℃以上の熱処理を行っている。 Further, in JP-A 5-136048 and JP-doing the heating temperature annealing at temperatures higher than 650 ℃. ゆえに、これらの技術はSOI(Silicon-On-Insulator)基板やSOS Thus, these techniques SOI (Silicon-On-Insulator) substrate and SOS
(Silicon-On-Sapphire)基板には有効な技術であるが、これらの技術を用いて安価なガラス基板に結晶性ケイ素膜を作製し半導体素子を形成することは困難である。 Is a (Silicon-On-Sapphire) technology effective for the substrate, it is difficult to form a semiconductor device to form a crystalline silicon film on an inexpensive glass substrate by using these techniques. 例えば、アクティブマトリクス型の液晶表示装置に用いられるコーニング7059(コーニング社商品名) For example, Corning used an active matrix type liquid crystal display device 7059 (Corning tradename)
ガラスはガラス歪点が593℃であり、基板の大面積化を考慮した場合、600℃以上の加熱には問題がある。 Glass is a glass strain point of 593 ° C., when considering a large area of ​​the substrate, there is a problem in the heating above 600 ° C..

【0013】そこで、本発明者らは、上述のような様々な問題を解決するために、結晶化に必要な温度の低温化と処理時間の短縮を両立し、さらには粒界の影響を最小限に留めた結晶性ケイ素薄膜の作製方法を見いだした。 [0013] Therefore, the present inventors have found that in order to solve the various problems as described above, achieves both reduction of lowering the temperature and processing time required for crystallization, and further minimize the effect of grain boundaries We found a manufacturing method of a crystalline silicon thin film fastened to the limit.

【0014】本発明者らの研究によれば、非晶質ケイ素膜の表面にニッケルやパラジウム、さらには鉛等の金属元素を微量に導入させ、しかる後に加熱することで、5 According to the research of the present inventors, nickel and palladium on the surface of the amorphous silicon film, and further allowed to introduce metal elements such as lead traces, by heating thereafter, 5
50℃、4時間程度の処理時間で結晶化を行えることが判明している。 50 ° C., has been found to perform the crystallization in about 4 hours of processing time. このメカニズムは、まず金属元素を核とした結晶核発生が加熱処理の早期に起こり、その後その金属元素が触媒となって結晶成長を助長し、結晶化が急激に進行すると理解される。 This mechanism takes place the first metal element as early crystal nucleation is heating the core, after which the metal element is conducive to crystal growth becomes a catalyst is understood to crystallize rapidly progresses. そういった意味で以後これらの金属元素を触媒元素と呼ぶ。 Throughout the remainder of this sense refer to these metal elements as a catalyst element. これらの触媒元素により結晶化が助長されて結晶成長した結晶性ケイ素膜は、 Crystalline silicon film crystallization is crystal growth is promoted by these catalytic element,
通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構造であるのに対して、何本もの針状結晶あるいは柱状結晶で構成されており、それぞれの針状結晶あるいは柱状結晶内部は理想的な単結晶状態となっている。 Against amorphous silicon film crystallized in conventional solid phase growth method that is twin structure is composed of a well of a needle-like crystals or columnar crystals How many internal respective needle-like crystals or columnar crystals is an ideal single crystal state.

【0015】このような結晶性ケイ素膜を活性領域に用いてTFTを作製すると、通常の固相成長法で形成した結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が1.2倍程度向上する。 [0015] when TFT is formed by using such a crystalline silicon film on the active region, compared with the case of using a crystalline silicon film formed by conventional solid phase growth method, the field-effect mobility 1.2 to the extent improvement. また、上記触媒元素を用いた結晶化処理の後、レーザー光あるいは強光を照射し、その結晶性を助長することで、その電界効果移動度の差はさらに顕著になる。 Further, after the crystallization process using the catalytic element, is irradiated with a laser beam or an intense light, by promoting its crystallinity, the difference in the electric field effect mobility becomes more pronounced.

【0016】すなわち、結晶性ケイ素膜にレーザー光あるいは強光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から結晶粒界部が集中的に処理される訳であるが、通常の固相成長法で形成した結晶性ケイ素膜では、結晶構造が双晶状態であるため、レーザー光照射後も結晶粒界内部は双晶欠陥として残る。 [0016] That is, when irradiated with a laser beam or an intense light in crystalline silicon film, which mean that the crystal grain boundaries to the difference of the melting points of the crystalline silicon film and the amorphous silicon film is processed centrally but, in the crystalline silicon film formed by conventional solid-phase growth method, since the crystal structure is twinned state, grain boundaries inside even after the laser beam irradiation remains as twin defects. それに比べ、触媒元素を導入し結晶化した結晶性ケイ素膜は、 In contrast, the crystalline silicon film crystallized by introducing a catalytic element is
針状結晶あるいは柱状結晶で形成されており、その内部は単結晶状態であるため、レーザー光あるいは強光の照射により結晶粒界部が処理されると、基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られる。 Are formed by needle-like crystals or columnar crystals, since its interior is a single-crystal state, if the crystal grain boundary portion is processed by irradiation with a laser beam or an intense light, high quality close to single crystal state over the entire surface of the substrate crystalline silicon film can be obtained.

【0017】 [0017]

【発明が解決しようとする課題】ところで、上記のような触媒元素を微量に導入するには、プラズマ処理やイオン注入、さらには触媒元素を含む溶液あるいは化合物を塗布する方法を利用すればよい。 [SUMMARY OF THE INVENTION Incidentally, a catalytic element as described above to introduce a small amount, the plasma treatment or ion implantation, and more may be utilized a method of coating a solution or a compound containing a catalytic element. ここでプラズマ処理とは、プラズマCVD装置において、電極として触媒元素を含んだ材料を用い、窒素または水素等の雰囲気でプラズマを生じさせることによって非晶質ケイ素膜に触媒元素の添加を行う方法である。 Here, plasma treatment, the plasma CVD apparatus, using a material including a catalytic element as an electrode in an atmosphere of nitrogen or hydrogen or the like in a manner of performing addition of the catalyst element to the amorphous silicon film by generating a plasma is there.

【0018】しかしながら、上記のような元素が半導体中に多量に存在していることは、これら半導体を用いた装置の信頼性や電気的安定性を阻害するものであり、好ましいことでない。 [0018] However, the elements described above are present in large amounts in the semiconductor is to inhibit the reliability and electrical stability of a device using such semiconductor, not preferable.

【0019】即ち、上述のニッケル等の結晶化を助長する触媒元素は、非晶質ケイ素領域を結晶化させる際には必要であるが、結晶化したケイ素領域中には極力含まれないようにすることが好ましい。 [0019] That is, as a catalyst element for promoting crystallization such as the aforementioned nickel are necessary in crystallizing the amorphous silicon region is not included as much as possible in the silicon crystallized region it is preferable to. この目的を達成するためには、触媒元素として結晶性ケイ素領域中で不活性な傾向が強いものを選ぶと同時に、結晶化に必要な触媒元素の量を極力少なくし、最低限の量で結晶化を行う必要がある。 To this end, as the catalytic element in the crystalline silicon region in simultaneously choose the one inactive tendency is strong, to minimize the amount of catalyst element necessary for crystallization, crystals minimum amount it is necessary to carry out the reduction. そしてそのためには、上記触媒元素の添加量を精密に制御して導入する必要があり、さらにその際の処理法における触媒元素の添加量の基板内の均一性、及び基板間の安定性(再現性)、つまり処理の対象となる基板間でばらつきが小さいことを確保することが不可決である。 And therefore, it is necessary to introduce precisely controlling the amount of the catalytic element, further uniformity of the substrate of the amount of the catalyst element in the processing method at that time, and stability between substrate (reproducibility sex), that it is not passed to ensure that small variations between the substrates to be processed of the object.

【0020】また、ニッケルを触媒元素とする場合について、非晶質ケイ素膜を成膜し、ニッケル添加をプラズマ処理法によって行って結晶性ケイ素膜を作製するプロセスにおける結晶化過程を詳細に検討したところ以下の事項が判明した。 Further, for the case of the nickel catalyst element, and forming an amorphous silicon film, and the nickel added to consider in detail the crystallization process in the process of performing by making a crystalline silicon film by plasma treatment place the following items were found.

【0021】(1)プラズマ処理によってニッケルを非晶質ケイ素膜上に導入した場合、熱処理を行う以前に既に、ニッケルは非晶質ケイ素膜中のかなりの深さの部分まで侵入している。 [0021] (1) When nickel by plasma treatment was introduced on the amorphous silicon film, already before performing the heat treatment, nickel invading to the portion of the considerable depth of the amorphous silicon film.

【0022】(2)結晶の初期核は、ニッケルを導入した領域の表面から発生している。 [0022] (2) crystals of initial core is generated from the surface of the region by introducing nickel.

【0023】(3)プラズマ処理によってニッケルを非晶質ケイ素膜上に導入し結晶化した結晶性ケイ素膜にレーザー光を照射した場合、結晶性ケイ素膜表面に過剰のニッケルが析出する。 [0023] (3) When a nickel by plasma treatment is irradiated with laser light to the crystalline silicon film crystallized introduced on the amorphous silicon film, an excess of nickel is deposited on the crystalline silicon film surface.

【0024】これらの事項から、プラズマ処理によって導入されたニッケルが全て効果的に機能していないということが結論される。 [0024] From these matters, nickel introduced by plasma treatment is that all not effectively function is concluded. すなわち、多量のニッケルが導入されても十分に機能していないニッケルが存在していると考えられる。 That is believed that nickel is not functioning sufficiently be introduced a large amount of nickel is present. このことから、ニッケルとケイ素が接している接点部分あるいは接触面部分が低温結晶化の際に機能していると考えられる。 From this, it is considered that the contact portion or contact surface parts nickel and silicon are in contact are functioning during cold crystallization. そして、可能な限りニッケルは微細に原子状に分散していることが必要であることが結論される。 Then, nickel as possible is concluded that it is necessary that the dispersed finely atomic. すなわち、「必要なのは非晶質ケイ素膜の表面近傍に、低温結晶化が可能な範囲内でかつ可能な限り低濃度のニッケルが原子状で分散して導入されればよい。」ということが結論される。 That is, "in the vicinity of the surface of the required for amorphous silicon film, as far as possible and within the scope that can be cold crystallization low concentration of nickel need be introduced and dispersed in the atomic." Is that conclusion It is.

【0025】そこで、非晶質ケイ素膜の表面近傍のみに極微量のニッケルを導入する方法、言い換えるならば、 [0025] Therefore, a method of introducing a trace amount of nickel only in the vicinity of the surface of the amorphous silicon film, in other words,
非晶質ケイ素膜の表面近傍にのみ結晶化を助長する触媒元素を極微量導入する方法としては、触媒元素を、非晶質ケイ素膜に接するよう溶媒あるいは化合物に溶かせて保持する方法がある。 As a method for trace amounts introduced a catalytic element which promotes only crystallization in the vicinity of the surface of the amorphous silicon film, there is a method of holding a catalytic element, in Tokase the solvent or the compound to contact with the amorphous silicon film. この方法では、その溶液あるいは化合物中のニッケル濃度を制御することで、非晶質ケイ素膜中に導入されるニッケル量を容易に管理でき、結晶化に必要な最小限の量の触媒元素の添加が可能となる。 In this method, the by controlling the solution or the concentration of nickel in the compound, it can easily manage the nickel amount to be introduced into the amorphous silicon film, the addition of the catalytic element of the minimum amount necessary for crystallization it is possible.
また、この方法を用いて結晶化した結晶性ケイ素膜にレーザー光を照射した場合には、ニッケルの析出は起こらず、高品質な結晶性ケイ素膜が得られる。 Further, when irradiated with a laser beam to the crystalline silicon film crystallized by using this method, the nickel precipitation does not occur, a high-quality crystalline silicon film is obtained.

【0026】しかしながら、上述した、非晶質ケイ素膜に、触媒元素を溶かせた溶媒あるいは化合物を塗布する方法では、基板内での添加ニッケル量の均一性がよくないという問題点が存在する。 [0026] However, the above-described, the amorphous silicon film, a method of coating Tokase the solvent or compound of a catalytic element, the addition amount of nickel problem uniformity is not good in the substrate is present. 上記塗布の手法としては、 As a method of the above-mentioned application,
スピナーにより均一に溶液等を塗布し乾燥させる方法や、基板を直接溶液にディップした後エアーナイフで乾燥させる方法などを試みたが、何れも127mm角基板において±10〜20%の添加ニッケル量のばらつきが見られた。 And a method for uniformly a solution or the like is applied and dried by a spinner, tried method and dried at air knife after dipping in a solution directly to the substrate, both 127mm angle of added nickel amount of ± 10 to 20% in the substrate variation was observed.

【0027】添加ニッケル量の基板内の不均一性が大きいと、局所的にニッケル量不足で結晶成長が起こらない領域や、ニッケルが半導体素子に影響を及ぼすほど多量に入った領域が出現する。 [0027] heterogeneity of the substrate of the added nickel amount is large, the area and does not occur locally grown a nickel shortage, nickel enters the large amount as to affect the semiconductor element region appears. したがって、液晶表示装置のアクティブマトリクス基板の作製プロセスのように、一つの基板上に数十万個のTFTを均一性よく作製することは、上記のようにして触媒元素の添加を行った基板では困難であった。 Therefore, as in the fabrication process of the active matrix substrate of a liquid crystal display device, it is manufactured with high uniformity hundreds of thousands of TFT on one substrate, in the substrate subjected to the addition of the catalyst element in the manner described above It was difficult. 現在、装置の低コスト化、大面積化の要請から、400mm角以上のガラス基板に対応できるほど、TFTの均一性や再現性に優れた半導体装置およびその製造方法が要求されている。 Currently, the cost of the apparatus, a demand for a large area, enough to accommodate a glass substrate or 400mm square, a semiconductor device and a manufacturing method thereof excellent in uniformity and reproducibility of the TFT is required.

【0028】本発明は、上記問題点を解決するためになされたもので、必要とされる最小限の量の触媒元素を、 [0028] The present invention has been made to solve the above problems, a catalyst element minimum amount required,
その添加量を精密に制御して、かつ基板面内での均一性及び基板間での再現性よく非晶質ケイ素膜に導入することができ、しかも通常の熱処理により得られる結晶性よりさらに高い結晶性を有する結晶性ケイ素膜を、生産性よく、かつ600℃以下の低温熱処理により形成することができる半導体装置及びその製造方法を得ることが本発明の目的である。 The addition amount by precisely controlled, and good reproducibility between uniformity and substrate in the substrate surface can be introduced into the amorphous silicon film, yet higher than the crystallinity obtained by the conventional heat treatment the crystalline silicon film having crystallinity, good productivity, and to obtain a semiconductor device and a manufacturing method thereof can be formed by low-temperature heat treatment of 600 ° C. or less is an object of the present invention.

【0029】 [0029]

【課題を解決するための手段】 In order to solve the problems]

(1)この発明に係る半導体装置は、絶縁性表面を有する基板と、該基板の絶縁性表面上に形成され、非晶質ケイ素膜を結晶化してなる活性領域とを備えている。 (1) A semiconductor device according to the present invention includes a substrate having an insulating surface, it is formed on the insulating surface of the substrate, and an active region of the amorphous silicon film formed by crystallization. 該活性領域は、加熱処理、あるいは加熱処理及びレーザ光または強光の照射処理による非晶質ケイ素膜の結晶化を助長する触媒元素を含むものである。 Active area includes a catalytic element for promoting the crystallization of amorphous silicon film by irradiation of heat treatment, or heat treatment and laser light or strong light. 該活性領域に含まれる触媒元素は、該触媒元素を含む薄膜からの熱拡散により、該触媒元素に対する拡散防止膜を通して該非晶質ケイ素膜に導入したものである。 The catalyst element contained in the active region by thermal diffusion of a thin film containing the catalytic element, is introduced in the amorphous silicon film through the diffusion preventing film for the catalytic element. そのことにより上記目的が達成される。 The objects can be achieved.

【0030】(2)この発明に係る半導体装置は、絶縁性表面を有する基板と、該基板の絶縁性表面上に形成され、非晶質ケイ素膜を結晶化してなる活性領域とを備えている。 [0030] (2) The semiconductor device according to the present invention comprises a substrate having an insulating surface, is formed on the insulating surface of the substrate, an active region of the amorphous silicon film formed by crystallizing . 該活性領域は、その近傍の結晶化領域から基板表面に対して平行な方向に結晶成長が進んで形成された、その結晶粒がほぼ単結晶状態である横方向結晶成長領域の一部である。 Active region, the crystal growth in a direction parallel to the crystal region from the substrate surface in the vicinity are willing formed, the crystal grains is part of the lateral crystal growth region is substantially monocrystalline state . 該結晶化領域は、加熱処理、あるいは加熱処理及びレーザ光または強光の照射処理による非晶質ケイ素膜の結晶化を助長する触媒元素を含むものである。 The crystallization area includes a catalytic element for promoting the crystallization of amorphous silicon film by irradiation of heat treatment, or heat treatment and laser light or strong light. 該結晶化領域に含まれる触媒元素は、該触媒元素を含む薄膜からの熱拡散により、該触媒元素に対する拡散防止膜を通して該非晶質ケイ素膜に導入したものである。 The catalyst element contained in the crystallization region by thermal diffusion of a thin film containing the catalytic element, is introduced in the amorphous silicon film through the diffusion preventing film for the catalytic element. そのことにより上記目的が達成される。 The objects can be achieved.

【0031】(3)この発明において、前記触媒元素に対する拡散防止膜は、前記非晶質ケイ素膜に比べ、該触媒元素に対する拡散係数が1/10以下であることが好ましい。 [0031] (3) In the present invention, the diffusion preventing film for said catalytic element is compared with the amorphous silicon film, it is preferable diffusion coefficient for said catalytic element is 1/10 or less.

【0032】(4)この発明において、前記触媒元素に対する拡散防止膜は、酸化ケイ素膜あるいは窒化ケイ素膜であることが好ましい。 [0032] (4) In the present invention, the diffusion preventing film for said catalytic element is preferably a silicon oxide film or silicon nitride film.

【0033】(5)この発明において、前記触媒元素として、Ni、Co、Pd、Pt、Cu、Ag、Au、I [0033] (5) In the present invention, as the catalyst element, Ni, Co, Pd, Pt, Cu, Ag, Au, I
n、Sn、Al、P、As、Sbから選ばれた一種または複数種類の元素が用いられていることが好ましい。 n, Sn, Al, P, As, it is preferred that selected one or more kinds of elements are used from Sb.

【0034】(6)この発明において、前記活性領域中における触媒元素の濃度が、1×10 15 atoms/c [0034] (6) In the present invention, the concentration of the catalyst element in the active region, 1 × 10 15 atoms / c
3 〜1×10 19 atoms/cm 3であることが好ましい。 m 3 is preferably ~1 × 10 19 atoms / cm 3 .

【0035】(7)この発明に係る半導体装置の製造方法は、基板上に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散防止膜を形成する工程と、該触媒元素を含有する薄膜を形成する工程と、加熱処理によって、該薄膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ拡散させるとともに、該非晶質ケイ素の結晶化を行う工程とを含むものであり、そのことにより上記目的が達成される。 [0035] (7) A manufacturing method of a semiconductor device according to the present invention, forming a step of forming an amorphous silicon film on the substrate, the diffusion preventing film on the catalytic element for promoting the crystallization of amorphous silicon film a step of, forming a thin film containing the catalyst element, by heat treatment, the catalytic element in the thin film with diffuse through the diffusion barrier layer into the amorphous silicon film, the amorphous silicon is intended to include a step of performing crystallization, the object is achieved.

【0036】(8)この発明に係る半導体装置の製造方法は、基板上に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散防止膜を形成する工程と、該触媒元素を含有する薄膜を形成する工程と、加熱処理により、該薄膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ選択的に拡散させるとともに、該非晶質ケイ素膜を選択的に結晶化させる工程と、続く加熱処理により、この結晶化した部分から基板表面に対しほぼ平行な方向へ結晶成長を行って、該非晶質ケイ素膜中に横方向結晶成長領域を形成する工程とを含むものであり、そのことにより上記目的が達成される。 [0036] (8) A method of manufacturing a semiconductor device according to the present invention, forming a step of forming an amorphous silicon film on the substrate, the diffusion preventing film on the catalytic element for promoting the crystallization of amorphous silicon film a step of, forming a thin film containing the catalytic element, by heat treatment, the catalytic element in the thin film together is selectively diffused through the diffusion preventing film to the amorphous silicon film, said non-crystalline a step of selectively crystallizing the quality silicon film, followed by heat treatment, by performing crystal growth from the crystallized portion into a direction approximately parallel to the substrate surface, lateral crystal growth in the amorphous silicon film is intended to include a step of forming a region, the object is achieved.

【0037】(9)この発明において、前記加熱処理により、前記非晶質ケイ素膜を結晶化させた後、該非晶質ケイ素膜にレーザ光あるいは強光を照射してその結晶の処理を行うことが好ましい。 [0037] (9) In the present invention, by the heat treatment, after the amorphous silicon film is crystallized, performing the process of the crystal is irradiated with a laser beam or an intense light in the amorphous silicon film It is preferred.

【0038】(10)この発明において、前記拡散防止膜として、酸化ケイ素膜あるいは窒化ケイ素膜を形成することが好ましい。 [0038] (10) In the present invention, as the diffusion preventing film, it is preferable to form a silicon oxide film or silicon nitride film.

【0039】(11)この発明において、前記拡散防止膜としての酸化ケイ素膜あるいは窒化ケイ素膜は、前記非晶質ケイ素膜表面を薄膜酸化あるいは薄膜窒化して形成することが好ましい。 [0039] (11) In the present invention, a silicon oxide film or silicon nitride film as the diffusion preventing film is preferably formed by the amorphous silicon film surface oxide thin or nitride thin film.

【0040】(12)この発明において、前記触媒元素を含有する薄膜は、蒸着法により形成することが好ましい。 [0040] (12) In the present invention, a thin film containing the catalyst element is preferably formed by vapor deposition.

【0041】(13)この発明において、前記触媒元素として、Ni、Co、Pd、Pt、Cu、Ag、Au、 [0041] (13) In the present invention, as the catalyst element, Ni, Co, Pd, Pt, Cu, Ag, Au,
In、Sn、Al、P、As、Sbから選ばれた一種または複数種類の元素を用いることが好ましい。 In, Sn, Al, P, As, it is preferable to use one selected from Sb or more kinds of elements.

【0042】 [0042]

【作用】この発明の半導体装置においては、基板の絶縁性表面に形成された活性領域を、非晶質ケイ素膜の加熱による結晶化を助長する触媒元素を含む構造としたから、非晶質ケイ素膜の結晶化により得られる、上記活性領域を構成する結晶性ケイ素膜を、通常の固相成長法で得られる結晶性よりさらに高い結晶性を有するものとできる。 [Action] In the semiconductor device of the present invention, an active region formed on an insulating surface of a substrate, because the structure comprising a catalytic element for promoting crystallization by heating the amorphous silicon film, amorphous silicon obtained by crystallization of the membrane, the crystalline silicon film constituting the active region, it is assumed that having a higher crystallinity than the crystallinity obtained in the conventional solid phase growth method.

【0043】また、非晶質ケイ素膜の加熱による結晶化は、触媒元素により助長されるため、高品質な結晶性ケイ素膜を生産性よく形成できる。 [0043] Further, crystallization by heating the amorphous silicon film is to be promoted by the catalyst element can be formed with good productivity high quality crystalline silicon film. しかもこの際、結晶化に要する加熱温度が600℃以下に抑えられるため、安価なガラス基板を使用可能となる。 Moreover, this time, the heating temperature required for crystallization is suppressed to 600 ° C. or less, it is possible using an inexpensive glass substrate.

【0044】また、上記活性領域における触媒元素の膜中濃度を、1×10 15 atoms/cm 3 〜1×10 19 [0044] Furthermore, the film density of the catalyst element in the active region, 1 × 10 15 atoms / cm 3 ~1 × 10 19
atoms/cm 3としているため、非晶質ケイ素膜の結晶化の際、この触媒元素を効果的に機能させることができる。 Since you are atoms / cm 3, the crystallization of the amorphous silicon film can be made to function the catalyst element effectively.

【0045】この発明の半導体装置の製造方法においては、非晶質ケイ素膜の結晶化を助長する触媒元素を含む薄膜を、非晶質ケイ素膜上に形成し、該薄膜から熱拡散により上記触媒元素を非晶質ケイ素膜に導入するので、 [0045] In the semiconductor device manufacturing method of this invention, a thin film containing a catalytic element which promotes crystallization of the amorphous silicon film, is formed on the amorphous silicon film, said catalyst by thermal diffusion from the film since the element is introduced into the amorphous silicon film,
基板面内での触媒元素の添加量のばらつきを小さくすることができる。 It is possible to reduce variations in the amount of catalyst element in the substrate surface.

【0046】また、上記触媒元素の非晶質ケイ素膜への導入を、拡散防止膜を介して行うので、該触媒元素の多くが上記薄膜から非晶質ケイ素膜へ至る途中でこの拡散防止膜によりトラップされることとなり、これにより触媒元素の導入を必要最小限の量で行うことが可能となる。 [0046] Also, the introduction into the amorphous silicon film of the catalytic element, is performed via the diffusion preventing film, the diffusion preventing film in the course of many of the catalytic element reaches into the amorphous silicon film from the thin film It will be trapped by, thereby it becomes possible to perform an amount of the minimum necessary the introduction of the catalytic element. また、上記薄膜中での触媒元素の濃度にばらつきがある場合でも、触媒元素が拡散防止膜中を拡散する際にそのばらつきが緩和される。 Further, even when there are variations in the concentration of the catalytic element in the thin film, its variation when the catalytic element is diffused through the diffusion barrier layer is relaxed.

【0047】この発明の半導体装置の製造方法においては、加熱処理により、該薄膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ選択的に拡散させるとともに、該非晶質ケイ素を選択的に結晶化させ、続く加熱処理により、この結晶化した部分から基板表面に対しほぼ平行な方向へ結晶成長を行って、該非晶質ケイ素膜中に横方向結晶成長領域を形成するので、触媒元素を導入した領域に比べると格段に結晶性が良好な結晶化領域を得ることができる。 [0047] The method of manufacturing a semiconductor device of the present invention, by heat treatment, the catalytic element in the thin film together is selectively diffused through the diffusion preventing film to the amorphous silicon film, the amorphous silicon selectively crystallized, followed by heat treatment, by performing crystal growth from the crystallized portion into a direction approximately parallel to the substrate surface, because it forms a lateral crystal growth regions in the amorphous silicon film, much crystallinity than the region by introducing a catalytic element can obtain good crystallization region.

【0048】 [0048]

【実施例】以下、まず、本発明の基本原理について説明する。 EXAMPLES Hereinafter, first, a description will be given of the basic principle of the present invention.

【0049】本発明では、非晶質ケイ素膜の結晶化を助長する触媒元素の導入方法として、触媒元素を含有する薄膜を形成し、該触媒元素に対する拡散防止膜を介して該触媒元素を非晶質ケイ素膜へ拡散させる方法を用いる。 [0049] In the present invention, as a method of introducing a catalyst element that promotes crystallization of the amorphous silicon film, forming a thin film containing a catalytic element, the catalytic element through the diffusion preventing film for said catalytic element non using the method of diffusing into the amorphous silicon film. この方法では、触媒元素を含有する薄膜を成膜することにより非晶質ケイ素膜に触媒元素を導入するため、 In this method, for introducing a catalytic element into the amorphous silicon film by forming a thin film containing the catalyst element,
上述した触媒元素を溶かした溶液あるいは化合物を塗布する方法に比べ、基板内の触媒元素添加量のばらつきは小さくできる。 Compared with the method of applying a solution or a compound obtained by dissolving the above-mentioned catalytic element, the variation of the catalyst element added amount of the substrate can be reduced. 本発明者らの実験では127mm角基板で±5%以内に収まっている。 In our experiments held within 5% ± at 127mm square substrate. この場合の薄膜形成法としては、従来から使用されている蒸着法やスパッタリング法あるいはメッキ法などのほぼ完成された技術が使用できるため、その膜厚の均一性も良好であり、その良好な均一性をそのまま触媒元素添加量の均一性に反映することができる訳である。 As the film formation method when, for substantially complete techniques such as conventional evaporation method have been used, a sputtering method or a plating method can be used, a better uniformity of the film thickness, the good uniformity sex and it mean that it can reflect the uniformity of the catalytic element amount. さらに基板が大面積化した場合においても、成膜装置を大型化することでほぼ対応可能であり、その際の実質的な触媒元素添加量のばらつきは、今回の127mm角基板での結果と大差ないものと思われる。 Further even when the substrate has a large area, is almost can be handled by increasing the size of the film forming apparatus, variation in substantial catalytic element amount at that time, a result much different in this 127mm square substrate It seems to be no.

【0050】但し、ただ触媒元素を薄膜状態として非晶質ケイ素膜上に形成し、そこから触媒元素を拡散させて非晶質ケイ素膜中に導入するだけでは、基板面内における触媒元素濃度の均一性は向上できても、本発明のもう一つの目的である、触媒元素の導入量を、結晶化に必要最小限の微量な導入量に制御するという点は、困難なものとなる。 [0050] However, only a catalytic element is formed on the amorphous silicon film as a thin film state, from which only introduces a catalytic element amorphous silicon film by diffusion of the catalyst element concentration in the substrate plane although it is improving uniformity is another object of the present invention, the introduction amount of the catalytic element, that is controlled to minimize traces introduction amount required for crystallization becomes difficult. すなわち、本発明で必要とする触媒元素量は薄膜としては肉眼で確認することが不可能なほどの極薄膜(数nm以下)であり、薄膜形成という手法での膜厚制御はほぼ不可能に近いレベルとなっているからである。 That is, the catalyst element amount required in the present invention as a thin film is a very thin film of higher it is not possible to confirm with the naked eye (a few nm or less), the thickness control in the technique of forming a thin film almost impossible This is because has become a close level.

【0051】この問題点を解決するため、本発明では、 [0051] In order to solve this problem, in the present invention,
触媒元素に対する拡散防止膜を介しての触媒元素の導入を行っている。 Doing introduction of the catalytic element through the diffusion preventing film to the catalyst element. すなわち、本発明では、薄膜状に形成された触媒元素が非晶質ケイ素膜に達するためには、まず拡散防止膜中を拡散することとなる。 That is, in the present invention, since the catalyst elements formed as a thin film to reach the amorphous silicon film, so that the first diffusion diffusion preventing film. この拡散防止膜は、ケイ素膜に比べ金属元素などの触媒元素に対する拡散係数が小さいことが必要で、文字どおり拡散防止膜あるいはバッファ膜として作用する。 The diffusion preventing film, requires that the diffusion coefficients for small catalytic element such as a metal element than the silicon film and acts as literally diffusion preventing film or a buffer layer.

【0052】従って、触媒元素が拡散防止膜表面にある程度過剰に添加されたとしても、多数のものが拡散防止膜中にトラップされるため、非晶質ケイ素膜へ導入される触媒元素量を極微量に制御することが可能となる。 [0052] Therefore, even if the catalyst element has been somewhat excessively added to the diffusion preventing film surface, because those many trapped in the diffusion preventing film, electrode catalyst element quantity introduced into the amorphous silicon film it is possible to control a small amount. また、たとえ拡散防止膜表面に形成された触媒元素膜の濃度が局所的にばらついていたとしても、拡散防止膜中を拡散する際にそのばらつきが緩和される。 Further, even if the concentration of the catalyst element films formed on the diffusion preventing film surface was varied locally, the variation is alleviated when diffused in the diffusion preventing film. さらに、拡散防止膜中を拡散させることで触媒元素は微細に原子状に分散した状態で非晶質ケイ素膜表面に到達するため、非晶質ケイ素膜へ導入される触媒元素は全て効率的に機能する。 Furthermore, because the catalyst element to reach the amorphous silicon film surface in a state of being dispersed in finely atomic by diffusing the diffusion preventing film, a catalyst element are all efficiently introduced into the amorphous silicon film Function. したがって、本発明を用いることにより、触媒元素を薄膜状態から非晶質ケイ素膜へ導入する際の問題点が解決され、基板全面にわたって均一に、且つ必要最小限の量で触媒元素を導入することが可能となる。 Accordingly, by using the present invention, problems in introducing a catalytic element from the thin film state to the amorphous silicon film is solved, introducing the catalyst element in an amount of uniform, and the minimum necessary over the entire surface of the substrate it is possible. よって、本発明を用いた場合、加熱による結晶化の後レーザー光あるいは強光の照射を行っても触媒元素の析出は起こらず、大面積基板上に搭載された均一性、安定性に優れた高性能半導体装置を実現できる。 Therefore, when using the present invention, without causing precipitation of the catalyst element be irradiated with laser light or intense light after crystallization by heating, uniformity mounted on a large area substrate, and excellent stability a high-performance semiconductor device can be realized.

【0053】本発明における拡散防止膜としては、触媒元素に対する拡散係数が非晶質ケイ素膜に比べ少なくとも1/10以下であるものが望ましい。 [0053] As the diffusion preventing film in the present invention, the diffusion coefficient for the catalytic element is what is desirable at least 1/10 as compared to the amorphous silicon film. この理由は、拡散防止膜の拡散係数により非晶質ケイ素膜に導入される触媒元素の量が決定されるからである。 This is because the amount of the catalyst element to be introduced into the amorphous silicon film is determined by the diffusion coefficient of the diffusion preventing film.

【0054】図6に拡散防止膜の拡散係数に対する非晶質ケイ素膜への触媒元素導入量の関係を示す。 [0054] A catalytic element introduced amount of relationship to the amorphous silicon film to the diffusion coefficient of the diffusion preventing film in FIG. これは、 this is,
触媒元素としてニッケルを拡散防止膜上に過剰に導入し、温度550℃で加熱した場合のデーターであり、横軸はニッケルに対する非晶質ケイ素膜/拡散防止膜の拡散係数の比、縦軸は拡散防止膜を介して非晶質ケイ素膜中に導入されたニッケル量を表す。 Nickel as a catalyst element excessively introduced into the diffusion preventing film, a data when heated at a temperature 550 ° C., the horizontal axis represents the ratio of the diffusion coefficient of the amorphous silicon film / diffusion preventing film for nickel, and the vertical axis through the diffusion preventing film represents the amount of nickel is introduced into the amorphous silicon film. 図6から非晶質ケイ素膜に対する拡散係数比が約1/10以下では、非晶質ケイ素膜への触媒元素の導入量を10 19 atoms/c In the diffusion coefficient ratio of about 1/10 or less with respect to the amorphous silicon film 6, the introduction amount of 10 19 atoms / c of the catalyst element into the amorphous silicon film
3以下にできることがわかる。 m 3 it can be seen that in the following. 非晶質ケイ素膜へ導入される触媒元素量は、後述のように10 19 atoms/ Catalyst element quantity introduced into the amorphous silicon film, as described below 10 19 atoms /
cm 3以下に抑える必要があり、本発明の拡散防止膜としては非晶質ケイ素膜に対する拡散係数比が1/10以下であることが望ましいことになる。 should be kept to a cm 3 or less, it would be desirable diffusion coefficient ratio amorphous silicon film is 1/10 or less as a diffusion prevention film of the present invention.

【0055】本発明の拡散防止膜としては、上記のような拡散係数を持ち、さらに後に活性領域となる非晶質ケイ素膜に悪影響を与えないものが最も望ましい。 [0055] As the diffusion preventing film of the present invention has a diffusion coefficient as described above, is most desirable which does not adversely affect the amorphous silicon layer to be the active region after further. この条件を満たすものとして、具体的には同じケイ素系の物質である酸化ケイ素膜あるいは窒化ケイ素膜がある。 As this condition is satisfied, specifically, there is a silicon oxide film or silicon nitride film is a material of the same silicon-based. よって、これらの膜を本発明の拡散防止膜として用いた場合には最も良好な結果を得ることができる。 Therefore, it is possible to obtain the best results when using these films as a diffusion prevention film of the present invention.

【0056】本発明における酸化ケイ素膜および窒化ケイ素膜の形成方法としては、CVD法やスパッタリング法などの堆積法でも問題ないが、必要とする酸化ケイ素膜あるいは窒化ケイ素膜の膜厚が数nm程度と極薄い薄膜で十分であること、また酸化ケイ素膜あるいは窒化ケイ素膜の膜厚の均一性が触媒元素の均一な導入に不可欠であることを考えると、上記酸化ケイ素膜および窒化ケイ素膜は非晶質ケイ素膜表面の薄膜酸化法あるいは薄膜窒化法により形成するのが最も効果的である。 [0056] As a method of forming the silicon oxide film and a silicon nitride film in the present invention, CVD method and there is no problem even deposition method such as a sputtering method, the film thickness of silicon oxide film or silicon nitride film which requires about several nm If it is sufficient a very thin film, also when the uniformity of the film thickness of the silicon oxide film or silicon nitride film is considered to be essential for uniform introduction of the catalytic element, the silicon oxide film and silicon nitride film is not it is most effective to form a thin film oxidation or nitride thin film method amorphous silicon film surface.

【0057】この非晶質ケイ素膜表面の薄膜酸化法としては、酸素や水蒸気などの酸化雰囲気で加熱処理することにより表面酸化を行う熱酸化法や、硫酸と過酸化水素水などの混合液などの酸化性溶液を基板に浸すことで表面酸化を行う薬液酸化法などがあるが、どの方法を用いても本発明の効果は得られる。 [0057] As the thin film oxidation of the amorphous silicon film surface, and thermal oxidation method in which surface oxidation by heating in an oxidizing atmosphere such as oxygen and water vapor, a mixed solution such as sulfuric acid and hydrogen peroxide there are such chemical oxidation method in which surface oxidation by immersing the oxidizing solution to the substrate, the effect of the present invention to use any method can be obtained.

【0058】また、本発明における触媒元素を含有する薄膜の形成方法としては、真空蒸着法が最も有効である。 [0058] Further, as the method of forming the thin film containing the catalyst element in the present invention, a vacuum deposition method is most effective. すなわち、触媒元素の形成時のポイントとしては、 That is, the point of the formation of the catalyst element,
触媒元素を拡散防止膜中にできるだけ入り込ませることなく、拡散防止膜表面のみに存在させたいからである。 Without as much as possible enter the catalyst element in the diffusion barrier film, because you want to exist only in the diffusion preventing film surface.
しかしながら、スパッタリング法においても低パワーとすることで対応可能であり、またその他の方法でも対応可能である。 However, in the sputtering method it is can be handled by a low power, and also in other ways are available.

【0059】さて、本発明の応用例として、非晶質ケイ素膜の一部に選択的に触媒元素を導入し加熱することで、その導入領域から横方向(基板と平行な方向)に結晶成長させる方法がある。 [0059] Now, as an application example of the present invention, by heating and selectively introducing a catalytic element to a part of the amorphous silicon film, the crystal growth from the introduction region in the lateral direction (the direction parallel to the substrate) there is a method to. この横方向結晶成長領域は、 This lateral crystal growth region,
その内部では、成長方向が一方向に揃った針状結晶、柱状結晶がひしめき合っており、触媒元素が直接導入されランダムに結晶核の発生が起こった領域に比べて、格段に結晶性が良好な領域となっている。 In its interior, needle like crystals have grown direction aligned in one direction, and milling around the columnar crystals, as compared to the region where the catalytic element has occurred generation of crystal nuclei randomly introduced directly, a good much crystalline It has become a region.

【0060】この横方向結晶成長領域にレーザー光あるいは強光を照射すると、針状結晶あるいは柱状結晶間の結晶粒界が処理され、ほぼ単結晶に近い結晶性ケイ素膜が得られる。 [0060] When irradiated with a laser beam or an intense light in the lateral direction crystal growth region, the crystal grain boundary between the needle-like crystals or columnar crystals are processed, crystalline silicon film can be obtained nearly a single crystal. この際にも、触媒元素の導入方法として本発明を用いることで、効率よく横方向結晶成長が行われる。 In this case also, by using the present invention as a method of introducing a catalyst element, efficiently lateral crystal growth takes place. ここで結晶化に寄与する触媒元素は針状結晶、柱状結晶の先端、つまり結晶成長の先端部に存在している。 Here contributes catalytic element for the crystallization needle crystals are present in the distal portion of the tip of the columnar crystal, i.e. crystal growth.
すなわち、触媒元素が結晶化に効率よく機能していれば、触媒元素は結晶化が行われる結晶成長先端部のみに存在し、すでに結晶化された横方向結晶成長領域にはほぼ存在しないことになる。 That is, the catalyst element is functioning efficiently crystallization, the catalyst element is present only in the crystal growth tip crystallization is carried out, already not substantially exist in the lateral crystal growth region crystallized Become. 実際、触媒元素としてニッケルを用いた場合におけるこの横方向結晶成長領域のニッケル濃度は、プラズマ処理法では、1×10 18 〜5×1 In fact, the nickel concentration in the lateral crystal growth regions in the case of using nickel as the catalyst element, the plasma treatment, 1 × 10 18 ~5 × 1
18 atoms/cm 3であったのに対し、本発明の方法を用いた場合には1×10 16 〜5×10 16 atoms 0 18 atoms / cm 3 and which was whereas, 1 × 10 16 ~5 × 10 16 atoms in the case of using the method of the present invention
/cm 3と約二桁も小さな値であった。 / Cm 3 and about two orders of magnitude was also small value.

【0061】上記非晶質ケイ素膜に導入する触媒元素の濃度としては、低ければ低いほど良いが、あまりに低いと非晶質ケイ素膜の結晶化を助長するように機能しない。 [0061] The concentration of the catalytic element introduced into the amorphous silicon film may lower the but do not serve to promote too low and the crystallization of the amorphous silicon film. 本発明者らが調べた結果、結晶化が起こる触媒元素の最低濃度は1×10 15 atoms/cm 3であり、これ以下の濃度では触媒元素による結晶成長は起こらない。 The present inventors have examined, the lowest concentration of the catalyst element which crystallization occurs is 1 × 10 15 atoms / cm 3 , does not occur crystal growth by the catalyst element in which the following concentrations.

【0062】また、触媒元素の濃度が高いと素子への影響が問題となる。 [0062] In addition, the influence of the concentration of the catalytic element high to the element becomes a problem. 触媒元素の濃度が高い場合に起こる現象としては、主にTFTのオフ領域でのリーク電流の増大がある。 The phenomenon that occurs when the concentration of the catalytic element high, there is a major increase in the leakage current in the off region of the TFT. これは、触媒元素がケイ素膜中で形成する不純物準位が影響しており、その準位を介したトンネル電流によるものと理解される。 This catalyst element impurity level formed in the silicon film has influence is understood by a tunneling current through the level. 本発明者らが調べた結果、 The present inventors have examined,
素子への影響を抑えることが可能な程度の触媒元素の最高濃度は1×10 19 atoms/cm 3である。 The highest concentration of the catalytic element of the degree capable of suppressing the influence of the element is 1 × 10 19 atoms / cm 3 . よって、触媒元素の膜中濃度として1×10 15 〜5×10 19 Therefore, as a membrane concentration of the catalyst element 1 × 10 15 ~5 × 10 19
atoms/cm 3であれば、最も効果的に触媒元素が機能することになる。 If atoms / cm 3, so that the most effective catalyst element to function.

【0063】本発明においては、触媒元素としてNiを用いた場合に最も顕著な効果を得ることができるが、その他利用できる触媒元素の種類としては、Co、Pd、 [0063] In the present invention, it is possible to obtain a most remarkable effect when using Ni as a catalyst element, the type of the catalytic element can be other available, Co, Pd,
Pt、Cu、Ag、Au、In、Sn、Al、P、A Pt, Cu, Ag, Au, In, Sn, Al, P, A
s、Sbを利用することができる。 s, it is possible to use the Sb. これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果があるため、半導体素子への影響はあまりない。 If one or more kinds of elements selected from these, since the effect of crystallization promoting in trace amounts, is not much effect on the semiconductor element.

【0064】以下、本発明の各実施例について説明する。 [0064] The following describes the embodiments of the present invention. 〔実施例1〕図1は本発明の第1の実施例による薄膜トランジスタ及びその製造方法を説明するための断面図であり、図1(a)ないし図1(e)は、本実施例のTF EXAMPLE 1 FIG. 1 is a sectional view for explaining a thin film transistor and a manufacturing method thereof according to the first embodiment of the present invention, FIGS. 1 (a) to FIG. 1 (e) is, TF of the embodiment
Tの製造方法を工程順に示している。 T represents the step of the production method of.

【0065】図において、100はN型薄膜トランジスタ(TFT)10を有する半導体装置で、該TFT10 [0065] In Figure, 100 is a semiconductor device having an N-type thin film transistor (TFT) 10, the TFT10
は、ガラス基板101上に酸化ケイ素膜等の絶縁性下地膜102を介して形成されている。 It is formed via an insulating base film 102 such as silicon oxide film on the glass substrate 101. 該絶縁性下地膜10 Insulative base film 10
2上には、上記TFTを構成する島状の結晶性ケイ素膜103iが形成されている。 On 2, island-like crystalline silicon film 103i constituting the TFT is formed. この結晶性ケイ素膜103 The crystalline silicon film 103
iの中央部分は、チャネル領域111となっており、その両側部分は、ソース,ドレイン領域112,113となっている。 The central portion of the i is a channel region 111, both side portions thereof, has become the source, the drain regions 112 and 113. 上記チャネル領域111上には、ゲート絶縁膜108を介してアルミニウムゲート電極109が設けられている。 On the channel region 111, aluminum gate electrode 109 is provided via a gate insulating film 108. このゲート電極109の表面は酸化物層110により被覆されている。 The surface of the gate electrode 109 is covered with an oxide layer 110. 上記TFT10はその全面が層間絶縁膜114により覆われており、該層間絶縁膜114の、ソース,ドレイン領域112,113に対応する部分には、コンタクトホール114aが形成されている。 The TFT10 is covered with an interlayer insulating film 114 is its entire surface, the interlayer insulating film 114, the source, the portion corresponding to the drain regions 112 and 113, contact holes 114a are formed. 上記ソース,ドレイン領域112,113はこのコンタクトホール114aを介して電極配線115, The source, drain regions 112 and 113 are electrode wiring through the contact hole 114a 115,
116に接続されている。 It is connected to the 116.

【0066】そしてこの実施例では、上記結晶性ケイ素膜103iは、非晶質ケイ素膜の加熱処理による結晶化を助長する触媒元素(Ni)を含み、この膜中の結晶粒がほぼ単結晶状態の針状結晶あるいは柱状結晶からなっているものである。 [0066] Then, in this embodiment, the crystalline silicon film 103i includes a catalyst element (Ni) for promoting the crystallization by heat treatment of the amorphous silicon film, the crystal grains are substantially single crystalline state in the film those which consist of needle-like crystals or columnar crystals.

【0067】この実施例のTFT10は、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分を構成する素子として用いることができることは勿論、 [0067] TFT10 in this embodiment, of course it can be used as an element constituting the driver circuit and a pixel portion of an active matrix liquid crystal display device,
これらの回路や画素部分と同一基板上に搭載したCPU These circuits and the pixel portion and equipped with CPU on the same substrate
を構成する素子としても用いることができる。 It can also be used as an element constituting the. なお、T In addition, T
FTの応用範囲としては、液晶表示装置のみではなく、 The application range of the FT, not only a liquid crystal display device,
一般に言われる薄膜集積回路に利用できることは言うまでもない。 In general it is of course available to the thin film integrated circuit called.

【0068】次に製造方法について説明する。 [0068] Next, the manufacturing method will be described. まず、ガラス基板101上に例えばスパッタリング法によって厚さ200nm程度の酸化ケイ素からなる下地膜102を形成する。 First, a base film 102 having a thickness of 200nm approximately silicon oxide by on a glass substrate 101, for example, a sputtering method. この酸化ケイ素膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。 The silicon oxide film is provided to prevent the diffusion of impurities from the glass substrate. 次に減圧CVD法あるいはプラズマCVD法によって、厚さ25〜100n Then by low pressure CVD or plasma CVD method, the thickness 25~100n
m、例えば80nmの真性(I型)の非晶質ケイ素膜(a−Si膜)103を成膜する。 m, for example, an amorphous silicon film of 80nm intrinsic (I type) (a-Si film) 103 is deposited.

【0069】次に図1(a)に示すように、a−Si膜表面を薄膜酸化し酸化ケイ素膜105を形成する。 [0069] Next, as shown in FIG. 1 (a), a thin film oxide an a-Si film is formed on the surface of the silicon oxide film 105. この際の手法としては、まずa−Si表面の自然酸化膜をフッ酸洗浄によって除去した後、80℃程度の硫酸と過酸化水素水の混合液に10分間a−Si膜103表面を浸すことにより酸化膜105を形成している。 As a method at this time, after the natural oxide film of the first a-Si surface was removed by hydrofluoric acid cleaning, soaking for 10 minutes a-Si film 103 surface in a mixture of about 80 ° C. sulfuric acid and hydrogen peroxide forming the oxide film 105 by. このようにして形成された酸化膜105の膜厚は1〜2nm程度である。 Thickness of the thus oxidized film 105 formed is about 1 to 2 nm. この酸化膜105の形成によりa−Si膜103 a-Si film 103 by the formation of the oxide film 105
の膜厚は減少するが、その減少量は本実施例の場合1n The film thickness is reduced, but if the amount of reduction embodiment 1n of
m以下であり、初めの設定膜厚に比べ無視できるレベルのものである。 m or less, is of negligible levels compared to set the film thickness of the first.

【0070】引き続いて例えば真空蒸着法によって、ニッケルの薄膜106を成膜する。 [0070] by subsequent example, a vacuum deposition method, depositing a nickel thin film 106. この際の適度な膜厚は1nm〜10nm程度である。 Moderate thickness at this time is about 1 nm to 10 nm. 実際にa−Si膜103 In fact the a-Si film 103
の結晶化に寄与するNi量としては、上記薄膜の厚さ1 The contributing Ni amount to the crystallization, the film thickness of 1
nm分もあれば十分であり、本発明では、その制御をニッケル薄膜の膜厚ではなく、バッファ膜となる酸化膜1 nm minute is also sufficient, in the present invention, rather than the control at a film thickness of the nickel thin oxide film 1 serving as a buffer layer
05の膜厚により行っていることに特徴がある。 It is characterized by being performed by the thickness of 05.

【0071】そして、これを水素還元雰囲気下または不活性雰囲気下、加熱温度520〜580℃で数時間から数十時間、例えば550℃で8時間アニールして結晶化させる。 [0071] Then, this under a hydrogen reducing atmosphere or under an inert atmosphere, several tens of hours for several hours at a heating temperature of 520-580 ° C., for example, 8 hours annealing at 550 ° C. to crystallize. この際、表面に蒸着されたニッケル薄膜106 In this case, nickel thin film 106 deposited on the surface
は酸化膜105中を拡散し、原子状に分散されて一部のものだけがa−Si膜103表面に到達する。 Is diffused in the oxide film 105, only the part is distributed to atomic reaches the a-Si film 103 surface. するとa Then a
−Si表面に到達したニッケルが核となり、基板101 Nickel reached -Si surface becomes the core, substrate 101
に対して垂直方向に非晶質ケイ素膜103の結晶化が起こる。 Crystallization of the amorphous silicon film 103 occurs vertically with respect. この結晶化と同時に該膜中へのニッケルの拡散が起こる。 This crystallization and diffusion of nickel into the film takes place at the same time. この結果、結晶性ケイ素膜103a中のニッケル濃度は5×10 17 atoms/cm 3程度になっている。 As a result, the nickel concentration in the crystalline silicon film 103a is in the order of 5 × 10 17 atoms / cm 3 .

【0072】引き続いて、酸化ケイ素膜105を除去した後、図1(b)に示すように結晶性ケイ素膜103a [0072] Subsequently, after removing the silicon oxide film 105, the crystalline silicon film 103a as shown in FIG. 1 (b)
にレーザー光を照射することでその結晶性を助長する。 Promoting the crystallinity by irradiating a laser beam on.
このときのレーザー光としては、XeClエキシマレーザー(波長308nm、パルス幅40nsec)を用いる。 The laser light at this time, XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) is used. レーザー光の照射は、照射時に基板が200〜45 Laser light irradiation, the substrate upon irradiation 200-45
0℃、例えば400℃に加熱されるように保持し、エネルギー密度200〜400mj/cm 2 、例えば300 0 ° C., and held for example to be heated to 400 ° C., the energy density of 200 to 400 mJ / cm 2, for example 300
mj/cm 2で行う。 It carried out in mj / cm 2.

【0073】次に、図1(c)に示すように、不要な部分の結晶性ケイ素膜103aを除去して素子間分離を行い、後にTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の結晶性ケイ素膜103iを形成する。 Next, as shown in FIG. 1 (c), subjected to crystalline silicon film 103a is removed by inter-element isolation of unnecessary portion, the active region (source / drain region, the channel region) of the TFT after the forming the island-shaped crystalline silicon film 103i made.

【0074】次に、上記の活性領域となる結晶性ケイ素膜103iを覆うように厚さ20〜150nm、ここでは100nmの酸化ケイ素膜をゲート絶縁膜108として成膜する。 Next, the above active region to become crystalline silicon film 103i so as to cover thickness 20 to 150 nm, here and the silicon oxide film of 100nm as gate insulating film 108. 酸化ケイ素膜の形成には、ここではTEO The formation of the silicon oxide film, wherein the TEO
S(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともに基板温度150〜600℃、好ましくは300 S (Tetra Ethoxy Ortho Silicate) as a raw material, a substrate temperature of 150 to 600 ° C. with oxygen, preferably 300
〜450℃で、RFプラズマCVD法で分解,堆積する。 At to 450 ° C., decomposition at RF plasma CVD is deposited. あるいはTEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を350〜650℃、好ましくは400〜550℃として形成してもよい。 Or by TEOS pressure CVD or normal pressure CVD method with ozone gas as a raw material, a substrate temperature of 350 to 650 ° C., preferably it may be formed as a 400 to 550 ° C.. 成膜後、ゲート絶縁膜自身のバルク特性,および結晶性ケイ素膜とゲート絶縁膜との界面特性を向上するために、不活性ガス雰囲気下で400〜6 After the film formation, the bulk properties of the gate insulating film itself, and in order to improve the interface characteristics between the crystalline silicon film and the gate insulating film, an inert gas atmosphere 400-6
00℃で30〜60分アニールを行う。 00 do 30 to 60 minutes annealing at ℃.

【0075】引き続いて、スパッタリング法によって、 [0075] Then, by a sputtering method,
厚さ400〜800nm、例えば600nmのアルミニウムを成膜する。 Thickness 400 to 800 nm, is deposited, for example, 600nm aluminum. そして、アルミニウム膜をパターニングして、ゲート電極109を形成する。 Then, the aluminum film is patterned to form the gate electrode 109. さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層110を形成する(図1(d))。 Further, the surface of this aluminum electrode was anodically oxidized to form an oxide layer 110 on the surface (FIG. 1 (d)). ここで陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行い、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して処理を終了させる。 Here anodization tartrate performs an ethylene glycol solution containing 1-5%, raising the voltage at the first constant current to 220V, to terminate the 1 hour hold the processing in that state. 得られた酸化物層110の厚さは200nmである。 The thickness of the resulting oxide layer 110 is 200 nm. なお、この酸化物層110の膜厚は、後のイオンドーピング工程において、オフセットゲート領域を規定する長さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。 The thickness of the oxide layer 110, the ion doping process after, since the length which defines the offset gate region may determine the length of the offset gate region in the above anodization step.

【0076】次に、イオンドーピング法によって、ゲート電極109とその周囲の酸化物層110をマスクとして活性領域に不純物(リン)を注入する。 Next, by ion doping method, an impurity is implanted (phosphorus) into the active region of the oxide layer 110 surrounding the gate electrode 109 as a mask. ドーピングガスとして、フォスフィン(PH 3 )を用い、加速電圧を60〜90kV、例えば80kV、ドーズ量を1×10 Used as the doping gas, phosphine (PH 3), the acceleration voltage 60~90KV, for example 80 kV, a dose of 1 × 10
15 〜8×10 15 cm -2 、例えば2×10 15 cm -2とする。 15 ~8 × 10 15 cm -2, for example, a 2 × 10 15 cm -2. この工程により、不純物が注入された領域112と113は後にTFTのソース,ドレイン領域となり、ゲート電極109およびその周囲の酸化層110にマスクされ不純物が注入されない領域111は、後にTFTのチャネル領域となる。 This process, the source of the TFT later impurity implanted region 112 and 113, becomes the drain region, a region 111 in which impurities are not implanted is masked with the gate electrode 109 and the surrounding oxide layer 110 thereof, the channel region of the TFT after the Become.

【0077】その後、図1(d)に示すように、レーザー光の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。 [0077] Thereafter, as shown in FIG. 1 (d), annealing is performed by irradiation of laser light, at the same time to activate the ion-implanted impurity, crystal portion crystallinity in the above impurity introduction step is degraded improve sex. この際、 On this occasion,
使用するレーザーとしてはXeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、エネルギー密度150〜400mj/cm 2 、好ましくは200〜250mj/cm 2で照射を行う。 Using an XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) is a laser used, the energy density 150~400mj / cm 2, preferably to irradiate at 200~250mj / cm 2. こうして形成されたN型不純物(リン)領域112、113のシート抵抗は、200〜800Ω/□である。 The sheet resistance of the N-type impurity (phosphorus) regions 112, 113 thus formed is 200 to 800 / □.

【0078】続いて、厚さ600nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜114として形成する。 [0078] Subsequently, a silicon oxide film or a silicon nitride film having a thickness of about 600nm as an interlayer insulating film 114. 酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはこれとオゾンとの減圧CVD法あるいは常圧CVD法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。 In the case of using a silicon oxide film, a TEOS as a raw material, a plasma CVD method between this and oxygen, or if vacuum formed by CVD or normal pressure CVD method between this and ozone, good with excellent step coverage interlayer insulating film can be obtained. また、SiH 4とNH 3を原料ガスとしてプラズマCVD法で成膜された窒化ケイ素膜を用いれば、 Further, by using the the formed silicon nitride film by plasma CVD using SiH 4 and NH 3 as raw material gases,
活性領域/ゲート絶縁膜の界面へ水素原子を供給し、T To the interface of the active region / gate insulating film supplying hydrogen atoms, T
FT特性を劣化させる不対結合手を低減する効果がある。 An effect of reducing the dangling bonds deteriorates the FT characteristics.

【0079】次に、層間絶縁膜114にコンタクトホール114aを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTの電極配線11 [0079] Next, contact holes 114a in the interlayer insulating film 114, a metal material, for example, the electrode wiring of a TFT by a two-layer film of titanium nitride and aluminum 11
5、116を形成する。 5,116 to the formation. この際、窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。 In this case, the titanium nitride film is provided as a barrier film for the purpose of the aluminum is prevented from diffusing into the semiconductor layer. そして最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、図1(e) Finally, 350 ° C. in a hydrogen atmosphere of 1 atm, annealing is performed for 30 minutes, FIG. 1 (e)
に示すTFT10を完成させる。 To the TFT10 shown to be complete.

【0080】本TFTを、画素電極をスイッチングする素子として用いる場合には電極115または116をI [0080] The present TFT, an electrode 115 or 116 in the case of using as an element for switching the pixel electrode I
TOなど透明導電膜からなる画素電極に接続し、もう一方の電極より信号を入力する。 Connected to the pixel electrode made of a transparent conductive film such as TO, inputs the signal from the other electrode. また、本TFTを薄膜集積回路に用いる場合には、ゲート電極109上にもコンタクトホールを形成し、必要とする配線を施せばよい。 In the case of using this TFT to the thin film integrated circuit, also a contact hole on the gate electrode 109, it may be subjected to wiring required.

【0081】以上の実施例にしたがって作製したNTF [0081] was prepared according to the above examples NTF
Tは、電界効果移動度は120〜150cm 2 /Vs、 T is, the field-effect mobility 120~150cm 2 / Vs,
S値は0.2〜0.4V/桁、閾値電圧2〜3Vという良好な特性を示した。 S value exhibited good characteristics in that 0.2 to 0.4 / digits, the threshold voltage 2-3 V. ここでS値は、TFTのサブスレッシュ領域での立ち上がり係数であり、ゲート電圧とドレイン電流との関係を示すグラフにおいて、ドレイン電流が急峻に立ち上がる地点でのグラフの傾きを、該ドレイン電流が1桁増大したときのゲート電圧の変化で示している。 Where S value is a rising coefficient at Sabusuresshu region of TFT, in a graph showing the relationship between the gate voltage and the drain current, the slope of the graph at the point where the drain current rises sharply, the drain current is 1 shows a change in gate voltage when digits increases. また基板内におけるTFT特性のばらつきは、 The variation of the TFT characteristics in the substrate,
電界効果移動度で±12%、閾値電圧で±8%以内であった。 ± 12% in the field effect mobility was within 8% ± the threshold voltage.

【0082】このように本実施例では、基板101の絶縁性下地膜102表面に形成された活性領域103i [0082] In the present embodiment this manner, active regions 103i formed on an insulating base film 102 surface of the substrate 101
を、非晶質ケイ素膜103の加熱による結晶化を助長する触媒元素を含む構造としたので、非晶質ケイ素膜の結晶化により得られる、上記活性領域を構成する結晶性ケイ素膜103aを、通常の固相成長法で得られる結晶性よりさらに高い結晶性を有するものとできる効果がある。 And since a structure comprising a catalytic element for promoting crystallization by heating the amorphous silicon film 103 is obtained by crystallization of the amorphous silicon film, a crystalline silicon film 103a that constitutes the active region, there is an effect that can to have a higher crystallinity than the crystallinity obtained in the conventional solid phase growth method.

【0083】また、非晶質ケイ素膜103の加熱による結晶化は、触媒元素により助長されるため、高品質な結晶性ケイ素膜103aを生産性よく形成でき、しかもこの際、結晶化に要する加熱温度が600℃以下に抑えられるため、安価なガラス基板を使用可能となる効果がある。 [0083] Further, crystallization by heating of the amorphous silicon film 103 is to be promoted by the catalyst element can be formed with good productivity high quality crystalline silicon film 103a, moreover this time, heating required for crystallization the temperature is suppressed to 600 ° C. or less, the effect of a possible use of inexpensive glass substrates.

【0084】また、上記非晶質ケイ素膜103の加熱処理により得られた結晶性ケイ素膜103iにレーザ光の照射処理を施すため、活性領域を構成するケイ素膜10 [0084] Further, for applying the laser light irradiation treatment to the amorphous silicon film 103 crystalline silicon film 103i obtained by the heat treatment of the silicon film 10 constituting the active region
3iの結晶性をさらに向上でき、該活性領域でのキャリアの電界効果移動度を一層向上できる効果がある。 3i crystalline and can further improve an effect that can further improve the field effect mobility of the carriers in the active region.

【0085】また、上記活性領域における触媒元素の膜中濃度を、1×10 15 atoms/cm 3 〜1×10 19 [0085] Furthermore, the film density of the catalyst element in the active region, 1 × 10 15 atoms / cm 3 ~1 × 10 19
atoms/cm 3としているため、非晶質ケイ素膜1 Since it is atoms / cm 3, an amorphous silicon film 1
03の結晶化の際、この触媒元素を効果的に機能させることができる効果がある。 The crystallization of 03, the effect can be made to function the catalyst element effectively.

【0086】さらに、非晶質ケイ素膜103の結晶化を助長する触媒元素を含む薄膜106を、非晶質ケイ素膜103上に形成し、該薄膜106から熱拡散により上記触媒元素を非晶質ケイ素膜103に導入するので、基板面内での触媒元素の添加量のばらつきを小さくすることができる効果がある。 [0086] Further, the thin film 106 containing a catalytic element which promotes crystallization of the amorphous silicon film 103, is formed on the amorphous silicon film 103, amorphous of the catalytic element by thermal diffusion from the film 106 since introduced in the silicon film 103, there is an effect that it is possible to reduce variations in the amount of catalyst element in the substrate surface.

【0087】また、上記触媒元素の非晶質ケイ素膜10 [0087] In addition, the amorphous silicon film 10 of the catalyst element
3への導入を、拡散防止膜105を介して行うので、該触媒元素の多くが上記薄膜106から非晶質ケイ素膜1 The introduction into 3, is performed through the diffusion preventing film 105, the amorphous silicon film 1 a number of the catalytic element from the thin film 106
03へ至る途中でこの拡散防止膜105によりトラップされることとなり、これにより触媒元素の導入を必要最小限の量で行うことが可能となる。 The way leading to 03 will be trapped by the diffusion preventing film 105, thereby it becomes possible to perform an amount of the minimum necessary the introduction of the catalytic element. また、上記薄膜10 In addition, the thin film 10
6中での触媒元素の濃度にばらつきがある場合でも、触媒元素が拡散防止膜105中を拡散する際にそのばらつきが緩和される。 Even if there are variations in the concentration of the catalytic element in 6, the catalytic element is the variation is alleviated when diffused in the diffusion preventing film 105.

【0088】〔実施例2〕図2(a),(b)は本発明の第2の実施例による薄膜トランジスタ及びその製造方法を説明するための平面図、図3は図2(a)のA− [0088] Example 2 FIG. 2 (a), (b) the A of the second embodiment plan view illustrating a thin film transistor and a manufacturing method thereof according to the present invention, FIG. 3 FIGS. 2 (a) -
A'線部分に対応する断面図であり、図3(a)ないし図3(f)は、本実施例のTFTの製造方法を工程順に示している。 Is a cross-sectional view corresponding to the A 'line portion, FIGS. 3 (a) to FIG. 3 (f) show a manufacturing method of the TFT of this embodiment in the order of steps.

【0089】図において、200はP型薄膜トランジスタ(TFT)20を有する半導体装置で、該TFT20 [0089] In Figure, 200 is a semiconductor device having a P-type thin film transistor (TFT) 20, the TFT20
は、上記第1の実施例の半導体装置におけるN型TFT It is, N-type TFT in the semiconductor device of the first embodiment
10と全く同一の断面構造を有している。 It is quite have the same cross-sectional structure 10. なお、図2及び図3中、200番台の符号を付した本実施例の構成要素は、窒化ケイ素膜等からなるマスク204を除いては、図1に示す第1の実施例における100番台の符号を付した構成要素に対応するものである。 In FIG 2 and FIG 3, the 200 series components of this example was subjected code, except for the mask 204 made of a silicon nitride film or the like, of the 100 series in the first embodiment shown in FIG. 1 which corresponds to the components denoted by reference numerals. 但し、この実施例では、上記結晶性ケイ素膜203iは、その近傍の結晶化ケイ素領域203aから基板表面に対して平行な方向に結晶成長が進んで形成された横方向結晶領域20 However, in this embodiment, the crystalline silicon film 203i is transverse crystal regions 20 formed progressed crystal growth in a direction parallel to the substrate surface from the crystallization of silicon region 203a in the vicinity thereof
3bの一部である。 3b is a part of. 該結晶化ケイ素領域203a及び横方向結晶領域203bは、非晶質ケイ素膜の加熱処理による結晶化を助長する触媒元素(Ni)を含み、この膜中の結晶粒がほぼ単結晶状態の針状結晶あるいは柱状結晶からなっているものである。 The crystallized silicon regions 203a and lateral crystallization region 203b includes a catalyst element (Ni) for promoting the crystallization by heat treatment of the amorphous silicon film, the crystal grains are substantially of a single crystal state needles in the film in which it consists crystal or columnar crystals.

【0090】次に製造方法について説明する。 [0090] Next, the manufacturing method will be described. まず、ガラス基板201上に例えばスパッタリング法によって厚さ200nm程度の酸化ケイ素からなる下地膜202を形成する。 First, a base film 202 having a thickness of 200nm approximately silicon oxide by on a glass substrate 201, for example, a sputtering method. 次に減圧CVD法あるいはプラズマCVD法によって、厚さ25〜100nm、例えば50nmの真性(I型)の非晶質ケイ素膜(a−Si膜)203を成膜する。 Then by low pressure CVD or plasma CVD method, a thickness of 25 to 100 nm, an amorphous silicon film (a-Si film) 203, for example, 50nm intrinsic (I type).

【0091】次に、該非晶質ケイ素膜203上に、酸化ケイ素膜または窒化ケイ素膜等からなる、所定位置にマスク開口204aを有するマスク層204を形成する。 [0091] Next, on the amorphous silicon film 203, made of silicon oxide film or a silicon nitride film or the like, to form a mask layer 204 having a mask opening 204a at a predetermined position.
このマスク204の開口204a内には、スリット状にa−Si膜203が露呈する。 In the opening 204a of the mask 204, a-Si film 203 is exposed in a slit shape. 即ち、図3(a)の状態を上面から見ると、a−Si膜203が領域200aでスリット状に露呈しており、他の部分はマスクされている状態となっている。 That is, looking at the state of FIG. 3 (a) from above, a-Si film 203 has been exposed in a slit shape in the region 200a, the other part is in a state being masked. ここでは、図2(a)のように、 Here, as in FIG. 2 (a),
ソース,ドレイン領域212,213が横方向結晶成長の方向207に並ぶ配置でTFT20を作製するが、図2(b)のように、ソース,ドレイン領域212,21 Source, the drain region 212 and 213 to produce TFT20 in arrangement arranged in the direction 207 of the lateral crystal growth, as shown in FIG. 2 (b), the source, drain regions 212,21
3が上記方向207に垂直な方向に並ぶ配置でも同様の方法で全く問題なくTFTを作製できる。 3 can produce a TFT without any problems in a similar manner in the arrangement aligned in a direction perpendicular to the direction 207.

【0092】上記マスク204を形成した後、図3 [0092] After forming the mask 204, FIG. 3
(b)に示すように、a−Si膜203表面が露呈している領域200aに酸化膜205を形成する。 As shown in (b), a oxide film 205 in a region 200a where a-Si film 203 surface is exposed. 酸化膜2 Oxide film 2
05の形成方法としては、実施例1と同様、硫酸と過酸化水素水の混合液を用い、同様な条件で行った。 The 05 method of forming, as in Example 1, using a mixture of sulfuric acid and hydrogen peroxide was carried out under the same conditions. 引き続いて、ニッケルの薄膜206を成膜する。 Subsequently, forming a thin film 206 of nickel. この際のニッケルの厚さは、1nm〜10nmとなるようにする。 The thickness of the nickel in this case, so-1 nm to 10 nm. 本実施例では、5nm程度となるようにしている。 In the present embodiment, it is set to be about 5 nm. そして、これを不活性雰囲気下で、例えば加熱温度550℃ Then, this under an inert atmosphere, e.g., heating temperature 550 ° C.
で16時間のアニール処理をして非晶質ケイ素膜203 In to an annealing treatment for 16 hours the amorphous silicon film 203
の結晶化を行う。 Carry out the crystallization.

【0093】この際、領域200aにおいては、ニッケル薄膜206が酸化膜205中を拡散して、一部のものがa−Si膜203表面に到達する。 [0093] In this case, the region 200a, a nickel thin film 206 is diffused medium oxide film 205, some of them reaches the a-Si film 203 surface. すると、a−Si Then, a-Si
膜203表面に到達したニッケルを核として基板201 Substrate nickel has been reached membrane 203 surface as a nucleus 201
に対して垂直方向にケイ素膜203の結晶化が起こり、 Crystallization of silicon film 203 occurs vertically with respect to,
結晶性ケイ素膜203aが形成される。 Crystalline silicon film 203a is formed. この結晶化と同時に該膜中にニッケルが拡散する。 Nickel diffuses at the same time in the film as the crystallization. この結果、結晶性ケイ素膜203aの中のニッケル濃度は1×10 18 ato As a result, the nickel concentration in the crystalline silicon film 203a is 1 × 10 18 ato
ms/cm 3程度となる。 the ms / cm 3 about. このとき、ニッケルは領域2 At this time, nickel region 2
00a以外の部分ではマスク膜204に阻まれ、下層のa−Si膜203に到達することはできない。 The portions other than 00a hit the mask film 204, can not reach the lower layer of a-Si film 203. そして、 And,
領域200aの周辺領域では、図3(c)において、矢印207で示すように、領域200aから横方向(基板と平行な方向)に結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜203bが形成される。 In the peripheral region of the region 200a, in FIG. 3 (c), the as shown by the arrow 207, crystal growth from the region 200a in the lateral direction (the direction parallel to the substrate) is performed, the crystalline silicon film 203b was laterally grown There is formed. それ以外の非晶質ケイ素膜203の領域は、そのまま非晶質ケイ素膜領域203cとして残る。 It regions of the amorphous silicon film 203 other than the remain intact as an amorphous silicon film region 203c. この横方向結晶成長した結晶性ケイ素膜203b中のニッケル濃度は5×10 16 at Nickel concentration in the crystalline silicon film 203b The lateral crystal grown is 5 × 10 16 at
oms/cm 3程度であり、そのシード領域とも言える直接ニッケルを添加し結晶成長した結晶性ケイ素膜20 oms / cm is about 3, the crystalline silicon film 20 was added to the crystal growth directly nickel also say the seed region
3aに比べ、一桁以上小さな値となっている。 Compared to 3a, and has a more than an order of magnitude smaller value. なお、上記結晶成長に際し、矢印207で示される基板と平行な方向の結晶成長の距離は、80μm程度である。 Incidentally, when the crystal growth, distance between the substrate and parallel to the direction of crystal growth shown by the arrow 207 is about 80 [mu] m.

【0094】その後、マスク204および酸化膜205 [0094] Thereafter, the mask 204 and the oxide film 205
を除去し、不要な部分のケイ素膜203を除去して素子間分離を行う。 It was removed, performing element isolation by removing the silicon film 203 of unnecessary portions. 以上の工程で、後にTFTの活性領域(ソース/ドレイン領域、及びチャネル領域)となる島状の結晶性ケイ素膜203iが形成される(図3 Through the above process, the active region of the TFT (a source / drain region, and channel region) between becomes island crystalline silicon film 203i is formed later (Figure 3
(d))。 (D)).

【0095】次に、上記の活性領域となる結晶性ケイ素膜203iを覆うように厚さ20〜150nm、ここでは100nmの酸化ケイ素膜をゲート絶縁膜208として成膜する。 [0095] Next, the above active region to become crystalline silicon film 203i so as to cover thickness 20 to 150 nm, here and the silicon oxide film of 100nm as gate insulating film 208. 本実施例では、ゲート絶縁膜208の成膜方法としてスパッタリング法を用いる。 In this embodiment, the sputtering method is used as the method of forming the gate insulating film 208. スパッタリングには、ターゲットとして酸化ケイ素を用い、スパッタリング時の基板温度は200〜400℃、例えば350 The sputtering, silicon oxide used as the target, the substrate temperature during sputtering 200 to 400 ° C., for example 350
℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン/酸素=0〜0.5、例えば0.1以下とする。 ° C., the sputtering atmosphere of oxygen and argon, argon / oxygen = 0 to 0.5, for example 0.1 or less.

【0096】引き続いて、スパッタリング法によって、 [0096] Then, by a sputtering method,
厚さ400nmのアルミニウムを成膜する。 Thick aluminum 400nm is deposited. そして、アルミニウム膜をパターニングしてゲート電極209を形成した後、イオンドーピング法によって、ゲート電極2 Then, after forming the gate electrode 209 by patterning the aluminum film by an ion doping method, the gate electrode 2
09をマスクとして活性領域に不純物(ホウ素)を注入する。 09 implanting impurities (boron) in the active region as a mask. ドーピングガスとして、ジボラン(B 26 )を用い、加速電圧を40kV〜80kV、例えば65kVとし、ドーズ量は1×10 15 〜8×10 15 cm -2 、例えば5×10 15 cm -2とする。 As the doping gas, diborane (B 2 H 6), the acceleration voltage 40KV~80kV, for example, a 65 kV, the dose is 1 × 10 15 ~8 × 10 15 cm -2, for example 5 × 10 15 cm -2 and to. この工程により、不純物が注入された領域212と213は、後にTFTのソース, This step and 213 region 212 in which impurities are injected, TFT source after,
ドレイン領域となり、ゲート電極209にマスクされ不純物が注入されない領域211は、後にTFTのチャネル領域となる。 Becomes the drain region, a region 211 in which impurities are masked are not injected into the gate electrode 209 becomes a channel region of the TFT later.

【0097】その後、図3(e)に示すように、レーザー光の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。 [0097] Thereafter, as shown in FIG. 3 (e), annealing is performed by irradiation of laser light, at the same time to activate the ion-implanted impurity, crystal portion crystallinity in the above impurity introduction step is degraded improve sex. この際、 On this occasion,
使用するレーザーとしてはKrFエキシマレーザー(波長248nm、パルス幅20nsec)を用い、エネルギー密度150〜400mj/cm 2 、好ましくは20 Using a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) is a laser used, the energy density 150~400mj / cm 2, preferably 20
0〜250mj/cm で照射を行った。 It was irradiated in 0~250mj / cm 2. こうして形成されたP型不純物(ホウ素)領域212、213のシート抵抗は、500〜900Ω/□であった。 The sheet resistance of the P-type impurity (boron) region 212 and 213 thus formed was 500~900Ω / □.

【0098】続いて、厚さ600nm程度の酸化ケイ素膜を層間絶縁膜214として形成する。 [0098] Subsequently, a thickness of 600nm approximately silicon oxide film as an interlayer insulating film 214. 酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはこれとオゾンとの減圧C In the case of using a silicon oxide film, the vacuum C of the TEOS as a raw material, a plasma CVD method, or this and ozone thereto and oxygen
VD法あるいは常圧CVD法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。 Be formed by VD method or normal pressure CVD method, good interlayer insulating film excellent in step coverage is obtained.

【0099】次に、層間絶縁膜214にコンタクトホール214aを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTの電極配線21 [0099] Next, contact holes 214a in the interlayer insulating film 214, a metal material, for example, the electrode wiring of a TFT by a two-layer film of titanium nitride and aluminum 21
5、216を形成する。 To form a 5,216. そして最後に、水素のプラズマ雰囲気で350℃、30分のアニールを行い、図3 Finally, 350 ° C. in a plasma atmosphere of hydrogen annealing is performed for 30 minutes, 3
(f)に示すTFT20を完成させる。 To complete the TFT20 shown in (f).

【0100】本TFTを、画素電極をスイッチングする素子として用いる場合には電極215または216をI [0100] The present TFT, an electrode 215 or 216 in the case of using as an element for switching the pixel electrode I
TOなど透明導電膜からなる画素電極に接続し、もう一方の電極より信号を入力する。 Connected to the pixel electrode made of a transparent conductive film such as TO, inputs the signal from the other electrode. また、本TFTを薄膜集積回路に用いる場合には、ゲート電極209上にもコンタクトホールを形成し、必要とする配線を施せばよい。 In the case of using this TFT to the thin film integrated circuit, also a contact hole on the gate electrode 209, it may be subjected to wiring required.

【0101】以上の実施例にしたがって作製したPTF [0101] PTF made in accordance with the above examples
Tは、電界効果移動度35〜50cm /Vs、S値0.9〜1.2V/桁、閾値電圧−5〜−6Vという良好な特性を示した。 T showed field effect mobility 35~50cm 2 / Vs, S value 0.9~1.2V / digit, a good characteristic that the threshold voltage -5 to-6V. 基板内におけるTFT特性のばらつきは、電界効果移動度で±10%、閾値電圧でほぼ±5 Variations in TFT characteristics in the substrate, ± 10% at the field-effect mobility, approximately ± the threshold voltage 5
%以内であった。 It was within%.

【0102】この実施例では、上記実施例の効果に加えて、加熱処理により、該薄膜206中の触媒元素を該拡散防止膜205を介して非晶質ケイ素膜203へ選択的に拡散させるとともに、該非晶質ケイ素203を選択的に結晶化させ、続く加熱処理により、この結晶化した部分203aから基板表面に対しほぼ平行な方向207へ結晶成長を行って、該非晶質ケイ素膜203中に横方向結晶成長領域203bを形成するので、触媒元素を導入した領域203aに比べると格段に結晶性が良好な結晶化領域203bを得ることができる効果がある。 [0102] In this embodiment, in addition to the effects of the above embodiment, the heat treatment, the catalytic element in the thin film 206 together to selectively diffused through the diffusion preventing film 205 to the amorphous silicon film 203 , the amorphous silicon 203 selectively crystallized, followed by heat treatment, carried out substantially crystal growth direction parallel 207 to the substrate surface from the crystallized portion 203a, in the amorphous silicon film 203 since forming the lateral crystal growth region 203b, the effect of remarkably crystalline than the region 203a of introducing a catalyst element can obtain good crystallization region 203b.

【0103】〔実施例3〕図4は本発明の第3の実施例による薄膜トランジスタ及びその製造方法を説明するための平面図、図5は図4のB−B'線部分に対応する断面図であり、図5(a)ないし図5(e)は、本実施例のTFTの製造方法を工程順に示している。 [0103] Example 3 4 3 plan view illustrating a thin film transistor and a manufacturing method thereof according to embodiments of the present invention, FIG 5 is a sectional view corresponding to line B-B 'portion of FIG. 4 , and the FIGS. 5 (a) through FIG. 5 (e) show a manufacturing method of the TFT of this embodiment in the order of steps.

【0104】図において、300は本実施例の半導体装置で、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を構成するCMOS構成の回路30を有している。 [0104] In Figure, 300 is a semiconductor device of the present embodiment has and a peripheral driver circuit of an active matrix type liquid crystal display device, the circuit 30 of the CMOS structure constituting a general thin film integrated circuit. このCMOS構成の回路は、 Circuit of the CMOS configuration,
N型TFT31とP型TFT32とをこれらが相補的な動作を行うよう接続したもので、ガラス基板301上に構成されている。 An N-type TFT31 and P-type TFT32 those to which they are connected so as to perform complementary operations, is configured on the glass substrate 301.

【0105】該N型TFT31とP型TFT32とはそれぞれガラス基板301上に酸化ケイ素膜等の絶縁性下地膜302を介して形成されている。 [0105] are formed via an insulating base film 302 such as silicon oxide film on each with the N-type TFT31 and the P-type TFT32 glass substrate 301. 該絶縁性下地膜3 Insulative base film 3
02上には、上記各TFT31,32を構成する島状の結晶性ケイ素膜303n,303pが隣接して形成されている。 On 02, each island of TFT31,32 constituting the crystalline silicon film 303n, the 303p are formed adjacent. この結晶性ケイ素膜303n,303pの中央部分は、それぞれNチャネル領域311,Pチャネル領域312となっている。 The crystalline silicon film 303n, the central portion of the 303p has a N-channel region 311, P-channel region 312, respectively. 上記結晶性ケイ素膜303nの両側部分はN型TFTのN型ソース,ドレイン領域31 Both side portions of the crystalline silicon film 303n is N-type source of the N type TFT, and the drain region 31
3,314、上記結晶性ケイ素膜303pの両側部分はP型TFTのP型ソース,ドレイン領域315,316 3,314, both side portions of the crystalline silicon film 303p is P-type source of the P-type TFT, and the drain region 315 and 316
となっている。 It has become.

【0106】上記Nチャネル領域311及びPチャネル領域312上には、ゲート絶縁膜308を介してアルミニウムゲート電極309及び310が配設されている。 [0106] On the N-channel region 311 and the P channel region 312, aluminum gate electrode 309 and 310 is provided via a gate insulating film 308.
また上記TFT31及び32は全面が層間絶縁膜317 Also the TFT31 and 32 the entire surface of the interlayer insulating film 317
により覆われており、該層間絶縁膜317の、N型TF It covered by, the interlayer insulating film 317, N-type TF
T31のソース,ドレイン領域313,314に対応する部分にはコンタクトホール317nが、また該層間絶縁膜317の、P型TFT32のソース,ドレイン領域315,316に対応する部分には、コンタクトホール317pが形成されている。 T31 source contact hole 317n in the portion corresponding to the drain region 313 and 314, also the interlayer insulating film 317, the source of the P-type TFT 32, the portion corresponding to the drain region 315 and 316, contact holes 317p are It is formed. そして上記N型TFT31 And the N-type TFT31
のソース,ドレイン領域313,314はこのコンタクトホール317nを介して電極配線318,319に接続されている。 The source and drain regions 313 and 314 are connected to electrode lines 318, 319 through the contact hole 317n. また上記P型TFT32のソース,ドレイン領域315,316は上記コンタクトホール317 The source of the P-type TFT 32, the drain region 315 and 316 the contact holes 317
pを介して電極配線319,320に接続されている。 Through p it is connected to the electrode wiring 319 and 320.

【0107】そして本実施例では、上記結晶性ケイ素膜303n,303pは、1つの触媒元素添加領域303 [0107] Then, in this embodiment, the crystalline silicon film 303n, 303 p is one catalyst element added region 303
aから横方向結晶成長した、その両側の横成長結晶性ケイ素膜303bの一部である。 And lateral crystal growth from a, which is part of the lateral growth crystalline silicon film 303b on both sides thereof.

【0108】次に製造方法について説明する。 [0108] Next, the manufacturing method will be described. まず、ガラス基板301上に例えばスパッタリング法によって厚さ100nm程度の酸化ケイ素からなる下地膜302を形成する。 First, a base film 302 having a thickness of 100nm approximately silicon oxide by on a glass substrate 301, for example, a sputtering method. 次に減圧CVD法によって、厚さ25〜10 Then by low pressure CVD, the thickness of 25 to 10
0nm、例えば50nmの真性(I型)の非晶質ケイ素膜(a−Si膜)303を成膜する。 0 nm, an amorphous silicon film (a-Si film) 303, for example, 50nm intrinsic (I type).

【0109】次に、該非晶質ケイ素膜303上に、厚さ50nm程度の酸化ケイ素膜または窒化ケイ素膜等からなるマスク層304を形成する。 [0109] Next, on the amorphous silicon film 303, a mask layer 304 made of silicon oxide film or a silicon nitride film or the like having a thickness of about 50nm. このマスク層304を選択的に除去し、触媒元素の注入用開口304aを形成する。 The mask layer 304 is selectively removed to form the injection opening 304a of the catalytic element.

【0110】この開口304a内には、スリット状にa [0110] Within the opening 304a, a slit shape
−Si膜303が露呈する。 -Si film 303 is exposed. 即ち、図5(a)の状態を上面から見ると、a−Si膜303が領域300aでスリット状に露呈しており、他の部分はマスクされている状態となっている。 That is, looking at the state of FIG. 5 (a) from above, a-Si film 303 has been exposed in a slit shape in the region 300a, the other part is in a state being masked.

【0111】上記マスク304を形成した後、図5 [0111] After forming the mask 304, Fig. 5
(b)に示すように、a−Si膜303表面が露呈している領域300aに酸化膜305を形成する。 As shown in (b), a oxide film 305 in a region 300a where a-Si film 303 surface is exposed. 酸化膜3 Oxide film 3
05の形成方法としては、基板を水蒸気雰囲気中にて保持し、温度600℃程度の加熱処理を行う熱酸化法を用いる。 As 05 forming method is to hold the substrate in a water vapor atmosphere, using a thermal oxidation method in which the heat treatment temperature of about 600 ° C.. この手法を用いると、処理時間30分程度で約3 Using this approach, approximately 3 in the processing time of about 30 minutes
nm程度の酸化膜が形成される。 Oxide film of about nm is formed. 引き続いて、その上にニッケル薄膜306を成膜する。 Subsequently, depositing a nickel thin film 306 thereon. この際のニッケル薄膜306の厚さは、1nm〜10nmとなるようにする。 The thickness of the nickel thin film 306 in this case is made to be 1 nm to 10 nm.
本実施例では、例えば5nm程度となるようにしている。 In this embodiment, so that for example a 5nm approximately. そして、不活性雰囲気下で、例えば加熱温度550 Then, under an inert atmosphere, e.g., heating temperature 550
℃で16時間のアニール処理をして非晶質ケイ素膜30 ℃ and annealed for 16 hours at the amorphous silicon film 30
3の結晶化を行う。 3 of crystallization is carried out.

【0112】この際、領域300aにおいては、ニッケルが酸化膜305中を拡散して、一部のものがa−Si [0112] At this time, in the region 300a, nickel and diffused in the oxide film 305, part of what is a-Si
膜303表面に到達する。 Reaching the membrane 303 surface. すると、a−Si膜303表面に到達したニッケルを核として基板301に対して垂直方向にケイ素膜303の結晶化が起こり、結晶性ケイ素膜303aが形成される。 Then, crystallization of the silicon film 303 occurs vertically with respect to the substrate 301 of nickel that has reached the a-Si film 303 surface as a nucleus, the crystalline silicon film 303a is formed. この結晶化と同時に該膜中にニッケルが拡散する。 Nickel diffuses at the same time in the film as the crystallization. この結果、結晶性ケイ素膜30 As a result, the crystalline silicon film 30
3a中のニッケル濃度は5×10 17 atoms/cm 3 Nickel concentration in 3a is 5 × 10 17 atoms / cm 3
程度となる。 The degree. このとき、ニッケルは領域300以外の部分ではマスク膜304に阻まれ、下層のa−Si膜30 In this case, nickel is the portion other than the region 300 is blocked by the mask layer 304, underlying a-Si film 30
3に到達することはできない。 It is not possible to reach the 3. そして、領域300aの周辺領域では、図5(b)において矢印307で示すように、領域300aから横方向(基板と平行な方向)に結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜303bが形成される。 Then, in the peripheral region of the region 300a, as shown by arrows 307 in FIG. 5 (b), the crystal growth from the region 300a in the lateral direction (the direction parallel to the substrate) is performed, lateral crystal grown crystalline silicon film 303b is formed. それ以外の非晶質ケイ素膜30 The other of the amorphous silicon film 30
3の領域は、そのまま非晶質ケイ素膜領域303cとして残る。 3 regions remain intact as an amorphous silicon film region 303c.

【0113】この横方向結晶成長した結晶性ケイ素膜3 [0113] crystalline silicon film 3 which is the lateral direction crystal growth
03b中のニッケル濃度は1×10 16 atoms/cm Nickel concentration in 03b is 1 × 10 16 atoms / cm
3程度であり、そのシード領域とも言える直接ニッケルを添加し結晶成長した結晶性ケイ素膜303aに比べ、 Is about 3, compared with the crystalline silicon film 303a obtained by adding crystal growth directly nickel also say the seed region,
やはり一桁以上小さな値となっている。 Also it has become more than an order of magnitude smaller value. なお、上記結晶成長に際し、矢印307で示される基板と平行な方向に結晶成長が進む距離は、80μm程度である。 Incidentally, when the crystal growth, distance substrate and crystal growth in a direction parallel to the advance indicated by arrow 307, is approximately 80 [mu] m.

【0114】引き続いて、マスク304および酸化膜3 [0114] Subsequently, the mask 304 and the oxide film 3
05を除去し、レーザー光を照射することで結晶性ケイ素膜303bの結晶性を助長する。 05 is removed and to promote the crystallinity of the crystalline silicon film 303b by irradiating a laser beam. このときのレーザー光としては、XeClエキシマレーザー(波長308n The laser light at this time, XeCl excimer laser (wavelength 308n
m、パルス幅40nsec)を用いる。 m, the pulse width 40 nsec) is used. レーザー光の照射は、照射時に基板が200〜450℃、例えば400 Laser light irradiation, the substrate is 200 to 450 ° C. at the time of irradiation, for example 400
℃に加されるように保持し、エネルギー密度200〜4 ℃ held as addition to, the energy density 200-4
00mj/cm 2 、例えば300mj/cm 2で行う。 MJ / cm 2, carried out, for example, 300 mj / cm 2.

【0115】その後、図5(c)に示すように、後にT [0115] Thereafter, as shown in FIG. 5 (c), after T
FTの活性領域(素子領域)303n、303pとなる結晶性ケイ素膜を残し、それ以外の領域をエッチング除去して素子間分離を行う。 FT active region (element region) 303n, leaving a crystalline silicon film comprising a 303 p, performing element isolation and other regions is removed by etching.

【0116】次に、上記の活性領域となる結晶性ケイ素膜303nおよび303pを覆うように厚さ100nm [0116] Next, a thickness of 100nm to cover the crystalline silicon film 303n and 303p the above active region
の酸化ケイ素膜をゲート絶縁膜308として成膜する。 Forming a film of silicon oxide film as the gate insulating film 308.
本実施例では、ゲート絶縁膜308の成膜方法としてT In this embodiment, T as the film forming method of the gate insulating film 308
EOSを原料とし、酸素とともに基板温度350℃で、 EOS at a raw material, a substrate temperature of 350 ° C. with oxygen,
RFプラズマCVD法で分解,堆積している。 Decomposed by RF plasma CVD method, it is deposited.

【0117】引き続いて、図5(d)に示すように、スパッタリング法によって厚さ400〜800nm、例えば500nmのアルミニウム(0.1〜2%のシリコンを含む)を成膜し、アルミニウム膜をパターニングして、ゲート電極309、310を形成する。 [0117] Subsequently, as shown in FIG. 5 (d), the thickness of 400~800nm ​​by sputtering (including 0.1 to 2% silicon) for example, 500nm of aluminum was deposited, the aluminum film is patterned and, to form the gate electrode 309 and 310.

【0118】次に、イオンドーピング法によって、活性領域303n、303pにゲート電極309、310をマスクとして不純物(リン、およびホウ素)を注入する。 [0118] Next, by ion doping method, implanting active region 303n, an impurity of the gate electrode 309 and 310 as a mask 303 p (phosphorus and boron). ドーピングガスとして、フォスフィン(PH 3 )およびジボラン(B 26 )を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、後者の場合は、 As the doping gas, phosphine (PH 3) and diborane (B 2 H 6), in the former case, the acceleration voltage 60~90KV, for example 80 kV, in the latter case,
40kV〜80kV、例えば65kVとし、ドーズ量は1×10 15 〜8×10 15 cm -2 、例えばリンを2×10 40KV~80kV, for example, a 65 kV, the dose is 1 × 10 15 ~8 × 10 15 cm -2, for example, phosphorus 2 × 10
15 cm -2 、ホウ素を5×10 15 cm -2とする。 15 cm -2, the boron and 5 × 10 15 cm -2. この工程により、ゲート電極309、310にマスクされ不純物が注入されない領域は後にTFTのチャネル領域31 This step of the TFT after the region in which the impurity is masked are not injected into the gate electrode 309 and 310 channel region 31
1、312となる。 The 1,312. ドーピングに際しては、ドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素の選択的なドーピングを行う。 In doping, by doping covers an unnecessary region in the photoresist, for selective doping of the respective elements. この結果、 As a result,
N型の不純物領域313と314、P型の不純物領域3 Impurity regions 313 of the N-type and 314, P-type impurity region 3
15と316が形成され、図5(d)に示すようにNチャネル型TFT(NTFT)とPチャネル型TFT(P 15 and 316 are formed, N-channel type TFT (NTFT) as shown in FIG. 5 (d) a P-channel type TFT (P
TFT)とを形成することができる。 It is possible to form a TFT) and.

【0119】その後、図5(d)に示すように、レーザー光の照射によってアニールを行い、イオン注入した不純物の活性化を行う。 [0119] Thereafter, as shown in FIG. 5 (d), annealing is performed by irradiation of laser light, to activate the implanted impurity ions. レーザー光としては、XeClエキシマレーザー(波長308nm、パルス幅40nse As the laser beam, XeCl excimer laser (wavelength 308 nm, pulse width 40nse
c)を用い、レーザー光の照射条件としては、エネルギー密度250mj/cm 2で一か所につき2ショット照射するものとした。 with c), as the irradiation condition of the laser beam at an energy density of 250 mJ / cm 2 was assumed to be 2 shots per location.

【0120】続いて、図5(e)に示すように、厚さ6 [0120] Subsequently, as shown in FIG. 5 (e), thickness 6
00nmの酸化ケイ素膜を層間絶縁膜317としてプラズマCVD法によって形成し、これにコンタクトホール317n,317pを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってTFTの電極配線318、319、320を形成する。 A silicon oxide film of 00nm formed by plasma CVD method as an interlayer insulating film 317, to which the contact hole 317n, to form a 317p, metallic material, for example, TFT electrode wire 318 by a two-layer film of titanium nitride and aluminum, to form a 319 and 320. そして最後に、1気圧の水素雰囲気下で350℃、30分のアニールを行い、TFT31,32を完成させる。 Finally, 350 ° C. under a hydrogen atmosphere of 1 atm, annealing is performed for 30 minutes to complete the TFT31,32.

【0121】以上の実施例にしたがって作製したCMO [0121] was prepared according to the above examples CMO
S構造回路において、それぞれのTFTの電界効果移動度はNTFTで150〜180cm 2 /Vs、PTFT In S configuration circuit, 150~180cm 2 / Vs is field effect mobility of each TFT in NTFT, PTFT
で120〜140cm 2 /Vsと高く、閾値電圧はNT In as high as 120~140cm 2 / Vs, the threshold voltage is NT
FTで1.5〜2V、PTFTで−2〜−3Vと非常に良好な特性を示す。 1.5~2V in FT, show very good properties and -2 to-3V at PTFT.

【0122】このような構成の第3の実施例においても、上記第2の実施例と同様の効果がある。 [0122] In the third embodiment having such a configuration, the same effect as the second embodiment.

【0123】以上、本発明に基づく実施例3例につき具体的に説明したが、本発明は上述の実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。 [0123] While there has been concretely explained Example 3 Example according to the present invention, the present invention is not limited to the embodiments described above, various modifications can be made based on the technical idea of ​​the present invention is there.

【0124】例えば、前述の3例の実施例においては、 [0124] For example, in the embodiment of three examples described above,
ニッケルを導入する方法として、非晶質ケイ素膜表面を薄膜酸化し、その上に蒸着法によりニッケル薄膜を形成することにより、ニッケル微量添加を行い、結晶成長を行う方法を採用している。 As a method for introducing nickel, the amorphous silicon film surface oxide thin, by forming a nickel thin film by vapor deposition thereon, performs nickel dopants, employs a method of performing the crystal growth. しかし、非晶質ケイ素膜表面に形成される酸化膜としては、上記の薄膜酸化法だけでなく、通常の堆積法を用いて形成してもよい。 However, as the oxide film formed on the amorphous silicon film surface, not only the thin-film method described above may be formed using a conventional deposition method. また、ニッケル薄膜の形成法としても上記の蒸着法だけでなく、 Further, not only the deposition method described above as the method of forming the nickel film,
メッキ法や低パワーのスパッタリング法、さらには触媒元素の種類によってはCVD法などが使用可能である。 Sputtering plating method or a low power, further depending on the kind of the catalyst element such as a CVD method can be used.
また非晶質ケイ素膜の成膜前に、下地膜上にニッケル極薄膜,薄膜酸化膜を形成し、下層よりニッケルを拡散させ結晶成長を行う方法でもよい。 Also before forming the amorphous silicon film, the nickel electrode film on the underlying film to form a thin oxide film, or a method of performing crystal growth by diffusing nickel from the lower layer. 即ち、結晶成長は非晶質ケイ素膜の上面側から行ってもよいし、下面側から行ってもよい。 That is, the crystal growth may be performed from the upper surface side of the amorphous silicon film may be performed from the lower surface side.

【0125】さらに、結晶化を助長する不純物金属元素としては、ニッケル以外にコバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウム、リン、ヒ素、アンチモンを用いても同様の効果が得られる。 [0125] Further, as the impurity metal element for promoting crystallization, cobalt than nickel, palladium, platinum, copper, silver, gold, indium, tin, aluminum, phosphorus, arsenic, similar effects with antimony can get.

【0126】また、本実施例では結晶性ケイ素膜の結晶性を助長する手段として、パルスレーザーであるエキシマレーザー照射による加熱法を用いたが、それ以外のレーザー(例えば連続発振Arレーザーなど)でも同様の処理が可能である。 [0126] Further, as means to promote the crystallinity of the crystalline silicon film in this embodiment, although a heating method using an excimer laser irradiation is pulsed laser, but other lasers (such as continuous oscillation Ar laser) it is possible to similar treatment. また、レーザー光の代わりに赤外光、フラッシュランプからの出射光(いわゆる強光)を使用して短時間に1000〜1200℃(シリコンモニターの温度)まで上昇させ試料を加熱する、いわゆるR Furthermore, infrared light instead of laser light, the sample is heated is raised to a short time 1000 to 1200 ° C. using light emitted from the flash lamp (so-called strong light) (the temperature of the silicon monitor), the so-called R
TA(ラピッド・サーマル・アニール)、あるいはRT TA (rapid thermal annealing), or RT
P(ラピッド・サーマル・プロセス)とも言われる加熱処理を用いてもよい。 P may be used heat treatment, also referred to as (rapid thermal process).

【0127】さらに、本発明の応用としては、液晶表示用のアクティブマトリクス型基板以外に、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機系EL(Electroluminescence)素子等を発光素子としたドライバー内蔵型の光書き込み素子や表示素子、三次元IC等が考えられる。 [0127] Further, as the application of the present invention, in addition to active matrix substrate for a liquid crystal display, for example, a contact image sensor, a driver built-in thermal head, an organic EL (Electroluminescence) element or the like and a light emitting element driver built-in optical writing device and the display device, three-dimensional IC or the like. ここで、有機系EL素子は、有機材料を発光素材とした電界発光素子である。 Here, organic EL elements are electroluminescent device using organic materials as luminescent materials.
そして本発明を用いることで、これらの素子の高速、高解像度化等の高性能化が実現できる。 Then, by using the present invention, a high speed of these elements, the performance such as a high resolution can be realized.

【0128】またさらに本発明は、上述の実施例で説明したMOS型トランジスタに限らず、結晶性半導体を素子材としたバイポーラトランジスタや静電誘導トランジスタをはじめとする素子の半導体プロセス全般に幅広く応用することができる。 [0128] Furthermore the present invention is not limited to a MOS-type transistor described in the above embodiment, widely applied to semiconductor process in general elements, including bipolar transistors and static induction transistor where the crystalline semiconductor and element member can do.

【0129】 [0129]

【発明の効果】以上のようにこの発明に係る半導体装置によれば、基板の絶縁性表面に形成された活性領域を、 According to the semiconductor device according to the present invention as described above, according to the present invention, an active region formed on an insulating surface of a substrate,
非晶質ケイ素膜の加熱による結晶化を助長する触媒元素を含む構造としたので、非晶質ケイ素膜の結晶化により得られる、上記活性領域を構成する結晶性ケイ素膜を、 Since a structure that includes a catalytic element for promoting crystallization by heating the amorphous silicon film is obtained by crystallization of the amorphous silicon film, a crystalline silicon film constituting the active region,
通常の固相成長法で得られる結晶性よりさらに高い結晶性を有するものとできる効果がある。 There is an effect that can to have a higher crystallinity than the crystallinity obtained in the conventional solid phase growth method.

【0130】また、非晶質ケイ素膜の加熱による結晶化は、触媒元素により助長されるため、高品質な結晶性ケイ素膜を生産性よく形成できる。 [0130] Further, crystallization by heating the amorphous silicon film is to be promoted by the catalyst element can be formed with good productivity high quality crystalline silicon film. しかもこの際、結晶化に要する加熱温度が600℃以下に抑えられるため、安価なガラス基板を使用可能となる効果がある。 Moreover, this time, the heating temperature required for crystallization is suppressed to 600 ° C. or less, the effect of a possible use of inexpensive glass substrates.

【0131】また、上記活性領域における触媒元素の膜中濃度を、1×10 15 atoms/cm 3 〜1×10 19 [0131] Furthermore, the film density of the catalyst element in the active region, 1 × 10 15 atoms / cm 3 ~1 × 10 19
atoms/cm 3としているため、非晶質ケイ素膜の結晶化の際、この触媒元素を効果的に機能させることができる効果がある。 Since you are atoms / cm 3, the crystallization of the amorphous silicon film, there is an effect that can function the catalyst element effectively.

【0132】この発明に係る半導体装置の製造方法によれば、非晶質ケイ素膜の結晶化を助長する触媒元素を含む薄膜を、非晶質ケイ素膜上に形成し、該薄膜から熱拡散により上記触媒元素を非晶質ケイ素膜に導入するので、基板面内での触媒元素の添加量のばらつきを小さくすることができる効果がある。 [0132] According to the method of manufacturing a semiconductor device according to the present invention, a thin film containing a catalytic element which promotes crystallization of the amorphous silicon film, is formed on the amorphous silicon film by thermal diffusion from the film since introducing the catalytic element to the amorphous silicon film, there is an effect that it is possible to reduce the variation in the amount of catalyst element in the substrate surface.

【0133】また、上記触媒元素の非晶質ケイ素膜への導入を、拡散防止膜を介して行うので、該触媒元素の多くが上記薄膜から非晶質ケイ素膜へ至る途中でこの拡散防止膜によりトラップされることとなり、これにより触媒元素の導入を必要最小限の量で行うことが可能となる。 [0133] Also, the introduction into the amorphous silicon film of the catalytic element, is performed via the diffusion preventing film, the diffusion preventing film in the course of many of the catalytic element reaches into the amorphous silicon film from the thin film It will be trapped by, thereby it becomes possible to perform an amount of the minimum necessary the introduction of the catalytic element. また、上記薄膜中での触媒元素の濃度にばらつきがある場合でも、触媒元素が拡散防止膜中を拡散する際にそのばらつきが緩和される効果がある。 Further, even when there are variations in the concentration of the catalytic element in the thin film, the effect of the variation when the catalytic element is diffused through the diffusion barrier layer is relaxed.

【0134】この発明に係る半導体装置の製造方法によれば、加熱処理により、該薄膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ選択的に拡散させるとともに、該非晶質ケイ素を選択的に結晶化させ、続く加熱処理により、この結晶化した部分から基板表面に対しほぼ平行な方向へ結晶成長を行って、該非晶質ケイ素膜中に横方向結晶成長領域を形成するので、触媒元素を導入した領域に比べると格段に結晶性が良好な結晶化領域を得ることができる効果がある。 [0134] According to the method of manufacturing a semiconductor device according to the present invention, by the heat treatment, the catalytic element in the thin film together is selectively diffused through the diffusion preventing film to the amorphous silicon film, amorphous silicon selectively to crystallize, followed by heat treatment, by performing crystal growth from the crystallized portion into a direction approximately parallel to the substrate surface to form a lateral crystal growth regions in the amorphous silicon film since an effect of remarkably crystalline than the area of ​​introducing a catalyst element can obtain good crystallization region.

【0135】このように、本発明を用いることにより、 [0135] Thus, by using the present invention,
大面積基板にわたって均一で安定した特性の高性能薄膜トランジスタを有する半導体装置が、簡便な製造プロセスにて得られる。 The semiconductor device having a uniform and stable characteristics performance thin film transistor over a large area substrate is obtained by a simple manufacturing process. 特に液晶表示装置においては、アクティブマトリクス基板に要求される画素スイッチングTF Particularly in a liquid crystal display device, pixel switching TF required for the active matrix substrate
Tの特性の均一化、周辺駆動回路部を構成するTFTに要求される高性能化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を有するドライバモノリシック型アクティブマトリクス基板を実現でき、 Uniformity of T characteristic satisfies TFT in performance required for constituting a peripheral driving circuit portion at the same time, can realize a driver monolithic type active matrix substrate having an active matrix portion and the peripheral driving circuit portion over one substrate ,
モジュールのコンパクト化、高性能化、低コスト化を図ることができる効果がある。 Compact module, high performance, there is an effect that it is possible to reduce the cost.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施例による半導体装置及びその製造方法を説明するための断面図である。 It is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention; FIG.

【図2】本発明の第2の実施例による半導体装置及びその製造方法を説明するための平面図である。 It is a plan view for explaining a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention; FIG.

【図3】上記第2の実施例の半導体装置の製造方法を工程順に示す断面図である。 3 is a cross-sectional view sequentially showing the steps of producing the semiconductor device of the second embodiment.

【図4】本発明の第3の実施例による半導体装置及びその製造方法を説明するための平面図である。 It is a plan view for explaining a semiconductor device and a manufacturing method thereof according to a third embodiment of the present invention; FIG.

【図5】上記第3の実施例の半導体装置の製造方法を工程順に示す断面図である。 5 is a cross-sectional view sequentially showing the steps of producing the semiconductor device of the third embodiment.

【図6】拡散防止膜の拡散係数に対する非晶質ケイ素膜への触媒元素導入量の関係を示す図である。 6 is a diagram showing the relationship of the catalytic element introduced amount into the amorphous silicon film to the diffusion coefficient of the diffusion preventing film.

【符号の説明】 DESCRIPTION OF SYMBOLS

10、20、31 N型TFT 30 CMOS回路 32 P型TFT 100、200、300 半導体装置 200a、300a ニッケル微量添加領域 101、201、301 ガラス基板 102、202、302 下地絶縁膜 103,203、303 非晶質ケイ素膜 103a,203a、303a 結晶性ケイ素膜 103i,203i、303n、303p 活性領域 105、205、305 酸化膜 106、206、306 触媒元素薄膜 207、307 結晶成長方向 108、208、308 ゲート絶縁膜 109、209、309、310 ゲート電極 110 陽極酸化層 111、211、311、312 チャネル領域 112、113、212、213、313、314、3 10,20,31 N-type TFT 30 CMOS circuit 32 P-type TFT 100, 200, 300 semiconductor devices 200a, 300a nickel dopants regions 101, 201, 301 glass substrate 102, 202, 302 base insulating film 103, 203, 303 non amorphous silicon film 103a, 203a, 303a crystalline silicon film 103i, 203i, 303n, 303p active region 105, 205, 305 oxide film 106, 206, 306 catalyst element thin film 207, 307 crystal growth direction 108, 208, 308 a gate insulating film 109,209,309,310 gate electrode 110 anodization layer 111,211,311,312 channel region 112,113,212,213,313,314,3
15、316 ソース,ドレイン領域 114、214、317 層間絶縁物 114a、214a、317n、317p コンタクトホール 115、116、215、216、318、319、3 15,316 source, drain regions 114,214,317 interlayer insulator 114a, 214a, 317n, 317p contact hole 115,116,215,216,318,319,3
20 電極配線 203b,303b 横方向結晶成長領域 204,304 マスク 20 electrode wiring 203b, 303b lateral crystal growth regions 204, 304 mask

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/786 21/336 ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 in identification symbol Agency Docket No. FI art display portion H01L 29/786 21/336

Claims (13)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に形成され、非晶質ケイ素膜を結晶化してなる活性領域とを備え、 該活性領域は、加熱処理、あるいは加熱処理及びレーザ光または強光の照射処理による非晶質ケイ素膜の結晶化を助長する触媒元素を含むものであり、 該活性領域に含まれる触媒元素は、該触媒元素を含む薄膜からの熱拡散により、該触媒元素に対する拡散防止膜を通して該非晶質ケイ素膜に導入したものである半導体装置。 A substrate having a 1. A insulating surface, is formed on the insulating surface of the substrate, and an active region of amorphous silicon film formed by crystallization, the active region, heat treatment, or heating is intended to include a catalyst element that promotes crystallization of the amorphous silicon film by irradiation treatment and laser light or intense light catalytic element contained in the active region, the thermal diffusion from a thin film containing the catalytic element the semiconductor device is obtained by introducing the amorphous silicon film through the diffusion preventing film for the catalytic element.
  2. 【請求項2】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に形成され、非晶質ケイ素膜を結晶化してなる活性領域とを備え、 該活性領域は、その近傍の結晶化領域から基板表面に対して平行な方向に結晶成長が進んで形成された、その結晶粒がほぼ単結晶状態である横方向結晶成長領域の一部であり、 該結晶化領域は、加熱処理、あるいは加熱処理及びレーザ光または強光の照射処理による非晶質ケイ素膜の結晶化を助長する触媒元素を含むものであり、 該結晶化領域に含まれる触媒元素は、該触媒元素を含む薄膜からの熱拡散により、該触媒元素に対する拡散防止膜を通して該非晶質ケイ素膜に導入したものである半導体装置。 A substrate having a wherein insulating surface, is formed on the insulating surface of the substrate, and an active region of amorphous silicon film formed by crystallization, the active region, the crystallization in the vicinity thereof crystal growth in a direction parallel to the substrate surface from the region is willing form a part of the lateral crystal growth region is substantially monocrystalline state the crystal grains, the crystallization region, heat treatment, or those containing a catalytic element which promotes crystallization of the amorphous silicon film by irradiation of heat treatment and laser light or intense light, the catalytic element contained in the crystallization region, a thin film containing the catalytic element the thermal diffusion, a semiconductor device is obtained by introducing the amorphous silicon film through the diffusion preventing film for the catalytic element.
  3. 【請求項3】 請求項1または2に記載の半導体装置において、 前記触媒元素に対する拡散防止膜は、前記非晶質ケイ素に比べ、該触媒元素に対する拡散係数が1/10以下である半導体装置。 3. A semiconductor device according to claim 1 or 2, the diffusion preventing film for the catalyst element, the comparison with the amorphous silicon, the semiconductor device diffusion coefficient for said catalytic element is 1/10 or less.
  4. 【請求項4】 請求項1または2に記載の半導体装置において、 前記触媒元素に対する拡散防止膜は、酸化ケイ素膜あるいは窒化ケイ素膜である半導体装置。 4. The semiconductor device according to claim 1 or 2, the diffusion preventing film for said catalytic element, a semiconductor device is a silicon oxide film or silicon nitride film.
  5. 【請求項5】 請求項1または2に記載の半導体装置において、 前記触媒元素として、Ni、Co、Pd、Pt、Cu、 The semiconductor device according to 5. A method according to claim 1 or 2, as the catalyst element, Ni, Co, Pd, Pt, Cu,
    Ag、Au、In、Sn、Al、P、As、Sbから選ばれた一種または複数種類の元素が用いられている半導体装置。 Ag, Au, In, Sn, Al, P, As, semiconductor devices are used one or more kinds of elements selected from Sb.
  6. 【請求項6】 請求項1または2に記載の半導体装置において、 前記活性領域中における触媒元素の濃度が、1×10 15 The semiconductor device according to claim 6] according to claim 1 or 2, the concentration of the catalyst element in the active region, 1 × 10 15
    atoms/cm 3 〜1×10 19 atoms/cm 3である半導体装置。 atoms / cm 3 ~1 × semiconductor device is 10 19 atoms / cm 3.
  7. 【請求項7】 基板上に非晶質ケイ素膜を形成する工程と、 該非晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散防止膜を形成する工程と、 該触媒元素を含有する薄膜を形成する工程と、 加熱処理によって、該薄膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ拡散させるとともに、該非晶質ケイ素の結晶化を行う工程とを含む半導体装置の製造方法。 Forming an amorphous silicon film 7. A substrate, forming a diffusion preventing film for the catalytic element for promoting the crystallization of amorphous silicon film, a thin film containing the catalytic element and forming, by heat treatment, the catalytic element in the thin film with diffuse through the diffusion barrier layer into the amorphous silicon film, manufacturing a semiconductor device including a step of crystallizing the amorphous silicon Method.
  8. 【請求項8】 基板上に非晶質ケイ素膜を形成する工程と、 該非晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散防止膜を形成する工程と、 該触媒元素を含有する薄膜を形成する工程と、 加熱処理により、該薄膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ選択的に拡散させるとともに、 Forming an amorphous silicon film 8. A substrate, forming a diffusion preventing film for the catalytic element for promoting the crystallization of amorphous silicon film, a thin film containing the catalytic element and forming, by heat treatment, the catalytic element in the thin film together is selectively diffused through the diffusion preventing film to the amorphous silicon film,
    該非晶質ケイ素膜を選択的に結晶化させる工程と、 続く加熱処理により、この結晶化した部分から基板表面に対しほぼ平行な方向へ結晶成長を行って、該非晶質ケイ素膜中に横方向結晶成長領域を形成する工程とを含む半導体装置の製造方法。 A step of selectively crystallizing the amorphous silicon film, followed by heat treatment, by performing crystal growth from the crystallized portion into a direction approximately parallel to the substrate surface, the horizontal direction during the amorphous silicon film the method of manufacturing a semiconductor device including the step of forming a crystal growth region.
  9. 【請求項9】 請求項7または8に記載の半導体装置の製造方法において、 前記加熱処理により、前記非晶質ケイ素膜を結晶化させた後、該非晶質ケイ素膜にレーザ光あるいは強光を照射してその結晶の処理を行う工程を含む半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 7 or 8, by the heat treatment, after the amorphous silicon film is crystallized, the amorphous silicon film with laser light or strong light the method of manufacturing a semiconductor device comprising irradiating the step of performing processing of the crystals.
  10. 【請求項10】 請求項7または8に記載の半導体装置の製造方法において、 前記拡散防止膜として、酸化ケイ素膜あるいは窒化ケイ素膜を形成する半導体装置の製造方法。 10. A method of manufacturing a semiconductor device according to claim 7 or 8, as the diffusion preventing film, a method of manufacturing a semiconductor device for forming a silicon oxide film or silicon nitride film.
  11. 【請求項11】 請求項10に記載の半導体装置の製造方法において、 前記拡散防止膜としての酸化ケイ素膜あるいは窒化ケイ素膜は、前記非晶質ケイ素膜表面を薄膜酸化あるいは薄膜窒化して形成する半導体装置の製造方法。 11. The method of manufacturing a semiconductor device according to claim 10, a silicon oxide film or silicon nitride film as the diffusion preventing film is formed by the amorphous silicon film surface oxide thin or nitride thin film the method of manufacturing a semiconductor device.
  12. 【請求項12】 請求項7または8に記載の半導体装置の製造方法において、 前記触媒元素を含有する薄膜は、蒸着法により形成する半導体装置の製造方法。 12. A method of manufacturing a semiconductor device according to claim 7 or 8, a thin film containing the catalyst element, a method of manufacturing a semiconductor device formed by evaporation.
  13. 【請求項13】 請求項7または8に記載の半導体装置の製造方法において、 前記触媒元素として、Ni、Co、Pd、Pt、Cu、 13. The method according to claim 7 or 8, as the catalyst element, Ni, Co, Pd, Pt, Cu,
    Ag、Au、In、Sn、Al、P、As、Sbから選ばれた一種または複数種類の元素を用いる半導体装置の製造方法。 Ag, Au, In, Sn, Al, P, As, a method of manufacturing a semiconductor device using one or more kinds of elements selected from Sb.
JP22702694A 1994-09-21 1994-09-21 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3269738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22702694A JP3269738B2 (en) 1994-09-21 1994-09-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP22702694A JP3269738B2 (en) 1994-09-21 1994-09-21 Semiconductor device and manufacturing method thereof
US08408869 US6162667A (en) 1994-03-28 1995-03-23 Method for fabricating thin film transistors
CN 95105129 CN1055784C (en) 1994-03-28 1995-03-28 Semiconductor device and method for manufacturing the same
KR19950007043A KR100209198B1 (en) 1994-03-28 1995-03-28 Semiconductor device and fabrication thereof

Publications (2)

Publication Number Publication Date
JPH0897137A true true JPH0897137A (en) 1996-04-12
JP3269738B2 JP3269738B2 (en) 2002-04-02

Family

ID=16854357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22702694A Expired - Fee Related JP3269738B2 (en) 1994-09-21 1994-09-21 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3269738B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354028A (en) * 2004-06-09 2005-12-22 Samsung Sdi Co Ltd Thin film transistor and its manufacturing method
JP2006054416A (en) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd Thin film transistor and manufacturing method therefor
JP2006060185A (en) * 2004-08-20 2006-03-02 Samsung Sdi Co Ltd Manufacturing method of thin film transistor
KR100611659B1 (en) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 Thin Film Transitor and Method of fabricating thereof
KR100659758B1 (en) * 2004-09-22 2006-12-19 삼성에스디아이 주식회사 Method for fabricating thin film transistor
KR100666564B1 (en) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 Method for fabricating thin film transistor
KR100731732B1 (en) * 2004-11-23 2007-06-22 삼성에스디아이 주식회사 Thin film transistor, fabricating method of the thin film transistor and flat planel display using the thin film transistor
KR100770255B1 (en) * 2004-11-23 2007-10-25 삼성에스디아이 주식회사 Method for fabricating thin film transistor
KR100776362B1 (en) * 2004-12-03 2007-11-15 네오폴리((주)) Method for Crystallizing Amorphous Silicon Film and Method for Manufacturing Polycrystalline Silicon Thin Film Transistor Using the Same
US7615421B2 (en) 2004-08-24 2009-11-10 Samsung Mobile Display Co., Ltd. Method for fabricating thin film transistor
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354028A (en) * 2004-06-09 2005-12-22 Samsung Sdi Co Ltd Thin film transistor and its manufacturing method
US7943929B2 (en) 2004-06-09 2011-05-17 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
JP4549842B2 (en) * 2004-06-09 2010-09-22 三星モバイルディスプレイ株式會社 A method of manufacturing a thin film transistor
JP2009295996A (en) * 2004-06-09 2009-12-17 Samsung Mobile Display Co Ltd Thin-film transistor
US7989326B2 (en) 2004-06-09 2011-08-02 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR100611659B1 (en) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 Thin Film Transitor and Method of fabricating thereof
US7485552B2 (en) 2004-07-07 2009-02-03 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
US7247880B2 (en) 2004-07-07 2007-07-24 Samsung Sdi Co., Ltd. Thin film transistor with low angle grain boundaries in a channel layer
US7452790B2 (en) 2004-08-04 2008-11-18 Samsung Sdi Co., Ltd. Method of fabricating thin film transistor
KR100666564B1 (en) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 Method for fabricating thin film transistor
US7423322B2 (en) 2004-08-13 2008-09-09 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
US7374979B2 (en) 2004-08-13 2008-05-20 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
JP2006054416A (en) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd Thin film transistor and manufacturing method therefor
JP4558476B2 (en) * 2004-08-13 2010-10-06 三星モバイルディスプレイ株式會社 Thin film transistor manufacturing method
JP2006060185A (en) * 2004-08-20 2006-03-02 Samsung Sdi Co Ltd Manufacturing method of thin film transistor
US7205215B2 (en) 2004-08-20 2007-04-17 Samsung Sdi Co., Ltd. Fabrication method of thin film transistor
US7615421B2 (en) 2004-08-24 2009-11-10 Samsung Mobile Display Co., Ltd. Method for fabricating thin film transistor
US7557020B2 (en) 2004-09-22 2009-07-07 Samsung Mobile Display Co., Ltd. Method for fabricating thin film transistor using metal catalyst layer
KR100659758B1 (en) * 2004-09-22 2006-12-19 삼성에스디아이 주식회사 Method for fabricating thin film transistor
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
US7815734B2 (en) 2004-10-05 2010-10-19 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR100731732B1 (en) * 2004-11-23 2007-06-22 삼성에스디아이 주식회사 Thin film transistor, fabricating method of the thin film transistor and flat planel display using the thin film transistor
KR100770255B1 (en) * 2004-11-23 2007-10-25 삼성에스디아이 주식회사 Method for fabricating thin film transistor
KR100776362B1 (en) * 2004-12-03 2007-11-15 네오폴리((주)) Method for Crystallizing Amorphous Silicon Film and Method for Manufacturing Polycrystalline Silicon Thin Film Transistor Using the Same

Also Published As

Publication number Publication date Type
JP3269738B2 (en) 2002-04-02 grant

Similar Documents

Publication Publication Date Title
US5581092A (en) Gate insulated semiconductor device
US5646424A (en) Transistor device employing crystallization catalyst
US6184068B1 (en) Process for fabricating semiconductor device
US5843833A (en) Method for producing semiconductor device
US6326248B1 (en) Process for fabricating semiconductor device
US6225152B1 (en) Semiconductor device and fabrication method thereof
US6020224A (en) Method for making thin film transistor
US6194255B1 (en) Method for manufacturing thin-film transistors
US5569936A (en) Semiconductor device employing crystallization catalyst
US5696388A (en) Thin film transistors for the peripheral circuit portion and the pixel portion
US5605846A (en) Method for manufacturing semiconductor device
US5543352A (en) Method for manufacturing a semiconductor device using a catalyst
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5569610A (en) Method of manufacturing multiple polysilicon TFTs with varying degrees of crystallinity
US6232156B1 (en) Method of manufacturing a semiconductor device
US5710050A (en) Method for fabricating a semiconductor device
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US5550070A (en) Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same
US5663077A (en) Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5886366A (en) Thin film type monolithic semiconductor device
US5962871A (en) Method for producing semiconductor device
US5830784A (en) Method for producing a semiconductor device including doping with a group IV element
US5970327A (en) Method of fabricating a thin film transistor
US6413805B1 (en) Semiconductor device forming method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees