JP3258770B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP3258770B2 JP3258770B2 JP15730993A JP15730993A JP3258770B2 JP 3258770 B2 JP3258770 B2 JP 3258770B2 JP 15730993 A JP15730993 A JP 15730993A JP 15730993 A JP15730993 A JP 15730993A JP 3258770 B2 JP3258770 B2 JP 3258770B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- diffusion region
- transistor
- metal shield
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 55
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 230000015654 memory Effects 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims 3
- 229910000838 Al alloy Inorganic materials 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】この発明は、紫外線から充分に保
護され、半導体基板にMOS技術で実施されるタイプを
しており、且つドレイン、ソース及びゲートを有する浮
動ゲート・トランジスタがある少なくとも1個のメモリ
・セル、及び前記半導体基板にはめ込まれて前記メモリ
・セルをおおう金属シールドを含む集積回路に関するも
のである。
護され、半導体基板にMOS技術で実施されるタイプを
しており、且つドレイン、ソース及びゲートを有する浮
動ゲート・トランジスタがある少なくとも1個のメモリ
・セル、及び前記半導体基板にはめ込まれて前記メモリ
・セルをおおう金属シールドを含む集積回路に関するも
のである。
【0002】この発明の適用分野は、特に浮動ゲートM
OSトランジスタがあるEPROMメモリ・セルを含む
CMOS技術集積回路に関するが、これだけに限定され
ない。
OSトランジスタがあるEPROMメモリ・セルを含む
CMOS技術集積回路に関するが、これだけに限定され
ない。
【0003】
【従来の技術】周知のように、EPROM型の不揮発性
メモリ・セルは電気的に書き込まれて紫外線で消去され
る。EPROMメモリ・セルが組み込まれた集積回路の
製造時に、余分の部分すなわち設計のきずで不作動にさ
れたメモリ区域を置換できる部分を残しておかなければ
ならない。そのような冗長性(特定チップの欠陥を固定
するために)を適切に選択するために、或る種の技術を
使用して必要なオンチップ情報を永久にコード化する必
要がある。これは、選択されたメモリ区域の読み出しを
可能にしたり禁止したりするアクセス路を作らせる。
メモリ・セルは電気的に書き込まれて紫外線で消去され
る。EPROMメモリ・セルが組み込まれた集積回路の
製造時に、余分の部分すなわち設計のきずで不作動にさ
れたメモリ区域を置換できる部分を残しておかなければ
ならない。そのような冗長性(特定チップの欠陥を固定
するために)を適切に選択するために、或る種の技術を
使用して必要なオンチップ情報を永久にコード化する必
要がある。これは、選択されたメモリ区域の読み出しを
可能にしたり禁止したりするアクセス路を作らせる。
【0004】そのような選択のための古い技術は複数の
薄膜ヒューズを使用し、各ヒューズは飛んだ時にデータ
の1ビットに相当する永久記憶をする。しかし、実際の
ヒューズには多くの欠点があるので、そのようなヒュー
ズは通常、EPROM型のメモリ・セルすなわち浮動ゲ
ートMOSデバイスで置換された。そのようなメモリ・
セルは本来紫外線応答性であり、紫外線の光子が浮動ゲ
ート又はその近くに吸収されると、得られたキャリアは
“ホット(hot)”すなわち充分なエネルギー持ってい
て誘電体を通って移動する。従って、紫外線にさらされ
ると、浮動ゲートはその電荷を無くし、もって情報が表
される。(このため、EPROMを消去するのに紫外線
の大量照射が普通、使用される。)
薄膜ヒューズを使用し、各ヒューズは飛んだ時にデータ
の1ビットに相当する永久記憶をする。しかし、実際の
ヒューズには多くの欠点があるので、そのようなヒュー
ズは通常、EPROM型のメモリ・セルすなわち浮動ゲ
ートMOSデバイスで置換された。そのようなメモリ・
セルは本来紫外線応答性であり、紫外線の光子が浮動ゲ
ート又はその近くに吸収されると、得られたキャリアは
“ホット(hot)”すなわち充分なエネルギー持ってい
て誘電体を通って移動する。従って、紫外線にさらされ
ると、浮動ゲートはその電荷を無くし、もって情報が表
される。(このため、EPROMを消去するのに紫外線
の大量照射が普通、使用される。)
【0005】EPROMセルのこのようなヒューズ状機
能用途では、従ってEPROMセルを紫外線から保護し
なければならない。これが特に必要なのは、EPROM
回路を消去したいユーザによってEPROM回路自体が
通常、紫外線にさらされるからである。従って、EPR
OMチップを修復する際に冗長度が有用となるはずな
ら、冗長度選択データはユーザによって通常、適用され
る紫外線露光で消去される必要がない。
能用途では、従ってEPROMセルを紫外線から保護し
なければならない。これが特に必要なのは、EPROM
回路を消去したいユーザによってEPROM回路自体が
通常、紫外線にさらされるからである。従って、EPR
OMチップを修復する際に冗長度が有用となるはずな
ら、冗長度選択データはユーザによって通常、適用され
る紫外線露光で消去される必要がない。
【0006】従って、従来技術は、金属シールド例えば
半導体集積回路の基板に接続されたアルミニウム薄膜で
形成されたシールドによりEPROMセルをしゃへいす
ることを提案した。すなわち、この解決案では、EPR
OMが決められたアルミニウム導電層でおおわれ、この
導電層は適当なドーピング工程で導電性にされたような
シリコン基板へ3つの側面沿いに接続される。このよう
にして、紫外線は金属薄膜で反射され、そして対応する
EPROMセルはUPROM(消去できないプログラマ
ブルROM)構造とみなされ得る。
半導体集積回路の基板に接続されたアルミニウム薄膜で
形成されたシールドによりEPROMセルをしゃへいす
ることを提案した。すなわち、この解決案では、EPR
OMが決められたアルミニウム導電層でおおわれ、この
導電層は適当なドーピング工程で導電性にされたような
シリコン基板へ3つの側面沿いに接続される。このよう
にして、紫外線は金属薄膜で反射され、そして対応する
EPROMセルはUPROM(消去できないプログラマ
ブルROM)構造とみなされ得る。
【0007】
【発明が解決しようとする課題】UPROMセルの或る
種の実施態様は、メモリ・セル中のMOSトランジスタ
のドレイン、ソース及び浮動ゲート端子をバイアスさせ
るために、アルミニウム被覆の少なくとも一面が露出さ
れたままであるという欠点を持っていた。その結果、紫
外線はこの露出面から基板に入り且つ浮動ゲートに間接
的に達するまで基板中を伝播させられる。その結果、紫
外線に対してそのように保護されたメモリ・セルの免疫
性は2〜3週間続くように制限される。
種の実施態様は、メモリ・セル中のMOSトランジスタ
のドレイン、ソース及び浮動ゲート端子をバイアスさせ
るために、アルミニウム被覆の少なくとも一面が露出さ
れたままであるという欠点を持っていた。その結果、紫
外線はこの露出面から基板に入り且つ浮動ゲートに間接
的に達するまで基板中を伝播させられる。その結果、紫
外線に対してそのように保護されたメモリ・セルの免疫
性は2〜3週間続くように制限される。
【0008】この欠点を未然に防ぐために、適当にドー
プされたシリコンから成る迷路が上述したドレイン、ソ
ース及びゲート端子にバイアスを印加するために半導体
上に形成されることを、従来技術は提案した。(迷路沿
いに紫外線は繰り返して反射され、浮動ゲートから電荷
を除去し従ってその論理値を変えるのに充分な強度を持
って浮動ゲートにもはや達せないように吸収される。)
しかしながら、この従来技術は、集積回路上に貴重なス
ペースをとると云う欠点を持っている。
プされたシリコンから成る迷路が上述したドレイン、ソ
ース及びゲート端子にバイアスを印加するために半導体
上に形成されることを、従来技術は提案した。(迷路沿
いに紫外線は繰り返して反射され、浮動ゲートから電荷
を除去し従ってその論理値を変えるのに充分な強度を持
って浮動ゲートにもはや達せないように吸収される。)
しかしながら、この従来技術は、集積回路上に貴重なス
ペースをとると云う欠点を持っている。
【0009】完全に囲まれたメモリ・セルは、公開され
たヨーロッパ出願0−433−174−A1(アメリカ
出願07/627,829に相当する)、発明の名称
「紫外線から完全に保護された集積回路」によって提供
される。本願と同一出願人によるこの出願は完全に囲ま
れた2ビットのEEPROMセルを開示し、ここでウェ
ル拡散領域は、金属シールドの側壁に在る浅い拡散領域
の下に入力線をめぐらすのに使用される。この出願の構
造の顕著な特色は制御ゲートが拡散で実施されることで
あり、浮動ゲートの上に制御ゲートを置く代りに、浮動
ゲートは制御ゲート及び(別々に)チャネルの両方の上
に在る。
たヨーロッパ出願0−433−174−A1(アメリカ
出願07/627,829に相当する)、発明の名称
「紫外線から完全に保護された集積回路」によって提供
される。本願と同一出願人によるこの出願は完全に囲ま
れた2ビットのEEPROMセルを開示し、ここでウェ
ル拡散領域は、金属シールドの側壁に在る浅い拡散領域
の下に入力線をめぐらすのに使用される。この出願の構
造の顕著な特色は制御ゲートが拡散で実施されることで
あり、浮動ゲートの上に制御ゲートを置く代りに、浮動
ゲートは制御ゲート及び(別々に)チャネルの両方の上
に在る。
【0010】この発明は、簡単でよりコンパクトな構造
を有すると共に幾つかの顕著な特色を持つ完全に囲まれ
たUPROMセルを提供する。このメモリ・セルは、好
ましい実施例では、慣用のEPROMセル・アーキテク
チャ(制御ゲートが浮動ゲートの上に在る)を使用す
る。制御ゲート及びドレイン(ただしソースは除く)の
ための接続部は、ウェル拡散領域を使って金属シールド
の下にはりめぐらされる。ソース拡散領域は、アースさ
れた金属シールドに簡単に接続される。
を有すると共に幾つかの顕著な特色を持つ完全に囲まれ
たUPROMセルを提供する。このメモリ・セルは、好
ましい実施例では、慣用のEPROMセル・アーキテク
チャ(制御ゲートが浮動ゲートの上に在る)を使用す
る。制御ゲート及びドレイン(ただしソースは除く)の
ための接続部は、ウェル拡散領域を使って金属シールド
の下にはりめぐらされる。ソース拡散領域は、アースさ
れた金属シールドに簡単に接続される。
【0011】信頼性を増すために、保護ダイオードは金
属シールドの内側に含まれる。この保護ダイオードは、
制御ゲートに接続された拡散領域であり且つ正常動作中
に逆バイアスされる。しかしながら、この保護ダイオー
ドは、製造中に浮動ゲートが充電されるのを防止すると
云う重要な目的に役立つ。(この段階で捕えられたどん
な電荷も紫外線ではもはや除去できない。)
属シールドの内側に含まれる。この保護ダイオードは、
制御ゲートに接続された拡散領域であり且つ正常動作中
に逆バイアスされる。しかしながら、この保護ダイオー
ドは、製造中に浮動ゲートが充電されるのを防止すると
云う重要な目的に役立つ。(この段階で捕えられたどん
な電荷も紫外線ではもはや除去できない。)
【0012】
【課題を解決するための手段】この発明の一実施例によ
れば、紫外線から充分に保護され且つ半導体基板にMO
S技術で実施されるタイプの集積回路であって、ソース
及びドレイン拡散領域並びにこれらソースとドレインを
分離するチャネルを有し、且つこのチャネルの少なくと
も一部の上に在ってこの一部から絶縁されると共に容量
結合された少なくとも1個のゲートを有する少なくとも
1個のメモリ・トランジスタと、前記半導体基板にはめ
込まれて前記トランジスタをおおう金属シールドと、前
記トランジスタの全周を囲んで基板表面に閉ループ路を
定める拡散領域と、前記半導体基板中で前記トランジス
タから前記拡散領域の外側まで延びる第1及び第2のウ
ェルとを備え、前記金属シールドは途切れることなく前
記拡散領域へ周辺で接続され、前記第1のウェルは前記
トランジスタのゲートと直接接続される集積回路が提供
される。
れば、紫外線から充分に保護され且つ半導体基板にMO
S技術で実施されるタイプの集積回路であって、ソース
及びドレイン拡散領域並びにこれらソースとドレインを
分離するチャネルを有し、且つこのチャネルの少なくと
も一部の上に在ってこの一部から絶縁されると共に容量
結合された少なくとも1個のゲートを有する少なくとも
1個のメモリ・トランジスタと、前記半導体基板にはめ
込まれて前記トランジスタをおおう金属シールドと、前
記トランジスタの全周を囲んで基板表面に閉ループ路を
定める拡散領域と、前記半導体基板中で前記トランジス
タから前記拡散領域の外側まで延びる第1及び第2のウ
ェルとを備え、前記金属シールドは途切れることなく前
記拡散領域へ周辺で接続され、前記第1のウェルは前記
トランジスタのゲートと直接接続される集積回路が提供
される。
【0013】この発明の他の実施例によれば、第1導電
型の事実上モノリシック半導体材料で作られた表面部分
を有する本体と、前記表面部分中の第2導電型のソース
及びドレイン表面拡散領域、前記表面部分中で前記ソー
スと前記ドレインを分離するチャネル、このチャネルの
少なくとも一部の上に在ってこの一部から絶縁されると
共に容量結合された浮動ゲート、並びにこの浮動ゲート
の少なくとも一部の上に在ってこの一部から絶縁される
と共に容量結合された制御ゲートを含む浮動ゲート・ト
ランジスタと、前記第2導電型の表面拡散領域から成
り、前記制御ゲートに接続された保護ダイオードと、前
記トランジスタ及び前記保護ダイオード上に在ってこれ
らを完全に横方向で囲む金属シールドと、前記制御ゲー
トに接続され且つ前記金属シールドの下で前記金属シー
ルドの外側に在るゲート・コンタクト位置まで延びる、
前記第2導電型の第1の深い拡散領域と、前記ドレイン
に接続され且つ前記金属シールドの下で前記金属シール
ドの外側に在るドレイン・コンタクト位置まで延びる、
前記第2導電型の第2の深い拡散領域とを備えた集積回
路が提供される。
型の事実上モノリシック半導体材料で作られた表面部分
を有する本体と、前記表面部分中の第2導電型のソース
及びドレイン表面拡散領域、前記表面部分中で前記ソー
スと前記ドレインを分離するチャネル、このチャネルの
少なくとも一部の上に在ってこの一部から絶縁されると
共に容量結合された浮動ゲート、並びにこの浮動ゲート
の少なくとも一部の上に在ってこの一部から絶縁される
と共に容量結合された制御ゲートを含む浮動ゲート・ト
ランジスタと、前記第2導電型の表面拡散領域から成
り、前記制御ゲートに接続された保護ダイオードと、前
記トランジスタ及び前記保護ダイオード上に在ってこれ
らを完全に横方向で囲む金属シールドと、前記制御ゲー
トに接続され且つ前記金属シールドの下で前記金属シー
ルドの外側に在るゲート・コンタクト位置まで延びる、
前記第2導電型の第1の深い拡散領域と、前記ドレイン
に接続され且つ前記金属シールドの下で前記金属シール
ドの外側に在るドレイン・コンタクト位置まで延びる、
前記第2導電型の第2の深い拡散領域とを備えた集積回
路が提供される。
【0014】この発明の更に他の実施例によれば、第1
導電型の事実上モノリシック半導体材料で作られた表面
部分を有する本体と、前記表面部分中の第2導電型のソ
ース及びドレイン表面拡散領域、前記表面部分中で前記
ソースと前記ドレインを分離するチャネル、このチャネ
ルの少なくとも一部の上に在ってこの一部から絶縁され
ると共に容量結合された浮動ゲート、並びにこの浮動ゲ
ートの少なくとも一部の上に在ってこの一部から絶縁さ
れると共に容量結合された制御ゲートを含む浮動ゲート
・トランジスタと、前記第2導電型の表面拡散領域から
成り、前記制御ゲートに接続された保護ダイオードと、
前記トランジスタ及び前記保護ダイオードの上に在るよ
うに水平方向に延ばされる頂部、及びこの頂部から下に
延びて、前記トランジスタを完全に横方向で囲む連続性
リングにて前記表面部分と接触する側部を有し、且つこ
の側部とは別に、前記表面部分中の前記第1導電型の浅
い拡散領域に接続される金属シールドと、前記制御ゲー
トに接続され且つ前記金属シールド及び前記浅い拡散領
域の下で前記金属シールドの外側に在るゲート・コンタ
クト位置まで延びる、前記第2導電型の第1の深い拡散
領域と、前記ドレインに接続され且つ前記金属シールド
及び前記浅い拡散領域の下で前記金属シールドの外側に
在るドレイン・コンタクト位置まで延びる、前記第2導
電型の第2の深い拡散領域とを備えた集積回路が提供さ
れる。
導電型の事実上モノリシック半導体材料で作られた表面
部分を有する本体と、前記表面部分中の第2導電型のソ
ース及びドレイン表面拡散領域、前記表面部分中で前記
ソースと前記ドレインを分離するチャネル、このチャネ
ルの少なくとも一部の上に在ってこの一部から絶縁され
ると共に容量結合された浮動ゲート、並びにこの浮動ゲ
ートの少なくとも一部の上に在ってこの一部から絶縁さ
れると共に容量結合された制御ゲートを含む浮動ゲート
・トランジスタと、前記第2導電型の表面拡散領域から
成り、前記制御ゲートに接続された保護ダイオードと、
前記トランジスタ及び前記保護ダイオードの上に在るよ
うに水平方向に延ばされる頂部、及びこの頂部から下に
延びて、前記トランジスタを完全に横方向で囲む連続性
リングにて前記表面部分と接触する側部を有し、且つこ
の側部とは別に、前記表面部分中の前記第1導電型の浅
い拡散領域に接続される金属シールドと、前記制御ゲー
トに接続され且つ前記金属シールド及び前記浅い拡散領
域の下で前記金属シールドの外側に在るゲート・コンタ
クト位置まで延びる、前記第2導電型の第1の深い拡散
領域と、前記ドレインに接続され且つ前記金属シールド
及び前記浅い拡散領域の下で前記金属シールドの外側に
在るドレイン・コンタクト位置まで延びる、前記第2導
電型の第2の深い拡散領域とを備えた集積回路が提供さ
れる。
【0015】
【実施例】以下、この発明の集積回路の特色及び利点
は、添付図面に一例として示した実施例についての以下
の詳しい説明から明らかになろう。図において、1はこ
の発明の集積回路である。この集積回路1は、MOS技
術又はCMOS技術で実施され且つ浮動ゲートMOSト
ランジスタ3(図2)から成る少なくとも1個のメモリ
・セルを備えている。集積回路1はP型半導体シリコン
基板4(図2)上に形成され、この基板4にはNウェル
型の第1及び第2の拡散領域5及び25が形成される。
基板4の水平平面を基準平面にとれば、ウェルとして良
く知られた第1及び第2の拡散領域5と25は互いに垂
直な軸沿いに事実上延びる。
は、添付図面に一例として示した実施例についての以下
の詳しい説明から明らかになろう。図において、1はこ
の発明の集積回路である。この集積回路1は、MOS技
術又はCMOS技術で実施され且つ浮動ゲートMOSト
ランジスタ3(図2)から成る少なくとも1個のメモリ
・セルを備えている。集積回路1はP型半導体シリコン
基板4(図2)上に形成され、この基板4にはNウェル
型の第1及び第2の拡散領域5及び25が形成される。
基板4の水平平面を基準平面にとれば、ウェルとして良
く知られた第1及び第2の拡散領域5と25は互いに垂
直な軸沿いに事実上延びる。
【0016】都合の良いことには、閉ループ路を定め且
つ例えばP+型のドーパントを使用して基板4へ同様に
ドープされる(P+ソース/ドレイン・インプラントか
ら)拡散領域14がまた集積回路1に設けられる。この
リング状拡散領域14は、基板4の表面に形成され且つ
セルを横方向に囲む。拡散領域14の部分16,17も
それぞれ第1、第2のウェル5,25と表面的に交差す
る。
つ例えばP+型のドーパントを使用して基板4へ同様に
ドープされる(P+ソース/ドレイン・インプラントか
ら)拡散領域14がまた集積回路1に設けられる。この
リング状拡散領域14は、基板4の表面に形成され且つ
セルを横方向に囲む。拡散領域14の部分16,17も
それぞれ第1、第2のウェル5,25と表面的に交差す
る。
【0017】第1のウェル5には2つの別々の活性区域
20及び21が形成され、これら活性区域20及び21
は(N+ソース/ドレイン・インプラントにより)N+に
ドープされ且つ拡散領域14の部分16の両側に置かれ
る。第2のウェル25も、拡散領域14の外側に形成さ
れたN+活性区域22を含む。
20及び21が形成され、これら活性区域20及び21
は(N+ソース/ドレイン・インプラントにより)N+に
ドープされ且つ拡散領域14の部分16の両側に置かれ
る。第2のウェル25も、拡散領域14の外側に形成さ
れたN+活性区域22を含む。
【0018】図3に示すように、トランジスタ3はチャ
ネル7を有し、このチャネル7はその両側のソース及び
ドレインN+活性区域S及びDと接している。ドレイン
活性区域Dは第2のウェル25まで延びてこれと接合を
形成する。チャネル7は、異なる垂直部分平面で図2に
も示され且ついわゆるフィールド酸化物で形成された分
離領域6と接している。更に、ゲート酸化物の薄い層9
がチャネル7上に成長され、そしてこの基本構造は多結
晶シリコンの第1層10、誘電体層11で次々におおわ
れる。第1層10はトランジスタ3のいわゆる浮動ゲー
トを形成する。多結晶シリコンの第2層12は、今まで
説明した構造全体をおおい、且つ第1のウェル5の活性
区域20から第1のウェル5とは離れた側でトランジス
タ3のそばに形成された第3の活性区域19まで延び
る。第2層12は、活性区域20及び19と直接接続さ
れてトランジスタ3のゲート端子を構成する。
ネル7を有し、このチャネル7はその両側のソース及び
ドレインN+活性区域S及びDと接している。ドレイン
活性区域Dは第2のウェル25まで延びてこれと接合を
形成する。チャネル7は、異なる垂直部分平面で図2に
も示され且ついわゆるフィールド酸化物で形成された分
離領域6と接している。更に、ゲート酸化物の薄い層9
がチャネル7上に成長され、そしてこの基本構造は多結
晶シリコンの第1層10、誘電体層11で次々におおわ
れる。第1層10はトランジスタ3のいわゆる浮動ゲー
トを形成する。多結晶シリコンの第2層12は、今まで
説明した構造全体をおおい、且つ第1のウェル5の活性
区域20から第1のウェル5とは離れた側でトランジス
タ3のそばに形成された第3の活性区域19まで延び
る。第2層12は、活性区域20及び19と直接接続さ
れてトランジスタ3のゲート端子を構成する。
【0019】基板4の表面上且つトランジスタ3上に成
長された介在誘電体層13は集積回路1全体を保護して
表面的に絶縁する。都合の良いことには、この発明で
は、金属シールド15が設けられ、この金属シールド1
5はアルミニウムで作ることができ且つメモリ・セルを
おおうために基板4にその周辺ではめ込まれる。もっと
詳しく云うと、金属シールド15は、メモリ・セル上の
介在誘電体層13をおおい且つこの介在誘電体層13を
貫通するように拡散領域14と完全に周辺で接続され
る。従って、拡散領域14は金属シールド15のため基
板4と接触する活性区域を提供し、これはメモリ・セル
を紫外線から保護するようになっている。金属シールド
15は、介在誘電体層13を通ってトランジスタ3のソ
ース活性区域Sにも接続され、そのソース電極としても
働く。以上の説明から理解できるように、メモリ・セル
は基板4および金属シールド15から成る保護シェル内
に事実上囲まれる。金属シールド15は、紫外線に対す
る反射面を提供することにより紫外線を有効にさえぎる
ように働く。
長された介在誘電体層13は集積回路1全体を保護して
表面的に絶縁する。都合の良いことには、この発明で
は、金属シールド15が設けられ、この金属シールド1
5はアルミニウムで作ることができ且つメモリ・セルを
おおうために基板4にその周辺ではめ込まれる。もっと
詳しく云うと、金属シールド15は、メモリ・セル上の
介在誘電体層13をおおい且つこの介在誘電体層13を
貫通するように拡散領域14と完全に周辺で接続され
る。従って、拡散領域14は金属シールド15のため基
板4と接触する活性区域を提供し、これはメモリ・セル
を紫外線から保護するようになっている。金属シールド
15は、介在誘電体層13を通ってトランジスタ3のソ
ース活性区域Sにも接続され、そのソース電極としても
働く。以上の説明から理解できるように、メモリ・セル
は基板4および金属シールド15から成る保護シェル内
に事実上囲まれる。金属シールド15は、紫外線に対す
る反射面を提供することにより紫外線を有効にさえぎる
ように働く。
【0020】トランジスタ3のドレイン端子、ソース端
子及びゲート端子は、上述した保護シェル内に囲まれ、
従って適切なバイアスがかけられなければならない。こ
のため、第1のウェル5及び第2のウェル25はこの発
明によって設けられた。第1のウェル5及び第2のウェ
ル25の各々は、基板4中で拡散領域14から成るP+
リング状周辺体を越え且つメモリ・セルに向って延び
る。第1のウェル5及び第2のウェル25は、集積回路
1の動作電圧と比較して逆のバイアスを有する事実上2
個のダイオードを形成し且つ基板4に電流を駆動しな
い。第2のウェル25はトランジスタ3のドレイン活性
区域Dをバイアスする。第1のウェル5は、これに作ら
れた活性区域20と第2層12が直接接触する結果とし
てトランジスタ3の制御ゲートをバイアスさせる。活性
区域20は、先に被着してドープされたように、多結晶
シリコンの層を介して拡散でドープされる。上述した直
接接触及び第1のウェル5へのN+拡散により第1のウ
ェル5中の活性区域21との電気的連続性を確保する
が、この活性区域21は拡散領域14の外側に置かれ
る。基本的に、活性区域21はトランジスタ3の制御ゲ
ートとみなされ得る。同様に、第2のウェル25中の活
性区域22はトランジスタ3のドレイン電極として働
く。各活性区域21、22にはそれぞれ対応する金属電
極23,24が付けられる。
子及びゲート端子は、上述した保護シェル内に囲まれ、
従って適切なバイアスがかけられなければならない。こ
のため、第1のウェル5及び第2のウェル25はこの発
明によって設けられた。第1のウェル5及び第2のウェ
ル25の各々は、基板4中で拡散領域14から成るP+
リング状周辺体を越え且つメモリ・セルに向って延び
る。第1のウェル5及び第2のウェル25は、集積回路
1の動作電圧と比較して逆のバイアスを有する事実上2
個のダイオードを形成し且つ基板4に電流を駆動しな
い。第2のウェル25はトランジスタ3のドレイン活性
区域Dをバイアスする。第1のウェル5は、これに作ら
れた活性区域20と第2層12が直接接触する結果とし
てトランジスタ3の制御ゲートをバイアスさせる。活性
区域20は、先に被着してドープされたように、多結晶
シリコンの層を介して拡散でドープされる。上述した直
接接触及び第1のウェル5へのN+拡散により第1のウ
ェル5中の活性区域21との電気的連続性を確保する
が、この活性区域21は拡散領域14の外側に置かれ
る。基本的に、活性区域21はトランジスタ3の制御ゲ
ートとみなされ得る。同様に、第2のウェル25中の活
性区域22はトランジスタ3のドレイン電極として働
く。各活性区域21、22にはそれぞれ対応する金属電
極23,24が付けられる。
【0021】最後に、メモリ・セルと関連した活性区域
19によって提供される保護ダイオードが基板4中に在
ることに注目されたい。活性区域19は、これもまた多
結晶シリコンの第2層へ直接接続されるが、トランジス
タ3の動作電圧に対して逆バイアスされ、集積回路製造
中制御ゲートの酸化物層9及び誘電体層11を保護する
のに役立つ。第2層12をプラズマ・エッチングするこ
とにより保護ダイオードとしての活性区域19は後段階
で動作される。その存在は製造中に浮動ゲートが充電さ
れるのを防止する。この段階で捕えられた電荷は紫外線
によりもはや移動できない。(それは、この発明のメモ
リ・セルが紫外線から効果的に保護されているからであ
る。)
19によって提供される保護ダイオードが基板4中に在
ることに注目されたい。活性区域19は、これもまた多
結晶シリコンの第2層へ直接接続されるが、トランジス
タ3の動作電圧に対して逆バイアスされ、集積回路製造
中制御ゲートの酸化物層9及び誘電体層11を保護する
のに役立つ。第2層12をプラズマ・エッチングするこ
とにより保護ダイオードとしての活性区域19は後段階
で動作される。その存在は製造中に浮動ゲートが充電さ
れるのを防止する。この段階で捕えられた電荷は紫外線
によりもはや移動できない。(それは、この発明のメモ
リ・セルが紫外線から効果的に保護されているからであ
る。)
【0022】
【発明の効果】この発明の集積回路は技術的問題を解決
して紫外線を充分にさえぎる。その理由は、金属シール
ド15が基板4を囲んでその周辺で基板4に接続され且
つメモリ・セルを充分におおうからである。しかしなが
ら、これはメモリ・セルの浮動ゲート・トランジスタに
適切なバイアスをかけることを損なわない。その理由
は、第1のウェル5及び第2のウェル25の組み合わせ
により外部端子から紫外線しゃへいシェル内のトランジ
スタまでバイアスを良く伝達させるからである。
して紫外線を充分にさえぎる。その理由は、金属シール
ド15が基板4を囲んでその周辺で基板4に接続され且
つメモリ・セルを充分におおうからである。しかしなが
ら、これはメモリ・セルの浮動ゲート・トランジスタに
適切なバイアスをかけることを損なわない。その理由
は、第1のウェル5及び第2のウェル25の組み合わせ
により外部端子から紫外線しゃへいシェル内のトランジ
スタまでバイアスを良く伝達させるからである。
【0023】ここに開示した構成は、極めてコンパクト
に作ることができ且つ従来技術に比べて回路中の占有面
積が小さい点で、主な利点を提供する。これはまた、ソ
ース電極と制御ゲート電極を共有する他の同様なメモリ
・セルとモジュラ形態で関連するのに役立つ。
に作ることができ且つ従来技術に比べて回路中の占有面
積が小さい点で、主な利点を提供する。これはまた、ソ
ース電極と制御ゲート電極を共有する他の同様なメモリ
・セルとモジュラ形態で関連するのに役立つ。
【0024】この発明の構成は、まず被着し、次いでコ
ンタクト部分ではない部分から材料を除去することに基
づいて充填方法により形成されるべきコンタクトを提供
する技術と両立できる。これはステップ状の遷移(これ
から充填材料は除去できない)を呈さないコンタクト・
パターンにより可能とされる。更に、そのような構成を
作るのに別なマスクは不要である。
ンタクト部分ではない部分から材料を除去することに基
づいて充填方法により形成されるべきコンタクトを提供
する技術と両立できる。これはステップ状の遷移(これ
から充填材料は除去できない)を呈さないコンタクト・
パターンにより可能とされる。更に、そのような構成を
作るのに別なマスクは不要である。
【0025】
【他の変形例】当業者には理解されるように、ここに開
示された特許適格性の概念は広い範囲に亘って適用でき
る。その上、望ましい実施例は多数の方法で変更するこ
とができる。従って、変形例並びに上述した示唆及び下
記の変更は例示にすぎないことを理解されたい。これら
例は、上記概念の或る範囲を示す助けになるかもしれな
いが、ここに開示された新規な概念の変形範囲を全て示
すものではない。
示された特許適格性の概念は広い範囲に亘って適用でき
る。その上、望ましい実施例は多数の方法で変更するこ
とができる。従って、変形例並びに上述した示唆及び下
記の変更は例示にすぎないことを理解されたい。これら
例は、上記概念の或る範囲を示す助けになるかもしれな
いが、ここに開示された新規な概念の変形範囲を全て示
すものではない。
【0026】例えば、好ましい実施例のレイアウトをミ
ラー・イメージ風に複製することにより共通の金属シー
ルドの内側に2ビット又は4ビットのメモリを含む変形
例を容易に作れる。この場合に、ソース端子と保護ダイ
オードの少なくとも一方は隣接するメモリ・セル間で共
有できる。好ましい実施例をNウェル法について説明し
たが、上記概念をツィン・タブ(twin−tub)法や他の
方法に適用できる。更に、他の拡散が得られる方法で
は、N型ウェルと同一工程で深い拡散を厳格に作る必要
がない。
ラー・イメージ風に複製することにより共通の金属シー
ルドの内側に2ビット又は4ビットのメモリを含む変形
例を容易に作れる。この場合に、ソース端子と保護ダイ
オードの少なくとも一方は隣接するメモリ・セル間で共
有できる。好ましい実施例をNウェル法について説明し
たが、上記概念をツィン・タブ(twin−tub)法や他の
方法に適用できる。更に、他の拡散が得られる方法で
は、N型ウェルと同一工程で深い拡散を厳格に作る必要
がない。
【0027】他の例として、金属シールドの頂壁及び側
壁を同一金属で作る必要がない。多くの充填コンタクト
法では、主金属層のために使用された組成物と異なる1
種以上の金属や金属材料(TiN,W,TiWなどのよう
な)によってコンタクトが充填され得る。金属層はアル
ミニウム単独である必要はなく、シリコンや銅との合金
でも良いし、他金属との層状体でも良いし、或は異なる
金属と一緒に作っても良い。選ばれた金属が紫外線を都
合良く通さないかぎり、金属の選択は主としてもっと汎
用の方法で指定される。ここに開示された構成は、浮動
ゲート・メモリ・トランジスタだけに制限されるもので
はなく、MNOS又は他の層状誘電体デバイスのような
他のタイプのメモリ・トランジスタと一緒に使用でき
る。
壁を同一金属で作る必要がない。多くの充填コンタクト
法では、主金属層のために使用された組成物と異なる1
種以上の金属や金属材料(TiN,W,TiWなどのよう
な)によってコンタクトが充填され得る。金属層はアル
ミニウム単独である必要はなく、シリコンや銅との合金
でも良いし、他金属との層状体でも良いし、或は異なる
金属と一緒に作っても良い。選ばれた金属が紫外線を都
合良く通さないかぎり、金属の選択は主としてもっと汎
用の方法で指定される。ここに開示された構成は、浮動
ゲート・メモリ・トランジスタだけに制限されるもので
はなく、MNOS又は他の層状誘電体デバイスのような
他のタイプのメモリ・トランジスタと一緒に使用でき
る。
【0028】当業者には明らかなように、ここに開示し
た特許適格性の概念は多数の用途に亘って変更できるの
で、発明の要旨の範囲は特定例だけに限定されない。
た特許適格性の概念は多数の用途に亘って変更できるの
で、発明の要旨の範囲は特定例だけに限定されない。
【図1】この発明の集積回路を示す平面図である。
【図2】図1の集積回路を線B−B沿いに切断した断面
図である。
図である。
【図3】図1の集積回路を線C−C沿いに切断した断面
図である。
図である。
【符号の説明】 1 集積回路 3 トランジスタ 4 基板 5 第1のウェル 7 チャネル 10 多結晶シリコンの第1層 12 多結晶シリコンの第2層 14 拡散領域 15 金属シールド 19〜22 活性区域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エミリオ・カメルレンギ イタリア国、24100 ベルガーモ、ヴィ ア・ゼンブリーニ 2 (56)参考文献 特開 昭62−143476(JP,A) 特開 平5−343646(JP,A) 特開 平5−190808(JP,A) 特開 平2−256276(JP,A) 特開 昭63−62383(JP,A) 特開 昭59−6581(JP,A) 特開 昭57−15470(JP,A) 米国特許4805138(US,A) 米国特許4530074(US,A) 米国特許出願公開4519050(US,A) 欧州特許出願公開433174(EP,A 1) (58)調査した分野(Int.Cl.7,DB名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792
Claims (19)
- 【請求項1】 紫外線から充分に保護され且つ半導体基
板にMOS技術で実施されるタイプの集積回路であっ
て、チャネル領域によって分離されたドレイン及びソース領
域と、浮動及び制御ゲート端子を持つ浮動ゲートトラン
ジスタ を有する少なくとも1個のメモリセルと、前記セルを覆う金属マスク と、 前記トランジスタの全周を囲んで前記基板表面に閉ルー
プ路を定め、途切れることなく周辺で接続された前記マ
スクを有する拡散領域と、前記閉ループ路の内側から前記閉ループ路の外側まで前
記基板中で側面に 延びる第1及び第2のウェルとを備
え、前記第1のウェルは、前記トランジスタの前記制御ゲー
ト端子に直接接続され、 前記浮動及び制御ゲート端子は、第1及び第2のポリシ
リコン層の堆積構造をそれぞれ形成し、前記マスクは、
前記トランジスタのソース領域に接触することを特徴と
する 集積回路。 - 【請求項2】 前記第2ウェルは、前記トランジスタの
前記ドレイン領域から前記拡散領域により定められた閉
ループ路の外側の他の活性領域に延びることを特徴とす
る請求項1記載の集積回路。 - 【請求項3】 前記拡散領域は、リング状であることを
特徴とする請求項1記載の集積回路。 - 【請求項4】 前記第1ウェルは、前記拡散領域の対向
側の第1及び第2活性領域を備え、前記第1の活性領域
は、前記トランジスタの制御ゲート端子を構成する堆積
層に直接接触することを特徴とする請求項1記載の集積
回路。 - 【請求項5】 前記拡散領域により定められた前記閉ル
ープ路の回路内部に組み込まれた保護ダイオードを備え
たことを特徴とする請求項1記載の集積回路。 - 【請求項6】 前記保護ダイオードは、前記トランジス
タの前記制御ゲート端子に直接接触し前記セルに隣接す
るよう形成された活性領域から成ることを特徴とする請
求項5記載の集積回路。 - 【請求項7】 前記保護ダイオードは、前記トランジス
タの正常動作電圧で逆バイアスされることを特徴とする
請求項5記載の集積回路。 - 【請求項8】 第1導電型の事実上モノリシック半導体
材料で作られた表面部分を有する本体と、 前記表面部分中の第2導電型のソース及びドレイン表面
拡散領域、前記表面部分中で前記ソースと前記ドレイン
を分離するチャネル、このチャネルの少なくとも一部の
上に在ってこの一部から絶縁されると共に容量結合され
た浮動ゲート、並びにこの浮動ゲートの少なくとも一部
の上に在ってこの一部から絶縁されると共に容量結合さ
れた制御ゲートを含む浮動ゲート・トランジスタと、 前記第2導電型の表面拡散領域から成り、前記制御ゲー
トに接続された保護ダイオードと、 前記トランジスタ及び前記保護ダイオード上に在ってこ
れらを完全に横方向で囲む金属シールドと、 前記制御ゲートに接続され且つ前記金属シールドの下で
前記金属シールドの外側に在るゲート・コンタクト位置
まで延びる、前記第2導電型の第1の深い拡散領域と、 前記ドレインに接続され且つ前記金属シールドの下で前
記金属シールドの外側に在るドレイン・コンタクト位置
まで延びる、前記第2導電型の第2の深い拡散領域と、 を備えた集積回路。 - 【請求項9】 前記金属シールドは前記トランジスタの
1個だけを囲む請求項8の集積回路。 - 【請求項10】 前記金属シールドはアルミニウム合金
の薄膜である請求項8の集積回路。 - 【請求項11】 前記第1導電型がP型である請求項8
の集積回路。 - 【請求項12】 Pチャネル電界効果トランジスタを含
む複数個のNウェルを更に備え、各前記深い拡散領域が
前記Nウェルと同時に形成される請求項8の集積回路。 - 【請求項13】 前記金属シールドは、前記表面部分中
の前記第1導電型の浅い拡散領域に接続される請求項8
の集積回路。 - 【請求項14】 第1導電型の事実上モノリシック半導
体材料で作られた表面部分を有する本体と、 前記表面部分中の第2導電型のソース及びドレイン表面
拡散領域、前記表面部分中で前記ソースと前記ドレイン
を分離するチャネル、このチャネルの少なくとも一部の
上に在ってこの一部から絶縁されると共に容量結合され
た浮動ゲート、並びにこの浮動ゲートの少なくとも一部
の上に在ってこの一部から絶縁されると共に容量結合さ
れた制御ゲートを含む浮動ゲート・トランジスタと、 前記第2導電型の表面拡散領域から成り、前記制御ゲー
トに接続された保護ダイオードと、 前記トランジスタ及び前記保護ダイオードの上に在るよ
うに水平方向に延ばされる頂部、及びこの頂部から下に
延びて、前記トランジスタを完全に横方向で囲む連続性
リングにて前記表面部分と接触する側部を有し、且つこ
の側部とは別に、前記表面部分中の前記第1導電型の浅
い拡散領域に接続される金属シールドと、 前記制御ゲートに接続され且つ前記金属シールド及び前
記浅い拡散領域の下で前記金属シールドの外側に在るゲ
ート・コンタクト位置まで延びる、前記第2導電型の第
1の深い拡散領域と、 前記ドレインに接続され且つ前記金属シールド及び前記
浅い拡散領域の下で前記金属シールドの外側に在るドレ
イン・コンタクト位置まで延びる、前記第2導電型の第
2の深い拡散領域と、 を備えた集積回路。 - 【請求項15】 前記金属シールドは前記トランジスタ
の1個だけを囲む請求項14の集積回路。 - 【請求項16】 前記第1導電型がP型である請求項1
4の集積回路。 - 【請求項17】 前記金属シールドの頂部はアルミニウ
ム合金の薄膜である請求項14の集積回路。 - 【請求項18】 Pチャネル電界効果トランジスタを含
む複数個のNウェルを更に備え、各前記深い拡散領域が
前記Nウェルと同時に形成される請求項14の集積回
路。 - 【請求項19】 複数個のPチャネル電界効果トランジ
スタを更に備え、前記浅い拡散領域が前記Pチャネル・
トランジスタのソース/ドレイン領域と同時に形成され
る請求項14の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT92830339.5 | 1992-06-30 | ||
EP92830339A EP0576773B1 (en) | 1992-06-30 | 1992-06-30 | Integrated circuit entirely protected against ultraviolet rays |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06163917A JPH06163917A (ja) | 1994-06-10 |
JP3258770B2 true JP3258770B2 (ja) | 2002-02-18 |
Family
ID=8212131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15730993A Expired - Fee Related JP3258770B2 (ja) | 1992-06-30 | 1993-06-28 | 集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5440510A (ja) |
EP (1) | EP0576773B1 (ja) |
JP (1) | JP3258770B2 (ja) |
DE (1) | DE69204829T2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5656521A (en) * | 1995-01-12 | 1997-08-12 | Advanced Micro Devices, Inc. | Method of erasing UPROM transistors |
US5777361A (en) * | 1996-06-03 | 1998-07-07 | Motorola, Inc. | Single gate nonvolatile memory cell and method for accessing the same |
DE19716102C2 (de) * | 1997-04-17 | 2003-09-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung |
KR100363841B1 (ko) * | 1999-12-28 | 2002-12-06 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 |
FR2812753B1 (fr) * | 2000-08-03 | 2003-01-03 | St Microelectronics Sa | Point memoire non volatile |
DE10257870B4 (de) * | 2002-12-11 | 2007-10-04 | Infineon Technologies Ag | Halbleiterstruktur mit einer integrierten Abschirmung |
US7311385B2 (en) * | 2003-11-12 | 2007-12-25 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory device |
JP3956143B2 (ja) * | 2004-09-10 | 2007-08-08 | セイコーエプソン株式会社 | 半導体装置 |
US7375393B1 (en) * | 2005-01-27 | 2008-05-20 | National Semiconductor Corporation | Non-volatile memory (NVM) retention improvement utilizing protective electrical shield |
JP4735862B2 (ja) * | 2008-01-25 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置 |
JP4766277B2 (ja) * | 2008-01-28 | 2011-09-07 | セイコーエプソン株式会社 | 半導体装置 |
JP4735864B2 (ja) * | 2008-01-28 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置 |
JP4735863B2 (ja) * | 2008-01-28 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置 |
US9406621B2 (en) | 2010-06-10 | 2016-08-02 | Texas Instruments Incorporated | Ultraviolet energy shield for non-volatile charge storage memory |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4404577A (en) * | 1980-06-30 | 1983-09-13 | International Business Machines Corp. | Electrically alterable read only memory cell |
US4519050A (en) * | 1982-06-17 | 1985-05-21 | Intel Corporation | Radiation shield for an integrated circuit memory with redundant elements |
US4530074A (en) * | 1982-06-17 | 1985-07-16 | Intel Corporation | Radiation shield for a portion of a radiation sensitive integrated circuit |
JPS596581A (ja) * | 1982-07-02 | 1984-01-13 | Mitsubishi Electric Corp | 半導体不揮発性記憶装置 |
US4577295A (en) * | 1983-05-31 | 1986-03-18 | Intel Corporation | Hybrid E2 cell and related array |
US4805138A (en) * | 1985-08-23 | 1989-02-14 | Texas Instruments Incorporated | An unerasable eprom cell |
JPS62143476A (ja) * | 1985-12-18 | 1987-06-26 | Fujitsu Ltd | 半導体記憶装置 |
US5034786A (en) * | 1986-08-29 | 1991-07-23 | Waferscale Integration, Inc. | Opaque cover for preventing erasure of an EPROM |
US4758869A (en) * | 1986-08-29 | 1988-07-19 | Waferscale Integration, Inc. | Nonvolatile floating gate transistor structure |
US4970565A (en) * | 1988-09-01 | 1990-11-13 | Atmel Corporation | Sealed charge storage structure |
FR2656156A1 (fr) * | 1989-12-16 | 1991-06-21 | Sgs Thomson Microelectronics | Circuit integre entierement protege des rayons ultra-violets. |
US5086410A (en) * | 1990-09-14 | 1992-02-04 | National Semiconductor Corporation | Non-erasable eprom cell for redundancy circuit |
US5050123A (en) * | 1990-11-13 | 1991-09-17 | Intel Corporation | Radiation shield for EPROM cells |
-
1992
- 1992-06-30 DE DE69204829T patent/DE69204829T2/de not_active Expired - Fee Related
- 1992-06-30 EP EP92830339A patent/EP0576773B1/en not_active Expired - Lifetime
-
1993
- 1993-06-28 JP JP15730993A patent/JP3258770B2/ja not_active Expired - Fee Related
- 1993-06-30 US US08/086,342 patent/US5440510A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0576773A1 (en) | 1994-01-05 |
DE69204829D1 (de) | 1995-10-19 |
JPH06163917A (ja) | 1994-06-10 |
US5440510A (en) | 1995-08-08 |
EP0576773B1 (en) | 1995-09-13 |
DE69204829T2 (de) | 1996-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3258770B2 (ja) | 集積回路 | |
US6130140A (en) | Method of forming an isolation structure in a semiconductor device | |
JP3407204B2 (ja) | 強誘電体集積回路及びその製造方法 | |
US7528046B2 (en) | Method for manufacturing semiconductor device | |
JP4068746B2 (ja) | 半導体集積回路装置 | |
US6040216A (en) | Method (and device) for producing tunnel silicon oxynitride layer | |
US6646303B2 (en) | Nonvolatile semiconductor memory device and a method of manufacturing the same | |
EP0996971B1 (en) | Method of manufacturing a semiconductor device | |
US6184093B1 (en) | Method of implementing differential gate oxide thickness for flash EEPROM | |
US5726471A (en) | Programmable non-volatile memory cell and method of forming a programmable non-volatile memory cell | |
JP4950898B2 (ja) | フラッシュメモリをromメモリへ変換する方法、およびその変換されたromメモリを具えるデバイス | |
US5200636A (en) | Semiconductor device having E2 PROM and EPROM in one chip | |
KR20050053786A (ko) | 메모리 셀 및 그 제조 방법, 메모리 셀 어레이, 컴팩트메모리 셀 어레이 및 반도체 디바이스 | |
US6538293B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US5240870A (en) | Stacked gate process flow for cross-point EPROM with internal access transistor | |
US5181090A (en) | High voltage cmos devices | |
US6268247B1 (en) | Memory cell of the EEPROM type having its threshold set by implantation, and fabrication method | |
JPH061840B2 (ja) | 光遮へい型uprom | |
KR100231963B1 (ko) | 용장(冗長)회로용 소거불능 eprom 셀 | |
US6297984B1 (en) | Structure and method for protecting integrated circuits during plasma processing | |
US9466572B2 (en) | Ultraviolet energy shield for non-volatile charge storage memory | |
US6146981A (en) | Method of manufacturing buried contact in SRAM | |
JPH10189774A (ja) | 半導体記憶素子及びその製造方法、並びに半導体記憶装置 | |
JP4255142B2 (ja) | 半導体装置 | |
US6784115B1 (en) | Method of simultaneously implementing differential gate oxide thickness using fluorine bearing impurities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |