JP3254717B2 - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JP3254717B2
JP3254717B2 JP06100992A JP6100992A JP3254717B2 JP 3254717 B2 JP3254717 B2 JP 3254717B2 JP 06100992 A JP06100992 A JP 06100992A JP 6100992 A JP6100992 A JP 6100992A JP 3254717 B2 JP3254717 B2 JP 3254717B2
Authority
JP
Japan
Prior art keywords
output
voltage
level
field
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06100992A
Other languages
English (en)
Other versions
JPH05236500A (ja
Inventor
孝彦 田村
悟司 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP06100992A priority Critical patent/JP3254717B2/ja
Priority to US08/010,776 priority patent/US5339011A/en
Publication of JPH05236500A publication Critical patent/JPH05236500A/ja
Application granted granted Critical
Publication of JP3254717B2 publication Critical patent/JP3254717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G09G1/285—Interfacing with colour displays, e.g. TV receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機、
モニタ装置等の映像表示装置に関するものであり、特に
自動的にＣＲＴのカットオフ特性を制御できるようにな
されているものに関するものである。
【０００２】
【従来の技術】よく知られているように、テレビジョン
受像機等の映像表示装置では、ＣＲＴ（陰極線管）内に
Ｒ，Ｇ，Ｂの各蛍光体が所定の規則で配され、この蛍光
体がＲ，Ｇ，Ｂの映像信号に基づいた各電子銃からのビ
ームによって発光されることによって映像表示をなして
いる。
【０００３】ところで、電子銃を含めてＣＲＴは製造上
のばらつきが多く、またＲ，Ｇ，Ｂの蛍光体の特性もす
べて均一ではなく個々に異なってしまうため、蛍光体が
光りだすカットオフポイントはＲ，Ｇ，Ｂでそれぞれま
ちまちである。カットオフ特性（発光特性）はカソード
電圧に対するカソード電流により表わされ、これを図１
５に示す。この図から理解されるようにＲ，Ｇ，Ｂ各チ
ャンネルでカットオフ特性は一致しない。なお、図１５
はあくまで一例であり、カソード電圧の低い順にカット
オフポイントが常にＲ，Ｇ，Ｂの順になるとは限らず、
カットオフ特性は各ＣＲＴ毎にまったく不規則である。
【０００４】このように一致しないカットオフポイント
を一致させるためには生産工程での調整が必要であり、
つまり、Ｒ，Ｇ，Ｂの各映像信号チャンネルに対して信
号処理／増幅回路系内にレベルシフト回路、ゲインコン
トロール回路等を設け、これらを調整して、各チャンネ
ルでカットオフ特性が一致するようにしていた。
【０００５】そしてさらに、このようなカットオフ調整
工程やゲインコントロール回路の削減のために、自動的
にカットオフ調整を行なうオートカットオフ調整方式が
提案されていた。図１６に従来のオートカットオフ調整
方式が採用されたテレビジョン受像機の要部の回路ブロ
ックを示す。
【０００６】供給された映像信号が図示していない復調
回路系でＲ信号，Ｇ信号，Ｂ信号に復調されると、Ｒ，
Ｇ，Ｂ各信号はそれぞれスイッチ回路１Ｒ，１Ｇ，１Ｂ
に供給される。スイッチ回路１Ｒ，１Ｇ，１Ｂでは、
Ｒ，Ｇ，Ｂ各信号には図１７に示すように各信号の垂直
帰線期間内の互いに異なる所定箇所にリファレンスパル
スＲＰR ，ＲＰG ，ＲＰB が付加される。
【０００７】このようにリファレンスパルスＲＰR ，Ｒ
ＰG ，ＲＰB が付加された信号はレベルシフト回路２
Ｒ，２Ｇ，２Ｂを介してドライブ回路３Ｒ，３Ｇ，３Ｂ
に供給され電子銃がドライブされる。もちろん、ドライ
ブ回路３Ｒ，３Ｇ，３Ｂに供給された映像信号区間の信
号によって映像表示がなされることはいうまでもない。
なお、ドライブ回路３Ｇ，３Ｂの内部構成は３Ｒと同様
であるため図示を省略してある。４はＣＲＴを示す。
【０００８】ここで、垂直帰線期間内に付加されたリフ
ァレンスパルスＲＰR ，ＲＰG ，ＲＰB に注目する。映
像信号部分と同様にリファレンスパルスＲＰR ，ＲＰ
G ，ＲＰB もトランジスタＱ1 に増幅され、ＣＲＴのカ
ソード電流ＲIK，ＧIK，ＢIKが得られることになるが、
このカソード電流ＲIK，ＧIK，ＢIKはトランジスタＰ1
によって検出され、スイッチ回路５Ｒ，５Ｇ，５Ｂを介
して抵抗Ｒ1 に流れることになる。ここで、スイッチ回
路５Ｒ，５Ｇ，５ＢはそれぞれリファレンスパルスＲＰ
R ，ＲＰG ，ＲＰB に相当する期間にのみ接点が閉じら
れるように制御されており、従って抵抗Ｒ1 によって、
図１８に示すようにＲ，Ｇ，Ｂの各リファレンスパルス
ＲＰR ，ＲＰG ，ＲＰB によるカソード電流に対応す
る、３つのパルスを有する電圧が得られることになる。
【０００９】このパルス電圧はクランプ用のコンデンサ
Ｃ1 を介してクランプ回路６に入力され、クランプパル
ス発生部６ａから得られるクランプパルスの区間の電圧
がＶ1 （図１８参照）となるようにコンデンサＣ1 に電
流を出し入れすることによってクランプされる。クラン
プされたパルス電圧はスイッチ回路７によって時系列的
に、Ｒ，Ｇ，Ｂに対応する各コンパレータ８Ｒ，８Ｇ，
８Ｂに分配されて供給される。
【００１０】コンパレータ８Ｒ，８Ｇ，８Ｂには比較基
準電圧として他方の端子に電圧Ｖ1に対してΔＶ1 高い
電圧（Ｖ1 ＋ΔＶ1 ）が供給されており、ＤＣレベルが
Ｖ1にクランプされている各パルス電圧がこれと比較さ
れる。
【００１１】コンパレータ８Ｒ，８Ｇ，８Ｂはそれぞれ
パルス電圧が供給される期間にのみ比較動作を行なうよ
うに制御されており、また比較出力としてはパルス電圧
と基準電圧の誤差値が含有される差動増幅器的な出力が
得られるように構成されている。このコンパレータ８
Ｒ，８Ｇ，８Ｂの比較出力（即ちΔＶ1 ＝ΔＶ1 ’とな
るような電流）はそれぞれサンプルホールドコンデンサ
Ｃ2R，Ｃ2G，Ｃ2Bに供給され、サンプルホールドコンデ
ンサＣ2R，Ｃ2G，Ｃ2Bにホールドされた電圧は、各レベ
ルシフト回路２Ｒ，２Ｇ，２Ｂに対して制御電圧として
供給されることになる。
【００１２】つまり、サンプルホールドコンデンサ
Ｃ2R，Ｃ2G，Ｃ2Bにホールドされた電圧に基づいて、各
レベルシフト回路２Ｒ，２Ｇ，２Ｂでは、それぞれＲ，
Ｇ，Ｂ信号の黒レベルがリファレンスパルスＲＰR ，Ｒ
ＰG ，ＲＰB の高さと等しくなるようにコントロールさ
れることによって、オートカットオフ調整が実現され
る。
【００１３】
【発明が解決しようとする課題】ところで、このような
従来のオートカットオフ調整回路では、以下のような問
題点があった。
【００１４】図１６において一点鎖線で囲った１０の部
分は、通常、１つのＩＣ内で構成されるものであるが、
サンプルホールドコンデンサＣ2R，Ｃ2G，Ｃ2BはＩＣに
対する外付け部品として接続しなければならない。この
ため、部品点数が増え、また、ＩＣの接続ピンも３本は
余分に使用されるため、コスト面、製造工程面で非効率
である。
【００１５】さらに、サンプルホールドコンデンサ
Ｃ2R，Ｃ2G，Ｃ2Bが接続されるピンには１フィールド中
においてリファレンスパルス区間（１Ｈ）しか電流が流
れないためインピーダンスが非常に高いものとなってい
る。ところが、経時変化により基板のインピーダンスが
下がるとリーク電流を生じることとなり、これによって
サンプルホールドコンデンサＣ2R，Ｃ2G，Ｃ2Bのサンプ
ルホールド動作が正常に保たれなくなるということが発
生していた。
【００１６】
【課題を解決するための手段】本発明はこのような問題
点にかんがみてなされたもので、復調した三原色信号の
各々に対し１フィールド毎に、互いに異なる所定箇所に
リファレンスパルスを付加するスイッチ手段と、前記ス
イッチ手段の出力の直流レべルを設定するレべルシフト
手段と、前記レべルシフト手段の出力により駆動される
カソード電流を検出するカソード電流検出手段と、前記
カソード電流検出手段の出力を所定の比較電圧と比較す
る比較手段と、前記比較手段の出力を保持するとともに
カウントするアップダウン手段とを備え、前記レベルシ
フト手段は、アップダウン手段の出力に基づいて映像信
号の直流成分をコントロールすることによってカットオ
フ特性の制御を行なうことができるようにする。
【００１７】さらに、アップダウンカウント手段の出力
が１フィールド単位でアップカウントとダウンカウント
を繰り返す安定期間においては、１フィールド毎に比較
手段に入力されるパルス電圧との比較基準となる基準電
圧は、１フィールド単位で交互に第１のレベルと第２の
レベルに変化するヒステリシス電圧となるように構成す
る。
【００１８】また、Ｄ／Ａ変換手段の出力に対して、映
像信号の各フィールドの映像信号区間に相当する区間に
のみ、Ｄ／Ａ変換手段の出力の最小ビットの変化分が逆
極性で重畳されるようにも構成する。
【００１９】
【作用】１フィールドに１回のリファレンスパルスに基
づくカソード電流から変換されたパルス電圧と、所定の
比較基準電圧との比較情報をアップダウンカウントし、
このカウント出力をアナログ信号に変換することによ
り、その出力値は１フィールドの間ホールドされること
になる。つまり、サンプルホールドコンデンサを用いず
にレベルシフト手段に対する制御情報を得ることができ
る。
【００２０】また、レベルシフト手段の安定期間におい
てはアップダウンカウント手段の出力は、その最小ビッ
トが１フィールド毎にアップ／ダウンを繰り返すことに
なるが、この期間において比較手段に供給される基準電
圧を、第１及び第２のレベルで繰り返されるようにする
ことで、比較動作の誤動作を防止することができる。
【００２１】さらに最小ビットがアップ／ダウンを繰り
返す安定期間においては、映像信号成分に、このアップ
／ダウン情報に基づくレベルシフトが与えられると、１
フィールド周期の輝度フリッカが生じてしまうが、映像
信号区間に相当する部分に対しては、当該最小ビットの
変化分を逆極性で与えることにより、映像信号区間の黒
レベルは一定となり、映像上にフリッカが現われること
を防止することができる。
【００２２】
【実施例】以下、図１〜図１４を用い、（Ａ）オートカ
ットオフ調整動作、（Ｂ）比較基準ヒステリシス電圧供
給動作、（Ｃ）Ｄ／Ａ変換出力に対する逆極性信号の重
畳動作、（Ｄ）オートカットオフループ外での色温度調
整動作、（Ｅ）カウンタパルス制御によるカットオフ調
整の高速安定化動作、の順に本発明の映像表示装置の実
施例を説明する。なお、本実施例の説明に前記図１７，
図１８を援用する。
【００２３】（Ａ）オートカットオフ調整動作 図１はテレビジョン受像機を実施例とした場合の要部を
ブロック図で示したものであり、１１Ｒ，１１Ｇ，１１
Ｂはスイッチ回路であり、復調されたＲ信号、Ｇ信号、
Ｂ信号に対して、それぞれ異なる垂直帰線期間の所定部
分に前記図１７で示したようにリファレンスパルスＲＰ
R ，ＲＰG ，ＲＰB を付加する。１２Ｒ，１２Ｇ，１２
Ｂはレベルシフト回路であり、後述するように映像信号
の黒レベルをコントロールし、Ｒ，Ｇ，Ｂ各チャンネル
のカットオフ特性を調整する。
【００２４】レベルシフト回路１２Ｒ，１２Ｇ，１２Ｂ
の出力はそれぞれドライブ回路１３Ｒ，１３Ｇ，１３Ｂ
に供給されトランジスタＱ1 で増幅されて、ＣＲＴ１４
におけるＲ，Ｇ，Ｂ各電子銃がドライブされるととも
に、カソード電流ＲIK，ＧIK，ＢIKがトランジスタＰ1
によって検出されるようになされている。
【００２５】カソード電流ＲIK，ＧIK，ＢIKはスイッチ
回路１５Ｒ，１５Ｇ，１５Ｂを介して抵抗Ｒ1 に流れる
ことになる。スイッチ回路１５Ｒ，１５Ｇ，１５Ｂはそ
れぞれリファレンスパルスＲＰR ，ＲＰG ，ＲＰB に相
当する期間にのみ接点が閉じられるように制御されてお
り、従って抵抗Ｒ1 によって、前記図１８に示すように
Ｒ，Ｇ，Ｂの各リファレンスパルスＲＰR ，ＲＰG ，Ｒ
ＰB によるカソード電流に対応する、３つのパルスを有
する電圧が得られる。
【００２６】このパルス電圧はクランプ用のコンデンサ
Ｃ1 を介してクランプ回路１６に入力され、クランプパ
ルス発生部１６ａから得られるクランプパルスの区間の
電圧がＶ1 （図１８参照）となるようにコンデンサＣ1
に電流を出し入れすることによってクランプされる。図
２（ａ）に示すようにクランプされたパルス電圧はコン
パレータ１７に供給される。
【００２７】コンパレータ１７には比較基準電圧として
他方の端子に電圧Ｖ1 に対してΔＶ1 高い電圧（Ｖ1 ＋
ΔＶ1 ）が供給されており、ＤＣレベルがＶ1 にクラン
プされている各パルス電圧がこれと比較され、『Ｈ（５
Ｖ）』又は『Ｌ（０Ｖ）』の比較出力をなす（図２
（ｂ）参照）。
【００２８】このコンパレータ１７の比較出力はアップ
ダウンカウンタ部１８Ｒ，１８Ｇ，１８Ｂに供給され
る。そして、各アップダウンカウンタ部１８Ｒ，１８
Ｇ，１８Ｂでは、各チャンネルのリファレンスパルスに
相当する期間に、図２（ｃ）〜（ｅ）に示すようにカウ
ントクロックＲCK，ＧCK，ＢCKが与えられ、これに基づ
いて、コンパレータ１７の出力が『Ｈ』であればアップ
カウント、『Ｌ』であればダウンカウントを行なう。な
お、図２（ｆ）〜（ｈ）にはカウント出力のＬＳＢのみ
を示している。１９Ｒ，１９Ｇ，１９Ｂは、アップダウ
ンカウンタ部１８Ｒ，１８Ｇ，１８Ｂの出力をアナログ
信号に変換するＤ／Ａ変換器を示す。
【００２９】各アップダウンカウンタ部及びＤ／Ａ変換
器（１８Ｒ，１９Ｒ）（１８Ｇ，１９Ｇ）（１８Ｂ，１
９Ｂ）は具体的には例えば図３のように構成されてい
る。即ち、コンパレータ１７からの出力はまずＤフリッ
プフロップ３０のデータ端子に入力されており、カウン
トクロック（ＲCK，ＧCK，ＢCK）がラッチクロックとし
て用いられて、供給されている比較出力がラッチ出力さ
れる。そして、そのラッチ出力がアップダウンカウンタ
３１に供給されている。このように、ラッチ出力をカウ
ントするようにすることで、コンパレータ１７の出力の
波形なまりの影響を取り除くことができる。
【００３０】この場合、アップダウンカウンタ３１に対
しては、実際にはカウントクロック（ＲCK，ＧCK，
ＢCK）がインバータ３２を介して供給されており、イン
バータ３２の出力の立ち上がりでカウントを行なう。ア
ップダウンカウンタ３１においては例えば８ビットのカ
ウント動作が行なわれ、そのカウント出力は抵抗ｒ0 〜
ｒ15によって成るＤ／Ａ変換器によってアナログ電圧値
として出力される。なお、インバータ３３及びスイッチ
回路３４については後述する。
【００３１】このようにコンパレータ１７の比較動作に
基づいてアップ／ダウンカウントされた数値をアナログ
化した電圧、即ちＲ，Ｇ，Ｂ各チャンネルについてＤ／
Ａ変換器１９Ｒ，１９Ｇ，１９Ｂの出力は、それぞれレ
ベルシフト回路１２Ｒ，１２Ｇ，１２Ｂに対して制御電
圧として供給されることになる。つまり、各レベルシフ
ト回路１２Ｒ，１２Ｇ，１２Ｂでは、それぞれＲ，Ｇ，
Ｂ信号の黒レベルがリファレンスパルスＲＰR ，ＲＰ
G ，ＲＰB の高さと等しくなるように（つまり、前記図
１８における電圧ΔＶ1 ’がΔＶ1 と等しくなるよう
に）コントロールされることによって、オートカットオ
フ調整が実現される。
【００３２】従って、アップダウンカウンタ３１として
は、当初、各フィールドでアップカウント又はダウンカ
ウントを継続していくが、所定時点以後１フィールド毎
にアップカウントとダウンカウントを繰り返すように収
束していく。即ち、この時点でオートカットオフ調整動
作は安定していることになる。
【００３３】このような本実施例において、一点鎖線で
囲った１０内は１つのＩＣ内で回路構成ができるため、
オートカットオフ調整動作を実現するために図１６に示
した従来例のように外付けのサンプルホールドコンデン
サは不要となる。従って、本実施例ではＩＣにおいて必
要なピン数の削減、素子の削減等が実現され、コスト
面、製造工程面等で効率化される。また、経時変化の影
響によって外付けのサンプルホールドコンデンサの動作
が正常に保たれなくなり、オートカットオフ調整動作が
不安定になることももちろんない。
【００３４】（Ｂ）比較基準ヒステリシス電圧供給動作 ところで、オートカットオフ調整動作の安定時において
は、逆にいえば、このようなアップダウンカウンタ３１
におけるアップカウントとダウンカウントが正確に繰り
返されられていなければならないが、このためにはコン
パレータ１７の出力が１フィールド毎のＲ，Ｇ，Ｂ各リ
ファレンスパルスＲＰR ，ＲＰG ，ＲＰB （リファレン
スパルスによって検出されたカソード電流に対応するパ
ルス電圧）に対して、『Ｌ』『Ｈ』の出力を繰り返すこ
とが条件となる。
【００３５】しかし、安定状態では１フィールド毎のパ
ルス電圧はかなり比較基準電圧と近い値となっており、
その差は十分には大きくない。このため例えばノイズの
影響等によりコンパレータ１７における比較動作に誤り
が発生しやすいという恐れがある。この誤動作の発生の
確率はランダムであるため、誤動作によってホワイトバ
ランスが瞬間的に崩れ画面上に色のフリッカが見えてし
まう。
【００３６】そこで、本実施例では、コンパレータ１７
に供給される比較基準電圧（Ｖ1 ＋ΔＶ1 ）を制御する
ヒステリシス電圧回路２０Ｒ，２０Ｇ，２０Ｂ、及びス
イッチ回路２１が設けられている。実際にはヒステリシ
ス電圧回路２０Ｒ，２０Ｇ，２０Ｂ、及びスイッチ回路
２１は図４における４０、即ちオアゲート４１、抵抗Ｒ
2 及び、前記した比較基準電圧の電源部（Ｖ1 ＋ΔＶ
1 ）と抵抗Ｒ3 によって構成することができる。
【００３７】オアゲート４１の前段のＤフリップフロッ
プは、前記図３におけるＤフリップフロップ３０に相当
する。つまり、それぞれアップダウンカウンタ部１８
Ｒ，１８Ｇ，１８ＢにおけるＤフリップフロップ３０を
示す。
【００３８】コンパレータ１７はトランジスタＰ11，Ｐ
12の差動対により、トランジスタＰ11のベース側に供給
される比較基準電圧（Ｖ1 ＋ΔＶ1 ）と、トランジスタ
Ｐ12のベース側に供給されるパルス電圧を比較し、比較
出力がトランジスタＱ13のコレクタから取り出されるよ
うになされているが、上述したように、各アップダウン
カウンタ部１８Ｒ，１８Ｇ，１８ＢにおけるＤフリップ
フロップ３０に、この比較出力は供給され、リファレン
スパルス区間にのみ供給されるラッチクロックＲCK，Ｇ
CK，ＢCKに基づいてラッチされる。このＤフリップフロ
ップ３０のラッチ出力（即ち５Ｖ出力又は０Ｖ出力）は
図３のとおりアップダウンカウンタ３１に供給されると
ともに、図４に示すようにオアゲート４１に供給され
る。そして、抵抗Ｒ2 ，Ｒ3 により、本来の比較基準電
圧（Ｖ1 ＋ΔＶ1 ）と抵抗分割により加算されることに
なる。
【００３９】これによって、図５（ａ）に点線で示すよ
うに、比較基準電圧は、Ｄフリップフロップ３０のラッ
チ出力が『Ｈ』となった以降は比較的高い第１の電圧Ｖ
R1となり、Ｄフリップフロップ３０のラッチ出力が
『Ｌ』となった以降は比較的低い第２の電圧ＶR2となる
ことになる。なお、図５（ｂ）（ｃ）（ｄ）は、コンパ
レータ１７に供給されるパルス電圧、ラッチクロック、
Ｄフリップフロップ出力を、それぞれ簡略化のためＲ，
Ｇ，Ｂのいづれかの１チャンネル分のみで示している。
従って実際には図５（ａ）の比較基準電圧も３チャンネ
ル分が合成された波形となる。
【００４０】比較基準電圧がこのように、つまり、コン
パレータ１７が『Ｌ』を出力すべき時点ｔL には、比較
基準電圧はＶR1となり、コンパレータ１７が『Ｈ』を出
力すべき時点ｔH には、比較基準電圧はＶR2となるよう
に，コンパレータ１７の出力に基づいて上下することに
より、安定時、即ちパルス電圧と比較基準電圧の値が近
付いた状態で１フィールド毎に『Ｈ』『Ｌ』の比較結果
が出力されるべき状態において、比較動作はノイズ等の
影響を受けにくく安定したものとなる。
【００４１】（Ｃ）Ｄ／Ａ変換出力に対する逆極性信号
の重畳動作 さて、本実施例においては、このようにオートカットオ
フループが安定した状態において、Ｒ，Ｇ，Ｂ各チャン
ネルに対応する各アップダウンカウンタ３１の最小位ビ
ットが１フィールド毎に『Ｌ』『Ｈ』を繰り返すことに
なるが、これは、そのままでは安定時において最小位ビ
ットの変化分（つまり、Ｄ／Ａ変換器１９Ｒ，１９Ｇ，
１９Ｂの最小ビット分の電圧値の変化分）だけレベルシ
フト回路１２Ｒ，１２Ｇ，１２Ｂにおいてレベルシフト
がなされてしまうことになる。従って、その分映像信号
の黒レベルが１フィールド毎に上下し、しかもこの状態
はＲ，Ｇ，Ｂ各チャンネルで同様であるため、画面上で
輝度フリッカとなって影響が現われる。
【００４２】そこで、本実施例では映像信号区間におい
てのみ、Ｄ／Ａ変換器１９Ｒ，１９Ｇ，１９Ｂの出力
に、Ｄ／Ａ変換器１９Ｒ，１９Ｇ，１９Ｂの最小ビット
分の電圧値の変化分を逆極性で重畳することにより、輝
度フリッカの発生を防止している。これを再び図３を用
い、図６を参照して説明する。
【００４３】上述のとおり、コンパレータ１７の出力は
Ｒ，Ｇ，Ｂ各チャンネルにおいて、ラッチクロック（及
びインバータ３２を介したカウントクロック）ＲCK，Ｇ
CK，ＢCKに基づいてＤフリップフロップ３０によってラ
ッチされ、アップダウンカウンタ３１にカウントされる
が、その状態は図６（ａ）〜（ｃ）の通りである。ここ
で、アップダウンカウンタ３１の極性は『Ｈ』でアッ
プ、『Ｌ』でダウンとなっている。このアップダウンカ
ウンタ３１の出力は抵抗ｒ0 〜ｒ15で構成されるＤ／Ａ
変換器（１９Ｒ，１９Ｇ，１９Ｂ）に送られるが、通
常、抵抗ｒ0 はスイッチ回路３４がアース端子に接続さ
れることにより接地されており、その状態ではＤ／Ａ変
換器（１９Ｒ，１９Ｇ，１９Ｂ）の出力（最小位ビット
相当）は図６（ｄ）のようになる。そして、このＤ／Ａ
変換器出力によってレベルシフト回路（１２Ｒ，１２
Ｇ，１２Ｂ）におけるレベルシフト量が制御されるわけ
である。
【００４４】ここで、スイッチ回路３４をインバータ３
３側の端子に接続し、図６（ｂ）の信号をインバータ３
３に通して反転させた図６（ｅ）の信号を抵抗ｒ0 に供
給すると、Ｄ／Ａ変換器（１９Ｒ，１９Ｇ，１９Ｂ）の
出力は図６（ｆ）のようになり、つまり、図６（ｄ）に
おいて、映像信号区間でＬレベルになっていた部分（斜
線部）が埋め合わされたような補正波形となる。即ち、
Ｄ／Ａ変換器（１９Ｒ，１９Ｇ，１９Ｂ）の出力におけ
る最小位ビットの変化分はキャンセルされる。これによ
って、映像信号区間において黒レベルは一定とされ、画
面上に輝度フリッカが発生することが防止される。
【００４５】ただし、図６（ｇ）に示されるリファレン
スパルス区間（＝垂直帰線区間）においてこのような補
正を行なってしまってはオートカットオフ動作自体が行
なわれなくなってしまうため、このリファレンスパルス
区間のみは補正をかけない。つまり、スイッチ回路３４
はリファレンスパルス区間は接地され、映像信号区間区
間はインバータ３３を接続するように制御されることに
なる。これによって、実際のＤ／Ａ変換器（１９Ｒ，１
９Ｇ，１９Ｂ）の出力は図６（ｈ）のようになる。
【００４６】もちろん、接地していた抵抗ｒ0 に、イン
バータ３３の出力を加えて上記補正を行なうようにして
も、レベルシフト制御電圧としての１ビットの精度は影
響を受けない。図７に補正動作を行なわない場合のＤ／
Ａ変換器出力（ＬＳＢ相当）を点線で示し、補正動作を
実行したときのＤ／Ａ変換器出力（ＬＳＢ相当）を実線
で示したとおりである。
【００４７】（Ｄ）オートカットオフループ外での色温
度調整動作 ところで、図１において示される２２は色温度の調整の
ために設けられたスイッチ回路を示しており、色温度調
整は各レベルシフト回路１２Ｒ，１２Ｇ，１２Ｂが色温
度調整電圧Ｖ3 をコントロールし、映像信号のＤＣシフ
ト量を変えることによって行なう。ただし、上述してき
たオートカットオフのループをコントロールするための
リファレンスパルス区間で色温度調整電圧Ｖ3 をコント
ロールすると、リファレンスパルスＲＰR ，ＲＰG ，Ｒ
ＰB の高さも変化してしまい、オートカットオフ調整動
作が正常に働かなくなる。従って、リファレンスパルス
区間ではスイッチ回路２２が固定電圧Ｖ4 を選択するよ
うに制御されるものである。
【００４８】以下、この各レベルシフト回路１２Ｒ，１
２Ｇ，１２Ｂにおいて実行される色温度調整について述
べる。オートカットオフ調整動作により、Ｒ，Ｇ，Ｂの
発光ポイントがある程度一致されたとしても、白色の微
妙な見え方をこのＣＲＴで均一にするため、色温度調整
が必要になる。
【００４９】このため、図１６に示した従来のオートカ
ットオフ調整方式においては、各チャンネルのコンパレ
ータ８Ｒ，８Ｇ，８Ｂの比較基準電圧を細かく設定する
ことで色温度調整を行なっていた。即ち図１６の回路の
場合、ΔＶ1 の値をコントロールして比較基準電圧を変
えると、カットオフ調整ループにより、カソード電流
（ＲIK，ＧIK，ＢIK）を検出したパルス電圧の高さが変
化し、これに伴い、Ｒ，Ｇ，Ｂ各チャンネルのリファレ
ンスパルスＲＰR ，ＲＰG ，ＲＰB の高さが変化する。
そして、映像信号の黒レベルはリファレンスパルスＲＰ
R ，ＲＰG ，ＲＰB を基準に調整されるものであるた
め、比較基準電圧の設定により色温度の調整が可能とな
る。色温度調整のための比較基準電圧の制御は、例えば
図示しないシステムコントロール部からバスを介して供
給される制御信号により実行される。
【００５０】ところが本実施例の場合、このようにカッ
トオフ調整ループ内で色温度調整を実行するのは好適で
はない。なぜなら、本実施例はＤ／Ａ変換器（１９Ｒ，
１９Ｇ，１９Ｂ）の出力によりリファレンスパルスＲＰ
R ，ＲＰG ，ＲＰB の高さを制御しているが、Ｄ／Ａ変
換器（１９Ｒ，１９Ｇ，１９Ｂ）のビット分解能と色温
度調整のためのバスコントロール信号の分解能は、一致
するとは限らないためである。
【００５１】例えば図８に示す、ＣＲＴのカソード電流
とＲＧＢ出力（＝ＣＲＴのドライブアンプ入力）の関係
において、オートカットオフ調整動作に必要なカソード
電流のダイナミックレンジを区間Ａとする。ここで、Ｄ
／Ａ変換器（１９Ｒ，１９Ｇ，１９Ｂ）のビット分解能
は実線によるΔＶ1B、色温度調整のためバスコントロー
ル信号の分解能を点線によるΔＶ2Bとすると、バスコン
トロール信号によって色温度調整を指示しても、実際に
は映像信号の黒レベルの調整はＤ／Ａ変換器（１９Ｒ，
１９Ｇ，１９Ｂ）のビット分解能に依存するため、色温
度調整については不感帯が生じ、精度が粗くなることに
なる。
【００５２】そこで本実施例では、色温度調整はオート
カットオフ調整ループ外において、レベルシフト回路１
２Ｒ，１２Ｇ，１２Ｂで色温度調整電圧Ｖ3 を用いて、
コントロールするようにしている。本実施例における各
レベルシフト回路１２Ｒ，１２Ｇ，１２Ｂは例えば図９
のように構成されている。
【００５３】この回路において映像信号（Ｒ信号，Ｇ信
号，Ｂ信号）はトランジスタＱ21のベースに入力され
る。そして映像信号出力はトランジスタＱ21のエミッタ
からＲ20，Ｒ21を経て得られる。ここで、オートカット
オフ調整のための制御電圧、即ちＤ／Ａ変換器（１９
Ｒ，１９Ｇ，１９Ｂ）の出力はトランジスタＱ25のベー
スに入力され、電流Ｉ2 に変換される。トランジスタＱ
23，Ｑ24はカレントミラー回路を構成しているため、電
流Ｉ2 が抵抗Ｒ20及びＲ21を流れることになる。
【００５４】一方、色温度調整電圧Ｖ3 又は固定電圧Ｖ
4 による電流Ｉ1 は抵抗Ｒ20を流れる。この抵抗Ｒ20，
Ｒ21は映像信号のＤＣレベルをシフトさせる機能を有す
ることになり、ＤＣシフト量は抵抗Ｒ20，Ｒ21に流れる
電流によって決まる。
【００５５】ここで、トランジスタＱ22はベース接地の
アンプとされ、エミッタの電位は約0.4 Ｖになってい
る。従って、色温度調整電圧Ｖ3 、抵抗Ｒ22，Ｒ23の値
により、電流Ｉ1 の値が決まる。この場合、抵抗Ｒ22，
Ｒ23の値は固定であるため、色温度調整電圧Ｖ3 の値に
より、電流Ｉ1 の値がコントロールされる。抵抗Ｒ22を
３０ｋΩ、抵抗Ｒ23を２ｋΩとしたときに、色温度調整
電圧Ｖ3 を1.5 〜3.5 Ｖまで変化させたときの電流Ｉ1
の変化を図１０に示す。このように抵抗Ｒ20を流れる電
流Ｉ1 の値を変化させることにより色温度調整が可能に
なる。そして、この電流Ｉ1 の調整、即ち色温度調整電
圧Ｖ3 の調整はＤ／Ａ変換器（１９Ｒ，１９Ｇ，１９
Ｂ）のビット分解能に依存するものではないため、色温
度調整精度がＤ／Ａ変換器を用いたことによって限定さ
れるものではなく、あくまでバスコントロールの精度に
よって調整精度を所望の通りに設定できる。
【００５６】なお、実際のＤＣレベルのシフト量、つま
り、レベルシフト回路（１２Ｒ，１２Ｇ，１２Ｂ）とし
てのレベルシフト量は、抵抗Ｒ20，Ｒ21に流れる電流Ｉ
2 の値にも依存することになる。つまり、トランジスタ
Ｑ21から入力された映像信号は、 ｛（Ｉ1 ＋Ｉ2 ）×Ｒ20＋Ｉ2 ×Ｒ21｝ の電圧効果分レベルシフトされて出力される。
【００５７】このように本実施例におけるレベルシフト
回路（１２Ｒ，１２Ｇ，１２Ｂ）では、オートカットオ
フ調整ループによって決定される電流Ｉ2 と、色温度調
整電圧Ｖ3 によって決定される電流Ｉ1 によって相互に
独立したレベルシフト制御系が構成されているが、前述
したように、リファレンスパルス区間はスイッチ回路２
２が固定電圧Ｖ4 を選択しているため、色温度調整動作
がオートカットオフ調整動作の妨げとなることはない。
【００５８】（Ｅ）カウンタパルス制御によるカットオ
フ調整の高速安定化動作 ところで、上記実施例の場合、リファレンスパルスＲＰ
R ，ＲＰG ，ＲＰB は１フィールドにつき１回付加され
ており、リファレンスパルスによって検出されたカソー
ド電流に対応するパルス電圧も１フィールドに１回得ら
れてコンパレータ１７に入力される。そして比較出力
は、各アップダウンカウント部１８Ｒ，１８Ｇ，１８Ｂ
において１フィールドにつき１回のカウント動作に供さ
れることになる。このため、カットオフ調整のためのレ
ベルシフト動作は１フィールドにつきＤ／Ａ変換器出力
の最小ビット相当の幅で制御されている。
【００５９】一方、実際のＣＲＴでは電源オンの後、ヒ
ーターが暖まり電子銃によるビーム放射が安定するまで
にはある程度時間がかかるが、この間は特にリファレン
スパルスＲＰR ，ＲＰG ，ＲＰB に基づいて検出される
カソード電流に相当するパルス電圧も、コンパレータ１
７に供給される比較基準電圧（Ｖ1 ＋ΔＶ1 ）とかなり
電圧差があることが多い。
【００６０】ここで、１フィールドにつきリファレンス
パルスＲＰR ，ＲＰG ，ＲＰB のレベルシフト量が最小
ビット相当の制御がなされているだけでは、安定状態
（つまりアップダウンカウンタ３１が１フィールド毎に
アップカウント／ダウンカウントを繰り返すようになる
状態）に到達するまでにかなり時間がかかることにな
る。
【００６１】通常のテレビジョン受像機では、電源オン
の後、多少の時間（数秒程度）は映像を表示しないよう
にブランキングをかけているが、オートカットオフ調整
動作が安定状態に達する前に映像ブランキングを解除し
てしまうと異常な映像が表示されてしまうため、少なく
とも安定状態に達するまでは映像ブランキングを継続し
ている。つまり電源オン直後はカソード電流が流れてい
ないため、Ｄ／Ａ出力による制御信号は、電流量を多く
するように機能しレベルシフト回路において映像信号出
力の直流成分が上がっていくようににシフトされる。
【００６２】そして、しばらくしてＣＲＴがあたたま
り、カソード電流が得られるようになると、リファレン
スパルス、及び映像信号出力の直流成分は低くなってい
き、ある時点で安定する。この安定状態に達することに
よって初めて正常な画像表示がなされるためである。こ
のため、オートカットオフ調整動作で安定状態に達する
までの時間が長引くことは必然的になかなか映像が現わ
れないことになり非常に好ましくない。
【００６３】このため上記実施例を採用する場合、ＣＲ
Ｔが安定状態に達するまでは１フィールドにつきアップ
ダウンカウンタ３１が複数回のカウント動作を行なうよ
うし、オートカットオフ調整動作が速やかに安定状態に
到達できるようににすることが望ましい。
【００６４】そこで、アップダウンカウント部１８Ｒ，
１８Ｇ，１８Ｂに供給されるカウントクロックＲCK，Ｇ
CK，ＢCKの発生部を、図１１のように構成する。また図
１１における各部の入出力波形を図１２に示す。図１１
において５１，５２，５３はＤフリップフロップ、５
４、５５はナンドゲート、５６はスイッチ回路であり、
入力端子５７には１水平周期に１回のパルス信号Ｈ
BL（例えば水平同期信号、又は水平同期信号から生成さ
れた同周波数の信号）が入力され、また入力端子５８に
は信号ＨBLの４倍の周波数の信号ＦＨ4が入力されてい
る（図１２（ａ）（ｂ）参照）。
【００６５】信号ＨBLはインバータ５９を介してＤフリ
ップフロップのリセット入力端子に供給され（図１２
（ｃ））、また信号ＦＨ4 はＤフリップフロップ５１，
５２，５３のラッチクロックとして供され、同時にナン
ドゲート５４に入力される。また、Ｄフリップフロップ
５１のＱ出力（図１２（ｄ））はＤフリップフロップ５
２及びナンドゲート５４に供給され、またＤフリップフ
ロップ５２のＱ出力（図１２（ｅ））はＤフリップフロ
ップ５３及びナンドゲート５５に入力される。さらにＤ
フリップフロップ５３のｘＱ出力（図１２（ｇ））はナ
ンドゲート５５に入力される。
【００６６】従って、ナンドゲート５４からは図１２
（ｈ）のように１水平期間に３つのパルスを有するクロ
ックが出力され、一方、ナンドゲート５５からは図１２
（ｉ）のように１水平期間に１つのパルスを有するクロ
ックが出力される。このナンドゲート５４，５５の出力
はスイッチ回路５６で選択されて、さらに、各チャンネ
ルのリファレンスパルスに対応したタイミング処理がな
されて、各アップダウンカウント部１８Ｒ，１８Ｇ，１
８Ｂにカウントクロック（ＲCK，ＧCK，ＢCK）として供
給される。
【００６７】従って各チャンネルにおいて、アップダウ
ンカウント部（１８Ｒ，１８Ｇ，１８Ｂ）に入力される
図１３（ａ）のようなコンパレータ１７の比較出力に対
して、ナンドゲート５５の出力が選択されている場合
は、図１３（ｂ）のようなカウントクロックが供給され
て１フィールドにつき１回のカウント動作がなされ、ナ
ンドゲート５４の出力が選択されている場合は、図１３
（ｃ）のようなカウントクロックが供給されて１フィー
ルドにつき３回のカウント動作が実行される。つまり、
ＣＲＴが安定状態に達していない時点においては、図１
３（ｃ）のカウントクロックを用いることにより、オー
トカットオフ調整動作の安定状態に到達するまでの時間
を早めることができる。
【００６８】図１４（ａ）〜（ｃ）は、アップダウンカ
ウンタ３１が電源オン直後の不安定期間において１フィ
ールドに３回カウント動作を行ない、また安定期間に達
した後は１フィールドに１回のカウント動作を行なうよ
うにした際の、リファレンスパルス、カウントクロッ
ク、及びＤ／Ａ変換器（１９Ｒ，１９Ｇ，１９Ｂ）の出
力を１チャンネル分のみで示している。このようにカウ
ントクロックを制御することで迅速な安定化が実現さ
れ、電源オン直後の映像ブランキング時間も短縮化する
ことができる。なお、不安定時には水平期間に３回のカ
ウントパルスを得るようにしたが、２回目、又は４回以
上のカウントパルスを生成するようにしても良い。
【００６９】ところでこの場合、スイッチ回路５６の切
換タイミングを得るために、ＣＲＴの動作が安定状態に
達したか否かを識別する手段が必要である。このため、
図１１においてカウンタ部６０は入力端子６１に供給さ
れる垂直ブランキングパルスを電源オン時から所定数カ
ウントし、カウントアップ情報をアンドゲート６２に出
力する。また、カソード電流（ＲIK，ＧIK，ＢIK）の有
無を検出する検出部６３Ｒ，６３Ｇ，６３Ｂが設けら
れ、Ｒ，Ｇ，Ｂ各チャンネルの全てについてカソード電
流が検出されたという情報がアンドゲート６４を介して
出力される。
【００７０】カソード電流の検出は、例えば図１、図３
に示したアップダウンカウント部（１８Ｒ，１８Ｇ，１
８Ｂ）におけるアップダウンカウンタ３１のカウント値
が、電源オン直後の所定の時点でに『０』リセットされ
た状態から、リファレンスパルスに基づくカソード電流
によるパルス電圧の供給に伴うカウント動作で、例えば
『３』まで、カウントアップされたことによって検出す
ることができる。
【００７１】アンドゲート６２からは、少なくとも電源
オンから所定時間を経て、かつ、カソード電流が検出さ
れた状態を示す情報が出力され、この出力によってカウ
ンタ６５のカウントが開始される。そしてカウンタ６５
が所定時間（例えば0.8 〜１秒）をカウントした時点
で、ＣＲＴは安定動作に入ったと判断し、そのカウント
アップ信号により、当初ナンドゲート５４側に接続され
ていたスイッチ回路５６をナンドゲート５５側に切り換
える。
【００７２】この場合、ＣＲＴ動作の安定化の識別は、
カソード電流の検出（つまりＣＲＴが温まったこと）
と、その検出後の待機時間の２段階で判断していること
になるが、このようにすることにより、例えば一旦電源
オフした後すぐに電源オンとした場合など、ＣＲＴが既
に温まっている状態（カソード電流検出信号が比較的早
く得られる場合）では、不要な待機時間をなくし、ＣＲ
Ｔの安定状態到達の判断を素早く行なうことができる。
もちろん逆に気温が低くＣＲＴがなかなか温まらない場
合なども、カソード電流の検出を条件に入れていること
により、十分な待機時間を得ることができる。
【００７３】なお、本発明は以上説明してきた実施例に
限定されるものではなく、発明の要旨の範囲内で各種変
更可能である。
【００７４】
【発明の効果】以上説明したように本発明の映像表示装
置は、映像信号の１フィールド毎に所定箇所にリファレ
ンスパルスを付加し、このリファレンスパルスによって
得られるカソード電流をパルス電圧に変換し、パルス電
圧を所定の基準電圧と比較する比較手段の出力によって
ＣＲＴのカットオフ特性の制御情報を得る際に、比較手
段の出力をアップダウンカウント手段でカウントした出
力によって映像信号の直流成分をコントロールするレベ
ルシフト手段とを有することによってカットオフ特性の
制御を行なうようにしたため、オートカットオフ調整ル
ープをＩＣ内で構成でき、外付け部品としてのサンプル
ホールドコンデンサを不要とすることができる。これに
よって、部品点数の削減、ＩＣに必要な接続ピン数の削
減が可能となり、コスト面、製造工程面で効率化が実現
されるという効果がある。また、経時変化の影響によ
り、オートカットオフ調整動作が不安定になることもな
いという利点も生じる。
【００７５】さらに、比較手段に供給される比較基準電
圧が、１フィールド単位で交互に第１のレベルと第２の
レベルとなるようにすることにより、アップダウンカウ
ント手段の出力が安定期間において１フィールド単位で
アップカウントとダウンカウントを繰り返す安定動作を
適正に行なうことができ、ノイズ等の影響によってオー
トカットオフ調整動作が不安定になることは防止される
という効果がある。
【００７６】また、Ｄ／Ａ変換手段の出力に対して、映
像信号の各フィールドの映像信号区間に相当する区間に
のみ、Ｄ／Ａ変換手段の出力の最小ビットの変化分が逆
極性で重畳されるようにすることで、画面上に輝度フリ
ッカが発生することも防止できる。
【図面の簡単な説明】
【図１】本発明の映像表示装置の一実施例の要部のブロ
ック図である。
【図２】実施例のリファレンスパルスに基づくカウント
動作の説明図である。
【図３】実施例のアップダウンカウント部及びＤ／Ａ変
換器の構成図である。
【図４】実施例の比較基準ヒステリシス電圧の発生部の
説明のための回路図である。
【図５】実施例の比較基準ヒステリシス電圧の説明ため
の波形図である。
【図６】実施例のＤ／Ａ変換器の出力に対する補正動作
の説明のための波形図である。
【図７】実施例のＤ／Ａ変換器の出力の説明図である。
【図８】実施例の色温度調整の制御信号のビット精度の
説明図である。
【図９】実施例のレベルシフト回路の回路図である。
【図１０】実施例の色温度調整電圧による調整動作の説
明図である。
【図１１】実施例のカウントクロック生成部のブロック
図である。
【図１２】実施例のカウントクロック生成動作の説明の
ための波形図である。
【図１３】実施例のカウントクロックによるカウント動
作の説明図である。
【図１４】実施例のカウントクロックに基づくＤ／Ａ変
換器出力の説明図である。
【図１５】Ｒ，Ｇ，Ｂ各チャンネルのカットオフ特性の
説明図である。
【図１６】従来の映像表示装置のオートカットオフ調整
部のブロック図である。
【図１７】リファレンスパルスの説明図である。
【図１８】リファレンスパルスに基づくカソード電流に
よって得られるパルス電圧の説明図である。
【符号の説明】
１０ ＩＣ １１Ｒ，１１Ｇ，１１Ｂ スイッチ回路 １２Ｒ，１２Ｇ，１２Ｂ レベルシフト回路 １３Ｒ，１３Ｇ，１３Ｂ ドライブ回路 １４ ＣＲＴ １７ コンパレータ １８Ｒ，１８Ｇ，１８Ｂ アップダウンカウント部 １９Ｒ，１９Ｇ，１９Ｂ Ｄ／Ａ変換器 ２０Ｒ，２０Ｇ，２０Ｂ ヒステリシス電圧発生部 ２２ スイッチ回路 ３０ Ｄフリップフロップ ３１ アップダウンカウンタ ５１，５２，５３ Ｄフリップフロップ ６０，６２ カウンタ ６２Ｒ，６２Ｇ，６２Ｂ 検出部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−185992（ＪＰ，Ａ) 特開 昭64−60090（ＪＰ，Ａ) 特開 昭61−199390（ＪＰ，Ａ) 特開 平３−211988（ＪＰ，Ａ) 特開 昭56−36292（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/44 - 9/78

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 復調した三原色信号の各々に対し１フィ
    ールド毎に、互いに異なる所定箇所にリファレンスパル
    スを付加するスイッチ手段と、 前記スイッチ手段の出力の直流レべルを設定するレべル
    シフト手段と、 前記レべルシフト手段の出力により駆動されるカソード
    電流を検出するカソード電流検出手段と、 前記カソード電流検出手段の出力を所定の比較電圧と比
    較する比較手段と、 前記比較手段の出力を保持するとともにカウントするア
    ップダウン手段と、を備え、 前記レベルシフト手段は、前記アップダウン手段の出力
    に基づいて映像信号の直流成分をコントロールすること
    によって カットオフ特性の制御を行なうことができるよ
    うに構成されたことを特徴とする映像表示装置。
  2. 【請求項２】 前記アップダウン手段の出力をアナログ
    信号に変換して前記レベルシフト手段に供給するＤ／Ａ
    変換手段を備えていることを特徴とする請求項１に記載
    の映像表示装置。
  3. 【請求項３】 前記アップダウン手段の出力が１フィー
    ルド単位でアップカウントとダウンカウントを繰り返す
    安定期間においては、１フィールド毎に前記比較手段に
    入力される、前記リファレンスパルスに基づくパルス電
    圧との比較基準となる前記基準電圧は、１フィールド単
    位で交互に第１のレベルと第２のレベルとなるように構
    成されていることを特徴とする請求項２に記載の映像表
    示装置。
  4. 【請求項４】 前記Ｄ／Ａ変換手段の出力に対して、映
    像信号の各フィールドの映像信号区間に相当する区間に
    のみ、前記Ｄ／Ａ変換手段の出力の最小ビットの変化分
    が逆極性で重畳されるように構成されたことを特徴とす
    る請求項２に記載の映像表示装置。
JP06100992A 1992-02-18 1992-02-18 映像表示装置 Expired - Fee Related JP3254717B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06100992A JP3254717B2 (ja) 1992-02-18 1992-02-18 映像表示装置
US08/010,776 US5339011A (en) 1992-02-18 1993-01-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06100992A JP3254717B2 (ja) 1992-02-18 1992-02-18 映像表示装置

Publications (2)

Publication Number Publication Date
JPH05236500A JPH05236500A (ja) 1993-09-10
JP3254717B2 true JP3254717B2 (ja) 2002-02-12

Family

ID=13158910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06100992A Expired - Fee Related JP3254717B2 (ja) 1992-02-18 1992-02-18 映像表示装置

Country Status (2)

Country Link
US (1) US5339011A (ja)
JP (1) JP3254717B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341953B2 (ja) * 1994-09-20 2002-11-05 ソニー株式会社 カソード電流検出回路及びカソード電流検出方法
JPH10145807A (ja) * 1996-11-12 1998-05-29 Matsushita Electric Ind Co Ltd オートカットオフ回路
WO2000019727A1 (en) * 1998-09-25 2000-04-06 Stmicroelectronics Asia Pacific Pte Ltd A digital cut-off control loop for tv using speeding and blanking circuits
JP2003070016A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd オートカットオフシステム
US20030122806A1 (en) * 2001-12-31 2003-07-03 Edge Christopher J. Soft proofing system
JP2006526943A (ja) * 2003-04-02 2006-11-24 コダック ポリクローム グラフィックス エルエルシー ソフト校正システムのための高精度測定の保証
US11115744B2 (en) 2018-04-02 2021-09-07 Knowles Electronics, Llc Audio device with conduit connector

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8414451D0 (en) * 1984-06-06 1984-07-11 Motorola Inc Crt control circuit
DE3437952A1 (de) * 1984-10-17 1986-04-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum steuern einer bildwidergaberoehre
JPS61294980A (ja) * 1985-06-23 1986-12-25 Sony Corp 映像出力回路
JPS645569U (ja) * 1987-06-26 1989-01-12
JPS6458178A (en) * 1987-08-28 1989-03-06 Sony Corp Video processing system for television receiver
JP3019332B2 (ja) * 1989-09-04 2000-03-13 ソニー株式会社 ブライトコントロール回路

Also Published As

Publication number Publication date
US5339011A (en) 1994-08-16
JPH05236500A (ja) 1993-09-10

Similar Documents

Publication Publication Date Title
US4516152A (en) Video signal processor with automatic kinescope white balance and beam current limiter control systems
US4599642A (en) Video signal processor with bias error compensation
JP3254717B2 (ja) 映像表示装置
JP3254719B2 (ja) 映像表示装置
JP3254718B2 (ja) 映像表示装置
JP3403250B2 (ja) 自動受像管バイアスサンプルパルス発生器
US4554578A (en) Error compensated control system in a video signal processor
US6825887B2 (en) Color component signal interface circuit
US4489344A (en) Signal processing unit
US4894725A (en) Biasing clamp for a CRT
JP3522345B2 (ja) ホットスタートフラッシュを防止するａｋｂ装置
JP2685611B2 (ja) 自動白バランス調整回路
US6888575B1 (en) Digital cut-off control loop for TV using speeding and blanking circuits
US6970203B2 (en) Automatic cut-off system
JP2982161B2 (ja) カラービデオモニタ
JPH05236503A (ja) 映像表示装置
US20060044465A1 (en) Simplified offset current reducting circuit for auto kine bias (akb)
JPH11155078A (ja) 垂直偏向波形発生器
JPH0221195B2 (ja)
JP2000069497A (ja) バックラスタ用輝度調整回路
JPS6075189A (ja) 色温度切換回路
JPH0955953A (ja) 自動カットオフ調整回路
JPH10178559A (ja) 映像信号処理装置
JPH10191102A (ja) 映像信号増幅回路
JPH0795846B2 (ja) クランプ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees