JPH05236503A

JPH05236503A - 映像表示装置

Info

Publication number: JPH05236503A
Application number: JP6101292A
Authority: JP
Inventors: Takahiko Tamura; 孝彦田村; Satoshi Miura; 悟司三浦
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-02-18
Filing date: 1992-02-18
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】システム制御手段の電源オン時の処理負担を
軽減させ、安価なマイクロコンピュータを採用可能とす
る。【構成】電源オン時点から所定期間は映像表示がなさ
れないように映像ブランキング処理が実行される映像表
示装置において、Ｒ，Ｇ，Ｂ各チャンネルのカソード電
流の検出出力に基づいてカウント動作を実行する論理回
路部７０の出力によって映像ブランキング処理の解除情
報（Ｓ_T2）を得るように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機、
モニタ装置等の映像表示装置に関するものであり、特に
自動的にＣＲＴのカットオフ特性を制御できるようにな
されているものに有効に適用できるものである。

【０００２】

【従来の技術】例えばテレビジョン受像機等の映像表示
装置では、電源オン時点からＣＲＴ（陰極線管）の動作
が安定するまでの所定期間（数秒程度）は、乱れた映像
が画面表示されないように映像出力をカットする映像ブ
ランキング処理がなされる。

【０００３】特に、テレビジョン受像機等では、ＣＲＴ
内にＲ，Ｇ，Ｂの各蛍光体が所定の規則で配され、この
蛍光体がＲ，Ｇ，Ｂの映像信号に基づいた各電子銃から
のビームによって発光されることによって映像表示をな
しているが、電子銃を含めてＣＲＴは製造上のばらつき
が多く、またＲ，Ｇ，Ｂの蛍光体の特性もすべて均一で
はなく個々に異なってしまうため、蛍光体が光りだすカ
ットオフポイントはＲ，Ｇ，Ｂでそれぞれまちまちであ
る。

【０００４】カットオフ特性（発光特性）はカソード電
圧に対するカソード電流により表わされ、これを図１７
に示す。この図から理解されるようにＲ，Ｇ，Ｂ各チャ
ンネルでカットオフ特性は一致しない。なお、図１７は
あくまで一例であり、カソード電圧の低い順にカットオ
フポイントが常にＲ，Ｇ，Ｂの順になるとは限らず、カ
ットオフ特性は各ＣＲＴ毎にまったく不規則である。

【０００５】そして、このように一致しないカットオフ
ポイントを一致させるために、カットオフ調整が電源オ
ン直後において自動的に行なわれるオートカットオフ調
整方式が提案されていた。

【０００６】このオートカットオフ調整は、例えばＲ，
Ｇ，Ｂ各映像信号の垂直帰線期間内の所定部位にリファ
レンスパルスを付加し、このリファレンスパルスに基づ
いて得られるカソード電流を検出する。例えばカソード
電流量をパルス電圧に変換する。そして、このパルス電
圧を所定の比較基準電圧と比較し、比較結果に基づいて
Ｒ，Ｇ，Ｂ各映像信号のＤＣレベルをそれぞれ所定レベ
ルだけシフトさせ、Ｒ，Ｇ，Ｂ信号の黒レベルがＲ，
Ｇ，Ｂ各リファレンスパルスの高さと等しくなるように
コントロールすることによって、オートカットオフ調整
を実現している。

【０００７】このようなオートカットオフ調整による
と、電源オン直後はＣＲＴに電流が流れていないため、
カットオフ調整ループ系において、より電流を大量に流
そうとする制御が働き、従ってリファレンスパルスの高
さ及び映像信号出力のＤＣ成分はかなり上方シフトされ
ることになる。

【０００８】そして、しばらくしてＣＲＴに電流が流れ
始めると、実際のカソード電流検出値に基づいてオート
カットオフ動作は収束していく。つまりリファレンスパ
ルス及び映像信号出力のＤＣ成分は低くなっていき、或
る時点で安定する。このカットオフループが安定するま
での間は、ＣＲＴに供給されるＲ，Ｇ，Ｂ映像信号によ
って正常な映像は表示されないことになるため、映像ブ
ランキング処理を行なっているものである。

【０００９】

【発明が解決しようとする課題】ところで、この映像ブ
ランキング処理は、もちろんＣＲＴにおける動作が安定
した後は直ちに解除されなければならないが、従来、映
像ブランキングの解除タイミングは制御手段として搭載
されているマイクロコンピュータのＲＯＭに記憶されて
いるプログラムによって管理されていた。この制御系は
例えば図１８のように構成され、図１９のタイミング制
御が実行される。

【００１０】例えば、Ｒ，Ｇ，Ｂ各チャンネルの映像信
号はＲＧＢ出力処理部１を介してＣＲＴドライブ回路に
供給されるが、時点Ｔ₀ における電源オン直後はマイク
ロコンピュータ２がＲＯＭ２ａに保持している制御プロ
グラムに基づいて映像ブランキング処理指令を出力して
いる。この指令はバスデコーダ３を介してデジタルスイ
ッチ部４に供給され、ブランキング映像信号を出力させ
ることになる。また、Ｔ₁ 時点から映像信号にオートカ
ットオフ調整のためのリファレンスパルスを付加し、カ
ットオフループを動作させる（図１９（ａ））。

【００１１】そしてＴ₂ ，Ｔ₃ ，Ｔ₄ の各時点でＣＲＴ
におけるＲ，Ｇ，Ｂ各チャンネルのカソード電流Ｒ_IK，
Ｇ_IK，Ｂ_IKが検出されたとすると（図１９（ｂ））、電
流検出部５は、Ｔ₄ 時点でカソード電流Ｒ_IK，Ｇ_IK，Ｂ
_IKが全て流れたことを示す検出信号の出力をなす（図１
９（ｃ））。この検出情報はバスデコーダ３を介してマ
イクロコンピュータ２に供給され、マイクロコンピュー
タでは、当該検出信号の入力から制御プログラムに基づ
いて所定時間（Ｔ₄ 〜Ｔ₅ 時点）をカウントしてから、
映像ブランキング解除指令を出力する。これによって、
Ｔ₅ 時点で映像ブランキング処理は解除され、画面上に
復調されたＲ，Ｇ，Ｂ信号による映像出力がなされる。
（図１９（ｄ））。

【００１２】このように、電源オン時のシーケンス制御
をマイクロコンピュータのソフトウエアによって実行さ
せると、マイクロコンピュータの処理能力に負担がかか
り、このシーケンスと同時に立ち上げ時の他の各種動作
制御も迅速に処理するには高性能なマイクロコンピュー
タを必要とする。もちろん制御プログラムのためのＲＯ
Ｍ容量も増大する。このため、制御系について、ある程
度廉価なマイクロコンピュータを用いてコストダウンを
計るということは困難であるという問題があった。

【００１３】

【課題を解決するための手段】本発明はこのような問題
点にかんがみてなされたもので、電源オン時点から所定
期間は映像表示がなされないように映像ブランキング処
理が実行される映像表示装置において、Ｒ，Ｇ，Ｂ各チ
ャンネルのカソード電流の検出出力に基づいてカウント
動作を実行する論理回路部の出力によって映像ブランキ
ング処理の解除情報を得るように構成するものである。

【００１４】

【作用】電源オンの後、オートカットオフ調整の制御ル
ープが安定するまでの所定期間のみに映像ブランキング
処理を行なうようにするための、映像ブランキング処理
タイミング情報を論理回路系で判別するようにすれば、
システム制御手段（マイクロコンピュータ）の処理負担
を軽減させることができる。

【００１５】

【実施例】以下、まず図５〜図１６を用い、本実施例の
テレビジョン受像機に採用されるオートカットオフ調整
動作について説明し、その後、図１〜図４で電源オン時
における映像ブランキング処理のタイミング制御を行な
う回路部について説明する。

【００１６】図５は実施例のテレビジョン受像機におけ
るオートカットオフ調整ループをブロック図で示したも
のであり、図６〜図８は当該オートカットオフ調整ルー
プの動作説明のための波形図である。１１Ｒ，１１Ｇ，
１１Ｂはスイッチ回路であり、復調されたＲ信号、Ｇ信
号、Ｂ信号に対して、それぞれ異なる垂直帰線期間の所
定部分に図６で示したようにリファレンスパルスＲＰ
_R ，ＲＰ_G ，ＲＰ_B を付加する。１２Ｒ，１２Ｇ，１２
Ｂはレベルシフト回路であり、後述するように映像信号
の黒レベルをコントロールし、Ｒ，Ｇ，Ｂ各チャンネル
のカットオフ特性を調整する。

【００１７】レベルシフト回路１２Ｒ，１２Ｇ，１２Ｂ
の出力はそれぞれドライブ回路１３Ｒ，１３Ｇ，１３Ｂ
に供給されトランジスタＱ₁ で増幅されて、ＣＲＴ１４
におけるＲ，Ｇ，Ｂ各電子銃がドライブされるととも
に、カソード電流Ｒ_IK，Ｇ_IK，Ｂ_IKがトランジスタＰ₁
によって検出されるようになされている。

【００１８】カソード電流Ｒ_IK，Ｇ_IK，Ｂ_IKはスイッチ
回路１５Ｒ，１５Ｇ，１５Ｂを介して抵抗Ｒ₁ に流れる
ことになる。スイッチ回路１５Ｒ，１５Ｇ，１５Ｂはそ
れぞれリファレンスパルスＲＰ_R ，ＲＰ_G ，ＲＰ_B に相
当する期間にのみ接点が閉じられるように制御されてお
り、従って抵抗Ｒ₁ によって、図７に示すようにＲ，
Ｇ，Ｂの各リファレンスパルスＲＰ_R ，ＲＰ_G ，ＲＰ_B
によるカソード電流に対応する、３つのパルスを有する
電圧が得られる。

【００１９】このパルス電圧はクランプ用のコンデンサ
Ｃ₁ を介してクランプ回路１６に入力され、クランプパ
ルス発生部６ａから得られるクランプパルスの区間の電
圧がＶ₁ （図７参照）となるようにコンデンサＣ₁ に電
流を出し入れすることによってクランプされる。図８
（ａ）に示すようにクランプされたパルス電圧はコンパ
レータ１７に供給される。

【００２０】コンパレータ１７には比較基準電圧として
他方の端子に電圧Ｖ₁ に対してΔＶ₁ 高い電圧（Ｖ₁ ＋
ΔＶ₁ ）が供給されており、ＤＣレベルがＶ₁ にクラン
プされている各パルス電圧がこれと比較され、『Ｈ（５
Ｖ）』又は『Ｌ（０Ｖ）』の比較出力をなす（図８
（ｂ）参照）。

【００２１】このコンパレータ１７の比較出力はアップ
ダウンカウンタ部１８Ｒ，１８Ｇ，１８Ｂに供給され
る。そして、各アップダウンカウンタ部１８Ｒ，１８
Ｇ，１８Ｂでは、各チャンネルのリファレンスパルスに
相当する期間に、図８（ｃ）〜（ｅ）に示すようにカウ
ントクロックＲ_CK，Ｇ_CK，Ｂ_CKが与えられ、これに基づ
いて、コンパレータ１７の出力が『Ｈ』であればアップ
カウント、『Ｌ』であればダウンカウントを行なう。な
お、図８（ｆ）〜（ｈ）にはカウント出力のＬＳＢのみ
を示している。１９Ｒ，１９Ｇ，１９Ｂは、アップダウ
ンカウンタ部１８Ｒ，１８Ｇ，１８Ｂの出力をアナログ
信号に変換するＤ／Ａ変換器を示す。

【００２２】各アップダウンカウンタ部及びＤ／Ａ変換
器（１８Ｒ，１９Ｒ）（１８Ｇ，１９Ｇ）（１８Ｂ，１
９Ｂ）は具体的には例えば図９のように構成されてい
る。即ち、コンパレータ１７からの出力はまずＤフリッ
プフロップ３０のデータ端子に入力されており、カウン
トクロック（Ｒ_CK，Ｇ_CK，Ｂ_CK）がラッチクロックとし
て用いられて、供給されている比較出力がラッチ出力さ
れる。そして、そのラッチ出力がアップダウンカウンタ
３１に供給されている。このように、ラッチ出力をカウ
ントするようにすることで、コンパレータ１７の出力の
波形なまりの影響を取り除くことができる。

【００２３】この場合、アップダウンカウンタ３１に対
しては、実際にはカウントクロック（Ｒ_CK，Ｇ_CK，
Ｂ_CK）がインバータ３２を介して供給されており、イン
バータ３２の出力の立ち上がりでカウントを行なう。ア
ップダウンカウンタ３１においては例えば８ビットのカ
ウント動作が行なわれ、そのカウント出力は抵抗ｒ₀ 〜
ｒ₁₅によって成るＤ／Ａ変換器によってアナログ電圧値
として出力される。なお、インバータ３３及びスイッチ
回路３４については後述する。

【００２４】このようにコンパレータ１７の比較動作に
基づいてアップ／ダウンカウントされた数値をアナログ
化した電圧、即ちＲ，Ｇ，Ｂ各チャンネルについてＤ／
Ａ変換器１９Ｒ，１９Ｇ，１９Ｂの出力は、それぞれレ
ベルシフト回路１２Ｒ，１２Ｇ，１２Ｂに対して制御電
圧として供給されることになる。つまり、各レベルシフ
ト回路１２Ｒ，１２Ｇ，１２Ｂでは、それぞれＲ，Ｇ，
Ｂ信号の黒レベルがリファレンスパルスＲＰ_R ，ＲＰ
_G ，ＲＰ_B の高さと等しくなるように（つまり、前記図
７における電圧ΔＶ₁ ’がΔＶ₁ と等しくなるように）
コントロールされることによって、オートカットオフ調
整が実現される。

【００２５】従って、アップダウンカウンタ３１として
は、当初、各フィールドでアップカウント又はダウンカ
ウントを継続していくが、所定時点以後１フィールド毎
にアップカウントとダウンカウントを繰り返すように収
束していく。即ち、この時点でオートカットオフ調整動
作は安定していることになる。

【００２６】このような本実施例においては、一点鎖線
で囲った１０内は１つのＩＣ内で回路構成ができ、オー
トカットオフ調整動作を実現するために例えば外付けの
サンプルホールドコンデンサ等は不要となるため、ＩＣ
において必要なピン数の削減、素子の削減等が実現さ
れ、コスト面、製造工程面等で効率化される。また、経
時変化の影響によって外付けのサンプルホールドコンデ
ンサの動作が正常に保たれなくなり、オートカットオフ
調整動作が不安定になることもない。

【００２７】ところで、オートカットオフ調整動作の安
定時においては、逆にいえば、このようなアップダウン
カウンタ３１におけるアップカウントとダウンカウント
が正確に繰り返されられていなければならないが、この
ためにはコンパレータ１７の出力が１フィールド毎の
Ｒ，Ｇ，Ｂ各リファレンスパルスＲＰ_R ，ＲＰ_G ，ＲＰ
_B （リファレンスパルスによって検出されたカソード電
流に対応するパルス電圧）に対して、『Ｌ』『Ｈ』の出
力を繰り返すことが条件となる。

【００２８】しかし、安定状態では１フィールド毎のパ
ルス電圧はかなり比較基準電圧と近い値となっており、
その差は十分には大きくない。このため例えばノイズの
影響等によりコンパレータ１７における比較動作に誤り
が発生しやすいという恐れがある。この誤動作の発生の
確率はランダムであるため、誤動作によってホワイトバ
ランスが瞬間的に崩れ画面上に色のフリッカが見えてし
まう。

【００２９】そこで、本実施例では、コンパレータ１７
に供給される比較基準電圧（Ｖ₁ ＋ΔＶ₁ ）を制御する
ヒステリシス電圧回路２０Ｒ，２０Ｇ，２０Ｂ、及びス
イッチ回路２１が設けられている。実際にはヒステリシ
ス電圧回路２０Ｒ，２０Ｇ，２０Ｂ、及びスイッチ回路
２１は図１０における４０、即ちオアゲート４１、抵抗
Ｒ₂ 及び、前記した比較基準電圧の電源部（Ｖ₁ ＋ΔＶ
₁ ）と抵抗Ｒ₃ によって構成することができる。

【００３０】オアゲート４１の前段のＤフリップフロッ
プは、前記図９におけるＤフリップフロップ３０に相当
する。つまり、それぞれアップダウンカウンタ部１８
Ｒ，１８Ｇ，１８ＢにおけるＤフリップフロップ３０を
示す。

【００３１】コンパレータ１７はトランジスタＰ₁₁，Ｐ
₁₂の差動対により、トランジスタＰ₁₁のベース側に供給
される比較基準電圧（Ｖ₁ ＋ΔＶ₁ ）と、トランジスタ
Ｐ₁₂のベース側に供給されるパルス電圧を比較し、比較
出力がトランジスタＱ₁₃のコレクタから取り出されるよ
うになされているが、上述したように、各アップダウン
カウンタ部１８Ｒ，１８Ｇ，１８ＢにおけるＤフリップ
フロップ３０に、この比較出力は供給され、リファレン
スパルス区間にのみ供給されるラッチクロックＲ_CK，Ｇ
_CK，Ｂ_CKに基づいてラッチされる。このＤフリップフロ
ップ３０のラッチ出力（即ち５Ｖ出力又は０Ｖ出力）は
図９のとおりアップダウンカウンタ３１に供給されると
ともに、図１０に示すようにオアゲート４１に供給され
る。そして、抵抗Ｒ₂ ，Ｒ₃ により、本来の比較基準電
圧（Ｖ₁ ＋ΔＶ₁ ）と抵抗分割により加算されることに
なる。

【００３２】これによって、図１１（ａ）に点線で示す
ように、比較基準電圧は、Ｄフリップフロップ３０のラ
ッチ出力が『Ｈ』となった以降は比較的高い第１の電圧
Ｖ_R1となり、Ｄフリップフロップ３０のラッチ出力が
『Ｌ』となった以降は比較的低い第２の電圧Ｖ_R2となる
ことになる。なお、図１１（ｂ）（ｃ）（ｄ）はコンパ
レータ１７に供給されるパルス電圧、ラッチクロック、
Ｄフリップフロップ出力を、簡略化のためＲ，Ｇ，Ｂの
いづれかの１チャンネル分のみ示している。従って実際
には図１１（ａ）の比較基準電圧も３チャンネル分が合
成された波形となる。

【００３３】比較基準電圧がこのように、つまりコンパ
レータ１７が『Ｌ』を出力すべき時点ｔ_L には比較基準
電圧はＶ_R1となり、コンパレータ１７が『Ｈ』を出力す
べき時点ｔ_H には比較基準電圧はＶ_R2となるようにコン
パレータ１７の出力に基づいて上下することにより、安
定時、即ちパルス電圧と比較基準電圧の値が近付いた状
態で１フィールド毎に『Ｈ』『Ｌ』の比較結果が出力さ
れるべき状態において、比較動作はノイズ等の影響を受
けにくく安定したものとなる。

【００３４】さて、本実施例においては、このようにオ
ートカットオフループが安定した状態において、Ｒ，
Ｇ，Ｂ各チャンネルい対応する各アップダウンカウンタ
３１の最小位ビットが１フィールド毎に『Ｌ』『Ｈ』を
繰り返すことになるが、これは、そのままでは安定時に
おいて最小位ビットの変化分（つまり、Ｄ／Ａ変換器１
９Ｒ，１９Ｇ，１９Ｂの最小ビット分の電圧値の変化
分）だけレベルシフト回路１２Ｒ，１２Ｇ，１２Ｂにお
いてレベルシフトがなされてしまうことになる。従っ
て、その分映像信号の黒レベルが１フィールド毎に上下
し、しかもこの状態はＲ，Ｇ，Ｂ各チャンネルで同様で
あるため、画面上で輝度フリッカとなって影響が現われ
る。

【００３５】そこで、本実施例では映像信号区間におい
てのみ、Ｄ／Ａ変換器１９Ｒ，１９Ｇ，１９Ｂの出力
に、Ｄ／Ａ変換器１９Ｒ，１９Ｇ，１９Ｂの最小ビット
分の電圧値の変化分を逆極性で重畳することにより、輝
度フリッカの発生を防止している。これを再び図９を用
い、図１２を参照して説明する。

【００３６】上述のとおり、コンパレータ１７の出力は
Ｒ，Ｇ，Ｂ各チャンネルにおいて、ラッチクロック（及
びインバータ３２を介したカウントクロック）Ｒ_CK，Ｇ
_CK，Ｂ_CKに基づいてＤフリップフロップ３０によってラ
ッチされ、アップダウンカウンタ３１にカウントされる
が、その状態は図１２（ａ）〜（ｃ）の通りである。こ
こで、アップダウンカウンタ３１の極性は『Ｈ』でアッ
プ、『Ｌ』でダウンとなっている。このアップダウンカ
ウンタ３１の出力は抵抗ｒ₀ 〜ｒ₁₅で構成されるＤ／Ａ
変換器（１９Ｒ，１９Ｇ，１９Ｂ）に送られるが、通
常、抵抗ｒ₀ はスイッチ回路３４がアース端子に接続さ
れることにより、接地されており、その状態ではＤ／Ａ
変換器（１９Ｒ，１９Ｇ，１９Ｂ）の出力（最小位ビッ
ト相当）は図１２（ｄ）のようになる。そして、このＤ
／Ａ変換器出力によってレベルシフト回路（１２Ｒ，１
２Ｇ，１２Ｂ）におけるレベルシフト量が制御されるわ
けである。

【００３７】ここで、スイッチ回路３４をインバータ３
３側の端子に接続し、図１２（ｂ）の信号をインバータ
３３に通して反転させた図１２（ｅ）の信号を抵抗ｒ₀
に供給すると、Ｄ／Ａ変換器（１９Ｒ，１９Ｇ，１９
Ｂ）の出力は図１２（ｆ）のようになり、つまり、図１
２（ｄ）において、映像信号区間でＬレベルになってい
た部分（斜線部）が埋め合わされたような補正波形とな
る。即ち、Ｄ／Ａ変換器（１９Ｒ，１９Ｇ，１９Ｂ）の
出力における最小位ビットの変化分はキャンセルされ
る。これによって、映像信号区間において黒レベルは一
定とされ、画面上に輝度フリッカが発生することが防止
される。

【００３８】ただし、図１２（ｇ）に示されるリファレ
ンスパルス区間（＝垂直帰線区間）においてこのような
補正を行なってしまってはオートカットオフ動作自体が
行なわれなくなってしまうため、このリファレンスパル
ス区間のみは補正をかけない。つまり、スイッチ回路３
４はリファレンスパルス区間は接地され、映像信号区間
区間はインバータ３３を接続するように制御されること
になる。これによって、実際のＤ／Ａ変換器（１９Ｒ，
１９Ｇ，１９Ｂ）の出力は図１２（ｈ）のようになる。

【００３９】もちろん、接地していた抵抗ｒ₀ に、イン
バータ３３の出力を加えて上記補正を行なうようにして
も、レベルシフト制御電圧としての１ビットの精度は影
響を受けない。図１３に補正動作を行なわない場合のＤ
／Ａ変換器出力（ＬＳＢ相当）を点線で示し、補正動作
を実行したときのＤ／Ａ変換器出力（ＬＳＢ相当）を実
線で示したとおりである。

【００４０】ところで、図５において示される２２は色
温度の調整のために設けられたスイッチ回路を示してお
り、色温度調整は各レベルシフト回路１２Ｒ，１２Ｇ，
１２Ｂが色温度調整電圧Ｖ₃ をコントロールし、映像信
号のＤＣシフト量を変えることによって行なう。ただ
し、上述してきたオートカットオフのループをコントロ
ールするためのリファレンスパルス区間で色温度調整電
圧Ｖ₃ をコントロールすると、リファレンスパルスＲＰ
_R ，ＲＰ_G ，ＲＰ_B の高さも変化してしまい、オートカ
ットオフ調整動作が正常に働かなくなる。従って、リフ
ァレンスパルス区間ではスイッチ回路２２が固定電圧Ｖ
₄ を選択するように制御されるものである。

【００４１】ここで、この各レベルシフト回路１２Ｒ，
１２Ｇ，１２Ｂにおいて実行される色温度調整について
述べる。オートカットオフ調整動作により、Ｒ，Ｇ，Ｂ
の発光ポイントがある程度一致されたとしても、白色の
微妙な見え方をこのＣＲＴで均一にするため、色温度調
整が必要になる。

【００４２】このためには、コンパレータ１７の比較基
準電圧をＲ，Ｇ，Ｂ各チャンネルのパルス電圧に対して
細かく設定することで色温度調整を行なうことが考えら
れる。即ち、ΔＶ₁ の値をコントロールして比較基準電
圧を変えると、カットオフ調整ループにより、カソード
電流（Ｒ_IK，Ｇ_IK，Ｂ_IK）を検出したパルス電圧の高さ
が変化し、これに伴い、Ｒ，Ｇ，Ｂ各チャンネルのリフ
ァレンスパルスＲＰ_R，ＲＰ_G ，ＲＰ_B の高さが変化す
る。そして、映像信号の黒レベルはリファレンスパルス
ＲＰ_R ，ＲＰ_G ，ＲＰ_B を基準に調整されるものである
ため、比較基準電圧の設定により色温度の調整が可能と
なる。色温度調整のための比較基準電圧の制御は、例え
ば図示しないシステムコントロール部からバスを介して
供給される制御信号により実行される。

【００４３】ところが本実施例の場合、このようにカッ
トオフ調整ループ内で色温度調整を実行するのは好適で
はない。なぜなら、本実施例はＤ／Ａ変換器（１９Ｒ，
１９Ｇ，１９Ｂ）の出力によりリファレンスパルスＲＰ
_R ，ＲＰ_G ，ＲＰ_B の高さを制御しているが、Ｄ／Ａ変
換器（１９Ｒ，１９Ｇ，１９Ｂ）のビット分解能と色温
度調整のためのバスコントロール信号の分解能は、一致
するとは限らないためである。

【００４４】例えば図１４に示す、ＣＲＴのカソード電
流とＲＧＢ出力（＝ＣＲＴのドライブアンプ入力）の関
係において、オートカットオフ調整動作に必要なカソー
ド電流のダイナミックレンジを区間Ａとする。ここで、
Ｄ／Ａ変換器（１９Ｒ，１９Ｇ，１９Ｂ）のビット分解
能は実線によるΔＶ_1B、色温度調整のためバスコントロ
ール信号の分解能を点線によるΔＶ_2Bとすると、バスコ
ントロールによって色温度調整を指示しても、実際には
映像信号の黒レベルの調整はＤ／Ａ変換器（１９Ｒ，１
９Ｇ，１９Ｂ）のビット分解能に依存するため、色温度
調整については不感帯が生じ、精度が粗くなることにな
る。

【００４５】そこで本実施例では、色温度調整はオート
カットオフ調整ループ外において、レベルシフト回路１
２Ｒ，１２Ｇ，１２Ｂで色温度調整電圧Ｖ₃ 用いてコン
トロールするようにしている。本実施例における各レ
ベルシフト回路１２Ｒ，１２Ｇ，１２Ｂは例えば図１５
のように構成されている。

【００４６】この回路において映像信号（Ｒ信号，Ｇ信
号，Ｂ信号）はトランジスタＱ₂₁のベースに入力され
る。そして映像信号出力はトランジスタＱ₂₁のエミッタ
からＲ₂₀，Ｒ₂₁を経て得られる。ここで、オートカット
オフ調整のための制御電圧、即ちＤ／Ａ変換器（１９
Ｒ，１９Ｇ，１９Ｂ）の出力はトランジスタＱ₂₅のベー
スに入力され、電流Ｉ₂ に変換される。トランジスタＱ
₂₃，Ｑ₂₄はカレントミラー回路を構成しているため、電
流Ｉ₂ が抵抗Ｒ₂₀及びＲ₂₁を流れることになる。

【００４７】一方、色温度調整電圧Ｖ₃ 又は固定電圧Ｖ
₄ による電流Ｉ₁ は抵抗Ｒ₂₀を流れる。この抵抗Ｒ₂₀，
Ｒ₂₁は映像信号のＤＣレベルをシフトさせる機能を有す
ることになり、ＤＣシフト量は抵抗Ｒ₂₀，Ｒ₂₁に流れる
電流によって決まる。

【００４８】ここで、トランジスタＱ₂₂はベース接地の
アンプとされ、エミッタの電位は約0.4 Ｖになってい
る。従って、色温度調整電圧Ｖ₃ 、抵抗Ｒ₂₂，Ｒ₂₃の値
により、電流Ｉ₁ の値が決まる。この場合、抵抗Ｒ₂₂，
Ｒ₂₃の値は固定であるため、色温度調整電圧Ｖ₃ の値に
より、電流Ｉ₁ の値がコントロールされる。抵抗Ｒ₂₂を
３０ｋΩ、抵抗Ｒ₂₃を２ｋΩとしたときに、色温度調整
電圧Ｖ₃ を1.5 〜3.5 Ｖまで変化させたときの電流Ｉ₁
の変化を図１６に示す。このように抵抗Ｒ₂₀を流れる電
流Ｉ₁ の値を変化させることにより色温度調整が可能に
なる。そして、この電流Ｉ₁ の調整、即ち色温度調整電
圧Ｖ₃ の調整はＤ／Ａ変換器（１９Ｒ，１９Ｇ，１９
Ｂ）のビット分解能に依存するものではないため、色温
度調整精度がＤ／Ａ変換器を用いたことによって限定さ
れるものではなく、あくまでバスコントロールの精度に
よって調整精度を所望の通りに設定できる。

【００４９】なお、実際のＤＣレベルのシフト量、つま
り、レベルシフト回路（１２Ｒ，１２Ｇ，１２Ｂ）とし
てのレベルシフト量は、抵抗Ｒ₂₀，Ｒ₂₁に流れる電流Ｉ
₂ の値にも依存することになる。つまり、トランジスタ
Ｑ₂₁から入力された映像信号は、｛（Ｉ₁ ＋Ｉ₂ ）×Ｒ₂₀＋Ｉ₂ ×Ｒ₂₁｝の電圧効果分レベルシフトされて出力される。

【００５０】このように本実施例におけるレベルシフト
回路（１２Ｒ，１２Ｇ，１２Ｂ）では、オートカットオ
フ調整ループによって決定される電流Ｉ₂ と、色温度調
整電圧Ｖ₃ によって決定される電流Ｉ₁ によって相互に
独立したレベルシフト制御系が構成されているが、前述
したように、リファレンスパルス区間はスイッチ回路２
２が固定電圧Ｖ₄ を選択しているため、色温度調整動作
がオートカットオフ調整動作の妨げとなることはない。

【００５１】以上のようなオートカットオフ調整手段が
搭載されているテレビジョン受像機では、電源オンの
後、オートカットオフ調整動作が安定状態に達するまで
の多少の時間（数秒程度）は映像を表示しないように映
像ブランキング処理をかけることになるが、本実施例で
は、この映像ブランキング処理の動作タイミングの制御
をシステムコントロール手段として搭載されているマイ
クロコンピュータに保持されているプログラムによって
は行なわず、論理回路系で処理している。以下、図１〜
図４を用いて説明する。

【００５２】図１は電源オン後の立ち上げ時の制御系を
概念図で示し、６０は、上記オートカットオフ調整ルー
プ、及び映像ブランキング処理のためのスイッチング回
路を含むＲＧＢ出力回路部、７０はＲＧＢ出力回路部６
０に対して、映像ブランキング処理のタイミング、スイ
ッチ回路１１Ｒ，１１Ｇ，１１Ｂにおいてリファレンス
パルスのＲ，Ｇ，Ｂを付加するタイミング、及び垂直偏
向鋸歯状波形の出力タイミングを制御するシーケンス回
路である。

【００５３】シーケンス回路７０は、例えば図２のよう
に構成される。７１は１フィールドに１回のパルス信号
Ｖ_TH（即ち垂直同期信号、又は垂直同期信号から生成さ
れた同周波数の信号）が入力される入力端子、７１はこ
の信号Ｖ_THをカウントするカウンタである。カウンタ７
２のカウント出力は、カウント出力に応じてタイミング
制御信号Ｓ_T1を出力するセット／リセット回路７３及び
ナンドゲート７４に供給される。また、７５はＲ，Ｇ，
Ｂ各チャンネルについてのカソード電流検出信号Ｒ
_IKD ，Ｇ_IKD ，Ｂ_IKD の論理和を出力するアンドゲート
であり、その出力はナンドゲート７４に供給される。

【００５４】ナンドゲート７４の出力はカウンタ７６に
供給されてカウントされ、またカウンタ７６のカウント
出力はセット／リセット回路７７に供給されて、カウン
タ出力に応じたタイミング制御信号Ｓ_T2が出力される。
７８，７９はタイミング制御信号Ｓ_T1，Ｓ_T2の出力端子
を示す。

【００５５】図３はこのシーケンス回路の実際の回路構
成例である。カウンタ７２はリングカウンタとして用い
られるＤフリップフロップ７２ａ〜７２ｅで構成され、
同じくカウンタ７６はＤフリップフロップ７６ａ〜７６
ｃで構成される。またセット／リセット回路７３はナン
ドゲート７３ａ〜７３ｃ、セット／リセット回路７７は
ナンドゲート７７ａ，７７ｂで構成されている。

【００５６】このシーケンス回路によるタイミング制御
を図４を参照して説明する。なお、ＲＧＢ出力回路部６
０において、映像ブランキング処理は電源オンと同時に
開始されている。

【００５７】Ｔ₀ 時点で電源オンとされ、端子７１から
１フィールド毎に信号Ｖ_THが供給されると、カウンタ７
２はこれを分周し、１６フィールドをカウントする（Ｄ
フリップフロップ７２ｄのｘＱ出力）。このカウント信
号に基づいてセット／リセット回路７３は、端子７８に
対してタイミング信号Ｓ_T1（図４（ｂ））を出力する
（Ｔ₁ 時点）。このタイミング信号Ｓ_T1によってＲＧＢ
出力回路部６０ではリファレンスパルスＲＰ_R ，ＲＰ
_G ，ＲＰ_B の出力を開始する（図４（ｃ））と同時に、
アップダウンカウンタ３１をリセットしカウント動作を
開始させる。また、このタイミングで垂直偏向鋸歯状波
の出力も開始させる。

【００５８】カウンタ７２の出力（１６Ｖ周期の分周波
形）は、アンドゲート（又はノアゲート）７５によるカ
ソード電流検出信号Ｒ_IKD ，Ｇ_IKD ，Ｂ_IKD の論理和出
力が得られた時点以降、ナンドゲート７４を介してカウ
ンタ７６でカウントされ、これによって例えば１２８フ
ィールド周期のカウント出力が得られる（Ｄフリップフ
ロップ７６ｃのｘＱ出力）。

【００５９】これがセット／リセット回路７７に供給さ
れ、従って、例えばＴ₂ ，Ｔ₃ ，Ｔ₄ の各時点でＲ，
Ｇ，Ｂ各チャンネルについてカソード電流が検出された
ことを示すカソード電流検出信号Ｒ_IKD ，Ｇ_IKD ，Ｂ
_IKD が供給されたとすると（図４（ｄ）（ｅ））、Ｔ₄
時点から１２８フィールドを経た分の時間Ｔ₅ 時点のタ
イミングで端子７９にタイミング信号Ｓ_T2が出力される
（図４（ｆ））。このタイミング信号Ｓ_T2に基づいて、
ＲＧＢ出力回路部６０では映像ブランキング処理が解除
されることになる。つまり、この時点でＣＲＴ動作が安
定したとされ、以降、画面上にＲ，Ｇ，Ｂ映像信号に基
づく映像表示が成される（図４（ｇ））。

【００６０】なお、カソード電流Ｒ_IK，Ｇ_IK，Ｂ_IKの検
出のためには、例えば各アップダウンカウント部（１８
Ｒ，１８Ｇ，１８Ｂ）におけるアップダウンカウンタ３
１のカウント値が、Ｔ₁ 時点に『０』リセットされた状
態からのリファレンスパルスに基づくカソード電流によ
るパルス電圧の供給に伴うカウント動作で、例えば
『３』までカウントアップされた時点でカソード電流検
出信号Ｒ_IKD ，Ｇ_IKD ，Ｂ_IKD が出力されるようにすれ
ばよい。

【００６１】このようにシーケンス回路７０によって電
源オン時のオートカットオフ動作、映像ブランキング処
理のタイミングを制御することにより、システム制御手
段（マイクロコンピュータ）の電源オン時の処理負担を
軽減させることができ、例えば安価なマイクロコンピュ
ータを用いることも可能となる。

【００６２】また、このシーケンス回路７０によるＣＲ
Ｔ動作の安定化の識別、即ち映像ブランキングよりの解
除タイミングは、カソード電流の検出（つまりＣＲＴが
温まったこと）と、その検出後の待機時間の２段階で判
断していることになるが、このようにすることにより、
例えば一旦電源オフした後すぐに電源オンとした場合な
ど、ＣＲＴが既に温まっている状態（すなわちカソード
電流が比較的早く流れることになる状態）では、不要な
待機時間により映像ブランキング処理が長時間化するこ
とを防止し、迅速に映像表示を行なうことができる。
もちろん逆に気温が低くＣＲＴがなかなか温まらない場
合なども、カソード電流の検出を条件に入れていること
により、十分な待機時間を得ることができる。

【００６３】なお、本発明は以上説明してきた実施例に
限定されるものではなく、発明の要旨の範囲内で各種変
更可能である。

【００６４】

【発明の効果】以上説明したように本発明の映像表示装
置は、カソード電流の検出出力に基づいてカウント動作
を実行する論理回路部の出力によって映像ブランキング
処理の解除情報を得、映像ブランキング処理のタイミン
グを制御するようにしたため、システム制御手段（マイ
クロコンピュータ）の電源オン時の処理負担を軽減させ
ることができるという効果があり、例えば安価なマイク
ロコンピュータを用いてコストダウンを促進できるとい
う利点が生ずる。

【図面の簡単な説明】

【図１】本発明の映像表示装置の一実施例の要部の概念
図である。

【図２】実施例の映像表示装置の要部のブロック図であ
る。

【図３】実施例の映像表示装置の要部の回路図である。

【図４】実施例の映像表示装置のシーケンス回路による
立上時動作の説明図である。

【図５】実施例のオートカットオフ調整ループのブロッ
ク図である。

【図６】リファレンスパルスの説明図である。

【図７】リファレンスパルスに基づくカソード電流によ
って得られるパルス電圧の説明図である。

【図８】実施例のリファレンスパルスに基づくカウント
動作の説明図である。

【図９】実施例のアップダウンカウント部及びＤ／Ａ変
換器の回路図である。

【図１０】実施例の比較基準ヒステリシス電圧の発生部
の説明のための回路図である。

【図１１】実施例の比較基準ヒステリシス電圧の説明た
めの波形図である。

【図１２】実施例のＤ／Ａ変換器の出力に対する補正動
作の説明のための波形図である。

【図１３】実施例のＤ／Ａ変換器の出力の説明図であ
る。

【図１４】実施例の色温度調整の制御信号のビット精度
の説明図である。

【図１５】実施例のレベルシフト回路の回路図である。

【図１６】実施例の色温度調整電圧による調整動作の説
明図である。

【図１７】Ｒ，Ｇ，Ｂ各チャンネルのカットオフ特性の
説明図である。

【図１８】従来の立ち上げ動作時の制御部の概念図であ
る。

【図１９】従来の立ち上げ動作制御の説明図である。

【符号の説明】

１０ＩＣ１１Ｒ，１１Ｇ，１１Ｂスイッチ回路１２Ｒ，１２Ｇ，１２Ｂレベルシフト回路１７コンパレータ１８Ｒ，１８Ｇ，１８Ｂアップダウンカウント部１９Ｒ，１９Ｇ，１９ＢＤ／Ａ変換器３１アップダウンカウンタ６０ＲＧＢ出力回路部７０シーケンス回路７２，７６カウンタ７３，７７セット／リセット回路

Claims

【特許請求の範囲】

【請求項１】電源オン時点から所定期間は映像表示が
なされないように映像ブランキング処理が実行される映
像表示装置において、Ｒ，Ｇ，Ｂ各チャンネルのカソード電流の検出出力に基
づいてカウント動作を実行する論理回路部の出力によっ
て映像ブランキング処理の解除情報を得るように構成さ
れていることを特徴とする映像表示装置。