JP3248693B2 - データ記憶システム - Google Patents
データ記憶システムInfo
- Publication number
- JP3248693B2 JP3248693B2 JP50945197A JP50945197A JP3248693B2 JP 3248693 B2 JP3248693 B2 JP 3248693B2 JP 50945197 A JP50945197 A JP 50945197A JP 50945197 A JP50945197 A JP 50945197A JP 3248693 B2 JP3248693 B2 JP 3248693B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- pair
- switch
- channel
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 発明の背景 本発明は概してデータ記憶システムに関するものであ
り、特に、冗長配列で複数の磁気記憶ディスク・ドライ
ブを有するデータ記憶システムであって、これらディス
ク・ドライブが第一ディスク・コントローラと第二ディ
スク・コントローラとによって制御可能であるデータ記
憶システムに関する。より詳細には、本発明は、ディス
ク・ドライブが直列単方向（series,undirectional）
「リング」もしくはファイバー・チャネル・プロトコル
通信システムを介してディスク・コントローラに接続さ
れる種類のシステムにも関するものである。
り、特に、冗長配列で複数の磁気記憶ディスク・ドライ
ブを有するデータ記憶システムであって、これらディス
ク・ドライブが第一ディスク・コントローラと第二ディ
スク・コントローラとによって制御可能であるデータ記
憶システムに関する。より詳細には、本発明は、ディス
ク・ドライブが直列単方向（series,undirectional）
「リング」もしくはファイバー・チャネル・プロトコル
通信システムを介してディスク・コントローラに接続さ
れる種類のシステムにも関するものである。
関連技術において知られている通り、ある種のデータ
記憶システムでは、データは磁気記憶ディスク・ドライ
ブのバンクに格納される。それぞれのディスク・ドライ
ブは、対応するディスク・インターフェースに接続され
る。ディスク・インターフェースとは、ディスク・コン
トローラによって送り込まれたアドレス信号を復号する
ためのプログラム可能アレイ論理（PAL）回路を有する
プリント回路基板である。PALがそのアドレスを検出す
ると、PALはリレーを作動するための信号を生成し、そ
のディスク・ドライブを「オン」にする。またPALは、
ディスク・ドライブの交換が必要なときに、そのLEDを
「オン」するためにも用いられる。
記憶システムでは、データは磁気記憶ディスク・ドライ
ブのバンクに格納される。それぞれのディスク・ドライ
ブは、対応するディスク・インターフェースに接続され
る。ディスク・インターフェースとは、ディスク・コン
トローラによって送り込まれたアドレス信号を復号する
ためのプログラム可能アレイ論理（PAL）回路を有する
プリント回路基板である。PALがそのアドレスを検出す
ると、PALはリレーを作動するための信号を生成し、そ
のディスク・ドライブを「オン」にする。またPALは、
ディスク・ドライブの交換が必要なときに、そのLEDを
「オン」するためにも用いられる。
ディスク・ドライブおよびこれに接続されたインター
フェースは複数のセットで配列されており、各セットは
第一ディスク・コントローラと第二ディスク・コントロ
ーラとで制御されている。詳しく述べると、第一ディス
ク・コントローラが故障した際にディスク・ドライブの
セットを作動可能とするために、各セットは第二もしく
は冗長ディスク・コントローラにも接続されている。従
って、第一または第二ディスク・コントローラのいずれ
かが故障した場合、他方のディスク・コントローラによ
ってそのセットにアクセスすることができる。
フェースは複数のセットで配列されており、各セットは
第一ディスク・コントローラと第二ディスク・コントロ
ーラとで制御されている。詳しく述べると、第一ディス
ク・コントローラが故障した際にディスク・ドライブの
セットを作動可能とするために、各セットは第二もしく
は冗長ディスク・コントローラにも接続されている。従
って、第一または第二ディスク・コントローラのいずれ
かが故障した場合、他方のディスク・コントローラによ
ってそのセットにアクセスすることができる。
今日、大抵のこの種のデータ記憶システムが、高デー
タ率で作動するために小型コンピュータシステム相互接
続（SCSI）プロトコルを用いている一方で、他のプロト
コルが導入されている。一つのより高いデータ率のプロ
トコルは、時としてファイバー・チャネル（FC）プロト
コルという。かかるFCチャネル・プロトコルは直列の単
方向「リング」通信システムを用いる。冗長性を設ける
ために、すなわち第一ディスク・コントローラが故障し
た場合にディスク・ドライブのセットの使用を可能とす
るために、上述のとおり、かかるセットは個別の独立し
た「リング」もしくはファイバー・チャネル通信プロト
コルを用いて第二もしくは冗長ディスク・コントローラ
に接続される。よって、ディスク・ドライブおよびその
ディスク・インターフェースの各セットにつき二本のフ
ァイバー・チャネル、すなわち第一ファイバー・チャネ
ルと第二ファイバー・チャネルとが設けられる。
タ率で作動するために小型コンピュータシステム相互接
続（SCSI）プロトコルを用いている一方で、他のプロト
コルが導入されている。一つのより高いデータ率のプロ
トコルは、時としてファイバー・チャネル（FC）プロト
コルという。かかるFCチャネル・プロトコルは直列の単
方向「リング」通信システムを用いる。冗長性を設ける
ために、すなわち第一ディスク・コントローラが故障し
た場合にディスク・ドライブのセットの使用を可能とす
るために、上述のとおり、かかるセットは個別の独立し
た「リング」もしくはファイバー・チャネル通信プロト
コルを用いて第二もしくは冗長ディスク・コントローラ
に接続される。よって、ディスク・ドライブおよびその
ディスク・インターフェースの各セットにつき二本のフ
ァイバー・チャネル、すなわち第一ファイバー・チャネ
ルと第二ファイバー・チャネルとが設けられる。
また知られている通り、ファイバー・チャネル通信プ
ロトコルを使用した場合、チャネル中のいずれかの要素
が作動不能となると、チャネル全体が作動不能となる。
つまり、第一ディスク・コントローラが作動不能となる
と、または第一チャネルに接続されたセットの中のディ
スク・ドライブのいずれかが作動不能となると（すなわ
ち、ディスク・インターフェースが故障して、ディスク
・ドライブが不能となるか、もしくはその接続されたデ
ィスク・ドライブと共に取り除かれるか、またはそれに
接続されたディスク・ドライブが故障するかもしくは取
り除かれる場合）、第一ファイバー・チャネルは「破
損」もしくは開き（open）、そして作動不能となる。従
って、作動不能の第一ディスク・コントローラまたは作
動不能のディスク・ドライブが交換されるまで、第一デ
ィスク・チャネルに接続されたディスク・ドライブのセ
ットの全体に格納されたデータは利用できない。このこ
とは第一チャネルまたは第二チャネルのいずれについて
もあてはまる。この問題を解決するために提案されてい
る一つの技術とは、時としてLRC（ループ弾力性回路（l
oop resiliency circuit））スイッチといわれるスイッ
チの使用によるものである。かかるLRCスイッチは、そ
のチャネルから作動不能のディスク・ドライブを取り除
くために用いられる。
ロトコルを使用した場合、チャネル中のいずれかの要素
が作動不能となると、チャネル全体が作動不能となる。
つまり、第一ディスク・コントローラが作動不能となる
と、または第一チャネルに接続されたセットの中のディ
スク・ドライブのいずれかが作動不能となると（すなわ
ち、ディスク・インターフェースが故障して、ディスク
・ドライブが不能となるか、もしくはその接続されたデ
ィスク・ドライブと共に取り除かれるか、またはそれに
接続されたディスク・ドライブが故障するかもしくは取
り除かれる場合）、第一ファイバー・チャネルは「破
損」もしくは開き（open）、そして作動不能となる。従
って、作動不能の第一ディスク・コントローラまたは作
動不能のディスク・ドライブが交換されるまで、第一デ
ィスク・チャネルに接続されたディスク・ドライブのセ
ットの全体に格納されたデータは利用できない。このこ
とは第一チャネルまたは第二チャネルのいずれについて
もあてはまる。この問題を解決するために提案されてい
る一つの技術とは、時としてLRC（ループ弾力性回路（l
oop resiliency circuit））スイッチといわれるスイッ
チの使用によるものである。かかるLRCスイッチは、そ
のチャネルから作動不能のディスク・ドライブを取り除
くために用いられる。
ある提案される配列では、各ディスク・ドライブにプ
リント回路基板が設けられる。プリント回路基板は一対
のLRCを、すなわち第一チャネル用に一つそして第二チ
ャネル用に一つを有する。従って、ディスク・ドライブ
が作動不能となった場合、そのLRCをバイパス状態とす
ることによって、開いたチャネルを「閉じて（close
d）」もよい。このように提案される技術が作動不能な
ディスク・ドライブまたは開いたチャネルの問題を解決
する一方で、一対のLRCのうちの一方が故障すると、そ
の一対のLRCを有するプリント回路基板全体を交換しな
ければならず、よって第一チャネルと第二チャネルの両
方を不通とし、そしてデータ記憶システム全体の作動を
中断しなければならない。
リント回路基板が設けられる。プリント回路基板は一対
のLRCを、すなわち第一チャネル用に一つそして第二チ
ャネル用に一つを有する。従って、ディスク・ドライブ
が作動不能となった場合、そのLRCをバイパス状態とす
ることによって、開いたチャネルを「閉じて（close
d）」もよい。このように提案される技術が作動不能な
ディスク・ドライブまたは開いたチャネルの問題を解決
する一方で、一対のLRCのうちの一方が故障すると、そ
の一対のLRCを有するプリント回路基板全体を交換しな
ければならず、よって第一チャネルと第二チャネルの両
方を不通とし、そしてデータ記憶システム全体の作動を
中断しなければならない。
この中断の問題を解決するために提案されている一つ
の技術では、第一チャネルにｎ個のLRCスイッチ（セッ
トの中のディスク・ドライブの数がｎ個の場合）を、す
なわちセットの中のｎ個ディスク・ドライブの各それぞ
れに１個のLRCを要し、そして第二チャネルの中のｎ個
のディスク・ドライブの各それぞれにつき第二チャネル
中に別のｎ個のLRCスイッチを要する。第一チャネルの
セットのｎ個のLRCは一枚のプリント回路基板上に取り
付けられ、第二チャネルのセットのｎ個のLRCは別のプ
リント回路基板上に取り付けられる。二枚のLRCプリン
ト回路基板、関連マルチブレクサー（multiplexers）そ
してディスク・ドライブを相互接続するためにバックプ
レーン（backplane）が使用される。必要な連続（seria
l）もしくは順次（sequential）のファイバー・チャネ
ル接続を設けるために、バックプレーンについて精巧か
つ複雑な散開配線配列（fan−outwiring arrangement）
が提案されている。さらに、二枚のLRC板のために設け
られる複数のスロットが、二個のディスク・ドライブ
と、別にバックプレーンのこれら二つのスロットに差し
込まれるディスク・インターフェースを削除する。
の技術では、第一チャネルにｎ個のLRCスイッチ（セッ
トの中のディスク・ドライブの数がｎ個の場合）を、す
なわちセットの中のｎ個ディスク・ドライブの各それぞ
れに１個のLRCを要し、そして第二チャネルの中のｎ個
のディスク・ドライブの各それぞれにつき第二チャネル
中に別のｎ個のLRCスイッチを要する。第一チャネルの
セットのｎ個のLRCは一枚のプリント回路基板上に取り
付けられ、第二チャネルのセットのｎ個のLRCは別のプ
リント回路基板上に取り付けられる。二枚のLRCプリン
ト回路基板、関連マルチブレクサー（multiplexers）そ
してディスク・ドライブを相互接続するためにバックプ
レーン（backplane）が使用される。必要な連続（seria
l）もしくは順次（sequential）のファイバー・チャネ
ル接続を設けるために、バックプレーンについて精巧か
つ複雑な散開配線配列（fan−outwiring arrangement）
が提案されている。さらに、二枚のLRC板のために設け
られる複数のスロットが、二個のディスク・ドライブ
と、別にバックプレーンのこれら二つのスロットに差し
込まれるディスク・インターフェースを削除する。
発明の概要 本発明に従ってデータ記憶システムが提供され、かか
るデータ記憶システムにおいて、複数のディスク・イン
ターフェースの各それぞれは、対応する記憶ディスク・
ドライブに接続される。ディスク・インターフェースの
第一部分は、第一単方向チャネルを介して第一ディスク
・コントローラに接続され、ディスク・インターフェー
スの第二部分は、第二単方向チャネルを介して第二ディ
スク・コントローラに接続される。第一部分の各ディス
ク・インターフェースは、アドレス制御およびデータ
（以下総称して「データ」という）が第一チャネルを通
って流れることを可能にし、かつ第二チャネルが作動不
能の場合に、作動不能の第二チャネル中の作動するディ
スク・ドライブを第一チャネルに接続するスイッチを含
む。かかる配列では、冗長性が提供される。なぜなら
ば、第二ディスク・コントローラが作動不能になると、
第一ディスク・コントローラが、第二チャネル中のディ
スク・ドライブにデータを格納し、かつ／またはかかる
ディスク・ドライブからデータを検索することができる
からである。さらに、第二チャネル中のディスク・ドラ
イブの一つが作動不能になると、第二チャネル中の他の
作動するディスク・ドライブのすべてが第一チャネルに
切り替えられ、これによって第二チャネル中の作動する
ディスク・ドライブを停止することを要さずにディスク
・ドライブを交換することを可能とするものであり、す
なわち、作動不能のディスク・ドライブを「ホット・ス
ワップ（hot swapped）」してもよい。
るデータ記憶システムにおいて、複数のディスク・イン
ターフェースの各それぞれは、対応する記憶ディスク・
ドライブに接続される。ディスク・インターフェースの
第一部分は、第一単方向チャネルを介して第一ディスク
・コントローラに接続され、ディスク・インターフェー
スの第二部分は、第二単方向チャネルを介して第二ディ
スク・コントローラに接続される。第一部分の各ディス
ク・インターフェースは、アドレス制御およびデータ
（以下総称して「データ」という）が第一チャネルを通
って流れることを可能にし、かつ第二チャネルが作動不
能の場合に、作動不能の第二チャネル中の作動するディ
スク・ドライブを第一チャネルに接続するスイッチを含
む。かかる配列では、冗長性が提供される。なぜなら
ば、第二ディスク・コントローラが作動不能になると、
第一ディスク・コントローラが、第二チャネル中のディ
スク・ドライブにデータを格納し、かつ／またはかかる
ディスク・ドライブからデータを検索することができる
からである。さらに、第二チャネル中のディスク・ドラ
イブの一つが作動不能になると、第二チャネル中の他の
作動するディスク・ドライブのすべてが第一チャネルに
切り替えられ、これによって第二チャネル中の作動する
ディスク・ドライブを停止することを要さずにディスク
・ドライブを交換することを可能とするものであり、す
なわち、作動不能のディスク・ドライブを「ホット・ス
ワップ（hot swapped）」してもよい。
本発明の他の特徴に従い、スイッチはディスク・イン
ターフェース付きの共通プリント回路基板上に配され
る。よって、インターフェースとそのディスク・ドライ
ブはモジュールとしてパッケージされて、メンテナンス
を容易にし、かつシステムモジュール性を提供する。か
かる配列では、ディスク・ドライブとその関連スイッチ
とを相互接続するために、上述の複雑な散開接続配列と
比べてより単純なローカル（すなわち、ディスク・イン
ターフェースとスイッチとが共通プリント回路基板上に
置かれる）接続配列が用いられる。さらにこの配列で
は、バックプレーンのスロットの損失は一切ない。
ターフェース付きの共通プリント回路基板上に配され
る。よって、インターフェースとそのディスク・ドライ
ブはモジュールとしてパッケージされて、メンテナンス
を容易にし、かつシステムモジュール性を提供する。か
かる配列では、ディスク・ドライブとその関連スイッチ
とを相互接続するために、上述の複雑な散開接続配列と
比べてより単純なローカル（すなわち、ディスク・イン
ターフェースとスイッチとが共通プリント回路基板上に
置かれる）接続配列が用いられる。さらにこの配列で
は、バックプレーンのスロットの損失は一切ない。
本発明のさらに他の特徴に従い、各ディスク・インタ
ーフェースは一対のスイッチを含む。追加のスイッチ
は、追加のディスク・ドライブが不要となった時点でチ
ャネルを停止することを可能とする。よって第二スイッ
チは、チャネル中のディスク・ドライブのある部分が記
憶システムによってもはや不要となった場合に、かかる
部分を「削減」または除去することを可能とする。
ーフェースは一対のスイッチを含む。追加のスイッチ
は、追加のディスク・ドライブが不要となった時点でチ
ャネルを停止することを可能とする。よって第二スイッ
チは、チャネル中のディスク・ドライブのある部分が記
憶システムによってもはや不要となった場合に、かかる
部分を「削減」または除去することを可能とする。
図面の簡単な説明 図１は、本発明によるデータ記憶システムを有するコ
ンピュータシステムのブロック図である。
ンピュータシステムのブロック図である。
図２は、図１のコンピュータシステムにおいて使用さ
れている本発明による一セットの記憶ディスク・ドライ
ブとそのディスク・インターフェースのブロック図をな
すように図2Aおよび図2Bがどのように配されているかを
示す略図である。
れている本発明による一セットの記憶ディスク・ドライ
ブとそのディスク・インターフェースのブロック図をな
すように図2Aおよび図2Bがどのように配されているかを
示す略図である。
図３は、図２のディスク・インターフェースで使用さ
れる例示的なアドレス可能インターフェースのブロック
図である。
れる例示的なアドレス可能インターフェースのブロック
図である。
図４は、本発明の他の実施態様による一対のディスク
・ドライブとそのインターフェースのブロック図であ
る。
・ドライブとそのインターフェースのブロック図であ
る。
好適実施態様の説明 図１では、コンピュータ・システム10が示されてい
る。コンピュータ・システム10は、データ処理用のメイ
ンフレームコンピュータ・セクション12を含む。処理さ
れたデータの部分は、従来のシステム・インターフェー
ス18を介して磁気記憶ディスク・ドライブのバンク16に
格納され、かかるバンク16からデータが検索される。シ
ステム・インターフェース18は、図示される通り、バッ
クプレーン・プリント回路基板30に冗長性のために設け
られる一対のバス26および28を介して従来の方法で電気
的に接続されるディスク・コントローラ201−20mと、中
央演算処理装置（CPU）コントローラ22と、キャッシュ
・メモリ24とを含む。よって図示されるように、ディス
ク・コントローラ201…20m-1はバス26に接続され、ディ
スク・コントローラ202…20mはバス28に接続される。デ
ィスク・コントローラ201−20mの各それぞれは、第一フ
ァイバー・チャネル・プロトコル・チャネル341−34
m（それぞれ図示される通り）を介して、ディスク・ド
ライブ401−40nと関連ディスク・インターフェース421
−42n（それぞれ図示される通り）のセット321−32mの
対応する一つのセットに接続される。ディスク・ドライ
ブと関連ディスク・インターフェースのセット321−32m
の各それぞれは構造が同一であり、その一例のセット32
1がここに示されており、図２に関連して詳細が述べら
れる。さらに、ディスク・コントローラ201−20mの各そ
れぞれは、第二ファイバー・プロトコル・チャネル381
−38m（図示されるとおりであり、ここでは点線で示さ
れている）を介して、ディスク・ドライブ401−40nと関
連ディスク・インターフェース421−42nのセット321−3
2mのうちの別の一つのセットに接続される。従って、例
えば、ディスク・コントローラ201は第一ファイバー・
チャネル341を介してセット321に接続され、また第二フ
ァイバー・チャネル381を介してセット322にも接続され
る。同様に、図示される通りディスク・コントローラ20
2は第一ファイバー・チャネル342を介してセット322に
接続され、また第二ファイバー・チャネル382を介して
セット321にも接続される。よって、通常モードの作動
の間、セット321はディスク・コントローラ201を介して
バス26に接続されているが、ディスク・コントローラ20
1が作動不能となると、セット321はディスク・コントロ
ーラ202を介してバス28に接続される。最後に、キャッ
シュ・メモリ24が従来の方法でバス26および28の両方に
接続されることについて特に言及する。
る。コンピュータ・システム10は、データ処理用のメイ
ンフレームコンピュータ・セクション12を含む。処理さ
れたデータの部分は、従来のシステム・インターフェー
ス18を介して磁気記憶ディスク・ドライブのバンク16に
格納され、かかるバンク16からデータが検索される。シ
ステム・インターフェース18は、図示される通り、バッ
クプレーン・プリント回路基板30に冗長性のために設け
られる一対のバス26および28を介して従来の方法で電気
的に接続されるディスク・コントローラ201−20mと、中
央演算処理装置（CPU）コントローラ22と、キャッシュ
・メモリ24とを含む。よって図示されるように、ディス
ク・コントローラ201…20m-1はバス26に接続され、ディ
スク・コントローラ202…20mはバス28に接続される。デ
ィスク・コントローラ201−20mの各それぞれは、第一フ
ァイバー・チャネル・プロトコル・チャネル341−34
m（それぞれ図示される通り）を介して、ディスク・ド
ライブ401−40nと関連ディスク・インターフェース421
−42n（それぞれ図示される通り）のセット321−32mの
対応する一つのセットに接続される。ディスク・ドライ
ブと関連ディスク・インターフェースのセット321−32m
の各それぞれは構造が同一であり、その一例のセット32
1がここに示されており、図２に関連して詳細が述べら
れる。さらに、ディスク・コントローラ201−20mの各そ
れぞれは、第二ファイバー・プロトコル・チャネル381
−38m（図示されるとおりであり、ここでは点線で示さ
れている）を介して、ディスク・ドライブ401−40nと関
連ディスク・インターフェース421−42nのセット321−3
2mのうちの別の一つのセットに接続される。従って、例
えば、ディスク・コントローラ201は第一ファイバー・
チャネル341を介してセット321に接続され、また第二フ
ァイバー・チャネル381を介してセット322にも接続され
る。同様に、図示される通りディスク・コントローラ20
2は第一ファイバー・チャネル342を介してセット322に
接続され、また第二ファイバー・チャネル382を介して
セット321にも接続される。よって、通常モードの作動
の間、セット321はディスク・コントローラ201を介して
バス26に接続されているが、ディスク・コントローラ20
1が作動不能となると、セット321はディスク・コントロ
ーラ202を介してバス28に接続される。最後に、キャッ
シュ・メモリ24が従来の方法でバス26および28の両方に
接続されることについて特に言及する。
図２も参照すると、複数のセット321−32mの一例であ
る、ディスク・ドライブ401−40nと関連ディスク・イン
ターフェース421−42nのセット321が示されている。デ
ィスク・インターフェース421−42nの各それぞれは、こ
れに接続されている磁気記憶ディスク・ドライブ401−4
0n（それぞれ図示されている通り）のうちの対応する一
つの磁気記憶ディスク・ドライブを制御するようになさ
れている。通常の作動モードでは、データは第一ファイ
バー・チャネル341を介して、ディスク・コントローラ2
01（図１）から順次にディスク・インターフェース4
21、423、…42n-3、42n-1を通って（そして従ってこれ
らに接続されたディスク・ドライブ401、403、…4
0n-3、40n-1を通って）流れ、またデータは、点線で示
される通り、第二チャネルファイバー・381を介して、
ディスク・コントローラ202から順次にディスク・イン
ターフェース422、424、…42n-2、42nを通って（そして
従ってこれらに接続されたディスク・ドライブ402、4
04、…40n-2、40nを通って）流れる。
る、ディスク・ドライブ401−40nと関連ディスク・イン
ターフェース421−42nのセット321が示されている。デ
ィスク・インターフェース421−42nの各それぞれは、こ
れに接続されている磁気記憶ディスク・ドライブ401−4
0n（それぞれ図示されている通り）のうちの対応する一
つの磁気記憶ディスク・ドライブを制御するようになさ
れている。通常の作動モードでは、データは第一ファイ
バー・チャネル341を介して、ディスク・コントローラ2
01（図１）から順次にディスク・インターフェース4
21、423、…42n-3、42n-1を通って（そして従ってこれ
らに接続されたディスク・ドライブ401、403、…4
0n-3、40n-1を通って）流れ、またデータは、点線で示
される通り、第二チャネルファイバー・381を介して、
ディスク・コントローラ202から順次にディスク・イン
ターフェース422、424、…42n-2、42nを通って（そして
従ってこれらに接続されたディスク・ドライブ402、4
04、…40n-2、40nを通って）流れる。
より詳細には、ディスク・インターフェース421−42n
は、複数のグループまたはセル431−43pで、ここでは２
個（すなわち対）の連続するディスク・インターフェー
スのグループ（よってここではｐ＝n/2）で配列され
る。従って、対となるディスク・インターフェース421
と422、423と424…42n-1と42nとその関連ディスク・ド
ライブ401と402、403と404…40n-1と40nは共にグループ
化され、それぞれ示される通りのセル431−43n/2を形成
する。セル431−43n/2の各それぞれは構造が同一であ
り、その一例であるセル431は、ディスク・インターフ
ェース421および422とその接続されたディスク・ドライ
ブ401および402（それぞれ示される通り）を含むものと
して示されている。セル431−43n/2の各それぞれは、第
一入力ポートPI1−PIn/2（それぞれ示される通り）と第
一出力ポートPO1−POn/2（それぞれ示される通り）とを
有する。セル431−43n/2の各それぞれは、第二入力ポー
トSI1−SIn/2（それぞれ示される通り）と第二出力ポー
トSO1−SOn/2（それぞれ示される通り）とを有する。セ
ル431−43n/2は、ファイバー・チャネル341および381を
介して、それぞれ第一ファイバー・チャネル341につい
ては第一出力ポートPOから第一入力ポートPIまで、第二
ファイバー・チャネル381については第二入力ポートSI
から第二出力ポートSOまで、順次（すなわち連続して）
コントローラ201および202に接続される。
は、複数のグループまたはセル431−43pで、ここでは２
個（すなわち対）の連続するディスク・インターフェー
スのグループ（よってここではｐ＝n/2）で配列され
る。従って、対となるディスク・インターフェース421
と422、423と424…42n-1と42nとその関連ディスク・ド
ライブ401と402、403と404…40n-1と40nは共にグループ
化され、それぞれ示される通りのセル431−43n/2を形成
する。セル431−43n/2の各それぞれは構造が同一であ
り、その一例であるセル431は、ディスク・インターフ
ェース421および422とその接続されたディスク・ドライ
ブ401および402（それぞれ示される通り）を含むものと
して示されている。セル431−43n/2の各それぞれは、第
一入力ポートPI1−PIn/2（それぞれ示される通り）と第
一出力ポートPO1−POn/2（それぞれ示される通り）とを
有する。セル431−43n/2の各それぞれは、第二入力ポー
トSI1−SIn/2（それぞれ示される通り）と第二出力ポー
トSO1−SOn/2（それぞれ示される通り）とを有する。セ
ル431−43n/2は、ファイバー・チャネル341および381を
介して、それぞれ第一ファイバー・チャネル341につい
ては第一出力ポートPOから第一入力ポートPIまで、第二
ファイバー・チャネル381については第二入力ポートSI
から第二出力ポートSOまで、順次（すなわち連続して）
コントローラ201および202に接続される。
ディスク・インターフェース421−42nの各それぞれ
は、示される通り、複数のスイッチ441−44nのうちの対
応する一つのスイッチを含む。スイッチ441−44nの各そ
れぞれは構造が同一であり、ここではスイッチ441−44n
は従来のLRCスイッチである。よって、スイッチ441−44
nの各それぞれは、図示される通り一対の入力ポートI1
およびI2と一対の出力ポートO1およびO2とを含む。スイ
ッチ441−44nのうちの一つがフィードスルー状態（曲線
矢印Ｂで示される通り）である場合、その第一入力ポー
トI1に送り込まれたデータはその第一出力ポートO1へと
流れ、また同様に、その第二入力ポートI2に送り込まれ
たデータはその第二出力ポートO2へと流れる。ただし、
スイッチ441−44nがバイパス状態（矢印Ａで示される通
り）である場合、その入力ポートI1に送り込まれたデー
タはその第一出力ポートO1から逸らされて、その第二出
力ポートO2へと直接に接続される。スイッチ441−44nの
各それぞれは、制御ライン（control line）461−46
n（それぞれ示される通り）を介してそこに送り込まれ
る制御信号によって、フィードスルー状態かバイパス状
態のいずれかとされる。
は、示される通り、複数のスイッチ441−44nのうちの対
応する一つのスイッチを含む。スイッチ441−44nの各そ
れぞれは構造が同一であり、ここではスイッチ441−44n
は従来のLRCスイッチである。よって、スイッチ441−44
nの各それぞれは、図示される通り一対の入力ポートI1
およびI2と一対の出力ポートO1およびO2とを含む。スイ
ッチ441−44nのうちの一つがフィードスルー状態（曲線
矢印Ｂで示される通り）である場合、その第一入力ポー
トI1に送り込まれたデータはその第一出力ポートO1へと
流れ、また同様に、その第二入力ポートI2に送り込まれ
たデータはその第二出力ポートO2へと流れる。ただし、
スイッチ441−44nがバイパス状態（矢印Ａで示される通
り）である場合、その入力ポートI1に送り込まれたデー
タはその第一出力ポートO1から逸らされて、その第二出
力ポートO2へと直接に接続される。スイッチ441−44nの
各それぞれは、制御ライン（control line）461−46
n（それぞれ示される通り）を介してそこに送り込まれ
る制御信号によって、フィードスルー状態かバイパス状
態のいずれかとされる。
通常の作動モードでは、第一ディスク・コントローラ
201は上述の通り、第一ファイバー・チャネル341によっ
てディスク・ドライブ401、403、…40n-3、40n-1に接続
される。同様に、第二ディスク・コントローラ202は、
第一ファイバー・チャネル381を介してディスク・ドラ
イブ402、404、…40n-2、40nに接続される。（データは
ディスク・ドライブ40からスイッチ44へと流れるものと
して描かれているが、データはスイッチ44からディスク
・ドライブへと流れることが望ましく、すなわち、第一
チャネル341の矢印で示されている方向は逆の方向とす
ることが望ましいということに注意しなければならな
い。）よって、通常の作動モードでは、スイッチ441は
曲線矢印Ａで示される通りバイパス状態である。従っ
て、ディスク・コントローラ201からのデータは、ツイ
スト・ペア47を介して、セル431の第一入力ポートPI
1へ、そしてディスク・インターフェース421へ、そして
ディスク・ドライブ401へ、そしてスイッチ441の第一入
力ポートI1へと送り込まれる。スイッチ441は、制御ラ
イン461上の制御信号によりバイパス状態であるので、
ディスク・ドライブ401からのデータは直接に第二出力
ポートO2へ、それから第一出力ポートPO1へと流れる。
ここから、データは同様の態様で、次の連続するセル43
2のディスク・インターフェース433へと流れ、ここでか
かるプロセスはディスク・ドライブ403についても繰り
返し、そして同様の態様で、他のセルを順次通ってセル
43（n/2）−１−43nへ、そして再び第一コントローラ20
1へと戻る（図１）。
201は上述の通り、第一ファイバー・チャネル341によっ
てディスク・ドライブ401、403、…40n-3、40n-1に接続
される。同様に、第二ディスク・コントローラ202は、
第一ファイバー・チャネル381を介してディスク・ドラ
イブ402、404、…40n-2、40nに接続される。（データは
ディスク・ドライブ40からスイッチ44へと流れるものと
して描かれているが、データはスイッチ44からディスク
・ドライブへと流れることが望ましく、すなわち、第一
チャネル341の矢印で示されている方向は逆の方向とす
ることが望ましいということに注意しなければならな
い。）よって、通常の作動モードでは、スイッチ441は
曲線矢印Ａで示される通りバイパス状態である。従っ
て、ディスク・コントローラ201からのデータは、ツイ
スト・ペア47を介して、セル431の第一入力ポートPI
1へ、そしてディスク・インターフェース421へ、そして
ディスク・ドライブ401へ、そしてスイッチ441の第一入
力ポートI1へと送り込まれる。スイッチ441は、制御ラ
イン461上の制御信号によりバイパス状態であるので、
ディスク・ドライブ401からのデータは直接に第二出力
ポートO2へ、それから第一出力ポートPO1へと流れる。
ここから、データは同様の態様で、次の連続するセル43
2のディスク・インターフェース433へと流れ、ここでか
かるプロセスはディスク・ドライブ403についても繰り
返し、そして同様の態様で、他のセルを順次通ってセル
43（n/2）−１−43nへ、そして再び第一コントローラ20
1へと戻る（図１）。
同様に、通常の作動モードでは、スイッチ442は矢印
Ａで示される通り制御ライン462上の制御信号によりバ
イパス状態であり、ディスク・コントローラ202（図
１）からのデータは、セル431の第二入力ポートSI1へと
流れ、そしてスイッチ442の第一入力ポートI1から直接
にスイッチ442の第二出力ポートO2へと流れる。そして
データは、ディスク・ドライブ402から第二出力ポートS
O2へと流れる。ここから、データは同様の態様で、次の
連続するセル432のディスク・インターフェース424へと
流れ、ここでかかるプロセスはディスク・ドライブ404
についても繰り返し、そして同様の態様で、他のセルを
順次通ってセル43（n/2−１）−43n/2へ、そして再び第
二コントローラ202へと戻る（図１）。
Ａで示される通り制御ライン462上の制御信号によりバ
イパス状態であり、ディスク・コントローラ202（図
１）からのデータは、セル431の第二入力ポートSI1へと
流れ、そしてスイッチ442の第一入力ポートI1から直接
にスイッチ442の第二出力ポートO2へと流れる。そして
データは、ディスク・ドライブ402から第二出力ポートS
O2へと流れる。ここから、データは同様の態様で、次の
連続するセル432のディスク・インターフェース424へと
流れ、ここでかかるプロセスはディスク・ドライブ404
についても繰り返し、そして同様の態様で、他のセルを
順次通ってセル43（n/2−１）−43n/2へ、そして再び第
二コントローラ202へと戻る（図１）。
ディスク・コントローラ202が作動不能になると、例
えば、第二チャネル「リング」を「破る」という影響が
生じ、スイッチ441、443、…44n-3、44n-1は、ライン46
1、463、…46n-3、46n-1上の制御信号によってフィード
スルー状態とされ、よって、第一ディスク・コントロー
ラ201は第一ファイバー・チャネル341を介してディスク
・ドライブ401、402、403、404…40n-3、40n-2、4
0n-1、40nに接続される。より詳細には、かかるフィー
ドスルー状態（矢印Ｂで示される）では、スイッチ4
41、443、…44n-3、44n-1の第一入力ポートI1における
データは、直接にその第一出力ポートO1へと流れ、そし
てディスク・ドライブ402、404、…40n-2、40nへと流
れ、それから直接に第二入力ポートI2から、第一チャネ
ル出力ポートPO2へのスイッチ441、443、…44n-3、44
n-1の第二出力ポートO2へ流れ、これによってディスク
・インターフェース422、424、…42n-2、42nとこれに接
続されたディスク・ドライブ402、404、…40n-2、40nと
を第一ファイバー・チャネル341へと接続する。
えば、第二チャネル「リング」を「破る」という影響が
生じ、スイッチ441、443、…44n-3、44n-1は、ライン46
1、463、…46n-3、46n-1上の制御信号によってフィード
スルー状態とされ、よって、第一ディスク・コントロー
ラ201は第一ファイバー・チャネル341を介してディスク
・ドライブ401、402、403、404…40n-3、40n-2、4
0n-1、40nに接続される。より詳細には、かかるフィー
ドスルー状態（矢印Ｂで示される）では、スイッチ4
41、443、…44n-3、44n-1の第一入力ポートI1における
データは、直接にその第一出力ポートO1へと流れ、そし
てディスク・ドライブ402、404、…40n-2、40nへと流
れ、それから直接に第二入力ポートI2から、第一チャネ
ル出力ポートPO2へのスイッチ441、443、…44n-3、44
n-1の第二出力ポートO2へ流れ、これによってディスク
・インターフェース422、424、…42n-2、42nとこれに接
続されたディスク・ドライブ402、404、…40n-2、40nと
を第一ファイバー・チャネル341へと接続する。
一方、第一ディスク・コントローラ201が作動不能に
なると、例えば、第一チャネル「リング」を「破る」と
いう影響が生じ、スイッチ442、444、…44n-2、44nはフ
ィードスルー状態とされ、よって、第二ディスク・コン
トローラ202は第二ファイバー・チャネル381を介してデ
ィスク・ドライブ401、402、403、404…40n-3、40n-2、
40n-1、40nに接続される。より詳細には、かかるフィー
ドスルー状態では、ディスク・インターフェース421、4
23、…42n-3、42n-1とこれに接続されたディスク・ドラ
イブ401、403、…40n-1、40n-1とは第二ファイバー・チ
ャネル341に接続される。
なると、例えば、第一チャネル「リング」を「破る」と
いう影響が生じ、スイッチ442、444、…44n-2、44nはフ
ィードスルー状態とされ、よって、第二ディスク・コン
トローラ202は第二ファイバー・チャネル381を介してデ
ィスク・ドライブ401、402、403、404…40n-3、40n-2、
40n-1、40nに接続される。より詳細には、かかるフィー
ドスルー状態では、ディスク・インターフェース421、4
23、…42n-3、42n-1とこれに接続されたディスク・ドラ
イブ401、403、…40n-1、40n-1とは第二ファイバー・チ
ャネル341に接続される。
第二チャネル381中のディスク・ドライブ402、404、
…40n-2、40nのいずれかが作動不能となって、第二チャ
ネル381を破損した場合、第二チャネル381中の他のすべ
ての作動するディスク・ドライブは第一チャネル341に
接続される。例えば、ディスク・ドライブ402が作動不
能となると、第二チャネル381を「破損する」という影
響が生じ、スイッチ443−44n-1はバイパス状態からフィ
ードスルー状態へと切り替えられ、スイッチ441はバイ
パス状態のままとなる。従って、第一ディスク・コント
ローラ201がディスク・ドライブ401、402、403、404…4
0n-3、40n-2、40n-1そして40nに接続される。
…40n-2、40nのいずれかが作動不能となって、第二チャ
ネル381を破損した場合、第二チャネル381中の他のすべ
ての作動するディスク・ドライブは第一チャネル341に
接続される。例えば、ディスク・ドライブ402が作動不
能となると、第二チャネル381を「破損する」という影
響が生じ、スイッチ443−44n-1はバイパス状態からフィ
ードスルー状態へと切り替えられ、スイッチ441はバイ
パス状態のままとなる。従って、第一ディスク・コント
ローラ201がディスク・ドライブ401、402、403、404…4
0n-3、40n-2、40n-1そして40nに接続される。
一方、第一チャネル341中のディスク・ドライブ401、
403、…40n-3、40n-1のいずれかが作動不能となって、
第一チャネル341を破損した場合、第一チャネル341中の
他のすべての作動するディスク・ドライブは第二チャネ
ル381に接続される。例えば、ディスク・ドライブ403が
作動不能となると、第一チャネル341を「破損する」と
いう影響が生じ、スイッチ442、445（図示されていな
い）…44n-2および44nはバイパス状態からフィードスル
ー状態へと切り替えられ、スイッチ444はバイパス状態
のままとなる。従って、第二ディスク・コントローラ20
2がディスク・ドライブ401、402、403、405（図示され
ていない）…40n-3、40n-2、40n-1そして40nに接続され
る。
403、…40n-3、40n-1のいずれかが作動不能となって、
第一チャネル341を破損した場合、第一チャネル341中の
他のすべての作動するディスク・ドライブは第二チャネ
ル381に接続される。例えば、ディスク・ドライブ403が
作動不能となると、第一チャネル341を「破損する」と
いう影響が生じ、スイッチ442、445（図示されていな
い）…44n-2および44nはバイパス状態からフィードスル
ー状態へと切り替えられ、スイッチ444はバイパス状態
のままとなる。従って、第二ディスク・コントローラ20
2がディスク・ドライブ401、402、403、405（図示され
ていない）…40n-3、40n-2、40n-1そして40nに接続され
る。
ライン461上の制御信号は、図３に示されるPALとORゲ
ートとを含むアドレス可能制御セクション511によって
生成される。アドレス可能制御セクション511はディス
ク・インターフェース421に含まれる。アドレス制御セ
クション511は、個別の制御ライン・バス531を介してコ
ントローラ201（図１）によってアドレス可能である。
より詳細には、バス531に送り込まれてPALにアドレスす
る。またアドレス可能制御セクション511には、ディス
ク・ドライブ402が作動不能である旨を示す、ディスク
・インターフェース422によって生成されるライン571上
の信号が送り込まれる。バス531上のディスク・コント
ローラ201かまたはライン571上のディスク・インターフ
ェース422かのいずれかからアドレス可能制御セクショ
ン511に送られる信号に応じて、アドレス可能制御セク
ション511はスイッチ441をフィードスルー状態かまたは
バイパス状態のいずれかにする。より詳細には、アドレ
ス可能制御セクション511は、ディスク・ドライブ402が
作動不能だと、上述の通り（すなわち、ライン571上の
信号を介して）、またはディスク・コントローラ202が
作動不能となると、上述の通りバス531上の信号を介し
て、スイッチ441をバイパス状態にする。同様に、ライ
ン462上の制御信号は、ディスク・インターフェース422
に含まれるアドレス可能制御セクション512によって生
成される。アドレス可能制御セクション512は、コント
ローラ202から個別のコントロール・バス532を介して第
一コントローラ202（図１）によってアドレス可能であ
る。アドレス可能制御セクション512にも、ディスク・
ドライブ401が作動不能である旨を示す、ディスク・イ
ンターフェース422によって生成されるライン572上の信
号が送り込まれる。バス532上のコントローラ201かまた
はバス572上のディスク・インターフェース421かのいず
れかからアドレス可能制御セクション512に送られる信
号に応じて、アドレス可能制御セクション512はスイッ
チ442をフィードスルー状態かまたはバイパス状態のい
ずれかにする。より詳細には、アドレス可能制御セクシ
ョン512は、上述の通り、ディスク・コントローラ201が
作動不能だと、またはディスク・ドライブ401が作動不
能になると、スイッチ442をバイパス状態にする。アド
レス可能制御セクション513−51nは、同様の態様で他の
ディスク・インターフェース423−42nに含まれる。
ートとを含むアドレス可能制御セクション511によって
生成される。アドレス可能制御セクション511はディス
ク・インターフェース421に含まれる。アドレス制御セ
クション511は、個別の制御ライン・バス531を介してコ
ントローラ201（図１）によってアドレス可能である。
より詳細には、バス531に送り込まれてPALにアドレスす
る。またアドレス可能制御セクション511には、ディス
ク・ドライブ402が作動不能である旨を示す、ディスク
・インターフェース422によって生成されるライン571上
の信号が送り込まれる。バス531上のディスク・コント
ローラ201かまたはライン571上のディスク・インターフ
ェース422かのいずれかからアドレス可能制御セクショ
ン511に送られる信号に応じて、アドレス可能制御セク
ション511はスイッチ441をフィードスルー状態かまたは
バイパス状態のいずれかにする。より詳細には、アドレ
ス可能制御セクション511は、ディスク・ドライブ402が
作動不能だと、上述の通り（すなわち、ライン571上の
信号を介して）、またはディスク・コントローラ202が
作動不能となると、上述の通りバス531上の信号を介し
て、スイッチ441をバイパス状態にする。同様に、ライ
ン462上の制御信号は、ディスク・インターフェース422
に含まれるアドレス可能制御セクション512によって生
成される。アドレス可能制御セクション512は、コント
ローラ202から個別のコントロール・バス532を介して第
一コントローラ202（図１）によってアドレス可能であ
る。アドレス可能制御セクション512にも、ディスク・
ドライブ401が作動不能である旨を示す、ディスク・イ
ンターフェース422によって生成されるライン572上の信
号が送り込まれる。バス532上のコントローラ201かまた
はバス572上のディスク・インターフェース421かのいず
れかからアドレス可能制御セクション512に送られる信
号に応じて、アドレス可能制御セクション512はスイッ
チ442をフィードスルー状態かまたはバイパス状態のい
ずれかにする。より詳細には、アドレス可能制御セクシ
ョン512は、上述の通り、ディスク・コントローラ201が
作動不能だと、またはディスク・ドライブ401が作動不
能になると、スイッチ442をバイパス状態にする。アド
レス可能制御セクション513−51nは、同様の態様で他の
ディスク・インターフェース423−42nに含まれる。
スイッチ441−44nの各それぞれは、ディスク・インタ
ーフェース421−42nのうちのそれぞれ対応する一つを有
する共通プリント回路基板上に配される。
ーフェース421−42nのうちのそれぞれ対応する一つを有
する共通プリント回路基板上に配される。
図４では、セル43′（m/2）−１および43′m/2の対の
例が示されており、ここでｍは１とｎとの間の整数であ
る。セル43′（m/2）−１および43′m/2は、各ディスク
・インターフェース421−42nが第二LRCスイッチ44′を
含むという点で、図２に関連して上述されたセル431−4
3n/2と異なる。よって、例示のインターフェース42′
m-3、42′m-2、42′m-1について、かかるインターフェ
ースは、図示される通り、それぞれスイッチ44m-3、44
m-2、44m-1および44mと、それぞれスイッチ44′m-3、4
4′m-2、44′m-1および44′ｍとを含む。スイッチ4
4m-3、44m-2、44m-1および44mは、示されるとおりかつ
図１および図２に関連して上述された通り通常はバイパ
ス状態にあり、一方、スイッチ44′m-3、44′m-2、44′
m-1および44′ｍは、示される通り通常はフィードスル
ー状態にある。ここで再び図１および図２でのように、
第一ファイバー・チャネル341は実線で示され、第二フ
ァイバー・チャネル381は点線で示されている。制御信
号は、図示される通り、ディスク・インターフェース4
2′m-1から制御ライン57′１を介してスイッチ44′m-3
に送られる。制御信号は、図示される通り、ディスク・
インターフェース42′ｍから制御ライン57′２を介して
スイッチ44′m-2に送られる。スイッチ44′m-3、44′
m-2、44′m-1および44′ｍは、ディスク・ドライブの
「削減」を可能とするために設けられる。例えば、ディ
スク・ドライブ40m-1が記憶システム10によってもはや
必要とされなくなった場合、制御ライン57′１上に制御
信号が生成されて、スイッチ44′m-3をバイパス状態と
し、よってディスク・ドライブ40m-3を第一ファイバー
・チャネル34中の最後のディスク・ドライブとする。同
様に、ディスク・ドライブ40mが取り除かれると、制御
ライン57′２上に制御信号が生成されて、スイッチ44′
m-2をバイパス状態にし、よってディスク・ドライブ40
m-2を第二ファイバー・チャネル34中の最後のディスク
・ドライブとする。さらに、スイッチ44′によっていか
なる時点でもファイバー・チャネルを停止してもよい。
例が示されており、ここでｍは１とｎとの間の整数であ
る。セル43′（m/2）−１および43′m/2は、各ディスク
・インターフェース421−42nが第二LRCスイッチ44′を
含むという点で、図２に関連して上述されたセル431−4
3n/2と異なる。よって、例示のインターフェース42′
m-3、42′m-2、42′m-1について、かかるインターフェ
ースは、図示される通り、それぞれスイッチ44m-3、44
m-2、44m-1および44mと、それぞれスイッチ44′m-3、4
4′m-2、44′m-1および44′ｍとを含む。スイッチ4
4m-3、44m-2、44m-1および44mは、示されるとおりかつ
図１および図２に関連して上述された通り通常はバイパ
ス状態にあり、一方、スイッチ44′m-3、44′m-2、44′
m-1および44′ｍは、示される通り通常はフィードスル
ー状態にある。ここで再び図１および図２でのように、
第一ファイバー・チャネル341は実線で示され、第二フ
ァイバー・チャネル381は点線で示されている。制御信
号は、図示される通り、ディスク・インターフェース4
2′m-1から制御ライン57′１を介してスイッチ44′m-3
に送られる。制御信号は、図示される通り、ディスク・
インターフェース42′ｍから制御ライン57′２を介して
スイッチ44′m-2に送られる。スイッチ44′m-3、44′
m-2、44′m-1および44′ｍは、ディスク・ドライブの
「削減」を可能とするために設けられる。例えば、ディ
スク・ドライブ40m-1が記憶システム10によってもはや
必要とされなくなった場合、制御ライン57′１上に制御
信号が生成されて、スイッチ44′m-3をバイパス状態と
し、よってディスク・ドライブ40m-3を第一ファイバー
・チャネル34中の最後のディスク・ドライブとする。同
様に、ディスク・ドライブ40mが取り除かれると、制御
ライン57′２上に制御信号が生成されて、スイッチ44′
m-2をバイパス状態にし、よってディスク・ドライブ40
m-2を第二ファイバー・チャネル34中の最後のディスク
・ドライブとする。さらに、スイッチ44′によっていか
なる時点でもファイバー・チャネルを停止してもよい。
他の実施態様は、添付の請求項の精神および範囲内の
ものである。
ものである。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/06 G06F 13/14 G11B 20/10
Claims (6)
- 【請求項１】ディスク・ドライブを制御するためにディ
スク・ドライブをファイバー・チャネルに接続するよう
に構成されているディスク・インターフェースであっ
て、 該インターフェースは、 インターフェース入力ポートと、 インターフェース出力ポートと、 一対の入力ポートと一対の出力ポートとを有する第１ス
イッチであって、制御信号の第１状態に応じて、前記一
対の入力ポートのうち第１入力ポートを、前記一対の出
力ポートのうち第１出力ポートに接続し、かつ前記一対
の入力ポートのうち第２入力ポートを、前記一対の出力
ポートのうち第２出力ポートに接続し、また、制御信号
の第２状態に応じて、前記一対の入力ポートのうちの前
記第１入力ポートを前記一対の出力ポートのうちの前記
弟２出力ポートに接続する、第１スイッチと、 一対の入力ポートと一対の出力ポートとを有する第２ス
イッチであって、制御信号の第１状態に応じて、前記一
対の入力ポートのうち第１入力ポートを、前記一対の出
力ポートのうち第１出力ポートに接続し、かつ前記一対
の入力ポートのうち第２入力ポートを、前記一対の出力
ポートのうち第２出力ポートに接続し、また、制御信号
の第２状態に応じて、前記一対の入力ポートのうちの前
記第１入力ポートを前記一対の出力ポートのうちの前記
弟２出力ポートに接続する、第２スイッチとを有し、 前記第１スイッチの一対の入力ポートのうちの第１入力
ポートは、前記ディスク・ドライブを介して前記インタ
ーフェースに連続して接続されており、前記第１スイッ
チの一対の出力ポートのうちの第２出力ポートは前記第
２スイッチの一対の入力ポートのうちの第１入力ポート
に接続されており、 前記第２スイッチの一対の出力ポートのうちの第２出力
ポートは、前記インターフェース出力ポートに接続され
ており、 前記第１スイッチの一対の入力ポートのうちの第２入力
ポートと、前記第１スイッチの一対の出力ポートのうち
の第１出力ポートは、別のディスク・インターフェース
に接続するように構成されており、 前記第２スイッチの一対の入力ポートのうちの第１入力
ポートと、前記第２スイッチの一対の出力ポートのうち
の第２出力ポートとは、前記ファイバー・チャネルに接
続するように構成されている、 ディスク・インターフェース。 - 【請求項２】複数のディスク・インターフェースであっ
て、それぞれが該ディスク・インターフェースに接続さ
れた記憶ディスク・ドライブを制御するように構成され
ており、ディスク・インターフェースの第１部分は第１
チャネルを介して第１コントローラから信号を受信する
ように構成され、かつディスク・インターフェースの第
２部分は第２チャネルを介して第２コントローラから信
号を受信するように構成される、複数のディスク・イン
ターフェースと、 前記第１部分におけるディスク・インターフェースのそ
れぞれが前記第１チャネルを通してデータ伝送するよう
に構成されたスイッチであって、前記第２チャネルが作
動不能の場合には、作動不能の第２チャネル中の作動す
るディスク・ドライブを前記第１チャネルに接続するよ
うに構成されたスイッチと、 を備えた、データ記憶システム。 - 【請求項３】前記第２部分におけるディスク・インター
フェースのそれぞれが前記第２チャネルを通してデータ
伝送するように構成されたスイッチであって、前記第１
チャネルが作動不能の場合には、作動不能の第１チャネ
ル中の作動するディスク・ドライブを前記第２チャネル
に接続するように構成されたスイッチを備えた、請求項
３に記載のデータ記憶システム。 - 【請求項４】複数のディスク・インターフェースのそれ
ぞれが、対応する記憶ディスク・ドライブに接続されて
おり、該ディスク・インターフェースの第１部分は第１
単方向チャネルを介して第１ディスク・コントローラに
連続的に接続されており、かつ前記ディスク・インター
フェースの第２部分は第２単方向チャネルを介して第２
ディスク・コントローラに連続的に接続されている、デ
ータ記憶システムであって、 前記ディスク・インターフェースの第１部分のそれぞれ
は、前記第１単方向チャネルに配された第１スイッチを
含み、該第１スイッチは、データを前記第１単方向チャ
ネル中の次の連続するディスク・ドライブへ伝送するよ
うに構成されており、かつ前記第２単方向チャネルが作
動不能の場合には、第２単方向チャネル中の作動するデ
ィスク・ドライブを前記第１単方向チャネルに接続する
ように構成されており、 前記第２部分における前記ディスク・インターフェース
のそれぞれは、前記第２単方向チャネルに配されたスイ
ッチを含み、該スイッチは、データを前記第２単方向チ
ャネル中の次の連続するディスク・ドライブへ伝送する
ように構成されており、 前記第１単方向チャネルが作動不能の場合には、第１単
方向チャネル中の作動するディスク・ドライブを前記第
２単方向チャネルに接続するように構成されている、 データ記憶システム。 - 【請求項５】データ記憶システム中のディスク・ドライ
ブを変更する方法であって、ディスク・ドライブの第１
部分のそれぞれは第１ファイバー・チャネルを介して接
続されており、該ディスク・ドライブの第２部分のそれ
ぞれは第２ファイバー・チャネルを介して接続されてお
り、前記ディスク・ドライブのそれぞれはスイッチに接
続されており、 前記第１ファイバー・チャネルからアクセスできないデ
ィスク・ドライブを取り除くために前記スイッチを作動
し、前記第１ファイバー・チャネルに接続する他のディ
スク・ドライブを前記第２ファイバー・チャネルに接続
する工程を備える、方法。 - 【請求項６】ディスク・ドライブを制御するためにディ
スク・ドライブを第１チャネルに接続するように構成さ
れたディスク・インターフェースであって、該インター
フェースは、 インターフェース入力ポートと、 インターフェース出力ポートと、 一対の入力ポートと一対の出力ポートとを有するスイッ
チとを備え、 該スイッチの一対の入力ポートの一方はディスク・ドラ
イブを介してインターフェースに連続して接続されてお
り、該一対の出力ポートの一方はインターフェース出力
ポートに接続されており、前記一対の入力ポートの他方
と前記一対の出力ポートの他方とは別はディスク・イン
ターフェースに接続するように構成されており、 前記スイッチは、制御信号の第１状態に応じて、前記一
対の入力ポートのうちの第１入力ポートを、前記一対の
出力ポートのうちの第１出力ポートに接続し、かつ前記
一対の入力ポートのうちの第２入力ポートを前記一対の
出力ポートのうちの第２出力ポートに接続し、また、制
御信号の第２状態に応じて、前記一対の入力ポートのう
ちの前記第１入力ポートを前記一対の出力ポートのうち
の前記第２出力ポートに接続するものである、 ディスク・インターフェース。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/515,243 US5729763A (en) | 1995-08-15 | 1995-08-15 | Data storage system |
| US515,243 | 1995-08-15 | ||
| US08/515,243 | 1995-08-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11510933A JPH11510933A (ja) | 1999-09-21 |
| JP3248693B2 true JP3248693B2 (ja) | 2002-01-21 |
Family
ID=24050546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50945197A Expired - Fee Related JP3248693B2 (ja) | 1995-08-15 | 1996-08-14 | データ記憶システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5729763A (ja) |
| EP (1) | EP0856172B1 (ja) |
| JP (1) | JP3248693B2 (ja) |
| KR (1) | KR100406479B1 (ja) |
| DE (1) | DE69632406T2 (ja) |
| HK (1) | HK1015487A1 (ja) |
| WO (1) | WO1997007458A1 (ja) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5922077A (en) * | 1996-11-14 | 1999-07-13 | Data General Corporation | Fail-over switching system |
| US6504817B2 (en) | 1997-03-31 | 2003-01-07 | Hewlett-Packard Company | Fiber channel arbitrated loop dynamic loop sizing |
| US6098146A (en) | 1997-04-11 | 2000-08-01 | Dell Usa, L. P. | Intelligent backplane for collecting and reporting information in an SSA system |
| JP3228182B2 (ja) * | 1997-05-29 | 2001-11-12 | 株式会社日立製作所 | 記憶システム及び記憶システムへのアクセス方法 |
| US6154791A (en) * | 1997-06-10 | 2000-11-28 | International Business Machines Corporation | Communication system for an array of direct access storage devices (DASD) that provides for bypassing one or multiple DASD |
| US6070251A (en) * | 1997-06-26 | 2000-05-30 | Sun Microsystems, Inc. | Method and apparatus for high availability and caching data storage devices |
| WO1999046671A1 (en) * | 1998-03-10 | 1999-09-16 | Quad Research | High speed fault tolerant mass storage network information server |
| US6799224B1 (en) * | 1998-03-10 | 2004-09-28 | Quad Research | High speed fault tolerant mass storage network information server |
| WO1999063442A1 (en) * | 1998-06-05 | 1999-12-09 | Mylex Corporation | Fibre channel topological structure and method and application with raid devices and controllers |
| US6356984B1 (en) * | 1998-06-30 | 2002-03-12 | Sun Microsystems, Inc. | Digital data processing system having a data bus and a control bus |
| US6330687B1 (en) * | 1998-11-13 | 2001-12-11 | Digi-Data Corporation | System and method to maintain performance among N single raid systems during non-fault conditions while sharing multiple storage devices during conditions of a faulty host computer or faulty storage array controller |
| US6260079B1 (en) * | 1998-11-15 | 2001-07-10 | Hewlett-Packard Company | Method and system for enhancing fibre channel loop resiliency for a mass storage enclosure by increasing component redundancy and using shunt elements and intelligent bypass management |
| US6477139B1 (en) * | 1998-11-15 | 2002-11-05 | Hewlett-Packard Company | Peer controller management in a dual controller fibre channel storage enclosure |
| US6542961B1 (en) * | 1998-12-22 | 2003-04-01 | Hitachi, Ltd. | Disk storage system including a switch |
| JP2000187561A (ja) * | 1998-12-24 | 2000-07-04 | Hitachi Ltd | 記憶装置システム |
| JP4294142B2 (ja) | 1999-02-02 | 2009-07-08 | 株式会社日立製作所 | ディスクサブシステム |
| US6219753B1 (en) | 1999-06-04 | 2001-04-17 | International Business Machines Corporation | Fiber channel topological structure and method including structure and method for raid devices and controllers |
| US6629216B1 (en) * | 1999-06-30 | 2003-09-30 | Emc Corporation | Fibre channel by-pass |
| US6636934B1 (en) | 1999-06-30 | 2003-10-21 | Emc Corporation | Fiber channel port by-pass selector section for dual ported disk drives |
| US6581136B1 (en) | 1999-06-30 | 2003-06-17 | Emc Corporation | Fibre channel data storage system having expansion/contraction |
| US6567890B1 (en) | 1999-06-30 | 2003-05-20 | Emc Corporation | Fibre channel port by-pass selector section for dual ported disk drives |
| KR100311225B1 (ko) * | 1999-12-24 | 2001-10-12 | 오길록 | 하우징 식별을 이용한 디스크의 화이버 채널 식별코드할당장치 |
| US6574687B1 (en) | 1999-12-29 | 2003-06-03 | Emc Corporation | Fibre channel data storage system |
| US6571355B1 (en) * | 1999-12-29 | 2003-05-27 | Emc Corporation | Fibre channel data storage system fail-over mechanism |
| US6615315B1 (en) | 1999-12-29 | 2003-09-02 | Emc Corporation | Fibre channel data storage system having improved fro-end I/O adapted hub |
| US6560683B1 (en) | 1999-12-29 | 2003-05-06 | Emc Corporation | Fibre channel data storage system having improved rear-end I/O adapted hub |
| US6769046B2 (en) * | 2000-02-14 | 2004-07-27 | Palmchip Corporation | System-resource router |
| US7263476B1 (en) * | 2000-06-12 | 2007-08-28 | Quad Research | High speed information processing and mass storage system and method, particularly for information and application servers |
| US6961868B2 (en) * | 2001-02-16 | 2005-11-01 | Swsoft Holdings, Ltd. | Fault tolerant storage system and method using a network of servers |
| US7418620B1 (en) | 2001-02-16 | 2008-08-26 | Swsoft Holdings, Ltd. | Fault tolerant distributed storage method and controller using (N,K) algorithms |
| US7209973B2 (en) | 2001-04-09 | 2007-04-24 | Swsoft Holdings, Ltd. | Distributed network data storage system and method |
| US6738851B2 (en) * | 2001-05-23 | 2004-05-18 | Highpoint Technologies, Inc. | Hot swap safeguard circuit of ultra DMA hard disk |
| US7346674B1 (en) | 2001-06-07 | 2008-03-18 | Emc Corporation | Configurable fibre channel loop system |
| US6628513B1 (en) | 2001-06-07 | 2003-09-30 | Emc Corporation | Mass storage device mounting system |
| US6549979B1 (en) | 2001-06-07 | 2003-04-15 | Emc Corporation | Address mapping in mass storage device mounting system |
| US6892167B2 (en) * | 2001-11-28 | 2005-05-10 | Sypris Data Systems, Inc. | Real-time data acquisition and storage network |
| US6918001B2 (en) * | 2002-01-02 | 2005-07-12 | Intel Corporation | Point-to-point busing and arrangement |
| JP3800516B2 (ja) * | 2002-01-22 | 2006-07-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体 |
| CN1301469C (zh) * | 2002-09-27 | 2007-02-21 | 鸿富锦精密工业（深圳）有限公司 | 双热插拔ide装置之控制电路及方法 |
| US7093069B2 (en) * | 2002-09-30 | 2006-08-15 | Sun Microsystems, Inc. | Integration of a RAID controller with a disk drive module |
| US7415565B2 (en) * | 2002-10-31 | 2008-08-19 | Ring Technology Enterprises, Llc | Methods and systems for a storage system with a program-controlled switch for routing data |
| US7197662B2 (en) * | 2002-10-31 | 2007-03-27 | Ring Technology Enterprises, Llc | Methods and systems for a storage system |
| US6879526B2 (en) * | 2002-10-31 | 2005-04-12 | Ring Technology Enterprises Llc | Methods and apparatus for improved memory access |
| US7707351B2 (en) * | 2002-10-31 | 2010-04-27 | Ring Technology Enterprises Of Texas, Llc | Methods and systems for an identifier-based memory section |
| ATE557349T1 (de) * | 2002-10-31 | 2012-05-15 | Parallel Iron Llc | Speichersystem und verfahren für ein speichersystem |
| JP4342804B2 (ja) * | 2003-01-31 | 2009-10-14 | 株式会社日立製作所 | ストレージシステムの制御方法、ストレージシステム、及びプログラム |
| JP2004234555A (ja) * | 2003-01-31 | 2004-08-19 | Hitachi Ltd | ストレージシステムの制御方法、ストレージシステム、及びプログラム |
| JP2004234558A (ja) * | 2003-01-31 | 2004-08-19 | Hitachi Ltd | 記憶デバイス制御装置、及びプログラム |
| US7281063B2 (en) * | 2003-07-22 | 2007-10-09 | Hewlett-Packard Development Company, L.P. | Signal routing circuit board coupling controller and storage array circuit board for storage system |
| JP4480386B2 (ja) * | 2003-11-28 | 2010-06-16 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
| JP4405277B2 (ja) * | 2004-02-16 | 2010-01-27 | 株式会社日立製作所 | ディスク制御装置 |
| JP4441286B2 (ja) * | 2004-02-10 | 2010-03-31 | 株式会社日立製作所 | ストレージシステム |
| US7467238B2 (en) * | 2004-02-10 | 2008-12-16 | Hitachi, Ltd. | Disk controller and storage system |
| US7178307B2 (en) * | 2004-04-02 | 2007-02-20 | Seagate Technology Llc | Reinforced shelf structure and method |
| US7212412B2 (en) * | 2004-04-02 | 2007-05-01 | Seagate Technology Llc | Shelf with removable backplane |
| US7177145B2 (en) * | 2004-04-02 | 2007-02-13 | Seagate Technology Llc | Carrier device and method for a multiple disc array |
| US7327564B2 (en) * | 2004-07-02 | 2008-02-05 | Seagate Technology Llc | Engagement system for a module in an electronics cabinet |
| US7133291B2 (en) * | 2004-07-02 | 2006-11-07 | Seagate Technology Llc | Carrier device and method for a multiple disc array |
| US7373546B2 (en) * | 2004-07-22 | 2008-05-13 | Dell Products L.P. | Cluster network with redundant communication paths |
| US8131969B2 (en) * | 2004-10-20 | 2012-03-06 | Seagate Technology Llc | Updating system configuration information |
| US7594075B2 (en) | 2004-10-20 | 2009-09-22 | Seagate Technology Llc | Metadata for a grid based data storage system |
| US8131926B2 (en) * | 2004-10-20 | 2012-03-06 | Seagate Technology, Llc | Generic storage container for allocating multiple data formats |
| US7293135B1 (en) | 2004-12-30 | 2007-11-06 | Emc Corporation | Invertible disk drive connection scheme |
| US7913038B2 (en) * | 2005-06-03 | 2011-03-22 | Seagate Technology Llc | Distributed storage system with accelerated striping |
| US20060288155A1 (en) * | 2005-06-03 | 2006-12-21 | Seagate Technology Llc | Storage-centric computer system |
| US7644228B2 (en) | 2005-06-03 | 2010-01-05 | Seagate Technology Llc | Distributed storage system with global replication |
| US7984258B2 (en) * | 2005-06-03 | 2011-07-19 | Seagate Technology Llc | Distributed storage system with global sparing |
| US7587538B2 (en) | 2006-06-01 | 2009-09-08 | Broadcom Corporation | Disk controller, channel interface and methods for use therewith |
| US7643240B2 (en) * | 2007-08-30 | 2010-01-05 | Hitachi Global Storage Technologies Netherlands B.V. | Adjusting a fly-height in hard disk drives |
| US20090097452A1 (en) * | 2007-10-12 | 2009-04-16 | Qualcomm Incorporated | Femto cell synchronization and pilot search methodology |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561428B1 (fr) * | 1984-03-16 | 1986-09-12 | Bull Sa | Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques |
| JPH0680492B2 (ja) * | 1984-09-29 | 1994-10-12 | 株式会社日立製作所 | エラー回復方法 |
| US4870643A (en) * | 1987-11-06 | 1989-09-26 | Micropolis Corporation | Parallel drive array storage system |
| US4914656A (en) * | 1988-06-28 | 1990-04-03 | Storage Technology Corporation | Disk drive memory |
| US5077736A (en) * | 1988-06-28 | 1991-12-31 | Storage Technology Corporation | Disk drive memory |
| US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
| US5363502A (en) * | 1990-06-08 | 1994-11-08 | Hitachi, Ltd. | Hot stand-by method and computer system for implementing hot stand-by method |
| US5269011A (en) * | 1990-09-24 | 1993-12-07 | Emc Corporation | Dynamically reconfigurable data storage system with storage system controllers selectively operable as channel adapters on storage device adapters |
| JP2777301B2 (ja) * | 1992-01-07 | 1998-07-16 | 三菱電機株式会社 | 記録装置 |
| US5371882A (en) * | 1992-01-14 | 1994-12-06 | Storage Technology Corporation | Spare disk drive replacement scheduling system for a disk drive array data storage subsystem |
| WO1993018456A1 (en) * | 1992-03-13 | 1993-09-16 | Emc Corporation | Multiple controller sharing in a redundant storage array |
| JP2917188B2 (ja) * | 1992-08-26 | 1999-07-12 | 株式会社日立製作所 | アレイ型ディスクシステムにおける書き込み制御方式 |
| US5548711A (en) * | 1993-08-26 | 1996-08-20 | Emc Corporation | Method and apparatus for fault tolerant fast writes through buffer dumping |
| US5504882A (en) * | 1994-06-20 | 1996-04-02 | International Business Machines Corporation | Fault tolerant data storage subsystem employing hierarchically arranged controllers |
| JP3224326B2 (ja) * | 1994-06-24 | 2001-10-29 | 富士通株式会社 | ディスク装置及びディスクサブシステム |
| US5479653A (en) * | 1994-07-14 | 1995-12-26 | Dellusa, L.P. | Disk array apparatus and method which supports compound raid configurations and spareless hot sparing |
| JP3661205B2 (ja) * | 1994-09-09 | 2005-06-15 | 株式会社日立製作所 | ディスクアレイシステムおよびディスクアレイシステムのパリティデータの生成方法 |
-
1995
- 1995-08-15 US US08/515,243 patent/US5729763A/en not_active Expired - Lifetime
-
1996
- 1996-08-14 DE DE1996632406 patent/DE69632406T2/de not_active Expired - Lifetime
- 1996-08-14 WO PCT/US1996/013172 patent/WO1997007458A1/en active IP Right Grant
- 1996-08-14 JP JP50945197A patent/JP3248693B2/ja not_active Expired - Fee Related
- 1996-08-14 EP EP96928861A patent/EP0856172B1/en not_active Expired - Lifetime
- 1996-08-14 KR KR10-1998-0700967A patent/KR100406479B1/ko active IP Right Grant
-
1999
- 1999-02-05 HK HK99100509A patent/HK1015487A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100406479B1 (ko) | 2004-03-22 |
| US5729763A (en) | 1998-03-17 |
| KR19990036299A (ko) | 1999-05-25 |
| DE69632406T2 (de) | 2005-01-13 |
| WO1997007458A1 (en) | 1997-02-27 |
| EP0856172A4 (en) | 2000-12-13 |
| DE69632406D1 (de) | 2004-06-09 |
| JPH11510933A (ja) | 1999-09-21 |
| EP0856172A1 (en) | 1998-08-05 |
| HK1015487A1 (en) | 1999-10-15 |
| EP0856172B1 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248693B2 (ja) | データ記憶システム | |
| US5841997A (en) | Apparatus for effecting port switching of fibre channel loops | |
| US6038618A (en) | Bypass circuit for bypassing host computer which are connected to plurality of devices via two individual ports upon detecting lack of communication at both ports | |
| JP4538668B2 (ja) | プログラマブル・スイッチを使用した記憶チャネルの区分化 | |
| JP2000222339A (ja) | ディスクサブシステム | |
| US20070088978A1 (en) | Internal failover path for SAS disk drive enclosure | |
| JPH0820964B2 (ja) | メモリ制御装置および方法 | |
| US7895464B2 (en) | Cache synchronization in a RAID subsystem using serial attached SCSI and/or serial ATA | |
| WO2008019955A1 (en) | Apparatus, system, and method for integrating multiple raid storage instances within a blade centre | |
| JP2001256203A (ja) | 冗長構成クロスバスイッチシステム | |
| WO2001001253A9 (en) | Data storage system | |
| JPH0926892A (ja) | 遠隔的に複製されかつ動的に再構成可能なメモリを有するコンピュータシステム | |
| US7127621B2 (en) | Peer power control | |
| US7584378B2 (en) | Reconfigurable FC-AL storage loops in a data storage system | |
| US6418508B1 (en) | Information storage controller for controlling the reading/writing of information to and from a plurality of magnetic disks and an external device | |
| US5892780A (en) | Data storage system and parity generation method for data storage system | |
| JP2000347812A (ja) | 情報処理装置およびディスクアレイ装置 | |
| US7177942B1 (en) | Method for changing fibre channel speed of a drive loop with ESM-controlled drive boxes using redundant drive channels | |
| JP4444636B2 (ja) | ディスクサブシステム | |
| US7099980B1 (en) | Data storage system having port disable mechanism | |
| JP2005196331A (ja) | ディスクアレイ装置及びディスクアレイ装置の構成変更方法 | |
| JPH11259240A (ja) | データ記憶装置 | |
| JP2001325074A (ja) | ディスクアレイシステム | |
| JPS63165948A (ja) | 複合計算機システム | |
| JPH05313831A (ja) | 二重化ボリュームの制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |