JPS63165948A - 複合計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複合計算機システムの共通メモリのポートを複数設け、
計算機システムの多重度に応じてポート、すなわちイン
タフェースを独立化して多重化された共通メモリの分散
配置を容易にし、あるいはインタフェースを適宜多重化
して、データの並列アクセスおよび転送を可能とし、ア
クセス時間を短縮させる。

〔産業上の利用分野〕

本発明は、複合計算機システムにおける共通メモリに関
するものであり、特に共通メモリに結合される計算機シ
ステムの台数が多様である場合に、それぞれの共通メモ
リの形態に適合できる汎用の共通メモリインクフェース
方式に関する。

〔従来の技術〕

−Ｓに重要な業務を処理する計算機システムでは、特に
システムの信頼度を高める必要がある場合、二重化シス
テムがしばしば採用される。この二重化システムは、現
用系と予備系とからなり、現用系に障害が発生した場合
、直ちに予備系に切り換えて、業務を続行させるもので
ある。

また性能向上を目的として、複数の現用系に機能を分担
させて並列に動作させ、これらに二重化システムと同じ
考えを適用して共通の予備系をもたせた多重化システム
もある。

このような二重化システムあるいは多重化システムでは
、障害発生時の系切り換えを円滑化する目的で、現用系
の運用状況データを定期的に予備系に渡したり、あるい
はある系の処理状況を他の系から参照したりする場合が
あり、この場合、系間での情報交換を比較的高速に行な
われる必要がある。

このための１つの手段として、共通メモリを設け、各基
がこの共通メモリをアクセスできるようにして、系間て
情報交換を行なう方式がある。

第８図に、共通メモリをそなえた複合計算機システムの
一般的構成を示す。

第８図において、１．２．３は、それぞれ＃０、＃１、
＃ｎのｒｌ＋１台の計算機システムを代表して示し、４
はこれらのｎ＋１台の計算機システムによってアクセス
可能な共通メモリＣＭ、５．６．７はそれぞれ各計算機
システム＃０、＃１、＃ｎに設けられる共通メモリ制御
アダプタＣＭＡ、８．９．１０は各共通メモリアダプタ
ＣＭＡ５．６．７と共通メモリ４とを結合する各１本の
インタフェースである。

ここで、複合計算機システムの多重度（ｎ＋１）が上る
と、インクフェースの本数もそれに比例して増加する。

一般に計算機システムは、二重化システムからそれ以上
の多重度の複合計算機システムへ必要に応じて拡張した
りあるいは逆に縮小できる柔軟性をそなえていることが
望まれる。また、その一方では、二重化システムあるい
はそれ以上の多重化システムのそれぞれにおいて、運用
目的に適した性能とコストの水準を満たしていることが
必要とされる。

（発明が解決しようとする問題点） 従来の共通メモリをそなえた複合計算機システムでは、
二重化システムの場合、共通メモリを単一構成とすると
、計算機システムが二重化されたことにより向上した信
頼度が共通メモリの部分で失われ、総合的な信頼度が低
下するため、共通メモリも二重化する必要がある。

しかし二重化した共通メモリを独立した筐体に納めた構
造で設けると、電源も独立に必要となり、またシステム
の設置スペースも大きくなるため、二重化した共通メモ
リを各基に分散配置する方法で解決を図ることが考えら
れている。

他方、三重化以上の多重化システムでは、上記した二重
化システムと同様に共通メモリも多重化して各基に分散
配置しようとすると、多重度を（ｎ＋１）とした場合、
各分散された共通メモリと各基との間の総インタフェー
ス本数が（ｎ＋１）”本となるため、コストがかえって
上昇し問題となる。このため、多重度の高いたとえば三
重化以上の多重化システムの場合、共通メモリの多重度
を低く、たとえば二重化とし、これらを独立した筐体に
納めた構造が多く採用される。

この結果、システムの多重度により、共通メモリの形式
が異なることになる。しかし、たとえば二重化システム
から三重化システム以上へとシステムをグレードアップ
する場合、ハードウェアにあまり無駄が生じないことが
望ましい。

また、システムの多重度が上るほど、共通メモリに対す
るアクセス要求の競合が生じるため、共通メモリと各基
のシステム間のデータ転送速度を上げて、アクセス時間
の短縮を図る必要がある。

〔問題点を解決するための手段〕

本発明は、二重化システムあるいは三重化以上の多重化
システムに共用できる効率的な共通メモリインターフェ
ース方式を提供するものである。

第１図は、本発明に基づく共通メモリインターフェース
方式の基本的構成を、２ポートをもつ共通メモリの場合
について例示的方法で示したものである。

１１は、共通メモリＣＭである。

１２．１３は、それぞれインタフェースである。

１４．１５は、それぞれインタフェース１２．１３に含
まれる多重化モード制御線であり、たとえば　二重化シ
ステムと三重化以上のシステムとを　“０”、“１″で
示す。

１６．１７は、ポートであり、それぞれインタフェース
１２．１３に対応している。

１８は、ＲＡＭ部であり、たとえば図示の場合は偶数ア
ドレスＲＡＭと奇数アト゛レスＲＡＭとのバンク構造を
とっている（単一構造のＲＡＭでもよい）。

１９は、インタフェース制御部であり、多重化モードか
二重化モードかにより、ポート１６．１７を介して、そ
れぞれインタフェース１２．１３からの同時的なアクセ
ス要求を受は付けて並列に処理するか、あるいはいずれ
か一方のインクフェースからのアクセス要求のみを受は
付けて処理する。

２０は、多重化モード制御部であり、インタフェース１
２．１３中の多重化モード制御線１４．１５の信号を識
別して、二重化システムの場合には二重化モード、三重
化以上の多重化システムの場合には多重化モードをイン
タフェース制御部１９に指示する。

二重化モードでは、インタフェース１２．１３がそれぞ
れ別の系の計算機システムの共通メモリアダプタＣＭＡ
に接続され、アクセスは各インタフェースを独立させた
形で行なわれる。また多重化モードでは、両方のインタ
フェース１２．１３が連携された形で一時には１つの系
のＣＭＡのみに接続され、２つのアクセスが同時並列的
に行なわれる。

〔作用〕

次に第１図の構成にしたがって、本発明の詳細な説明す
る。

二重化システムにおいては、アクセス要求をもった系の
共通メモリアダプタＣＭＡが、共通メモリ１１に対する
アクセスアドレスおよびデータを、ＣＭＡに接続されて
いるインタフェース１２．１３の一方に順次のせる。こ
のとき、多重化モード制御線１４．１５のいずれか対応
するものの信号状態を、二重化システム（“Ｏ″）に設
立する。

これに応じて共通メモリ１１側では、多重化モード制御
部２０が二重化システムであることを識別し、インタフ
ェース制御部１９に二重化モードによるインタフェース
制御を行なわせる。

インタフェース制御部１９は、ポート１６．１７を調べ
、２つのインタフェース１２．１３からのアクセス要求
が競合して存在する場合には、所定の優先制御を行なっ
て、一方のインタフェースのアクセス要求を選択し、そ
のアクセスアドレスをＲＡＭ部Ｉ８に渡して、アクセス
処理を実行させる。

次に、多重化システムの場合には、アクセス要求をもっ
た系の共通メモリアダプタＣＭＡは、インタフェース１
２．１３を２木並列に用いて、２組のアクセスアドレス
と、さらに書き込みアクセスの場合にはそれぞれのデー
タとを、共通メモリ１１へ同時に送出する。このとき、
ＣＭＡは、多重化モード制ｉｌｌ線１４．１５を、多重
化システムを示す信号状ａ（“１”）に設定する。

これにより共通メモリ１１側では、多重化モード制御部
２０が多重化システムであることを識別し、インタフェ
ース制御部１９を多重化モードにより動作させる。

インタフェース制御部１９は、多重化モードの場合、２
つのポート１６．１７にアクセス要求を検出すると両方
を受は付け、同時並行的にそれらのアクセス処理をＲＡ
ＭＡｌＢ１２なわせる。もしもＲＡＭ部１Ｂがバンク構
造をとっていす、物理的に同時並行的なアクセス処理を
行なうことができない場合には、論理的なレベルで同時
並行的なアクセス処理を行なわせる。− 次に、第２図（ａ）、（ｂｌの具体例を用いて、本発明
の共通メモリを使用した二重化システムと多重化システ
ムの構成を説明する。

第２図（ａｌは、二重化システムの例であり、２６はＡ
系システム、２７はＢ系システム、２８．２９はＣＰＵ
、３０．３１はローカルメモリＬＭ。

３２．３３ばチャネルＣＨ，３４，３５は共通メモリア
ダブクＣＭＡである。

またＩＩＡ、ＩＩＢは第１図に示された構成をもつ共通
メモリＣＭであり、１２．１３はそれぞれインタフェー
スである。

第２図（ａｌの二重化システムでは、二重化された共通
メモリＣＭＩ　ＩＡ、ＣＭＩ　ＩＢは、それぞれＡ系シ
ステム２６とＢ系システム２７とに分散配置され、そし
て各共通メモリの２つのインタフェース１２と１３は、
それぞれＡ系とＢ系のシステムのＣＭＡ３４と３５に接
続される。

第２図（ト））の多重化システムは、四重化システムと
して示されているが、三重化以上の任意のシステムにつ
いて同様に構成できる。図において、３６ないし３９は
多重化システムを構成する４つの系＃０ないし＃３のシ
ステム、４０ないし４３は共通メモリアダプタＣＭＡ、
４４は独立の共通メモリ装置である。そしてＩＩＡ、１
１Ｂは第１図に示されている構成の共通メモリＣＭであ
り、１２．１３はインタフェースである。

この多重化システムでは、インタフェース１２．１３が
並列化され、１つのインタフェースとして取り扱われる
ため、第２図（ａ）の場合にくらべて、共通メモリに対
するデータ転送能力が２倍になり、系間の情報転送速度
が大幅に高められる。

このように、同じ構成の共通メモリが、任意の多重化シ
ステムに適用可能となる。

〔実施例〕

第３図ないし第６図を用いて、本発明の詳細な説明する
。

第３図は、共通メモリＣＭと共通メモリアダプタＣＭＡ
との間のインタフェース１２．１３のｌ実施例構成を示
す、なお図中の矢印の向きは、信号の方向を示している
。

インタフェースを構成する各信号線の定義を次の表１に
示す。

以下余白 ゛　、イン　フェース晋　　の 第４図に、データ線にのせられる以下の３種類のデータ
の形式を（１１、（２）、（３）で示す。

（１）　　ＤＴｏ　−１ｓｔ 第１図のＲＡＭＡｌＢ１２クセスするための第１メモリ
アドレスを指定するために使用される。

！２＋　　ＤＴｏ　−２ｎｄ 第１図のＲＡＭＡｌＢ１２クセスするための第２のメモ
リアドレスまたは制御データとアクセスモードとを指定
するために使用される。

＋３）　　ＲＥＡＤ／ＷＲＩＴＥデータＲＡＭ部１８に
対して偶数アドレスでＲＥＡＤ／ＷＲＩＴＥされるバイ
トデータと、ＲＡＭＡｌＢ１２して奇数アドレスでＲＥ
ＡＤ／ＷＲＩＴＥされるバイトデータとで構成される。

第５図（ａｌ、（ｂ）は、第２図＋ａｌの二重化システ
ムの場合において、インタフェースを１本（第１図の１
２．１３の一方）だけ用いて２バイト単位にＲＥＡＤ／
ＷＲＩＴＦ、アクセスしたときの動作シーケンスを示す
、第５図の（ａ）はＷＲＩＴＥシーケンス、第５図の中
）はＲＥＡＤシーケンスである。また図中のデータ（１
）、（２）、（３）は、それぞれ第４図の（１）、（２
）、（３）に対応している。

第６図は、第２図（ｂｌの多重化システムの場合におい
て、インタフェースを２本（第１図の１２．１３の両方
）用いて、４バイト単位にＲＥＡＤ／ＷＲＩＴＥアクセ
スしたときの動作シーケンスを示す、第６図の（８）は
ＷＲＩＴＥシーケンス、第６図の（ｂｌはＲＥＡＤシー
ケンスである。

第５図と第６図とも比較すると、ＲＥＡＤ／ＷＲＩＴＥ
のいずれのシーケンスにおいても、多重化システムの方
が二重化システムよりも１クロツク（１τ）分だけ、ア
クセス時間が短くなることが分かる。

第７図に、先頭アドレスとアクセスモードとを指定して
、任意長のデータ（ブロック）を連続アクセスするバー
ストモードアクセスのシーケンス例を示す０図示の例は
、８バイト長データのアクセスの場合を示しているが、
第４図（２）中のアクセスモードを適切に指定すること
により、１６クロツク分までのバーストモードアクセス
が可能である。

このバーストモードアクセスを用いることにより、アク
セス時間をさらに短縮することが可能となる０次表に、
アクセスモードごとの所要アクセ〔発明の効果〕 本発明による共通メモリインターフェース方式は、二重
化システムのように多重度が小さくて共通メモリを多重
化し、各基に分散配置する経済的なシステムに適合する
とともに、これを四重化システムのように多重度が大き
いシステムに拡張した場合にも、共通メモリを多重化し
て、それぞれのインタフェースを並列使用することによ
り、データ転送速度を上げることを可能にし、各基から
のアクセス時間を短縮することができる。

【図面の簡単な説明】

第１図は本発明による共通メモリインターフェース方式
の原理的構成図、第２図は本発明の作用を示す適用例の
説明図、第３図はインタフェースの実施例構成図、第４
図はデータ線の定義説明図、第５図は二重化システムの
動作シーケンス図、第６図は多重化システムの動作シー
ケンス図、第７図はバーストモードの動作シーケンス図
、第８図は共通メモリをそなえた複合計算機システムの
一般的構成図である。 第１図中、 １１；共通メモリＣＭ １２．１３；インタフェース １４．１５、多重化モード制御線 １６．１７：ポート １８：ＲＡＭ部 １９：インタフェース制御部 ２０：多重化モード制御部 特許出願人　パナファコム株式会社（外１名）代　理　
人　弁理士　長谷用　文廣（外１名）ＣＭＡへ　　　　
　　　　　　　ＣＭＡへ本犯を月１−よる祈亀メＬリイ
ンタフエース方１Ｎめ刃き’Ｅｔ６りオ年シ起 ！ｆＪ１　図 （ａ）　　＞ｔイとシシス％（ｎ’ｆ！’Ｊ（ｂ）冬＋
１ｍ１ｔ、＋シスアム（−引ｂシステム）のイ列ｆ−を
叩の肖り弔Σホ丁逼Ｊ馴列 肩　２　図 インタフェースの莢諏列１い反 梨　３　ｍ バーストｃ−ｙ゛ｔ＝よるＶ１１手シーケンスｖｓ　Ｙ
　図 ￥１８品

Claims (1)

1. 【特許請求の範囲】 多重化された複数の計算機システムが複数のポート（１
   ６、１７）を有する共通メモリ（１１）を介して結合さ
   れている複合計算機システムにおいて、各計算機システ
   ムは共通メモリ（１１）に対するインタフェース（１２
   、１３）を共通メモリ（１１）のポート数だけ複数本そ
   なえ、 上記インタフェースは、計算機システムの多重化の度合
   に関する情報を通知するための多重化モード制御線（１
   ４、１５）を含み、 共通メモリ（１１）は、上記インタフェース（１２、１
   ３）中の多重化モード制御線（１４、１５）上の信号を
   識別して、多重化の度合が低い場合には、上記複数のポ
   ート（１６、１７）をそれぞれ別の計算機システムとの
   間のインタフェースに対応づけて制御し、また多重化の
   度合が高い場合には、上記複数のポートを結合して、１
   つの計算機システムとの間の並列なインタフェースに対
   応づけて制御することを特徴とする共通メモリインター
   フェース方式。