JP3247589B2

JP3247589B2 - マルチプロトコル通信制御装置

Info

Publication number: JP3247589B2
Application number: JP26445895A
Authority: JP
Inventors: ペルヴェンバ・スワミナス・バラスブラマニアン; ネイザン・ジュンサップ・リー; スコット・ダグラス・レクシュ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1994-10-14
Filing date: 1995-10-12
Publication date: 2002-01-15
Anticipated expiration: 2015-10-12
Also published as: CN1120767A; HUT76994A; DE69519803T2; WO1996012358A1; PL319162A1; US5557634A; EP0786175B1; EP0786175A1; DE69519803D1; PL177900B1; KR960016299A; CN1108671C; RU2126593C1; JPH08195785A; KR0163237B1; HU216563B

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル通信の
制御装置に関し、特に赤外線（ＩＲ）信号システムに用
いられる複数の変調プロトコルを取り扱うＩＲ通信の制
御装置に関する。

【０００２】

【発明が解決しようとする課題】最も広く利用されてい
る赤外線（ＩＲ）信号装置は、家電用のリモート・コン
トローラであった。しかし、現在、ＩＲ信号はコンピュ
ータ通信のような他の多くの応用に採用されている。赤
外線データ・アクセス（ＩＲＤＡ）基準委員会は、種々
のメーカの製品間での相互運用を強化するために設立さ
れた。ＩＲＤＡの勧告規格は、ＳＤＬＣ型式の通信プロ
トコルで低価格の赤外線通信を達成するために汎用非同
期送受信器（ＵＡＲＴ）を使用する。この規格はＵＡＲ
Ｔにより実施されるので、非同期設計のためにこの規格
に関連した種々の問題が存在する。このうちの２つの問
題が、バス・スループットのボトルネック、及び非同期
通信方式に関連するオーバヘッドである。ＵＡＲＴは、
典型的には、割込みによりデータ転送を開始するよう
に、既存システムに統合されていた。これらの割込みに
対するシステムの応答遅延は、データ・スループットを
制限するボトルネックを生じる。更に、標準的なＵＡＲ
Ｔが１１５．２Ｋｂｐｓまでのボー・レートで動作する
ものものであっても、実効スループットは非同期転送に
関連したオーバヘッドのために実際にはかなり低い。従
って、最大データ速度は多量のデータを転送する応用に
とって適当ではない。更に、標準的な実施ではヒューレ
ット・パッカード形式の変調をサポートするに過ぎず、
その標準に従った装置のみに対する応用に限定されてい
る。

【０００３】通常、アプリケーション・プログラムはＵ
ＡＲＴを直接アクセスし、データを代行受信する余地を
残していないので、単一のＵＡＲＴを用いると、ＩＲシ
ステムに別の問題を発生させる。多くの既存のＩＲ通信
プログラムでは、ＵＡＲＴが典型的な有線環境ではな
く、赤外線に用いられているということから、調整のた
めに何らかの介入を必要としている。

【０００４】この分野における更なる問題は、既存のマ
ルチプロトコル通信コントローラが同時には１型式のみ
の変調方式を動作させ得るに過ぎないということであ
る。従って、コントローラは、着信信号を待っていると
きは、１型式のみの信号を受け入れるように設定され
る。これは、異なる型式の信号を受信するときは、着信
する変調方式を検出してその制御装置が適当な復調器に
切り換えられるまで、初期フレームを喪失する結果とな
る。これは通信プロトコルがこのような問題を処理する
ように設定されている限り深刻にはならないとはいえ、
ＵＡＲＴがＩＲ通信に用いられている事実を計算に入れ
ていない応用の場合は、最初のバイトを見逃すと重大な
問題となり得る。

【０００５】本発明は、前述の問題を解決することに向
けられると共に、これらの問題の解決を達成するように
設計されたアーキテクチャを有するＩＲ制御装置で実施
可能な自動変調検出及び取り扱い方式を提供する。

【０００６】従って、本発明の目的は、種々の通信プロ
トコルをサポートする通信制御装置を提供することにあ
る。

【０００７】本発明の他の目的は、どの型式の信号を受
信しているのかを自動的に判断して、適当とするＩＲ信
号を発生するＩＲ制御装置を提供することにある。

【０００８】本発明の更なる目的は、高いボーレートで
通信し、かつＩＲＤＡ規格もサポートすることができる
ＩＲ通信装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明は、通信制御装置
用の新しいアーキテクチャ、好ましくは、赤外線（Ｉ
Ｒ）信号を用いる無線通信の制御装置を実現するもので
あり、高いボーレートを取り扱い、かつＩＲＤＡ規格を
サポートする際の従来技術の問題を解決する。この制御
装置及び変復調方法は、本質的に、並列に接続されたＩ
Ｒモデム・アレイからなるものでもよい多数のディジタ
ル・モデムと共に、同期／非同期通信制御装置、１又は
２つのＵＡＲＴ、及び専用のサポート・ロジックを組合
わせる。この組合わせは、ＩＲ特有のサポート及び高い
データ速度に関して改善されると共に、既存の多くのＩ
Ｒ通信システム及びプロトコルと逆方向の互換性がある
技術を提供する。

【００１０】

【発明の実施の形態】本発明による制御装置のアーキテ
クチャのブロック図は図１に示されており、この制御装
置をＩＲトランシーバに組み込むことができる。この制
御装置のシステムは、本質的に、通信制御装置１０と、
一次汎用非同期送受信器ＵＡＲＴ＿Ａと、二次汎用非同
期送受信器ＵＡＲＴ＿Ｂと、専用のサポート・ロジック
と、多数のディジタル・モデムとを組合わせたものであ
り、これらのディジタル・モデムは並列に接続されたＩ
Ｒモデム・アレイからなるものでよい。この制御装置の
システム及びその動作をその種々の機能の項において説
明する。

【００１１】逆方向互換性：標準的なＵＡＲＴ＿ＡはＩ
ＲＤＡ標準仕様と完全な互換性を提供するように制御装
置のアーキテクチャに組み込まれる。制御装置を含むホ
ストが、正しい赤外線通信プロトコルに従うように書か
れているアプリケーション・プログラムを実行する場合
では、ホスト・バスとＩＲモデム・アレイ中の非同期モ
デム、例えばＩＲＤＡモデム及び振幅シフト・キーイン
グ（ＡＳＫ）モデムとの間にＵＡＲＴ＿Ａを直接接続す
ることができる。しかし、何ら適正な通信プロトコルに
備えることなく、アプリケーション・プログラムが書か
れている場合は、第１のＵＡＲＴ＿Ａに第２のＵＡＲＴ
＿Ｂを付加して接続することができる。このような場合
に、この機能がエネーブルされるときは、ＵＡＲＴ＿Ａ
を介して送出される送信信号を第２のＵＡＲＴ＿Ｂによ
り捕捉し、かつホスト・バスを介してそのホストの中央
プロセッサへフィードバックすることが、実際に信号を
送出する前に可能である。これら捕捉された信号は、送
出信号を制御装置１０、ＩＲモデム及び赤外線出力１８
に渡す前に、データの完全性を調べる適当な通信プロト
コルにより処理することができる。着信即ち受信データ
はＩＲモデム及び制御装置１０を介して転送され、第１
のＵＡＲＴ＿Ａに達する前に、ホストプロセッサにより
フィルタ処理されて、ＵＡＲＴ＿Ｂを介して転送されて
もよい。従って、ＵＡＲＴ＿ＡはＩＲモデム・アレイに
直接か、又はＵＡＲＴ＿Ｂに接続することができる。こ
のために、このシステムは既存のＩＲを意識したアプリ
ケーションを完全にサポートし、また有線ＵＡＲＴ用に
書かれた通信に対してある程度のＩＲトランスペアレン
シを提供することができる。

【００１２】システム・スループット：有効データ速度
を増加するために、同期通信ブロックが制御装置１０に
組み込まれている。ここでは、このブロックを同期／非
同期通信制御装置ＳＡＣＣ、と呼び、ＵＡＲＴ＿Ａと同
様、以下で更に詳細に説明するように直接メモリ・アク
セス（ＤＭＡ）を備えている。このＳＡＣＣは、以下で
更に詳細に説明するように、米国マサチューセツ州バー
リントンのＶＬＳＩテクノロジー社から入手可能なＺ８
５Ｃ３０ＦＳＢの修正バージョンであってもよく、同期
モード又は非同期モードで動作するように設計され、従
ってＩＲモデム・アレイ中の同期ＩＲモデム及び非同期
ＩＲモデムの両方に接続されている唯一の構成部品であ
る。

【００１３】ＳＡＣＣは、主として高速度データ転送用
の同期モードにおいてデータを送受信するように機能す
る。同期データ転送を使用したときは、非同期通信にお
いて必要とされるスタート・ビット及びストップ・ビッ
トのオーバヘッドが除去されて、システム・スループッ
トが改善される。ＳＡＣＣには、システム・クロック発
生源１２をＳＡＣＣに切り換えて２．３４Ｍｂｐｓ、
１．１５２Ｍｂｐｓ、５７６Ｋｂｐｓ、２８８Ｋｂｐｓ
及び１４４Ｋｂｐｓの同期データ速度をエネーブルする
ためのサポート・ロジックが設けられている。更に、Ｓ
ＡＣＣは、通常システム・プロセッサを必要とするよう
な多くのタスクを処理するように構成されて、システム
・パフォーマンスを改善することができる。例えば、Ｓ
ＡＣＣにはアドレスの認識、ＣＲＣ計算、及びハードウ
エアにおけるフレーム状況の保持を実行する機能が含ま
れてもよい。

【００１４】前述のように、高速データ転送における最
大の問題のうちの一つはバス・スループットのボトルネ
ックである。この問題を解決するために、ローカル・フ
レーム・バッファを含め、いくつかの方法があるが、本
アーキテクチャでは、ＵＡＲＴ＿Ａ及びＳＡＣＣホスト
・インタフェースの送受信のために、１６×８ビットの
ＦＩＦＯによる直接メモリ・アクセス（ＤＭＡ）が用い
られる。ＵＡＲＴ＿ＢもＦＩＦＯを備えているが、ＤＭ
Ａは使用しない。ホスト・バス上のＤＭＡチャネル数は
通常制限されているので、２つのチャネルをＵＡＲＴ＿
Ａ及びＳＡＣＣの両方で共用するようにしてもよい。各
ＤＭＡチャネルは、これら２つのチャネルのいずれかも
使用するようにプログラムすることができ、またディセ
ーブルすることもできる。ホストの注意を引くために、
２つの割込み信号を発生させる。これら２つの割込みの
うちの一方はＵＡＲＴ＿Ａのみにより発生され、他方は
ＳＡＣＣ、ＵＡＲＴ＿Ｂ、及び電力管理ロジック１４に
より共用される（図１を参照）。

【００１５】複数変調方式：本発明は複数変調方式をサ
ポートすることを意図しており、従って複数のディジタ
ル・モデムのアレイが含まれる。これらのディジタル・
モデムは、好ましくは、ＩＲモデムであり、図１の例で
は５個のモデムのアレイを構成している。このアレイ
は、好ましくは、ＩＲＤＡと互換性のあるモデム（ＩＲ
ＤＡモデム）、シャープ５００ＫＨｚ振幅シフト・キー
イング（ＡＳＫ）互換モデム（ＡＳＫモデム）、ビット
・セル期間により幅の狭いフラッシュ・パルスを利用す
るＮＲＺＩモデム、同様なフラッシュ・パルスを利用す
るＦＭモデム、及びコンシューマ・デバイス・モデム
（ＣＤモデム）を含む。このシステムに用いるＡＳＫモ
デム、ＮＲＺＩモデム及びＦＭモデムの好ましい例が１
９９４年１０月１４日付けの米国特許出願第３２３３３
１号、同第３２３３２４号及び同第３２３３３２号にそ
れぞれ開示されている。ＮＲＺＩモデム、ＦＭモデム及
びＣＤモデムは、ＵＡＲＴ＿Ａにより使用されないの
で、ＵＡＲＴ＿ＡはＩＲＤＡモデム及びＡＳＫモデムに
のみ接続され、一方ＳＡＣＣについては５つのモデムの
全てに接続することができる。ＵＡＲＴ＿Ｂはどのモデ
ムにも接続されない。

【００１６】ＩＲＤＡモデムの変調方式はＩＲＤＡ規格
と同一である。基本的な理解を得るために、ここでは簡
単な説明として、信号は概念的に複数のビット・セルに
分割され、送信データが０であれば、送信器側において
３／１６ビット・セル幅又は１．６３μｓ長の固定幅の
パルスが形成される（図２における信号波形を参照）。
受信側において、受信されたパルスは全ビット・セル幅
に拡張され、そのビット・セル期間についてロー信号を
発生してＮＲＺ（非ゼロ復帰）信号出力を発生する。着
信する送信信号もＮＲＺフォーマットのものである。

【００１７】ＡＳＫモデムの変調方式はシャープの５０
０ＫＨｚ副搬送波ＡＳＫ変調による。送信側において、
送信データが０であれば、５００ＫＨｚ副搬送波の矩形
波パルスを送信する（図２を参照）。受信側では、ＡＳ
Ｋ変調信号をＮＲＺフォーマットに復調するためにディ
ジタル帯域通過フィルタを設ける。５００ＫＨｚ副搬送
波検出ロジックが、帯域通過フィルタのロジックの一部
として、他の信号からＡＳＫ変調信号を区別するために
用いられる。

【００１８】ＮＲＺＩモデムの変調方式は、簡単に説明
すると、以下のように動作する。送信の場合は、ディジ
タル・データが、まず、ＮＲＺＩ（非ゼロ復帰反転）フ
ォーマットに符号化される。ＮＲＺＩフォーマットで
は、送信するデータが０であれば、遷移が生じる。これ
に加えて、符号化する前に、連続する５つの１ビットが
検出されたときは、０ビットをデータ列に挿入する。次
いで、符号化された信号中に遷移を検出すると、好まし
くは約１／４ビット・セル幅ＩＲの赤外線フラッシュ・
パルスを送信する（図２を参照）。受信側では、着信信
号に遷移を検出すると、出力信号をトグルしてＮＲＺＩ
フォーマットの信号を発生させる。ＮＲＺＩフォーマッ
トの信号はＳＡＣＣに供給され、ＳＡＣＣはこの信号を
ＮＲＺフォーマット・データにデコードする。

【００１９】ＦＭモデムの変調方式は、以下のようであ
る。送信の場合は、データがまず２相マーク（ＦＭ１）
又は２相スペース（ＦＭ０）フォーマットとして符号化
される。これらのデータ・フォーマットはデータ中の異
なる遷移に従っている。次いで、各フォーマットにおい
て符号化されたビット・セルは、考慮のために１／２ビ
ット・セルに分割される。両フォーマットにおいて、１
／２ビット・セルにハイ・レベル信号が存在すると、好
ましくは約１／４ビット・セル幅の赤外線フラッシュ・
パルスを送信する（図２におけるＦＭ１／フラッシュ及
びＦＭ０／フラッシュ）。受信側では、パルスを検出す
ると、パルスは１／２ビット・セル幅に拡張される。受
信器の飽和が発生するようないくつか場合では、受信し
たパルスは受信回路により長くされてもよい。従って、
単一パルスと２つの連続パルスの組合せとの間で混乱が
生じるのを避けるために、最初の着信パルスの前縁から
第２のサンプリング時間を決定する。このＦＭフォーマ
ットの受信信号はＳＡＣＣによりＮＲＺフォーマットに
デコードされる。

【００２０】ＣＤモデムの機能は単に前の全てのモデム
をバイパスして、ＳＡＣＣのボーレート発生器を用いて
送信パルス用の搬送周波数を発生させることにより達成
される。モデムのソフトウェアはパルスの長さを判断す
るためにシステム・タイマを使用する。受信側では、Ｃ
Ｄ復調器を実現するいくつかの方法がある。例えば、非
変調信号をＳＡＣＣのデータ搬送波検出（−ＤＣＤ）ピ
ンに供給して、ソフトウェアを用いて搬送周波数を測定
し、次いでパルスの長さを測定することができる。コン
シューマ・デバイスの赤外線信号をサポートする他の種
々の方法は、当業者には自明であろう。

【００２１】複数変調検出サポート：本発明の制御装置
は複数変調方式をサポートすることができるので、特定
の通信に対してＩＲモデム・アレイのどのモデムを使用
すべきかを決定できるようになっている。そのためのＩ
Ｒ変調検出戦略は、複数の非同期モデム及び１つの同期
モデムが同時に動作するように制御装置を構成できると
いう事実に基づき構築する。即ち、制御装置が受信可能
な状態にあるとき、ＮＲＺＩモデム及びＦＭモデムのう
ちのいずれか一つと共に、ＩＲＤＡモデム、ＭＡＳＫモ
デム、及びＣＤモデムの全てを同時にエネーブルでき
る。既存のＩＲ通信プログラムは通常、喪失したデータ
を回復するための何らかの通信プロトコルを有している
が、ＩＲＤＡ型式の変調信号を用いる古いアプリケーシ
ョンは、このようなプロトコルを実行しなかった。従っ
て、ＩＲＤＡ変調検出は如何なるデータも損失すること
なく行われなければならない。ＩＲＤＡ型式の信号は、
最初のデータ・キャラクタが失われると回復できないこ
とがあるので、ＵＡＲＴ＿Ａは、ＩＲＤＡモデムに接続
して、ＩＲＤＡデータを受信できるようにしておく必要
がある。これに対して、ＡＳＫ型式の信号は、回復のた
めのプロトコルがあるので、最初のキャラクタの喪失は
許容することができる。ＡＳＫ変調方式はキャラクタの
喪失を回復するので、着信信号を待っている間、ＡＳＫ
モデムの自動搬送波検出ロジックをエネーブルしておけ
ばよい。ＡＳＫ搬送波の最初のビットを検出した後で、
ＩＲ制御装置はＡＳＫモデムに切り換えることができ
る。高速同期通信は常に通信プロトコルを走らせている
ので、ＮＲＺＩ変調及びＦＭ変調のいずれを用いるかは
予測可能であり、従って待機している間にいずれかのモ
デムを選択することができる。最後に、ＣＤモデムは常
にＳＡＣＣの−ＤＣＤラインに接続されている。

【００２２】未知の信号が本制御装置の受信ラインＲＸ
Ｄに到来すると、着信信号は、ＡＳＫ搬送波検出ロジッ
クと並列にＩＲＤＡモデム、選択された同期モデム（Ｎ
ＲＺＩ又はＦＭモデム）、及びＣＤモデムを通る。着信
信号がＩＲＤＡ型式のときは、（１）ＵＡＲＴ＿Ａはフ
レーム誤りなしに正しいデータを受信し、（２）ＡＳＫ
搬送波検出ロジックはＡＳＫ搬送波を検出せず、そして
（３）ＳＡＣＣは有効なフレーム開始キャラクタを受け
取らないか、又は打ち切られたフレームを受信する。Ｓ
ＡＣＣの−ＤＣＤラインはあるレベルの遷移を検出し、
またこれによって、パルスがコンシューマ・デバイス信
号であるとするのに十分な幅であるときは、プログラム
はパルス幅及び搬送周波数を測定できる。プログラム
は、これらの生起事象の全てから、着信信号はＩＲＤＡ
型式であると、結論付けることができる。

【００２３】着信信号が５００ＫＨｚＡＳＫ変調信号
のときは、（１）ＩＲＤＡモデムは信号を正しく復調せ
ず、ＵＡＲＴ＿Ａでフレーム誤りを起こし、（２）ＡＳ
Ｋ搬送波検出ロジックは搬送波を検出し、そして（３）
ＳＡＣＣは恐らく打ち切られた信号を受信すると思われ
る。ＳＡＣＣの−ＤＣＤ入力は遷移を検出し、またこれ
によって、パルスがコンシューマ・デバイス信号である
とするのに十分な幅であるときは、プログラムはパルス
幅及び搬送波周波数を測定可能できる。以上の考察か
ら、プログラムは、着信信号はＡＳＫ信号であると結論
づけ、ＩＲＤＡ信号の代わりにＡＳＫ信号を受信するよ
うに制御装置を設定することができる。

【００２４】着信信号が高速度同期信号のときは（図４
を参照）、ＳＡＣＣは、正しいＣＲＣと共に、正しいフ
ラグ及び打ち切られていないデータ・フレームを検出す
る。もしそうであれば、受信信号は、明らかに、高速度
同期信号（ＮＲＺＩ又はＦＭ）であるとみなすことがで
きる。

【００２５】着信信号が以上のいずれでもないときは、
ＳＡＣＣの−ＤＣＤライン上の着信信号における遷移の
長さを測定すれば、コンシューマ信号は比較的遅く、Ｉ
ＲＤＡ信号とは異なって固定搬送波周波数を有するの
で、着信信号がコンシューマ・バス信号であるか否かを
判断することができる。

【００２６】エコー打ち消し：この装置は、特に送信媒
体として赤外線を用いる際に発生するいくつかの問題に
ついて補償するようにいくつかの特徴を備えている。例
えば、ＩＲトランシーバによりＩＲ光信号を送信すると
きに、トランシーバ・ユニットに結合された受信器が赤
外線信号又は電気的に結合された信号を検出することが
ある。この型式のエコーはしばしば衝突検出又は送信検
定に有効であるが、大抵の場合に、このエコーは通信プ
ロトコルに有益であるというよりも厄介なものである。
従って、制御装置のアーキテクチャは送信した自分の信
号のエコーを打ち消すオプションも備えている。全ての
ＩＲモデムの出力は組合わされて、エコー打ち消しロジ
ック１６に送出される（図１を参照）。エコー打ち消し
ロジック１６は送信データ・ラインＴＸＤ上のパルス出
力と、受信データ・ラインＲＸＤ上の入力とを有する。
これらのラインは、ＩＲ光パルスを送受信するＩＲトラ
ンシーバとインタフェースする入出力パッド１８に接続
される。エコー打ち消しがエネーブルされると、受信デ
ータ・ラインＲＸＤは、送信パルスの前縁から約２５ｎ
ｓ後に遮断され、送信データ・ラインＴＸＤ上の送信パ
ルスの後縁から７５０ｎｓの間、遮断されたままとな
る。エコー打ち消しがディセーブルされると、トランシ
ーバは他の受信器又は送信器からの信号を受信すること
ができる。送信データ・ラインＴＸＤ上のエコー打ち消
しロジック１６の出力は、入出力パッド１８へ転送され
ると共に、ループ・バックがエネーブルされていると受
信データ・ラインＲＸＤにフィードバックされるので、
自分が送信した信号を受信することができる。このルー
プ・バック特性はシステム診断に有用である。

【００２７】電力対策：他の型式の無線通信に比して赤
外線無線通信の重要な利点のうちの一つは、非常に低い
電力で動作し得ることであり、従ってポータブル・コン
ピュータ通信のような低電力応用に適している。しか
し、データ速度及び動作距離が増加するに従って、この
ように赤外線通信における電力消費は極めて重大とな
る。従って、非常に徹底した電力管理のためのロジック
１４が、種々の構成要素を選択的に活動化及び非活動化
するように本発明のアーキテクチャに組み込まれてい
る。特に、ＵＡＲＴ＿Ａ、ＵＡＲＴ＿Ｂ及びＳＡＣＣに
ついては、ソフトウェア制御により個別的に遮断するこ
とができる。ただし、ＵＡＲＴ＿ＡのないＵＡＲＴ＿Ｂ
は有用な構成ではないので、ＵＡＲＴ＿Ｂを使用するた
めにはＵＡＲＴ＿Ａをオンにする必要がある。ＩＲモデ
ム・アレイのうちの現在選択されているモデムのみがエ
ネーブルされる必要があり、残りのモデムはディセーブ
ルされてもよい。これら個別的な制御に加えて、全ての
レジスタの内容を保持しながら、ＩＲ通信制御装置全体
を低電力状態に置く大域ディセーブル信号も使用可能で
ある。この制御装置は、通信の最中に好ましくないディ
セーブルを阻止するために、大域ディセーブル信号と共
に使用することができ且つＩＲ通信の活動状態を表すプ
ログラマブル・フラグを提供することができる。この制
御装置が低電力状態にあっても、割込みが可能であれ
ば、着信赤外線信号が割込みを発生できるので、ホスト
は制御装置を活動状態に復帰させることができる。複数
の方向をカバーするように２つの赤外線窓を必要とする
場合は、この制御装置をそれぞれ個別的にパワー・ダウ
ンされる２つの赤外線トランシーバに接続することがで
きる。

【００２８】更に、このアーキテクチャは、ＩＲトラン
シーバのゲインを制御するために用いることができる信
号を発生する制御ロジック２０を備えている。このゲイ
ン制御信号は、送信電力、及び受信増幅器ゲインを制御
するために、トランシーバ・パワー・ダウン信号、送信
データ（ＴＸＤ）信号、及び受信データ（ＲＸＤ）信号
と共に用いることができる。このゲイン制御信号は、送
信データ（ＴＸＤ）信号と多重化されるので、受信器ゲ
イン制御を使用しない場合は、ＩＲトランスミッタの設
計を簡単にすることができる。この制御装置は種々のデ
ータ速度及び変調方式を取り扱うので、ＩＲトランシー
バを特定の速度及び変調に対して最適化させることは非
常に困難である。二重チャネル受信器が高速度及び低速
度用に設計されている場合は、制御装置も低速度入力、
及び高速度入力を有する。低速度入力は非同期ＩＲＤＡ
モデムに接続され、高速度入力はＮＲＺＩモデム、ＡＳ
Ｋモデム、及びＦＭモデムに接続される。ＣＤモデム入
力は高速度入力及び低速度入力の両方に接続される。

【００２９】ハードウエア：本発明の制御装置を構築す
るための設計時間及びコストを低減させるために標準製
品を使用することができる。例えば、前述のアーキテク
チャにおいて、ＵＡＲＴ＿Ａ及びＵＡＲＴ＿Ｂは、米国
マサチューセツ州バーリントンのＶＬＳＩテクノロジー
社から入手可能な１６５５０ＦＳＢ(機能システム・
ブロック)を用いて実施できる。ＳＡＣＣの場合は、ザ
イログ社により最初に設計され、ＶＬＳＩテクノロジー
社から入手可能なＺ８５Ｃ３０ＦＳＢの修正バージョ
ンを使用してもよい。これら３つのＦＳＢは、電力管理
ロジック１４、エコー打ち消しロジック１６、ゲイン制
御ロジック２０、ホスト・インタフェース・ロジック及
びＩＲモデムと共に、０．８ミクロンＣＭＯＳ標準セル
設計に集積化できる。

【００３０】Ｚ８５Ｃ３０ＦＳＢは、前述のアーキテ
クチャに従うように修正されてもよい。ＳＡＣＣは一般
に高いボーレートで用いられるので、バス・スループッ
トは最もクリティカルである。従って、受信及び送信の
両方に対するＦＩＦＯの深さは図３に示すように１６に
増加され、かつＤＭＡサポートが付加される。更に、デ
ータを転送している間のホスト介入を減少させるため
に、いくつかの自動機構、例えばに２つの開始フラグの
自動挿入を付加する（図４参照）。ＳＤＬＣフォーマッ
トがＩＲＤＡに対して採用され、従ってＩＲＤＡに対す
る拡張として、高速度同期通信もＳＤＬＣフレームを用
いる。このフレームは、図４に示すように、２つの開始
フラグ（ＯＦ）、オプションの８ビット・アドレス・フ
ィールド（ＡＤＤＲ）、これに続くデータ・フィールド
（ＤＡＴＡ）、１６ビットＣＣＩＴＴＣＲＣ、及び最
後に１つの終了フラグ（ＣＦ）を有する。従って、Ｚ８
５Ｃ３０ＦＣＢハードウエアは２つの開始フラグを自
動的に挿入するように構築され、同期通信がエネーブル
されるときは、自動的にフレームの終りに１６ビットの
ＣＣＩＴＴＣＲＣ、及びその後に１つの終了フラグを
付加するように修正される。更に、データとフラグを区
別し、かついくつかのＡＣ（交流）成分がフレームに含
まれるように、０ビット挿入が行われる。クレーム中の
ＡＣ成分は、ＮＲＺＩモデムを用いる場合に、ディジタ
ルＰＬＬが着信信号にロックできるようにする。

【００３１】またＺ８５Ｃ３０ＦＳＢを使用する場
合、そのボーレート発生器（ＢＲＧ）カウンタを送信バ
イト・カウンタとして使用できるように修正される。Ｂ
ＲＧのためのＰＣＬＫ源の選択は、書込みレジスタ１４
（ＷＲ１４）のビット１がセットされている場合に、書
込み信号をＰＬＣＫ入力ではなくクロック入力として書
込みレジスタ７（ＷＲ７）か、又は送信ＦＩＦＯに取り
込むように変更される。このモードが選択されると、Ｂ
ＲＧカウンタは、ＷＲ７又は送信ＦＩＦＯに対する各書
込み信号に応答して、減分される。ＢＲＧのゼロ・カウ
ント出力は、このモードのときに書込みレジスタ１０
（ＷＲ１０）の送信打ち切りビット（ビット３）の非同
期クリアを活動化するために用いられる。従って、本実
施例では、送信しようとするバイト数をＢＲＧにロード
して、送信打ち切りビットをソフトウェアによりセット
することができる。正しいバイト数が送信ＦＩＦＯに書
き込まれると、ＢＲＧのゼロ・カウント出力がセットさ
れ、送信打ち切りビットがリセットされるので、フレー
ムはフラグで終了する。正しいバイト数が送られる前に
フレームを終わらせるのであれば、送信打ち切りビット
はセットされたままとなり、フレームは打ち切りシーケ
ンスで終了する。

【００３２】外部の雑ロジックを簡単にするために、本
実施例では、ＳＡＣＣの組込みディジタルＰＬＬ、並び
にＳＡＣＣ及びＵＡＲＴの並列化器を可能な限り利用す
る。従って、ＩＲモデム・アレイは搬送波周波数にロッ
クするように設計されていず、単に最小限のディジタル
・フィルタで信号を変調又は復調するだけである。適当
なＩＲモデムの例は、前述の米国特許出願に開示されて
いる。図２の波形が示すように、符号化器及び変調器
は、ＮＲＺ波形を対応する変調信号に変換する。復号器
及び復調器は変調された信号をＮＲＺフォーマットに変
換する。その際、ＵＡＲＴ＿Ａ又はＳＡＣＣは、スター
ト／ストップ・ビット又はフラグを付加又は削除する役
割を果す。

【００３３】ＩＲＤＡ規格に対応するため、及び非同期
直列ＣＯＭポート・アプリケションとの１００パーセン
トの互換性を得るために、ＵＡＲＴ＿Ａとして１６５５
０ＵＡＲＴが選択される。ＵＡＲＴ＿Ａのアドレスは完
全にプログラム可能であるので、どのような標準ＣＯＭ
ポート・アドレスにもマップすることができる。ＳＡＣ
Ｃ、ＵＡＲＴ＿Ｂ、制御ロジック２０及び電力管理ロジ
ック１４用のアドレスは、１６個の連続するバイト位置
に予約されている。別の８バイト・アドレス範囲がチッ
プの構成用に予約されている。

【００３４】前述のように、本発明のＩＲ通信制御装置
は、サポートしようとしているアプリケーションに従っ
て、ＵＡＲＴ＿Ｂを用いて又はＵＡＲＴ＿Ｂなしに実施
することができる。この制御装置を用いて実行されるプ
ログラムが標準ＵＡＲＴを用いるＩＲ通信用に書かれて
いるときは、ＵＡＲＴ＿Ｂを省略することができる。し
かし、ＣＯＭポートを赤外線通信ポートとして用いるこ
とを意識することなく書かれたアプリケーション・プロ
グラムを制御装置がサポートしなければならないとき
は、ＵＡＲＴ＿Ｂを付加しなければならない。ＵＡＲＴ
＿Ｂが付加され、かつＵＡＲＴ＿Ａ及びＵＡＲＴ＿Ｂの
信号の折り返しがエネーブルされるときは、ＵＡＲＴ＿
Ａの直列データ入力がＵＡＲＴ＿Ｂの直列出力に接続さ
れ、かつＵＡＲＴ＿Ａの直列データ出力がＵＡＲＴ＿Ｂ
の直列入力に接続される。モデム信号はヌルモデムケー
ブルとして接続される。例えば、ＵＡＲＴ＿Ａ及びＵＡ
ＲＴ＿Ｂの−ＲＴＳピンはそれぞれＵＡＲＴ＿Ｂ及びＵ
ＡＲＴ＿Ａの−ＣＴＳピン接続され、ＵＡＲＴ＿Ａ及び
ＵＡＲＴ＿Ｂの−ＤＴＲはそれぞれＵＡＲＴ＿Ｂ及びＵ
ＡＲＴ＿Ａの−ＤＳＴに接続され、ＵＡＲＴ＿Ａの−Ｄ
ＣＴはＵＡＲＴ＿ＢのＯＵＴ１に接続され、またＵＡＲ
Ｔ＿Ａの−ＲＩはＵＡＲＴ＿Ｂの−ＯＵＴ２に接続され
る。折り返しがエネーブルされないときは、ＵＡＲＴ＿
Ａの直列入力又は直列出力データ・ラインをＩＲＤＡ
モデム又はＡＳＫモデムに接続することができる。−Ｒ
ＴＳ又は−ＤＴＲのようなモデム制御信号は、折り返し
がエネーブルされていようといまいと、ＵＡＲＴ＿Ａと
ＵＡＲＴ＿Ｂとの間に接続されたままである。ＵＡＲＴ
＿Ａのボー・クロックはＵＡＲＴ＿Ｂのクロック入力に
接続されるので、ＵＡＲＴ＿Ａ及びＵＡＲＴ＿Ｂは常に
同一速度で動作することができる。しかし、ＵＡＲＴ＿
Ｂのボー除数ラッチが常に１の値を有するようにしてお
くことが重要である。ボー除数ラッチ・アクセス・ビッ
トであるビット７を除き、ＵＡＲＴ＿Ｂのライン制御レ
ジスタ（ＬＣＲ）は、ＵＡＲＴ＿ＡのＬＣＲが更新され
るときは、ＵＣＲＴ＿Ａと同一値を有するように設計さ
れ、従ってＵＡＲＴ＿ＡとＵＡＲＴ＿Ｂとの間の通信を
同一の構成により実行できる。標準の１６５５０ＵＡＲ
Ｔを用いるＵＡＲＴ＿Ｂは、一般にＤＭＡサポートなし
に用いられるが、１６５５０は組込みＤＭＡサポート・
ロジックを有している。システム・バス・スループット
はボトルネックの一つであるので、ＵＡＲＴ＿Ａ用のＤ
ＭＡサポート・ロジックがこの実施例で使用される。Ｕ
ＡＲＴ＿Ａ及びＵＡＲＴ＿Ｂの折り返し中は高いバス・
スループットが要求されるため、折り返しは低ボーレー
トのときにのみ実行され、従ってこの特定的な実施では
ＤＭＡはＵＡＲＴ＿Ｂでサポートされないと考えられ
る。

【００３５】送信データ・ライン（ＴＸＤ）はＩＲＤＡ
モデム、ＡＳＫモデム、ＮＲＺＩモデム、ＦＭモデム及
びＣＤモデムの出力に接続され、また受信データ・ライ
ン（ＲＸＤ）はＩＲＤＡモデム、ＡＳＫモデム、ＮＲＺ
Ｉモデム及びＦＭモデムの入力に接続されている。ＣＤ
モデムの出力はＳＡＣＣの−ＤＣＤラインに接続されて
いる。ＳＡＣＣの送信データ・ラインはＳＡＣＣの−Ｒ
ＴＳが活動状態である期間でのみ活動化にされるので、
アイドル又は受信状態の間トランスミッタを休止させる
ことができる。制御ロジックは、実行しているプロトコ
ルに応じて、一時に１以上のモデムをエネーブルするこ
とができる。ＩＲＤＡモデム及びＦＭモデムは送信及び
受信の両方でオーバサンプリング・クロックを用いる。
更に、ＮＲＺＩモデムもオーバサンプリング・クロック
を用いるが、絶対に必要というわけではない。ＡＳＫモ
デムはシステム・クロックを用いて固定周波数の搬送波
を発生し、また受信器もシステム・クロックを用いてデ
ィジタル帯域通過フィルタを動作させる。ＣＤモデムは
組込みボーレート発生器を用いる。

【００３６】本発明のＩＲ制御装置は、埋め込み赤外線
通信制御装置のようないくつかインテリジェント処理ユ
ニットと共に、任意の計算システム及び家電用制御装置
に用いることができ、またローカル無線通信を提供する
ために、デスクトップ・コンピュータのアダプタ・カー
ド及びプリンタのような周辺装置にも用いることができ
る。

【００３７】本発明を好ましい実施の形態に関連して詳
細に説明したが、本発明の範囲及び精神から逸脱するこ
となく、その形式及び詳細において変更が可能なこと
は、当業者には明らかであろう。

【００３８】まとめとして、本発明の構成に関して以下
の項を開始する。

【００３９】（１）内部転送信号用のバスを備えた通
信トランシーバに用いる制御装置であって、それぞれ
の符号化フォーマットで同期信号及び非同期信号を選択
的に変復調する複数のモデム手段と、前記バスと前記
非同期信号を変復調する少なくとも一つのモデム手段と
の間に接続されて、それらの間で非同期信号を転送する
第１の汎用非同期送受信器（ＵＡＲＴ）と、前記バス
と前記複数のモデム手段との間に接続されて、前記バス
と前記非同期信号を変復調するモデム手段との間で非同
期信号を転送し、かつ前記バスと前記同期信号を変復調
するモデム手段との間で同期信号を転送する同期／非同
期通信コントローラ（ＳＡＣＣ）手段と、を含むマルチ
プロトコル通信制御装置。

【００４０】（２）前記複数のモデム手段は、ＩＲＤ
Ａモデム及びＮＲＺＩモデムを含む前記（１）に記載の
制御装置。

【００４１】（３）前記複数のモデム手段はＩＲＤＡ
モデム及びＦＭモデムを含む前記（１）に記載の制御装
置。

【００４２】（４）前記複数のモデム手段は、ＡＳＫモ
デムを含む前記（１）に記載の制御装置。

【００４３】（５）前記ＵＡＲＴ、前記ＳＡＣＣ及び
前記複数のモデム手段に供給される電力を選択的に管理
する手段を含む前記（１）に記載の制御装置。

【００４４】（６）前記複数のモデム手段に接続さ
れ、変調された信号を送受信する入出力手段を含む前記
（１）に記載の制御装置。

【００４５】（７）前記入出力手段により送受信され
る変調された信号のゲインを制御する制御手段を含む前
記（６）に記載の制御装置。

【００４６】（８）前記変調された信号が送信された
後所定の時間にわたって受信を遮断するエコー打ち消し
手段を含む前記（６）に記載の制御装置。

【００４７】（９）信号の完全性を調べるチェック手
段と、前記ＵＡＲＴと前記バスとの間に接続されて、
前記チェック手段への入力信号を捕捉して送信する第２
のＵＡＲＴとを含む前記（１）に記載の制御装置。

【００４８】（１０）前記ＳＡＣＣに接続されて、複
数の同期データ速度を与えるクロック手段を含む前記
（１）に記載の制御装置。

【００４９】（１１）前記複数のモデム手段は、Ｉ
ＲＤＡモデム、ＮＲＺＩモデム、ＦＭモデム、ＡＳＫモ
デム、及びコンシューマ・デバイス（ＣＤ）モデムを含
み、前記ＩＲＤＡモデム、前記ＡＳＫモデム、及びＣＤ
モデムと、前記ＮＲＺＩモデム及び前記ＦＭモデムのい
ずれか一方とが同時にエネーブル可能である、前記
（１）に記載の制御装置。

【図面の簡単な説明】

【図１】本発明に従ってＩＲトランシーバに組込まれる
制御装置のアーキテクチャを示すブロック図である。

【図２】本発明で用いられる種々の変調プロトコル信号
の関係を示すタイミング図である。

【図３】本発明のアーキテクチャに用いることができる
同期／非同期通信制御装置（ＳＡＣＣ）におけるいくつ
かの構成要素のブロック図である。

【図４】同期信号内の種々の要素の関係を示す図であ
る。

【符号の説明】

10 制御装置 14 電力管理ロジック 12 システム・クロック発生源 16 エコー打ち消しロジック 20 制御ロジック

───────────────────────────────────────────────────── フロントページの続き (72)発明者ネイザン・ジュンサップ・リーアメリカ合衆国10956、ニューヨーク州、ニューシティ、シェーア・ドライブ 19 (72)発明者スコット・ダグラス・レクシュアメリカ合衆国10025、ニューヨーク州、ニューヨーク、ナンバー６ビー、ウェスト・エンド・アベニュー 840 (56)参考文献特開昭62−160849（ＪＰ，Ａ) 特開平３−58650（ＪＰ，Ａ) 特開平４−126427（ＪＰ，Ａ) 特許2682838（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 29/06 H04B 10/10 H04B 10/105 H04B 10/22 H04L 27/00

Claims

(57)【特許請求の範囲】

【請求項１】内部転送信号用のバスを備えた通信トラン
シーバに用いる制御装置であって、非同期符号化フォーマットで信号を変復調する少なくと
も１つのモデム手段及び同期符号化フォーマットで信号
を変復調する少なくとも１つのモデム手段を含む複数の
モデム手段と、前記バスと前記非同期符号化フォーマットで信号を変復
調するモデム手段との間に接続されて、それらの間で非
同期信号を転送する第１の汎用非同期送受信器（ＵＡＲ
Ｔ）と、前記バスと前記複数のモデム手段との間に接続されて、
前記バスと前記非同期符号化フォーマットで信号を変復
調するモデム手段との間で非同期信号を転送し、前記バ
スと前記同期符号化フォーマットで信号を変復調するモ
デム手段との間で同期信号を転送する同期／非同期通信
コントローラ（ＳＡＣＣ）手段と、信号の完全性を調べるチェック手段と、前記第１のＵＡＲＴと前記バスとの間に接続され、前記
第１のＵＡＲＴを通して送信されるべき信号を捕捉して
前記チェック手段に送る第２の汎用非同期送受信器（Ｕ
ＡＲＴ）と、を含み、以て、前記送信されるべき信号は前記チェック
手段によって完全性をチェックされた後に前記ＳＡＣＣ
手段を通して送られるようにしたことを特徴とするマル
チプロトコル通信制御装置。
【請求項２】前記複数のモデム手段は、ＩＲＤＡモデム
及びＮＲＺＩモデムを含む請求項１記載の制御装置。
【請求項３】前記複数のモデム手段は、ＩＲＤＡモデム
及びＦＭモデムを含む請求項１記載の制御装置。
【請求項４】前記複数のモデム手段は、ＡＳＫモデムを
含む請求項１記載の制御装置。
【請求項５】前記ＵＡＲＴ、前記ＳＡＣＣ及び前記複数
のモデム手段に供給される電力を選択的に管理する手段
を含む請求項１記載の制御装置。
【請求項６】前記複数のモデム手段に接続され、変調さ
れた信号を送受信する入出力手段を含む請求項１記載の
制御装置。
【請求項７】前記入出力手段により送受信される変調さ
れた信号のゲインを制御する制御手段を含む請求項６記
載の制御装置。
【請求項８】前記変調された信号が送信された後所定の
時間にわたって受信を遮断するエコー打ち消し手段を含
む請求項６記載の制御装置。
【請求項９】前記ＳＡＣＣに接続されて、複数の同期デ
ータ速度を与えるクロック手段を含む請求項１記載の制
御装置。
【請求項１０】前記複数のモデム手段は、ＩＲＤＡモデム、ＮＲＺＩモデム、ＦＭモデム、ＡＳＫ
モデム、及びコンシューマ・デバイス（ＣＤ）モデムを
含み、前記ＩＲＤＡモデム、前記ＡＳＫモデム、及びＣＤモデ
ムと、前記ＮＲＺＩモデム及び前記ＦＭモデムのいずれ
か一方とが同時にエネーブル可能である、請求項１記載の制御装置。