JP3244748B2 - 加熱装置 - Google Patents
加熱装置Info
- Publication number
- JP3244748B2 JP3244748B2 JP02004992A JP2004992A JP3244748B2 JP 3244748 B2 JP3244748 B2 JP 3244748B2 JP 02004992 A JP02004992 A JP 02004992A JP 2004992 A JP2004992 A JP 2004992A JP 3244748 B2 JP3244748 B2 JP 3244748B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- temperature
- heating member
- current
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Resistance Heating (AREA)
- Control Of Temperature (AREA)
- Fixing For Electrophotography (AREA)
Description
【０００１】
【産業上の利用分野】本発明は加熱異常時に加熱部材へ
の通電を遮断する安全機構を備えた加熱装置に関し、特
に、記録材上の未定着画像を加熱定着する定着装置とし
て好適に用いられる加熱装置に関する。
の通電を遮断する安全機構を備えた加熱装置に関し、特
に、記録材上の未定着画像を加熱定着する定着装置とし
て好適に用いられる加熱装置に関する。
【０００２】
【従来の技術】加熱定着装置では温度検知素子の不良、
温調回路の故障時等によりヒータが暴走して装置がダメ
ージを受けるのを防止するために加熱異常時にヒータへ
の通電を遮断することが行なわれている。
温調回路の故障時等によりヒータが暴走して装置がダメ
ージを受けるのを防止するために加熱異常時にヒータへ
の通電を遮断することが行なわれている。
【０００３】この加熱異常時にヒータへの通電を遮断す
る安全機構としては温度ヒューズやサーモスイッチと、
この温度ヒューズ、サーモスイッチの不良対策として、
ヒータに異常電流が流れた際にヒータへの電流供給を遮
断することも行なわれている。
る安全機構としては温度ヒューズやサーモスイッチと、
この温度ヒューズ、サーモスイッチの不良対策として、
ヒータに異常電流が流れた際にヒータへの電流供給を遮
断することも行なわれている。
【０００４】図９に特開昭６３−４９９１１号公報に記
載されている加熱装置の遮断回路を示す。すなわち、ヒ
ータ１００に流れる電流を遮断するための遮断手段１０
１と、ヒータの非駆動時にヒータ１００に流れる異常電
流を検出する検出手段１０２と、検出手段１０２によっ
て異常電流が検出された時にヒータ１００に流れる電流
を遮断するように制御されている。
載されている加熱装置の遮断回路を示す。すなわち、ヒ
ータ１００に流れる電流を遮断するための遮断手段１０
１と、ヒータの非駆動時にヒータ１００に流れる異常電
流を検出する検出手段１０２と、検出手段１０２によっ
て異常電流が検出された時にヒータ１００に流れる電流
を遮断するように制御されている。
【０００５】
【発明が解決しようとする課題】定着装置が異常温度に
なった場合、ＣＰＵによりヒータへの電流供給をスイッ
チング手段により遮断するように構成した場合、ＣＰＵ
が暴走したときには、定着装置が異常温度になっていた
としても前記スイッチング手段によりヒータへの電流供
給を遮断することができない。また、万一異常時に装置
内部より発煙，発火等が発生した場合にファンが回転し
ていると内部に常に新鮮な空気が送り込まれ発煙，発火
が持続するという問題が生じる。本発明の目的は、上記
問題を解決し、ＣＰＵが暴走しても別回路でスイッチン
グ素子をオフさせることができるので、安全性を向上さ
せることができる加熱装置を提供することである。ま
た、異常時にファンモータの回転を停止する事により、
万一異常時に装置内部より発煙，発火等が発生した場合
であっても内部に新鮮な空気が送り込まれる事がない
為、発火，発煙の持続を防止することができる加熱装置
を提供することである。また、本発明の他の目的は、温
度制御のための第１スイッチング素子が故障して加熱部
材に不所望な電流が流れることにより上記加熱部材の温
度が異常になった場合は、ＣＰＵが暴走しても第２スイ
ッチング素子をオフさせることにより前記加熱部材への
通電を遮断することができ、安全性を向上させることが
できる加熱装置を提供することである。 さらに、本発明
の他の目的は、ＣＰＵが正常であっても暴走しても安全
性を向上させることができる加熱装置を提供することで
ある。
なった場合、ＣＰＵによりヒータへの電流供給をスイッ
チング手段により遮断するように構成した場合、ＣＰＵ
が暴走したときには、定着装置が異常温度になっていた
としても前記スイッチング手段によりヒータへの電流供
給を遮断することができない。また、万一異常時に装置
内部より発煙，発火等が発生した場合にファンが回転し
ていると内部に常に新鮮な空気が送り込まれ発煙，発火
が持続するという問題が生じる。本発明の目的は、上記
問題を解決し、ＣＰＵが暴走しても別回路でスイッチン
グ素子をオフさせることができるので、安全性を向上さ
せることができる加熱装置を提供することである。ま
た、異常時にファンモータの回転を停止する事により、
万一異常時に装置内部より発煙，発火等が発生した場合
であっても内部に新鮮な空気が送り込まれる事がない
為、発火，発煙の持続を防止することができる加熱装置
を提供することである。また、本発明の他の目的は、温
度制御のための第１スイッチング素子が故障して加熱部
材に不所望な電流が流れることにより上記加熱部材の温
度が異常になった場合は、ＣＰＵが暴走しても第２スイ
ッチング素子をオフさせることにより前記加熱部材への
通電を遮断することができ、安全性を向上させることが
できる加熱装置を提供することである。 さらに、本発明
の他の目的は、ＣＰＵが正常であっても暴走しても安全
性を向上させることができる加熱装置を提供することで
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に従う加熱装置は、加熱部材と、この加熱部
材に通電する通電手段と、この通電手段による加熱部材
への通電を遮断するスイッチング素子と、上記加熱部材
の温度を検知する温度検知部材と、前記温度検知部材の
検知温度に基づいて、前記スイッチング素子により通電
を遮断するべく、前記スイッチング素子をオフさせる第
１制御信号を出力するＣＰＵと、前記温度検知部材の出
力を基準値と比較して、前記スイッチング素子をオフさ
せる第２制御信号を、前記ＣＰＵを介することなく前記
スイッチング素子に出力するコンパレータとを備え、上
記加熱部材の温度が異常である場合は、前記ＣＰＵが暴
走したときであっても、上記コンパレータから出力され
る第２制御信号により、上記スイッチング素子をオフさ
せ得るようにするとともに、さらに、当該装置内を冷却
するためのファンモータを有し、前記ＣＰＵは、上記ス
イッチング素子をオフさせる場合、前記ファンモータを
停止させることを特徴とする。また、本発明に従う他の
加熱装置は、 加熱部材と、 この加熱部材に通電する通電
手段と、 前記加熱部材の温度を制御するためにオン・オ
フ制御される第１スイッチング素子と、 この通電手段に
よる加熱部材への通電を遮断する第２スイッチング素子
と、 上記加熱部材の温度を検知する温度検知部材と、 前
記温度検知部材の検知温度に基づいて、前記第１スイッ
チング素子をオン・オフ制御するための第１制御信号を
出力するとともに、上記加熱部材の温度が異常である場
合は、前記第２スイッチング素子により通電を遮断する
べく、前記第 ２スイッチング素子をオフさせる第２制御
信号を出力するＣＰＵと、 前記温度検知部材の出力を基
準値と比較して、前記第２スイッチング素子をオフさせ
る第３制御信号を、前記ＣＰＵを介することなく前記第
２スイッチング素子に出力するコンパレータとを備え、
上記第１スイッチング素子が故障して上記加熱部材に不
所望な電流が流れることにより上記加熱部材の温度が異
常になった場合は、前記ＣＰＵが暴走したときであって
も、上記コンパレータから出力される第３制御信号によ
り、上記第２スイッチング素子をオフさせるようにした
ことを特徴とする。 好適には、さらに、前記加熱部材に
通電される電流を検出する電流検出手段と、 前記第１制
御信号及び前記電流検出手段の出力に基づいて前記加熱
部材に異常電流が流れていることを判断する異常電流判
断手段とを備え、 前記異常電流判断手段が前記加熱部材
に異常電流が流れていることを判断した場合にも上記第
２スイッチング素子をオフさせる。
に、本発明に従う加熱装置は、加熱部材と、この加熱部
材に通電する通電手段と、この通電手段による加熱部材
への通電を遮断するスイッチング素子と、上記加熱部材
の温度を検知する温度検知部材と、前記温度検知部材の
検知温度に基づいて、前記スイッチング素子により通電
を遮断するべく、前記スイッチング素子をオフさせる第
１制御信号を出力するＣＰＵと、前記温度検知部材の出
力を基準値と比較して、前記スイッチング素子をオフさ
せる第２制御信号を、前記ＣＰＵを介することなく前記
スイッチング素子に出力するコンパレータとを備え、上
記加熱部材の温度が異常である場合は、前記ＣＰＵが暴
走したときであっても、上記コンパレータから出力され
る第２制御信号により、上記スイッチング素子をオフさ
せ得るようにするとともに、さらに、当該装置内を冷却
するためのファンモータを有し、前記ＣＰＵは、上記ス
イッチング素子をオフさせる場合、前記ファンモータを
停止させることを特徴とする。また、本発明に従う他の
加熱装置は、 加熱部材と、 この加熱部材に通電する通電
手段と、 前記加熱部材の温度を制御するためにオン・オ
フ制御される第１スイッチング素子と、 この通電手段に
よる加熱部材への通電を遮断する第２スイッチング素子
と、 上記加熱部材の温度を検知する温度検知部材と、 前
記温度検知部材の検知温度に基づいて、前記第１スイッ
チング素子をオン・オフ制御するための第１制御信号を
出力するとともに、上記加熱部材の温度が異常である場
合は、前記第２スイッチング素子により通電を遮断する
べく、前記第 ２スイッチング素子をオフさせる第２制御
信号を出力するＣＰＵと、 前記温度検知部材の出力を基
準値と比較して、前記第２スイッチング素子をオフさせ
る第３制御信号を、前記ＣＰＵを介することなく前記第
２スイッチング素子に出力するコンパレータとを備え、
上記第１スイッチング素子が故障して上記加熱部材に不
所望な電流が流れることにより上記加熱部材の温度が異
常になった場合は、前記ＣＰＵが暴走したときであって
も、上記コンパレータから出力される第３制御信号によ
り、上記第２スイッチング素子をオフさせるようにした
ことを特徴とする。 好適には、さらに、前記加熱部材に
通電される電流を検出する電流検出手段と、 前記第１制
御信号及び前記電流検出手段の出力に基づいて前記加熱
部材に異常電流が流れていることを判断する異常電流判
断手段とを備え、 前記異常電流判断手段が前記加熱部材
に異常電流が流れていることを判断した場合にも上記第
２スイッチング素子をオフさせる。
【０００７】
【実施例】以下本発明の実施例を説明する。
【０００８】図１０は本発明の実施例の加熱装置の断面
図で、本実施例は記録材上のトナー像を定着する定着装
置である。
図で、本実施例は記録材上のトナー像を定着する定着装
置である。
【０００９】３１は加熱部材である加熱ローラで、芯金
３３上に離型層３４が設けられている。
３３上に離型層３４が設けられている。
【００１０】この加熱ローラの内部にはヒータＨ１が設
けられている。
けられている。
【００１１】ＴＨは加熱ローラの表面温度を検知するサ
ーミスタで、このサーミスタの検知温度が所定の定着温
度に維持されるようにヒータＨ１への通電が制御され
る。
ーミスタで、このサーミスタの検知温度が所定の定着温
度に維持されるようにヒータＨ１への通電が制御され
る。
【００１２】３２は加熱ローラとニップを形成する加圧
ローラで軸３６にシリコンゴムからなるゴム層３７が設
けられている。
ローラで軸３６にシリコンゴムからなるゴム層３７が設
けられている。
【００１３】３５は入口ガイド、３０は分離爪である。
【００１４】未定着のトナー像Ｔを支持した記録材はニ
ップで加熱ローラ３１と加圧ローラ３２に挟持搬送され
る際に、熱と圧力により定着される。
ップで加熱ローラ３１と加圧ローラ３２に挟持搬送され
る際に、熱と圧力により定着される。
【００１５】以下、第１乃至第３の実施例を説明する
が、第１,第３の実施例は参考例であり、請求項１に係
る発明は第２実施例に対応する。図１に、第１の実施例
の回路構成を示す。
が、第１,第３の実施例は参考例であり、請求項１に係
る発明は第２実施例に対応する。図１に、第１の実施例
の回路構成を示す。
【００１６】端子２はカレントトランスＴ１の１次側端
子１５，１６を介して遮断手段としての継電器ＲＬ１の
接点ｒｌ１のメーク側に接続され、接点ｒｌ１のコモン
側はサーマルプロテクタＴＰ１，定着器ヒータＨ１を介
してヒータＨ１のスイッチングを行うための双方向サイ
リスタであるトライアックＴＲのＡ１側に接続され、接
点ｒｌ１のメーク側とコモン側間には接点ｒｌ１の開閉
時のスパークを防止するためのスパークキラーＳＱ１が
接続される。
子１５，１６を介して遮断手段としての継電器ＲＬ１の
接点ｒｌ１のメーク側に接続され、接点ｒｌ１のコモン
側はサーマルプロテクタＴＰ１，定着器ヒータＨ１を介
してヒータＨ１のスイッチングを行うための双方向サイ
リスタであるトライアックＴＲのＡ１側に接続され、接
点ｒｌ１のメーク側とコモン側間には接点ｒｌ１の開閉
時のスパークを防止するためのスパークキラーＳＱ１が
接続される。
【００１７】端子１はコイルＬ１を介してトライアック
ＴＲのＡ２側に接続され、端子１はまたスパークキラー
ＳＱ２を介してトライアックＴＲのＡ１側に接続され
る。トライアックＱ７のＡ２側とゲートＧの間には抵抗
Ｒ１７が接続され、トライアックＴＲのゲートＧはゼロ
クロス検知回路１０を内蔵したソリッドステートリレー
ＳＳＲ１の出力端子１３に接続され、トライアックＴＲ
のＡ１側は抵抗Ｒ１６を介してソリッドステートリレー
ＳＳＲ１の出力側端子１４に接続される。端子１，２間
には商用交流電源Ｖ0（図示せず）が印加される。
ＴＲのＡ２側に接続され、端子１はまたスパークキラー
ＳＱ２を介してトライアックＴＲのＡ１側に接続され
る。トライアックＱ７のＡ２側とゲートＧの間には抵抗
Ｒ１７が接続され、トライアックＴＲのゲートＧはゼロ
クロス検知回路１０を内蔵したソリッドステートリレー
ＳＳＲ１の出力端子１３に接続され、トライアックＴＲ
のＡ１側は抵抗Ｒ１６を介してソリッドステートリレー
ＳＳＲ１の出力側端子１４に接続される。端子１，２間
には商用交流電源Ｖ0（図示せず）が印加される。
【００１８】図中ＡはヒータＨ１に異常電流が流れたこ
とを検出する異常電流検出手段を示しており、この異常
電流検出手段Ａは、次のように構成されている。すなわ
ち、カレントトランスＴ１の２次側の一方の端子１７
は、異常電流検出手段を構成するコンパレータＣＰ１の
反転入力端子１９とコンパレータＣＰ２の非反転入力端
子２４とに接続される。カレントトランスＴ１の２次側
端子１７，１８間には抵抗Ｒ１が接続され、該２次側の
他方端子１８は抵抗Ｒ３，Ｒ２を介して端子４に接続さ
れるとともに抵抗Ｒ４，Ｒ５を介して基準電位（以後Ｇ
ＮＤと呼称する）に接続される。抵抗Ｒ３，Ｒ２の接続
点はコンパレータＣＰ１の非反転入力端子２０に接続さ
れ、抵抗Ｒ３には並列にコンデンサＣ１が接続される。
抵抗Ｒ４，Ｒ５の接続点はコンパレータＣＰ２の反転入
力端子２４に接続され、抵抗Ｒ４と並列にコンデンサＣ
３が接続される。さらにカレントトランスＴ１の２次側
端子１８はツェナーダイオードＺＤ２のカソードに接続
されるとともに抵抗Ｒ９を介して＋２４Ｖに接続され
る。ツェナーダイオードＺＤ２のアノードはＧＮＤに接
続され、ツェナーダイオードＺＤ２と並列にコンデンサ
Ｃ５が接続される。
とを検出する異常電流検出手段を示しており、この異常
電流検出手段Ａは、次のように構成されている。すなわ
ち、カレントトランスＴ１の２次側の一方の端子１７
は、異常電流検出手段を構成するコンパレータＣＰ１の
反転入力端子１９とコンパレータＣＰ２の非反転入力端
子２４とに接続される。カレントトランスＴ１の２次側
端子１７，１８間には抵抗Ｒ１が接続され、該２次側の
他方端子１８は抵抗Ｒ３，Ｒ２を介して端子４に接続さ
れるとともに抵抗Ｒ４，Ｒ５を介して基準電位（以後Ｇ
ＮＤと呼称する）に接続される。抵抗Ｒ３，Ｒ２の接続
点はコンパレータＣＰ１の非反転入力端子２０に接続さ
れ、抵抗Ｒ３には並列にコンデンサＣ１が接続される。
抵抗Ｒ４，Ｒ５の接続点はコンパレータＣＰ２の反転入
力端子２４に接続され、抵抗Ｒ４と並列にコンデンサＣ
３が接続される。さらにカレントトランスＴ１の２次側
端子１８はツェナーダイオードＺＤ２のカソードに接続
されるとともに抵抗Ｒ９を介して＋２４Ｖに接続され
る。ツェナーダイオードＺＤ２のアノードはＧＮＤに接
続され、ツェナーダイオードＺＤ２と並列にコンデンサ
Ｃ５が接続される。
【００１９】コンパレータＣＰ１の出力端子２１はコン
パレータＣＰ２の出力端子２６と接続され、該接続点は
ＮＰＮトランジスタＱ１のベースに接続されるとともに
抵抗Ｒ６を介して端子４に接続される。コンパレータＣ
Ｐ１およびＣＰ２のプラス電源入力端子２２は＋２４Ｖ
に接続され、マイナス電源入力端子２３はＧＮＤに接続
され、プラス電源２２とマイナス電源２３の間にはコン
デンサＣ２が接続されている。
パレータＣＰ２の出力端子２６と接続され、該接続点は
ＮＰＮトランジスタＱ１のベースに接続されるとともに
抵抗Ｒ６を介して端子４に接続される。コンパレータＣ
Ｐ１およびＣＰ２のプラス電源入力端子２２は＋２４Ｖ
に接続され、マイナス電源入力端子２３はＧＮＤに接続
され、プラス電源２２とマイナス電源２３の間にはコン
デンサＣ２が接続されている。
【００２０】ＮＰＮトランジスタＱ１のエミッタはＧＮ
Ｄに接続され、同コレクタは抵抗Ｒ７を介して端子４に
接続されるとともに抵抗Ｒ８を介してＮＰＮトランジス
タＱ２のベースに接続される。
Ｄに接続され、同コレクタは抵抗Ｒ７を介して端子４に
接続されるとともに抵抗Ｒ８を介してＮＰＮトランジス
タＱ２のベースに接続される。
【００２１】ＮＰＮトランジスタＱ２のベースはコンデ
ンサＣ４を介してＧＮＤに接続されるとともにダイオー
ドＤ４のアノードに接続され、同エミッタはツェナーダ
イオードＺＤ１のカソードに接続され、ツェナーダイオ
ードＺＤ１のアノードはＧＮＤに接続される。ＮＰＮト
ランジスタＱ２のコレクタは抵抗Ｒ１０を介してＰＮＰ
トランジスタＱ３のベースに接続される。
ンサＣ４を介してＧＮＤに接続されるとともにダイオー
ドＤ４のアノードに接続され、同エミッタはツェナーダ
イオードＺＤ１のカソードに接続され、ツェナーダイオ
ードＺＤ１のアノードはＧＮＤに接続される。ＮＰＮト
ランジスタＱ２のコレクタは抵抗Ｒ１０を介してＰＮＰ
トランジスタＱ３のベースに接続される。
【００２２】ＰＮＰトランジスタＱ３のエミッタは＋２
４Ｖに接続され、同ベースは抵抗Ｒ１１を介して＋２４
Ｖに接続されるとともに抵抗Ｒ１２を介してダイオード
Ｄ１のカソードとＮＰＮトランジスタＱ４のコレクタに
接続される。ＰＮＰトランジスタＱ３のコレクタは抵抗
Ｒ１３，Ｒ１４を介してＧＮＤに接続される。抵抗Ｒ１
３，Ｒ１４の接続点はＮＰＮトランジスタＱ４のベース
に接続されるとともにコンデンサＣ６を介してＧＮＤに
接続される。ＮＰＮトランジスタＱ４のエミッタはＧＮ
Ｄに接続される。
４Ｖに接続され、同ベースは抵抗Ｒ１１を介して＋２４
Ｖに接続されるとともに抵抗Ｒ１２を介してダイオード
Ｄ１のカソードとＮＰＮトランジスタＱ４のコレクタに
接続される。ＰＮＰトランジスタＱ３のコレクタは抵抗
Ｒ１３，Ｒ１４を介してＧＮＤに接続される。抵抗Ｒ１
３，Ｒ１４の接続点はＮＰＮトランジスタＱ４のベース
に接続されるとともにコンデンサＣ６を介してＧＮＤに
接続される。ＮＰＮトランジスタＱ４のエミッタはＧＮ
Ｄに接続される。
【００２３】ダイオードＤ１のアノードは抵抗Ｒ１５を
介して＋２４Ｖに接続されるとともにダイオードＤ２の
アノードに接続される。ダイオードＤ２のカソードはＮ
ＰＮトランジスタＱ５のベースに接続され、ＮＰＮトラ
ンジスタＱ５のエミッタはＧＮＤに接続される。ＮＰＮ
トランジスタＱ５のコレクタはダイオードＤ３のアノー
ドと継電器ＲＬ１のコイルに接続され継電器ＲＬ１のコ
イルの他方はダイオードＤ３のカソードと接続され、こ
の接続点はヒューズ素子としてのヒューズ抵抗ＲFを介
してＰＮＰトランジスタＱ７のコレクタに接続される。
ＰＮＰトランジスタＱ７のエミッタは＋２４Ｖに接続さ
れＰＮＰトランジスタＱ７のベースは抵抗Ｒ２１を介し
てＮＰＮトランジスタＱ８のコレクタに接続される。Ｎ
ＰＮトランジスタＱ８のエミッタはＧＮＤに接続され
る。ＮＰＮトランジスタＱ８のベースは抵抗Ｒ２２を介
してＧＮＤに接続されると共に抵抗Ｒ２３を介して遮断
制御手段としての中央制御素子ＣＰＵのＰBポートに接
続される。
介して＋２４Ｖに接続されるとともにダイオードＤ２の
アノードに接続される。ダイオードＤ２のカソードはＮ
ＰＮトランジスタＱ５のベースに接続され、ＮＰＮトラ
ンジスタＱ５のエミッタはＧＮＤに接続される。ＮＰＮ
トランジスタＱ５のコレクタはダイオードＤ３のアノー
ドと継電器ＲＬ１のコイルに接続され継電器ＲＬ１のコ
イルの他方はダイオードＤ３のカソードと接続され、こ
の接続点はヒューズ素子としてのヒューズ抵抗ＲFを介
してＰＮＰトランジスタＱ７のコレクタに接続される。
ＰＮＰトランジスタＱ７のエミッタは＋２４Ｖに接続さ
れＰＮＰトランジスタＱ７のベースは抵抗Ｒ２１を介し
てＮＰＮトランジスタＱ８のコレクタに接続される。Ｎ
ＰＮトランジスタＱ８のエミッタはＧＮＤに接続され
る。ＮＰＮトランジスタＱ８のベースは抵抗Ｒ２２を介
してＧＮＤに接続されると共に抵抗Ｒ２３を介して遮断
制御手段としての中央制御素子ＣＰＵのＰBポートに接
続される。
【００２４】中央制御素子ＣＰＵのＰAポートは抵抗Ｒ
１９を介してＮＰＮトランジスタＱ６のベースに接続さ
れる。ＮＰＮトランジスタＱ６のベースは更に抵抗Ｒ２
０を介してＧＮＤに接続され、ＮＰＮトランジスタＱ６
のエミッタはＧＮＤに接続され、同コレクタはダイオー
ドＤ４のカソードに接続されるとともにソリッドステー
トリレーＳＳＲ１の入力側端子１２に接続される。ソリ
ッドステートリレーＳＳＲ１の入力側端子１１は抵抗Ｒ
１８を介して＋２４Ｖに接続される。
１９を介してＮＰＮトランジスタＱ６のベースに接続さ
れる。ＮＰＮトランジスタＱ６のベースは更に抵抗Ｒ２
０を介してＧＮＤに接続され、ＮＰＮトランジスタＱ６
のエミッタはＧＮＤに接続され、同コレクタはダイオー
ドＤ４のカソードに接続されるとともにソリッドステー
トリレーＳＳＲ１の入力側端子１２に接続される。ソリ
ッドステートリレーＳＳＲ１の入力側端子１１は抵抗Ｒ
１８を介して＋２４Ｖに接続される。
【００２５】中央制御素子ＣＰＵのＰCポートは抵抗Ｒ
２５を介してＮＰＮトランジスタＱ９のベースに接続さ
れ同ベースは更に抵抗Ｒ２４を介してＧＮＤに接続され
る。ＮＰＮトランジスタＱ９のエミッタはＧＮＤと接続
され、同コレクタはファンモータＦＭを介して＋２４Ｖ
に接続されている。中央制御素子ＣＰＵのＰDポートは
抵抗Ｒ２６を介して＋５Ｖに接続されると共に前記ヒー
タの近傍に配設された温度検出手段としてのサーミスタ
ＴＨを介してＧＮＤに接続される。
２５を介してＮＰＮトランジスタＱ９のベースに接続さ
れ同ベースは更に抵抗Ｒ２４を介してＧＮＤに接続され
る。ＮＰＮトランジスタＱ９のエミッタはＧＮＤと接続
され、同コレクタはファンモータＦＭを介して＋２４Ｖ
に接続されている。中央制御素子ＣＰＵのＰDポートは
抵抗Ｒ２６を介して＋５Ｖに接続されると共に前記ヒー
タの近傍に配設された温度検出手段としてのサーミスタ
ＴＨを介してＧＮＤに接続される。
【００２６】ついで、図２，図３を参照して２個のコン
パレータＣＰ１，ＣＰ２の検知レベルについて説明す
る。
パレータＣＰ１，ＣＰ２の検知レベルについて説明す
る。
【００２７】コンパレータＣＰ１，ＣＰ２の基準電圧は
それぞれプラス（非反転）側，マイナス（反転）側に設
定され、当該基準電圧の値ＶIN1，ＶIN2はそれぞれ、 ＶIN1＝（Ｒ3・Ｖ0＋Ｒ2・ＶZD2）／（Ｒ2＋Ｒ3） ＶIN2＝（Ｒ5・ＶZD2）／（Ｒ4＋Ｒ5） であり、ＶZD2，ＶIN1，ＶIN2は ＶIN2＜ＶZD2＜ＶIN1 の関係にある。
それぞれプラス（非反転）側，マイナス（反転）側に設
定され、当該基準電圧の値ＶIN1，ＶIN2はそれぞれ、 ＶIN1＝（Ｒ3・Ｖ0＋Ｒ2・ＶZD2）／（Ｒ2＋Ｒ3） ＶIN2＝（Ｒ5・ＶZD2）／（Ｒ4＋Ｒ5） であり、ＶZD2，ＶIN1，ＶIN2は ＶIN2＜ＶZD2＜ＶIN1 の関係にある。
【００２８】コンパレータＣＰ１，ＣＰ２はオープンコ
レクタ出力であって、それらの出力ＶCP1，ＶCP2は（比
較入力（ＣＰ１では反転側，ＣＰ２では非反転側）をＶ
IN0とすると）それぞれ、 ＶIN0＜ＶIN1，ＶIN2＜ＶIN0 の時オープンとなり、 ＶIN1＜ＶIN0，ＶIN0＜ＶIN2 の時０Ｖとなるように動作する。
レクタ出力であって、それらの出力ＶCP1，ＶCP2は（比
較入力（ＣＰ１では反転側，ＣＰ２では非反転側）をＶ
IN0とすると）それぞれ、 ＶIN0＜ＶIN1，ＶIN2＜ＶIN0 の時オープンとなり、 ＶIN1＜ＶIN0，ＶIN0＜ＶIN2 の時０Ｖとなるように動作する。
【００２９】コンパレータＣＰ１の出力端子２１とコン
パレータＣＰ２の出力端子２６を図２の点線で示す如く
接続すると、該接続点の電圧ＶＣＰ０は ＶIN2＜ＶIN0＜ＶIN1 の時のみオープンとなる。
パレータＣＰ２の出力端子２６を図２の点線で示す如く
接続すると、該接続点の電圧ＶＣＰ０は ＶIN2＜ＶIN0＜ＶIN1 の時のみオープンとなる。
【００３０】ＶIN0に図３（ａ）に示す正弦波が入力さ
れたときの前記ＶCP1（単独），ＶCP2（単独），ＶCP0
の電圧波形をそれぞれ図３（ｂ），（ｃ），（ｄ）に示
す。
れたときの前記ＶCP1（単独），ＶCP2（単独），ＶCP0
の電圧波形をそれぞれ図３（ｂ），（ｃ），（ｄ）に示
す。
【００３１】次に図１の回路の動作について説明する。
【００３２】装置の電源が投入されると加熱ローラ表面
は定着温度よりも低い温度にあるため中央制御素子ＣＰ
ＵはＰBポートを“Ｈ”レベルにし、抵抗Ｒ２３を介し
てＮＰＮトランジスタＱ８をオンし、更にＰＮＰトラン
ジスタＱ７をオンさせる。
は定着温度よりも低い温度にあるため中央制御素子ＣＰ
ＵはＰBポートを“Ｈ”レベルにし、抵抗Ｒ２３を介し
てＮＰＮトランジスタＱ８をオンし、更にＰＮＰトラン
ジスタＱ７をオンさせる。
【００３３】また中央制御素子は同時にＰCポートを
“Ｈ”レベルにしＮＰＮトランジスタＱ９をオンする事
により装置内を冷却する為のファンモータＦＭを回転さ
せる。
“Ｈ”レベルにしＮＰＮトランジスタＱ９をオンする事
により装置内を冷却する為のファンモータＦＭを回転さ
せる。
【００３４】正常状態で、サーミスタＴＨの検知温度が
定着温度より高く中央制御素子ＣＰＵのＰAポートが
“Ｌ”レベルの場合、トランジスタＱ６がオフするた
め、ソリッドステートリレーＳＳＲ１の（入力端子１
１，１２間に接続された）発光素子Ｄ１０に電流が流れ
ず、ソリッドステートリレーＳＳＲ１はオフし、そのた
めトライアックＴＲにゲート電流が流れず、トライアッ
クＴＲはオフし、端子１，２間に商用交流電源が印加さ
れてもカレントトランスＴ１の１次側には電流が流れな
い。
定着温度より高く中央制御素子ＣＰＵのＰAポートが
“Ｌ”レベルの場合、トランジスタＱ６がオフするた
め、ソリッドステートリレーＳＳＲ１の（入力端子１
１，１２間に接続された）発光素子Ｄ１０に電流が流れ
ず、ソリッドステートリレーＳＳＲ１はオフし、そのた
めトライアックＴＲにゲート電流が流れず、トライアッ
クＴＲはオフし、端子１，２間に商用交流電源が印加さ
れてもカレントトランスＴ１の１次側には電流が流れな
い。
【００３５】カレントトランスＴ１の１次側に電流が流
れない場合、カレントトランスＴ１の２次側にも電圧が
誘起されず、コンパレータＣＰ１の反転入力端子１９と
コンパレータＣＰ２の非反転入力端子２４の電圧ＶIN0
は前述した如く、 ＶIN2＜ＶIN0＝ＶZD2＜ＶIN1 であり、この場合コンパレータＣＰ１，ＣＰ２の出力は
双方共オープンであるため、抵抗Ｒ６を通じてＮＰＮト
ランジスタＱ１にベース電流が流れ、ＮＰＮトランジス
タＱ１がオンする。ＮＰＮトランジスタＱ１がオンする
と、ＮＰＮトンランジスタＱ２のベース電圧は０［Ｖ］
に近い値になるため、ＮＰＮトランジスタＱ２をオフす
る。ＮＰＮトランジスタＱ２がオフすると、ＰＮＰトラ
ンジスタＱ３，ＮＰＮトランジスタＱ４にはベース電流
が流れないためＰＮＰトランジスタＱ３，ＮＰＮトラン
ジスタＱ４がオフし、抵抗Ｒ１５，ダイオードＤ２を通
じてＮＰＮトランジスタＱ５にベース電流が流れ、ＮＰ
ＮトランジスタＱ５をオンする。ＮＰＮトランジスタＱ
５がオンすると継電器ＲＬ１に電流が流れ、前述した如
くＰＮＰトランジスタＱ７がオンしている為継電器ＲＬ
１はオンし、継電器ＲＬ１の接点ｒｌ１のメーク側は図
１の点線側に切替わる。
れない場合、カレントトランスＴ１の２次側にも電圧が
誘起されず、コンパレータＣＰ１の反転入力端子１９と
コンパレータＣＰ２の非反転入力端子２４の電圧ＶIN0
は前述した如く、 ＶIN2＜ＶIN0＝ＶZD2＜ＶIN1 であり、この場合コンパレータＣＰ１，ＣＰ２の出力は
双方共オープンであるため、抵抗Ｒ６を通じてＮＰＮト
ランジスタＱ１にベース電流が流れ、ＮＰＮトランジス
タＱ１がオンする。ＮＰＮトランジスタＱ１がオンする
と、ＮＰＮトンランジスタＱ２のベース電圧は０［Ｖ］
に近い値になるため、ＮＰＮトランジスタＱ２をオフす
る。ＮＰＮトランジスタＱ２がオフすると、ＰＮＰトラ
ンジスタＱ３，ＮＰＮトランジスタＱ４にはベース電流
が流れないためＰＮＰトランジスタＱ３，ＮＰＮトラン
ジスタＱ４がオフし、抵抗Ｒ１５，ダイオードＤ２を通
じてＮＰＮトランジスタＱ５にベース電流が流れ、ＮＰ
ＮトランジスタＱ５をオンする。ＮＰＮトランジスタＱ
５がオンすると継電器ＲＬ１に電流が流れ、前述した如
くＰＮＰトランジスタＱ７がオンしている為継電器ＲＬ
１はオンし、継電器ＲＬ１の接点ｒｌ１のメーク側は図
１の点線側に切替わる。
【００３６】前述した如く中央制御素子ＣＰＵがＰAポ
ートを“Ｌ”レベルにしている場合、トライアックＱ７
はオフ状態であるため、継電器ＲＬ１の接点ｒｌ１が点
線側に切替わっても、カレントトランスＴ１の１次側に
電流が流れず上記の状態は継続される。
ートを“Ｌ”レベルにしている場合、トライアックＱ７
はオフ状態であるため、継電器ＲＬ１の接点ｒｌ１が点
線側に切替わっても、カレントトランスＴ１の１次側に
電流が流れず上記の状態は継続される。
【００３７】加熱ローラの一定温調中、ヒータＨ１への
通電がオフされサーミスタＴＨの検知温度が定着温度よ
り低くなると、中央制御素子ＣＰＵがＰAポートを
“Ｈ”レベルにすると抵抗Ｒ１９を通じてＮＰＮトラン
ジスタＱ６にベース電流が流れ、ＮＰＮトランジスタＱ
６はオンする。ＮＰＮトランジスタＱ６がオンするとＮ
ＰＮトランジスタＱ２のベースはダイオードＤ４，ＮＰ
ＮトランジスタＱ６のコレクタ，エミッタを通じてＧＮ
Ｄに接続されるため、ＮＰＮトランジスタＱ２はオフ
し、前述した如くＰＮＰトランジスタＱ３，ＮＰＮトラ
ンジスタＱ４がオフし、ＮＰＮトランジスタＱ５がオン
し、継電器ＲＬ１がオン状態を継続する。一方、ＮＰＮ
トランジスタＱ６がオンすることにより抵抗Ｒ１８を通
じてソリッドステートリレーＳＳＲ１の発光素子Ｄ１０
に電流が流れるためソリッドステートリレーＳＳＲ１が
オンし、トライアックＴＲにはゲート電流が流れる。ト
ライアックＴＲはゲート電流が流れることによりオン
し、端子２−カレントトランスＴ１の１次側−継電器Ｒ
Ｌ１の接点ｒｌ１−サーマルプロテクタＴＰ１−定着器
ヒータＨ１−トライアックＴＲ−コイルＬ１−端子３の
主電流ループが形成され定着器ヒータＨ１に電流が流れ
る。
通電がオフされサーミスタＴＨの検知温度が定着温度よ
り低くなると、中央制御素子ＣＰＵがＰAポートを
“Ｈ”レベルにすると抵抗Ｒ１９を通じてＮＰＮトラン
ジスタＱ６にベース電流が流れ、ＮＰＮトランジスタＱ
６はオンする。ＮＰＮトランジスタＱ６がオンするとＮ
ＰＮトランジスタＱ２のベースはダイオードＤ４，ＮＰ
ＮトランジスタＱ６のコレクタ，エミッタを通じてＧＮ
Ｄに接続されるため、ＮＰＮトランジスタＱ２はオフ
し、前述した如くＰＮＰトランジスタＱ３，ＮＰＮトラ
ンジスタＱ４がオフし、ＮＰＮトランジスタＱ５がオン
し、継電器ＲＬ１がオン状態を継続する。一方、ＮＰＮ
トランジスタＱ６がオンすることにより抵抗Ｒ１８を通
じてソリッドステートリレーＳＳＲ１の発光素子Ｄ１０
に電流が流れるためソリッドステートリレーＳＳＲ１が
オンし、トライアックＴＲにはゲート電流が流れる。ト
ライアックＴＲはゲート電流が流れることによりオン
し、端子２−カレントトランスＴ１の１次側−継電器Ｒ
Ｌ１の接点ｒｌ１−サーマルプロテクタＴＰ１−定着器
ヒータＨ１−トライアックＴＲ−コイルＬ１−端子３の
主電流ループが形成され定着器ヒータＨ１に電流が流れ
る。
【００３８】このようにサーミスタＴＨの検知温度に応
じてＣＰＵのＰAポートのレベルをＬとＨで切替えるこ
とで加熱ローラ表面を所定の定着温度に維持できる。
じてＣＰＵのＰAポートのレベルをＬとＨで切替えるこ
とで加熱ローラ表面を所定の定着温度に維持できる。
【００３９】以上述べたのが正常時の一定温調時の回路
動作であるが、次に異常時の動作について図４，図５に
示すタイムチャートを参照して説明する。
動作であるが、次に異常時の動作について図４，図５に
示すタイムチャートを参照して説明する。
【００４０】ヒータのスイッチングに双方向サイリスタ
等の半導体を用いた場合、半導体がショートモードの破
壊を起すことがある。
等の半導体を用いた場合、半導体がショートモードの破
壊を起すことがある。
【００４１】図４はトライアックＴＲが双方向導通状態
となるような破壊の場合のタイムチャートであり、図５
はトライアックＴＲが片方向のみ導通状態となる破壊を
起した場合のタイムチャートである。
となるような破壊の場合のタイムチャートであり、図５
はトライアックＴＲが片方向のみ導通状態となる破壊を
起した場合のタイムチャートである。
【００４２】中央制御素子ＣＰＵがＰAポートを“Ｌ”
レベルとしている状態においてトライアックＴＲが双方
向導通となるような破壊を起した場合、コンパレータＣ
Ｐ１の反転入力端子側電圧とコンパレータＣＰ２の非反
転入力端子側電圧であるＶIN0は図４（ｂ）の如くなり
前述した如く、 ＶIN2＜ＶIN0＜ＶIN1 の場合にのみＮＰＮトランジスタＱ１はオンして、図４
（ｃ）の如く動作する。
レベルとしている状態においてトライアックＴＲが双方
向導通となるような破壊を起した場合、コンパレータＣ
Ｐ１の反転入力端子側電圧とコンパレータＣＰ２の非反
転入力端子側電圧であるＶIN0は図４（ｂ）の如くなり
前述した如く、 ＶIN2＜ＶIN0＜ＶIN1 の場合にのみＮＰＮトランジスタＱ１はオンして、図４
（ｃ）の如く動作する。
【００４３】一方、ＮＰＮトランジスタＱ６がオフして
いるため、ダイオードＤ４を介してＮＰＮトランジスタ
Ｑ６のコレクタ−エミッタ間に電流が流れず、したがっ
て、ＮＰＮトランジスタＱ１がオフの時は抵抗Ｒ７，Ｒ
８を介してコンデンサＣ４は充電され、ＮＰＮトランジ
スタＱ１がオンの時は抵抗Ｒ８とＮＰＮトランジスタＱ
１を介してコンデンサＣ４は放電される。この状態を図
４（ｄ）に示す。図４（ｄ）に示すようにコンデンサＣ
４の電圧は、ＮＰＮトランジスタＱ１のオンオフの繰返
しにより、次第に上昇し、ツェナーダイオードＺＤ１の
ツェナー電圧とＮＰＮトランジスタＱ２のベース・エミ
ッタ間電圧とを加えた電圧（この電圧をＶQ2ONと呼称す
る）に近い電圧に達すると、ＮＰＮトランジスタＱ２に
ベース電流が流れ、ＮＰＮトランジスタＱ２はオンす
る。ＮＰＮトランジスタＱ２がオンすると抵抗Ｒ１０，
ＮＰＮトランジスタＱ２を介してＰＮＰトランジスタＱ
３にベース７電流が流れ、ＰＮＰトランジスタＱ３がオ
ンする。ＰＮＰトランジスタＱ３がオンすることによ
り、ＰＮＰトランジスタＱ３，抵抗Ｒ１３を介してＮＰ
ＮトランジスタＱ４のベース電流が流れ、ＮＰＮトラン
ジスタＱ４がオンする。ＮＰＮトランジスタＱ４がオン
すると、抵抗Ｒ１２，ＮＰＮトランジスタＱ４を介して
ＰＮＰトランジスタＱ３のベース電流が流れるため、Ｐ
ＮＰトランジスタＱ３とＮＰＮトランジスタＱ４で構成
される回路は自己保持回路として動作し、ＮＰＮトラン
ジスタＱ２がオフしてもオン状態を継続する。一方、Ｎ
ＰＮトランジスタＱ４がオンするとＮＰＮトランジスタ
Ｑ５のベース電流は遮断されるため、ＮＰＮトランジス
タＱ５はオフし、継電器ＲＬ１もオフし、継電器ＲＬ１
の接点ｒｌ１は図１に実線位置に開放され、定着器ヒー
タＨ１の電流は遮断される。
いるため、ダイオードＤ４を介してＮＰＮトランジスタ
Ｑ６のコレクタ−エミッタ間に電流が流れず、したがっ
て、ＮＰＮトランジスタＱ１がオフの時は抵抗Ｒ７，Ｒ
８を介してコンデンサＣ４は充電され、ＮＰＮトランジ
スタＱ１がオンの時は抵抗Ｒ８とＮＰＮトランジスタＱ
１を介してコンデンサＣ４は放電される。この状態を図
４（ｄ）に示す。図４（ｄ）に示すようにコンデンサＣ
４の電圧は、ＮＰＮトランジスタＱ１のオンオフの繰返
しにより、次第に上昇し、ツェナーダイオードＺＤ１の
ツェナー電圧とＮＰＮトランジスタＱ２のベース・エミ
ッタ間電圧とを加えた電圧（この電圧をＶQ2ONと呼称す
る）に近い電圧に達すると、ＮＰＮトランジスタＱ２に
ベース電流が流れ、ＮＰＮトランジスタＱ２はオンす
る。ＮＰＮトランジスタＱ２がオンすると抵抗Ｒ１０，
ＮＰＮトランジスタＱ２を介してＰＮＰトランジスタＱ
３にベース７電流が流れ、ＰＮＰトランジスタＱ３がオ
ンする。ＰＮＰトランジスタＱ３がオンすることによ
り、ＰＮＰトランジスタＱ３，抵抗Ｒ１３を介してＮＰ
ＮトランジスタＱ４のベース電流が流れ、ＮＰＮトラン
ジスタＱ４がオンする。ＮＰＮトランジスタＱ４がオン
すると、抵抗Ｒ１２，ＮＰＮトランジスタＱ４を介して
ＰＮＰトランジスタＱ３のベース電流が流れるため、Ｐ
ＮＰトランジスタＱ３とＮＰＮトランジスタＱ４で構成
される回路は自己保持回路として動作し、ＮＰＮトラン
ジスタＱ２がオフしてもオン状態を継続する。一方、Ｎ
ＰＮトランジスタＱ４がオンするとＮＰＮトランジスタ
Ｑ５のベース電流は遮断されるため、ＮＰＮトランジス
タＱ５はオフし、継電器ＲＬ１もオフし、継電器ＲＬ１
の接点ｒｌ１は図１に実線位置に開放され、定着器ヒー
タＨ１の電流は遮断される。
【００４４】図５に示すようにトライアックＴＲが片方
向導通となる破壊を起した場合は、コンデンサＣ４がＶ
Q2ONになるまでの時間、すなわち、ＮＰＮトランジスタ
Ｑ２がオンするまでの時間が双方向導通破壊の場合より
長くなるだけであって、他の回路動作は前述の双方向導
通破壊の場合と同じである。
向導通となる破壊を起した場合は、コンデンサＣ４がＶ
Q2ONになるまでの時間、すなわち、ＮＰＮトランジスタ
Ｑ２がオンするまでの時間が双方向導通破壊の場合より
長くなるだけであって、他の回路動作は前述の双方向導
通破壊の場合と同じである。
【００４５】図６（ａ）〜（ｅ）には、片方向導通とな
る場合の制御波形のバリエーションを示しており、図６
（ｆ）〜（ｉ）にはコンパレータＣＰ１単独使用の場合
のＱ１の出力波形状態を示している。
る場合の制御波形のバリエーションを示しており、図６
（ｆ）〜（ｉ）にはコンパレータＣＰ１単独使用の場合
のＱ１の出力波形状態を示している。
【００４６】なお前述した如くＰＮＰトランジスタＱ３
とＮＰＮトランジスタＱ４で構成される回路は、自己保
持回路であるため、カレントトランスＴ１の１次側に電
流が流れず、 ＶIN0＝ＶZD2 となり、ＮＰＮトランジスタＱ１がオンし、ＮＰＮトラ
ンジスタＱ２がオフしてもオン状態を継続する。
とＮＰＮトランジスタＱ４で構成される回路は、自己保
持回路であるため、カレントトランスＴ１の１次側に電
流が流れず、 ＶIN0＝ＶZD2 となり、ＮＰＮトランジスタＱ１がオンし、ＮＰＮトラ
ンジスタＱ２がオフしてもオン状態を継続する。
【００４７】以上、トライアックＴＲがショート故障し
た場合に継電器ＲＬ１を遮断する迄の回路動作について
説明したが、上述の説明の如く、トライアックＴＲがシ
ョート故障してから継電器ＲＴ１が遮断する迄には多数
の素子の動作が関与しており、該多数の素子のうち１つ
でも故障した場合には継電器ＲＬ１が遮断動作を行なわ
なくなる。
た場合に継電器ＲＬ１を遮断する迄の回路動作について
説明したが、上述の説明の如く、トライアックＴＲがシ
ョート故障してから継電器ＲＴ１が遮断する迄には多数
の素子の動作が関与しており、該多数の素子のうち１つ
でも故障した場合には継電器ＲＬ１が遮断動作を行なわ
なくなる。
【００４８】そこで本実施例では異常電流検知から継電
器ＲＬ１を作動させる迄の間の素子が故障しても継電器
ＲＬ１を作動させ、接点ｒｌ１を開放する通電停止手段
を有している。
器ＲＬ１を作動させる迄の間の素子が故障しても継電器
ＲＬ１を作動させ、接点ｒｌ１を開放する通電停止手段
を有している。
【００４９】ヒータに異常電流が流れても素子の故障に
より継電器ＲＬ１が動作しない場合、ヒータＨ１に電流
が流れ続ける為ヒータＨ１の近傍の温度が上昇する。ヒ
ータＨ１の近傍の温度が上昇するとヒータＨ１の近傍に
配設されたサーミスタＴＨの抵抗値ＲTHが下がり、中央
制御素子ＣＰＵのＰDポートに入力される電圧ＶPDが下
がる。中央制御素子ＣＰＵのＰDポートに入力される電
圧ＶPDは ＶPD＝（５×ＲTH）／（Ｒ２６＋ＲTH）［Ｖ］ で与えられ、また、サーミスタＴＨの抵抗値の温度依存
性は一般的に Ｒ＝Ｒ0ｅ×ｐ｛Ｂ（１／Ｔ−１／Ｔ0）｝ Ｒ0：Ｔ0［Ｋ］の時のサーミスタの抵抗値 Ｒ：Ｔ［Ｋ］ Ｂ：サーミスタ定数 で与えられるため、Ｐ0ポートに入力される電圧ＶPDと
サーミスタの検知温度は１：１に対応する。サーミスタ
ＴＨの検知温度がヒータＨ１近傍の部品に損傷を与える
温度Ｔ1［Ｋ］となると中央制御素子ＣＰＵのＰDポート
に入力される電圧ＶPDは
より継電器ＲＬ１が動作しない場合、ヒータＨ１に電流
が流れ続ける為ヒータＨ１の近傍の温度が上昇する。ヒ
ータＨ１の近傍の温度が上昇するとヒータＨ１の近傍に
配設されたサーミスタＴＨの抵抗値ＲTHが下がり、中央
制御素子ＣＰＵのＰDポートに入力される電圧ＶPDが下
がる。中央制御素子ＣＰＵのＰDポートに入力される電
圧ＶPDは ＶPD＝（５×ＲTH）／（Ｒ２６＋ＲTH）［Ｖ］ で与えられ、また、サーミスタＴＨの抵抗値の温度依存
性は一般的に Ｒ＝Ｒ0ｅ×ｐ｛Ｂ（１／Ｔ−１／Ｔ0）｝ Ｒ0：Ｔ0［Ｋ］の時のサーミスタの抵抗値 Ｒ：Ｔ［Ｋ］ Ｂ：サーミスタ定数 で与えられるため、Ｐ0ポートに入力される電圧ＶPDと
サーミスタの検知温度は１：１に対応する。サーミスタ
ＴＨの検知温度がヒータＨ１近傍の部品に損傷を与える
温度Ｔ1［Ｋ］となると中央制御素子ＣＰＵのＰDポート
に入力される電圧ＶPDは
【００５０】
【外１】 となる。ＣＰＵはＰ0ポートに入力される電圧ＶPDがＶ
PD1以下となるとＰBポートを“Ｌ”レベルにしＮＰＮト
ランジスタＱ８をオフしＰＮＰトランジスタＱ７をオフ
し継電器ＲＬ１への給電を断ち継電器ＲＬ１をオフす
る。更にＣＰＵはＰCポートを“Ｌ”レベルにしＮＰＮ
トランジスタＱ９をオフし、ファンモータＦＭへの供電
を断ち、ファンモータＦＭの回転を停止させる。
PD1以下となるとＰBポートを“Ｌ”レベルにしＮＰＮト
ランジスタＱ８をオフしＰＮＰトランジスタＱ７をオフ
し継電器ＲＬ１への給電を断ち継電器ＲＬ１をオフす
る。更にＣＰＵはＰCポートを“Ｌ”レベルにしＮＰＮ
トランジスタＱ９をオフし、ファンモータＦＭへの供電
を断ち、ファンモータＦＭの回転を停止させる。
【００５１】以上説明した様に、ヒータＨ１に異常電流
が流れた事を検知した時にオフさせる継電器ＲＬに対し
ヒータ近傍に配設されたサーミスタＴＨによりヒータ近
傍が所定温度Ｔ1となった事を検知した時に継電器ＲＬ
を遮断する事により、異常電流を検出する回路に故障が
発生しても継電器ＲＬを遮断する為、安全性が向上す
る。更に異常時にファンモータＦＭの回転を停止する事
により、万一異常時に装置内部より発煙，発火等が発生
した場合にファンが回転していると内部に常に新鮮な空
気が送り込まれ発煙，発火が持続するが新鮮な空気が送
り込まれる事がない為発火，発煙の持続がやわらぐとい
うメリットがある。
が流れた事を検知した時にオフさせる継電器ＲＬに対し
ヒータ近傍に配設されたサーミスタＴＨによりヒータ近
傍が所定温度Ｔ1となった事を検知した時に継電器ＲＬ
を遮断する事により、異常電流を検出する回路に故障が
発生しても継電器ＲＬを遮断する為、安全性が向上す
る。更に異常時にファンモータＦＭの回転を停止する事
により、万一異常時に装置内部より発煙，発火等が発生
した場合にファンが回転していると内部に常に新鮮な空
気が送り込まれ発煙，発火が持続するが新鮮な空気が送
り込まれる事がない為発火，発煙の持続がやわらぐとい
うメリットがある。
【００５２】図７は本発明の第２の実施例を示す回路図
である。
である。
【００５３】本実施例は第１実施例に加え、ＣＰＵが暴
走しても別回路で継電器ＲＬ１を動作させて接点ｒｌ１
をオープンにして通電を停止できるようにしたものであ
る。
走しても別回路で継電器ＲＬ１を動作させて接点ｒｌ１
をオープンにして通電を停止できるようにしたものであ
る。
【００５４】本実施例は第１の実施例に対しコンパレー
タＣＰ３，抵抗Ｒ２７，Ｒ２８が追加され、他は第１の
実施例と同じである。
タＣＰ３，抵抗Ｒ２７，Ｒ２８が追加され、他は第１の
実施例と同じである。
【００５５】第１の実施例で説明した如く、異常電流に
よりヒータＨ１近傍の温度が上昇し、Ｔ1［Ｋ］とな
り、中央制御素子ＣＰＵのＰDポートの入力電圧がＶPD1
以下となるとＰBポートを“Ｌ”レベルにしトランジス
タＱ８，Ｑ７をオフし、継電器ＲＬ１への給電を断ち継
電器ＲＬ１をオフさせるが同時に、抵抗Ｒ２７，Ｒ２８
の抵抗分割で定められるコンパレータＣＰ３の２７ピン
の電圧をＶPD1と設定してある為ＣＰ３の出力は“Ｌ”
となりトランジスタＱ８，Ｑ７をオフするように動作す
る。
よりヒータＨ１近傍の温度が上昇し、Ｔ1［Ｋ］とな
り、中央制御素子ＣＰＵのＰDポートの入力電圧がＶPD1
以下となるとＰBポートを“Ｌ”レベルにしトランジス
タＱ８，Ｑ７をオフし、継電器ＲＬ１への給電を断ち継
電器ＲＬ１をオフさせるが同時に、抵抗Ｒ２７，Ｒ２８
の抵抗分割で定められるコンパレータＣＰ３の２７ピン
の電圧をＶPD1と設定してある為ＣＰ３の出力は“Ｌ”
となりトランジスタＱ８，Ｑ７をオフするように動作す
る。
【００５６】中央制御素子ＣＰＵが万一暴走したとして
も別回路にて継電器ＲＬ１をオフさせる為、安全性が更
に向上する。
も別回路にて継電器ＲＬ１をオフさせる為、安全性が更
に向上する。
【００５７】本発明の第３の実施例の回路図を図８に示
す。
す。
【００５８】本実施例は第１実施例に加え、継電器ＲＬ
１が接点ｒｌ１をオープンにし通電を遮断した場合、通
電可能状態への復帰を防止する手段を有している。
１が接点ｒｌ１をオープンにし通電を遮断した場合、通
電可能状態への復帰を防止する手段を有している。
【００５９】本実施例は第１の実施例に対しトランジス
タＱ８のコレクタがヒューズ抵抗ＲFと継電器ＲＬ１の
コイルに接続されヒューズ抵抗ＲFの他方が＋２４Ｖと
接続されている点が異なるのみで他は同じである。
タＱ８のコレクタがヒューズ抵抗ＲFと継電器ＲＬ１の
コイルに接続されヒューズ抵抗ＲFの他方が＋２４Ｖと
接続されている点が異なるのみで他は同じである。
【００６０】第１の実施例と同様に中央制御素子ＣＰＵ
のＰDポートがＶPD1以下となった場合に中央制御素子Ｃ
ＰＵはＰDポートを“Ｈ”とし、Ｑ８トランジスタをオ
ンさせヒューズ抵抗ＲFに過電流を流し、ヒューズ抵抗
ＲFを溶断させる。この中央制御素子ＣＰＵは遮断制御
手段であると共に、過電流印加手段としても機能する。
のＰDポートがＶPD1以下となった場合に中央制御素子Ｃ
ＰＵはＰDポートを“Ｈ”とし、Ｑ８トランジスタをオ
ンさせヒューズ抵抗ＲFに過電流を流し、ヒューズ抵抗
ＲFを溶断させる。この中央制御素子ＣＰＵは遮断制御
手段であると共に、過電流印加手段としても機能する。
【００６１】第１の実施例で説明した如く、 ヒータＨ
１の近傍の温度が危険温度となる場合は回路や装置に異
常がある場合であり、本実施例の如く継電器ＲＬ１のコ
イルと直列に接続されたヒューズ抵抗を溶断させる事に
より継電器ＲＬ１への給電を断ち切り復帰させない方が
安全性がより向上する。
１の近傍の温度が危険温度となる場合は回路や装置に異
常がある場合であり、本実施例の如く継電器ＲＬ１のコ
イルと直列に接続されたヒューズ抵抗を溶断させる事に
より継電器ＲＬ１への給電を断ち切り復帰させない方が
安全性がより向上する。
【００６２】以上本発明の実施例を説明したが、本発明
はこれらの実施例にとらわれるものではなく技術思想内
でのあらゆる変形が可能である。
はこれらの実施例にとらわれるものではなく技術思想内
でのあらゆる変形が可能である。
【００６３】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＰＵが暴走しても別回路でスイッチング素子をオフさせ
ることができるので、安全性を向上させることができ
る。また、異常時にファンモータの回転を停止する事に
より、万一異常時に装置内部より発煙，発火等が発生し
た場合であっても内部に新鮮な空気が送り込まれる事が
ない為、発火，発煙の持続を防止することができる。ま
た、本発明によれば、温度制御のための第１スイッチン
グ素子が故障して加熱部材に不所望な電流が流れること
により上記加熱部材の温度が異常になった場合は、ＣＰ
Ｕが暴走しても第２スイッチング素子をオフさせること
により前記加熱部材への通電を遮断することができ、安
全性を向上させることができる。 さらに、ＣＰＵの正常
時には、加熱部材の温度が異常である場合にＣＰＵから
出力される制御信号によりスイッチング素子をオフする
ことに加えて、異常電流の検出により前記スイッチング
素子をオフするので、ＣＰＵが正常であっても暴走して
も安全性を向上させることができる。
ＰＵが暴走しても別回路でスイッチング素子をオフさせ
ることができるので、安全性を向上させることができ
る。また、異常時にファンモータの回転を停止する事に
より、万一異常時に装置内部より発煙，発火等が発生し
た場合であっても内部に新鮮な空気が送り込まれる事が
ない為、発火，発煙の持続を防止することができる。ま
た、本発明によれば、温度制御のための第１スイッチン
グ素子が故障して加熱部材に不所望な電流が流れること
により上記加熱部材の温度が異常になった場合は、ＣＰ
Ｕが暴走しても第２スイッチング素子をオフさせること
により前記加熱部材への通電を遮断することができ、安
全性を向上させることができる。 さらに、ＣＰＵの正常
時には、加熱部材の温度が異常である場合にＣＰＵから
出力される制御信号によりスイッチング素子をオフする
ことに加えて、異常電流の検出により前記スイッチング
素子をオフするので、ＣＰＵが正常であっても暴走して
も安全性を向上させることができる。
【図１】本発明の実施例の加熱装置の回路図である。
【図２】図１のコンパレータの検知部を説明するための
回路図である。
回路図である。
【図３】図２の回路動作を説明するためのタイムチャー
トである。
トである。
【図４】図１の回路動作の一部を説明するためのタイム
チャートである。
チャートである。
【図５】図１の回路動作の一部を説明するためのタイム
チャートである。
チャートである。
【図６】図１の回路動作の一部を説明するためのタイム
チャートである。
チャートである。
【図７】本発明の第２実施例に係る遮断回路の回路図で
ある。
ある。
【図８】本発明の第３実施例に係る遮断回路の回路図で
ある。
ある。
【図９】従来の遮断回路の回路図である。
【図１０】本発明の実施例の加熱装置の断面図である。
Ａ 異常電流検出手段 ＣＰ１，ＣＰ２ コンパレータ Ｃ１〜Ｃ６ コンデンサ Ｑ１〜Ｑ９ トランジスタ ＴＲ トライアック Ｒ１−２６ 抵抗 Ｄ１〜Ｄ４ ダイオード ＺＤ１，２ ツェナーダイオード ＲＬ１ 継電器（遮断手段） ＴＰ１ サーマルプロテクタ Ｈ１ 定着ヒータ ＳＳＲ１ ソリッドステートリレー Ｌ１ コイル ＳＱ１，２ スパークキラー Ｔ１ カレントトランス ＴＨ サーミスタ（温度検出手段） ＦＭ ファンモータ ＲF ヒューズ抵抗 ＣＰＵ 中央処理装置（遮断制御手段）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石津 雅則 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 犬山 聡彦 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 橋本 宏 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 平３−110608（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05B 3/00 G03G 15/20 G05D 23/19
Claims (3)
- 【請求項１】 加熱部材と、 この加熱部材に通電する通電手段と、 この通電手段による加熱部材への通電を遮断するスイッ
チング素子と、 上記加熱部材の温度を検知する温度検知部材と、 前記温度検知部材の検知温度に基づいて、前記スイッチ
ング素子により通電を遮断するべく、前記スイッチング
素子をオフさせる第１制御信号を出力するＣＰＵと、 前記温度検知部材の出力を基準値と比較して、前記スイ
ッチング素子をオフさせる第２制御信号を、前記ＣＰＵ
を介することなく前記スイッチング素子に出力するコン
パレータとを備え、 上記加熱部材の温度が異常である場合は、前記ＣＰＵが
暴走したときであっても、上記コンパレータから出力さ
れる第２制御信号により、上記スイッチング素子をオフ
させ得るようにするとともに、 さらに、当該装置内を冷却するためのファンモータを有
し、前記ＣＰＵは、上記スイッチング素子をオフさせる
場合、前記ファンモータを停止させる ことを特徴とする
加熱装置。 - 【請求項２】 加熱部材と、 この加熱部材に通電する通電手段と、 前記加熱部材の温度を制御するためにオン・オフ制御さ
れる第１スイッチング素子と、 この通電手段による加熱部材への通電を遮断する第２ス
イッチング素子と、 上記加熱部材の温度を検知する温度
検知部材と、 前記温度検知部材の検知温度に基づいて、前記第１スイ
ッチング素子をオン・オフ制御するための第１制御信号
を出力するとともに、上記加熱部材の温度が異常である
場合は、前記第２スイッチング素子により通電を遮断す
るべく、前記第２スイッチング素子をオフさせる第２制
御信号を出力するＣＰＵと、 前記温度検知部材の出力を基準値と比較して、前記第２
スイッチング素子をオフさせる第３制御信号を、前記Ｃ
ＰＵを介することなく前記第２スイッチング素 子に出力
するコンパレータとを備え、 上記第１スイッチング素子が故障して上記加熱部材に不
所望な電流が流れることにより上記加熱部材の温度が異
常になった場合は、前記ＣＰＵが暴走したときであって
も、上記コンパレータから出力される第３制御信号によ
り、上記第２スイッチング素子をオフさせるようにした
ことを特徴とする加熱装置。 - 【請求項３】 さらに、前記加熱部材に通電される電流
を検出する電流検出手段と、 前記第１制御信号及び前記電流検出手段の出力に基づい
て前記加熱部材に異常電流が流れていることを判断する
異常電流判断手段とを備え、 前記異常電流判断手段が前記加熱部材に異常電流が流れ
ていることを判断した場合にも上記第２スイッチング素
子をオフさせるようにしたことを特徴とする請求項２に
記載の加熱装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02004992A JP3244748B2 (ja) | 1991-02-28 | 1992-02-05 | 加熱装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5828391 | 1991-02-28 | ||
| JP3-58283 | 1991-02-28 | ||
| JP02004992A JP3244748B2 (ja) | 1991-02-28 | 1992-02-05 | 加熱装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567489A JPH0567489A (ja) | 1993-03-19 |
| JP3244748B2 true JP3244748B2 (ja) | 2002-01-07 |
Family
ID=26356942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02004992A Expired - Fee Related JP3244748B2 (ja) | 1991-02-28 | 1992-02-05 | 加熱装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3244748B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5874239B2 (ja) * | 2011-08-18 | 2016-03-02 | 富士ゼロックス株式会社 | 定着装置及び画像形成装置 |
| US20140327995A1 (en) * | 2011-12-19 | 2014-11-06 | Husky Injection Molding Systems Ltd. | System for disconnecting electrical power upon regulation failure |
-
1992
- 1992-02-05 JP JP02004992A patent/JP3244748B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567489A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2705331B2 (ja) | ヒューズ断検出回路 | |
| EP1916573B1 (en) | Image forming apparatus and control method thereof | |
| JP3244748B2 (ja) | 加熱装置 | |
| JP3369881B2 (ja) | 電気自動車用温水装置の保護装置 | |
| US5420396A (en) | Heating apparatus which interrupts energization in overheated state | |
| JPS6273313A (ja) | 温度調節器用電流制限回路 | |
| JP6631036B2 (ja) | モータ制御装置、画像形成装置、及びモータ制御方法 | |
| KR100450204B1 (ko) | 플라즈마 디스플레이 패널의 보호 회로 | |
| KR910007443B1 (ko) | 복사기 정착 온도 제어 이상시의 보호회로 및 방법 | |
| JP2766106B2 (ja) | 電気カーペット等の安全装置 | |
| JP2869681B2 (ja) | 温度制御装置 | |
| KR20010047784A (ko) | 히트 펌프식 에어컨의 과열방지 장치 | |
| CA1075344A (en) | Burner control system with secondary safety switch | |
| JPH05307340A (ja) | 熱定着制御装置 | |
| US3346772A (en) | Control apparatus | |
| JP5008361B2 (ja) | 画像形成装置 | |
| JPH1155847A (ja) | 車両負荷制御装置 | |
| JPH04329573A (ja) | 定着装置 | |
| JPS643313B2 (ja) | ||
| JPH09135156A (ja) | 電気負荷の駆動装置 | |
| JP2985412B2 (ja) | 電気器具の安全装置 | |
| JPS6349911A (ja) | 遮断回路 | |
| JPS6292718A (ja) | 電流しや断状態判別装置 | |
| JPH0851722A (ja) | ヒータの通電制御装置 | |
| JPH08171305A (ja) | 加熱装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |