JP3234862B2 - 周波数追従回路 - Google Patents

周波数追従回路

Info

Publication number
JP3234862B2
JP3234862B2 JP19144896A JP19144896A JP3234862B2 JP 3234862 B2 JP3234862 B2 JP 3234862B2 JP 19144896 A JP19144896 A JP 19144896A JP 19144896 A JP19144896 A JP 19144896A JP 3234862 B2 JP3234862 B2 JP 3234862B2
Authority
JP
Japan
Prior art keywords
frequency
power supply
sine wave
commercial power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19144896A
Other languages
English (en)
Other versions
JPH1022820A (ja
Inventor
定平 山本
実 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP19144896A priority Critical patent/JP3234862B2/ja
Publication of JPH1022820A publication Critical patent/JPH1022820A/ja
Application granted granted Critical
Publication of JP3234862B2 publication Critical patent/JP3234862B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、商用電源と同期運
転を行う各種電源装置の周波数追従の制御方式に関する
ものである。
【０００２】
【従来の技術】従来技術の電源装置の周波数追従制御方
式は、商用電源と電源装置出力の位相差を比較する位相
比較器および商用電源の周波数を検出する周波数検出器
によるフィードバック制御を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
制御方式では、商用電源と電源装置出力の位相差をゼロ
とするための位相制御と、商用電源の周波数と電源装置
出力の周波数を同じにするための周波数制御の２種類の
異なるフィードバック制御が必要であった。従来の制御
方式では、位相制御と周波数制御を同時に行っているた
め、追従精度を上げる場合、２つの制御系のゲインをう
まく取らないとフィードバック系が不安定になるという
欠点があった。本発明では、従来技術の問題点を解決す
ることを目的とするものである。
【０００４】
【課題を解決するための手段】上述した問題点を解決す
るために本発明の周波数追従回路は、商用電源の立ち上
がり時と立ち下がり時、およびＲＯＭに書き込まれた正
弦波データの半周期ごとのカウントアップ時に、ＣＰＵ
へ割り込みを発生させ、割り込み処理においてＲＯＭの
アドレスカウンタへのクロックパルスの周波数を変える
ことにより正弦波発生回路の正弦波出力を商用電源の周
波数に追従させる構成と、正弦波発生回路の正弦波出力
と商用電源の位相が一致後、商用電源の立ち上がりおよ
び立ち下がりのゼロクロスポイントの半周期ごとまたは
商用電源の立ち上がりのゼロクロスポイントの１周期ご
とに、ＲＯＭのアドレスカウンタをリセットして商用電
源と正弦波発生回路の正弦波出力の位相を一致させる構
成と、商用電源の周波数が急変時、正弦波発生回路の正
弦波出力の出力波形が歪まないよう固定周波数に切り換
える構成とした。
【０００５】
【発明の実施の形態】商用電源の周波数が正弦波発生回
路の正弦波出力の周波数より低くなると、図３における
可変分周器の出力周波数が低くなるｆ１領域が広くな
り、その結果、正弦波発生回路の正弦波出力の周波数が
低くなり、最終的に商用電源の周波数に追従するように
なる。また、商用電源の周波数が正弦波発生回路の正弦
波出力の周波数より高くなると、図４における可変分周
器の出力周波数が高くなるｆ２領域が広くなり、その結
果、正弦波発生回路の正弦波出力の周波数が高くなり、
最終的に商用電源の周波数と追従するようになる。
【０００６】
【実施例】図１は周波数追従回路の概略ブロック図を示
す。次に本発明の周波数追従回路の構成を図２により説
明する。図２は、本発明のブロック回路図である。図２
において、商用電源１を波形整形器２により矩形波に変
換し、ＣＰＵ６へ割り込みを発生させる。また、可変分
周器７２から出力するクロックパルスによりカウンタ５
のカウント値をカウントダウンし、カウント値がゼロに
なった時にＣＰＵの割り込みを発生させる。それぞれの
割り込み処理においてＣＰＵ６は、可変分周器７２の分
周値をセットする。周波数制御を行う周波数切替回路７
は、発振器７１、可変分周器７２、固定分周器７３およ
び切替器７４で構成し、正弦波出力を行う正弦波発生回
路８はアドレスカウンタ８１、ＲＯＭ８２およびＤ／Ａ
コンバータ８３で構成する。正弦波発生回路８の正弦波
出力と商用電源１の位相が一致後、ＣＰＵよりリセット
回路３および切替器７４に同期完了信号７５を出力す
る。リセット回路３によりアドレスカウンタ８１のカウ
ント値をクリアし、商用電源１と正弦波発生回路８の正
弦波出力の位相を合わせる。商用電源１の周波数の計測
はカウンタ４により計数し、波形整形器２の出力の立ち
上がりの割り込み時にＣＰＵにて計測を行う。
【０００７】次に周波数制御の動作について説明する。
商用電源１を波形整形器２により矩形波に変換し、立ち
上がり時および立ち下がり時にＣＰＵ６へ割り込みを発
生させる。またカウンタ５には、カウンタ５のカウント
値がゼロになるごとに、ＲＯＭ８２の正弦波データの半
周期分のカウント値をセットし、可変分周器７２から出
力するクロックパルスによりカウンタ５のカウント値を
カウントダウンし、カウント値がゼロになった時にＣＰ
Ｕ６の割り込みを発生させる（以下“カウンタ５の割り
込み”と呼ぶ）。商用電源１の立ち上がりおよび立ち下
がりの割り込みでは、（図５，図６参照）可変分周器７
２の分周値を減らし、カウンタ５の割り込みでは、（図
７参照）可変分周器７２の分周値を増やす処理を行う。
可変分周器７２の分周値を減らすと可変分周器７２の出
力周波数は高くなり、可変分周器７２の分周値を増やす
と可変分周器７２の出力周波数は低くなる。商用電源１
の周波数が低くなった場合には図３に示すように、可変
分周器７２の出力周波数の低い領域が増え、高い領域が
少なくなり、正弦波発生回路８の正弦波出力の周波数が
低くなる。また、商用電源１の周波数が高くなった場合
には図４に示すように、可変分周器７２の出力周波数の
高い領域が増え、低い領域が少なくなり、正弦波発生回
路８の正弦波出力の周波数が高くなる。その結果、正弦
波発生回路８の正弦波出力が商用電源１の周波数に追従
するようになる。
【０００８】次に位相合わせの動作について説明する。
商用電源１と正弦波発生回路８の正弦波出力の位相が一
致後、ＣＰＵ６より切替器７４およびリセット回路３へ
同期完了信号７５をセットする。その後、波形整形器２
の立ち上がりおよび立ち下がりの半周期ごとまたは波形
整形器２の立ち上がりの１周期ごとに、リセット回路３
よりアドレスカウンタ８１のカウント値をクリアするこ
とにより、商用電源１と正弦波発生回路８の正弦波出力
の位相を一致させる。アドレスカウンタ８１のカウント
値をクリアする周期を半周期ごと（波形整形器２の立ち
上がりおよび立ち下がりごと）に行うか、１周期ごと
（波形整形器２の立ち上がりごと）に行うかは、正弦波
発生回路の正弦波出力をトランスに接続した場合、偏磁
を極力抑える必要がある場合には半周期ごとにクリアを
行い、偏磁の影響が問題にならない場合または正弦波発
生回路の正弦波出力にトランスが接続されていない場合
には、１周期ごとにクリアする。
【０００９】商用電源１の周波数が急激に変化した場合
には、図３および図４に示すように正弦波発生回路の正
弦波出力に歪みが発生する。この歪みを避けるため、周
波数カウンタ４により１周期間の商用電源１の周期を計
数し、波形整形器２の立ち上がり割り込み処理で、その
計数値による値より商用電源の周波数を算出し、瞬時変
動値を越えた場合には、ＣＰＵ６の同期完了信号７５を
解除し、切替器７４を固定分周器７３側に切り換え、さ
らにアドレスカウンタ８１のカウント値をクリアしない
ように処理する。
【００１０】
【発明の効果】本発明は以上述べたように、商用電源と
カウンタの割り込み処理により、可変分周器の分周値を
可変して周波数追従を行っている。分周値の増減値を大
きくすることにより追従性を上げることができる。周波
数追従後、分周値の増減値を小さくすることにより周波
数精度を上げることができる。
【図面の簡単な説明】
【図１】周波数追従回路概略ブロック図を示す。
【図２】周波数追従回路詳細ブロック図を示す。
【図３】商用電源の周波数が低い時のタイミング図を示
す。
【図４】商用電源の周波数が高い時のタイミング図を示
す。
【図５】商用電源の立ち上がり時の割り込み処理のフロ
ーチャートを示す。
【図６】商用電源の立ち下がり時の割り込み処理のフロ
ーチャートを示す。
【図７】カウンタ５による割り込み処理のフローチャー
トを示す。
【符号の説明】
１ 商用電源 ２ 波形整形器（割り込み発生回路１） ３ リセット回路 ４ 周波数カウンタ ５ カウンタ（割り込み発生回路２） ６ ＣＰＵ ７ 周波数切替回路 ７１ 発振器 ７２ 可変分周器 ７３ 固定分周器 ７４ 切替器 ７５ 同期完了信号 ８ 正弦波発生回路 ８１ アドレスカウンタ ８２ ＲＯＭ ８３ Ｄ／Ａコンバータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H03L 7/00 H03L 7/06

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 商用電源１の半周期ごとにＣＰＵ６へ割
    り込みを発生させる割り込み発生回路２と、周波数切替
    回路７より正弦波発生回路８の正弦波データの半周期ご
    とに、ＣＰＵ６へ割り込みを発生させる割り込み発生回
    路２とによりＣＰＵ６へ割り込みを発生させ、その割り
    込み処理において周波数切替回路７へ周波数の設定値を
    出力して、商用電源と正弦波発生回路８の正弦波出力の
    周波数を追従させる構成と、正弦波発生回路８の正弦波
    出力と商用電源１の位相が一致後、商用電源１の立ち上
    がりおよび立ち下がりのゼロクロスポイントの半周期ご
    とまたは商用電源１の立ち上がりのゼロクロスポイント
    の１周期ごとに、リセット回路３より正弦波発生回路８
    へリセット信号を出力して商用電源１と正弦波発生回路
    ８の正弦波出力の位相を一致させる構成と、割り込み発
    生回路１によるＣＰＵ６の割り込み処理において、周波
    数計測回路４により商用電源の１周期ごとの周波数を計
    測し、商用電源１の周波数の急変時、ＣＰＵ６より周波
    数切替回路７に固定周波数に切り換える信号を出力する
    構成とを備えることを特徴とする周波数追従回路。
JP19144896A 1996-07-01 1996-07-01 周波数追従回路 Expired - Lifetime JP3234862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19144896A JP3234862B2 (ja) 1996-07-01 1996-07-01 周波数追従回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19144896A JP3234862B2 (ja) 1996-07-01 1996-07-01 周波数追従回路

Publications (2)

Publication Number Publication Date
JPH1022820A JPH1022820A (ja) 1998-01-23
JP3234862B2 true JP3234862B2 (ja) 2001-12-04

Family

ID=16274802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19144896A Expired - Lifetime JP3234862B2 (ja) 1996-07-01 1996-07-01 周波数追従回路

Country Status (1)

Country Link
JP (1) JP3234862B2 (ja)

Also Published As

Publication number Publication date
JPH1022820A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
JPH077929A (ja) スイッチング電源の制御回路
JPH09201058A (ja) Ａｃ／ｄｃ変換装置
JP3234862B2 (ja) 周波数追従回路
JP2001112262A (ja) 電力変換回路付き電源装置及びその制御方法
CN112803717A (zh) 一种用于控制大功率变流器输出电压的shepwm控制系统及方法
JP2001186690A (ja) 交流無停電電源装置
CN102130453B (zh) 一种在线并联交流电源模块输出高精度同步信号的方法
JP3223080B2 (ja) 停電検出装置
JP3391180B2 (ja) インバータ装置
JP2795956B2 (ja) 位相制御回路
Del'Aquilla et al. Novel multilevel PWM inverter implementation
Prokin Speed measurement using the improved DMA transfer method
JPS6059830B2 (ja) 変換信号同期装置
KR100331793B1 (ko) 펄스폭변조(pwm)신호발생장치
JP2655165B2 (ja) 同期インバータの同期方法、同期信号発生回路および同期インバータ装置
JP2531590B2 (ja) Ｐｗｍ信号の発生方法
JPH1094262A (ja) 電圧型自励式変換装置
JPH05211778A (ja) インバータの位相制御方法並びにインバータの位相制御装置
JPS61207182A (ja) 点弧パルス出力位相のデイジタル制御装置
CN116111866A (zh) 一种基于市电同步跟踪的调频电路
JP2000050640A (ja) インバ―タの正弦波ｐｗｍ制御信号発生方法
JPH05122940A (ja) 電流型コンバータのｐｗｍ制御方法
JPS5949605B2 (ja) 交流位相制御用電圧変動補正回路
JPS5831821B2 (ja) 多重パルスインバ−タの制御方式
SU1290332A1 (ru) Устройство дл блокировки и перезапуска ЭВМ при сбо х питани

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term