JP3230683B2 - チップモジュール - Google Patents

チップモジュール

Info

Publication number
JP3230683B2
JP3230683B2 JP51610298A JP51610298A JP3230683B2 JP 3230683 B2 JP3230683 B2 JP 3230683B2 JP 51610298 A JP51610298 A JP 51610298A JP 51610298 A JP51610298 A JP 51610298A JP 3230683 B2 JP3230683 B2 JP 3230683B2
Authority
JP
Japan
Prior art keywords
chip
carrier
chip module
frame
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51610298A
Other languages
English (en)
Other versions
JP2000503155A (ja
Inventor
ホウドー、デトレフ
シュタンプカ、ペーター
フーバー、ミヒャエル
ハイツァー、ヨーゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000503155A publication Critical patent/JP2000503155A/ja
Application granted granted Critical
Publication of JP3230683B2 publication Critical patent/JP3230683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】 本発明は、キャリヤと、このキャリヤに取付けられた
チップとを備え、チップカード基体内に埋込むためのチ
ップモジュールに関する。
【０００２】 この種のチップモジュールは多数の異なった実施の例
が知られている。
【０００３】 それぞれのチップモジュールの中心部は、（半導体）
チップである。このチップは接着剤によって通常エポキ
シ樹脂又は類似物から製造されたキャリヤに接着され、
ボンディング又は類似物によってこのキャリヤに設けら
れている導電構造物に電気的に接続される。
【０００４】 チップモジュールが外部接触部位を有する（接触式）
チップカード内で使用するために設けられる場合、キャ
リヤの導電構造物は少なくとも製作されるチップカード
の接触面（表面接触部）を含む。チップモジュールが接
触部のない、すなわち非接触式のチップカード内で使用
するために設けられる場合、キャリヤの導電構造物は、
少なくとも、チップモジュールの外に配置されたアンテ
ナ（厳密に言うと、チップカード基体内に組込まれたア
ンテナ）に接続するために設けられている構造物を含
む。
【０００５】 チップを保護するために、一般的にこのチップを取囲
む通常金属製の補強フレームがキャリヤ上に貼着され、
チップ及びボンディングワイヤを（機械的損傷及び光学
的影響）から保護するコンパウンドを充填される。
【０００６】 完成したチップモジュールは最後にチップカード基体
の対応する凹所内へ挿入され（埋込まれ）、これによっ
て使用可能なチップカードが形成される。
【０００７】 製作されるチップカードが接触式チップカードである
場合、チップカード基体内へのチップモジュールの埋込
みはチップモジュールとチップカード基体との機械的結
合（接着）だけによって行われる。このような用途のた
めに形成されたチップモジュールは、既に述べたよう
に、チップ自体の他に、完成したチップカードのところ
で外部にある接触面（表面接触部）を有し、それゆえチ
ップモジュールとチップカード基体との電気的接続は必
要ではない。
【０００８】 製作されるチップカードが非接触式チップカードであ
る場合、チップカード基体内へのチップモジュールの埋
込みはチップモジュールとチップカード基体との機械的
結合の他に（チップカード基体内に組込まれたアンテナ
をチップモジュール内に含まれているチップに接続する
ために）チップモジュールとチップカード基体との電気
的接続を必要とする。
【０００９】 経験によって、特に非接触式チップカードは時々全く
使用不可能になるか又は使用が制限されることが分かっ
ている。
【００１０】 従って、本発明の課題は、非接触式チップカードがこ
のチップモジュールを使用して極めて簡単なやり方で確
実に欠陥なく製作可能であるチップモジュールを形成す
ることにある。
【００１１】 この課題は、本発明によれば、キャリヤと、このキャ
リヤに取付けられたチップとを備え、このチップが補強
フレームによって取囲まれ、この補強フレームが、キャ
リヤ上に形成されチップを全体的に又は部分的に周回す
るフレーム担持体の形の台状隆起部上に取付けられてい
る、チップカード基体内に埋込むためのチップモジュー
ルにおいて、フレーム担持体は、導体路が補強フレーム
の下を通って延びている個所では導体路によって形成さ
れ、その他の個所ではフレーム担持体部分によって形成
され、フレーム担持体には、導体路によって形成されて
いる隆起部部分と、導体路によって形成されていない隆
起部部分との間にそれぞれ形成された中断部が設けら
れ、この中断部が、補強フレームを台状隆起部上に接着
する接着剤を充填されていることによって解決される。
【００１２】 さらに、この課題は、本発明によれば、キャリヤと、
このキャリヤに取付けられたチップとを備え、キャリヤ
上に、チップを全体的に又は部分的に周回する台状隆起
部が設けられている、チップカード基体内に埋込むため
のチップモジュールにおいて、台状隆起部は、導体路が
台状隆起部にぶつかる個所では導体路によって形成さ
れ、その他の個所では台状隆起部自身によって形成さ
れ、台状隆起部には、導体路によって形成されている隆
起部部分と、導体路によって形成されていない隆起部部
分との間にそれぞれ形成された中断部が設けられ、この
中断部が、チップカバーを製作するために使われる被覆
コンパウンドが漏出しないように成形されていることに
よっても解決される。
【００１３】 本発明においては、隆起部を設けることによって補強
フレーム用の載置面が形成され、この上に補強フレーム
をチップモジュールのキャリヤの当該表面上の他の構造
物に影響されることなく大面積でしかも正確に規定され
た位置で取付けることができる。
【００１４】 従って、チップモジュールのキャリヤの補強フレーム
を配置するべき表面上に延在する導体路等の導電構造物
が補強フレームによって電気的に短絡されたり又は他の
態様で不利な影響を受けることは確実に排除される。
【００１５】 これは、隆起部の少なくとも一部分が短絡から保護さ
れるべき上記導電構造物自体によって形成され、補強フ
レームが隆起部上に「全く簡単に」接着される場合にも
当てはまる。隆起部が補強フレームのために提供するこ
とのできる特に大面積かつ一様に分配された載置面によ
って、補強フレームの周囲は（好ましくは絶縁性の）接
着剤を介して間接的に隆起部に結合することができる。
【００１６】 隆起部が補強フレームのために提供することのでき
る、周囲に本質的に中断部のない平らな載置面によっ
て、補強フレームとこれが取付けられる載置面との間に
は補強フレームを隆起部上に接着する接着剤によって多
少とも完全に充填されるような隙間が形成されない。こ
れによって、いわゆる球形頭部を作成するために設けら
れ補強フレームの内部に多少とも完全に充填される被覆
コンパウンドが外部へ漏出し得ないことが達成される。
これは、従来とは異なり、補強フレームの外に延在し、
チップモジュールの外に位置するチップカード部品に電
気的に接続される導電構造物が、補強フレームから漏出
する被覆コンパウンドによって覆われ、これによって電
気接続のために使用することができなくなるような危険
がなくなるというプラスの効果を有する。
【００１７】 補強フレームを取付けるキャリヤ面に設けられている
導電構造物の電気的特性及びその機械的特性が補強フレ
ームによって不利な影響を受けることはない。
【００１８】 従って、特に、チップモジュールに含まれているチッ
プを、チップカード基体内に組込まれているアンテナに
接続するのに使われる導電構造物も影響を受けない。
【００１９】 同様なことは、補強フレームを設けられていないチッ
プがモールド材料、熱硬化性被覆コンパウンドあるいは
類似物のような適当に固い（剛体の）被覆コンパウンド
で被覆される場合にも当てはまる。この場合、隆起部は
鋳型あるいはその他の補助手段を取付面及び／又は載置
面として使用することができる。従って、この場合も同
様に、鋳型とキャリヤとの間に存在するないしは開いた
ままでいる隙間又は中断部から、使用された被覆コンパ
ウンドが漏出し得ないことが保証される。
【００２０】 従って、チップモジュールをチップカード基体に電気
的に接続しなければならない特にチップカードとりわけ
非接触式チップカードを、極めて簡単なやり方で確実に
欠陥なく製作可能であるようなチップモジュールが作成
される。
【００２１】 本発明の有利な実施態様は従属請求項に記載されてい
る。
【００２１】 次に、本発明を図面を参照しながら実施例を詳細に説
明する。 図１は、部分的に完成した多数の本発明によるチップ
モジュールを備えたキャリヤテープの平面図を示す。 図２は、完全に完成した本発明によるチップモジュー
ルを異なった平面で切断して示した断面図を示す。 図３は、本発明によるチップモジュールを組込まれた
チップカード基体の概略断面図を示す。
【００２２】 本発明によるチップモジュールは従来のチップモジュ
ールと同様にチップカードを形成するようにチップカー
ド基体内に組込み可能である。この種のチップモジュー
ルはしかしながらテレホンカード、確認カード等のよう
な現在市販されている“標準”カードの他に、一般にチ
ップを含むカード又は各種のモジュールに対して、すな
わち例えば移動電話用のいわゆるSIMモジュールに対し
ても使用可能である。
【００２３】 以下において説明するチップモジュールは、接触式チ
ップカードとしてもまた非接触式チップカードとしても
使用可能であるチップカードの製造に適している。この
種のチップカードは以下においては便宜上コンビカード
と称される。
【００２４】 このコンビカードは、一方では予め決められた部位に
有線式情報伝送を行うための表面接触部の形の外部接続
部を有し、他方では無線式情報伝送を行うためのアンテ
ナを有している。
【００２５】 表面接触部はチップモジュール内に組込まれ、それに
対してアンテナはチップカード基体内に含まれチップモ
ジュール（のチップ）の対応する接続部に電気的に接続
されなければならない。
【００２６】 後述するチップモジュールは特にコンビカード及び非
接触式チップカードでの使用に適しているが、本発明に
よるチップモジュールは基本的には任意の他のチップカ
ード及びチップモジュールでも有利に使用可能である。
【００２７】 以下において詳細に説明するチップモジュールは図面
において参照符号１を付されている。このチップモジュ
ール１は、前後に及び左右に並んで置かれキャリヤ10に
形成されている多数のチップモジュールの１つである。
【００２８】 キャリヤ10としてキャリヤテープが使用されると好ま
しい。図１には、まだ製作中である４個のチップモジュ
ール１を備えたこのようなキャリヤテープの一部が示さ
れている。
【００２９】 （電気絶縁性のエポキシ樹脂から構成されている）キ
ャリヤテープは側方にパーフォレーションホールを有
し、これによってチップモジュール１の製作中にキャリ
ヤテープの簡単かつ確実な搬送が可能になる。キャリヤ
テープの図示されている部分には４個のチップモジュー
ル１が形成されており、これらは完成後に図１に点線で
示されている切断線11に沿ってキャリヤテープを切断す
ることによってばらばらにされる。
【００３０】 各チップモジュール１の構造は図１（平面図）及び図
２（側断面図）から明らかである。図２は断面図である
が、この図２には概要を理解し易くするという理由から
ハッチングは記入されていない。
【００３１】 各チップモジュール１の中心はキャリヤ10に接着剤12
によって接着されたチップ13である。このチップ13は底
部によってキャリヤ10上又はキャリヤ10の内部に設けら
れている導電構造物に接続されている。
【００３２】 この導電構造物はこの例ではキャリヤ10の、チップ13
が配置されている側と、キャリヤ10の、それとは反対側
に位置している側とに設けられている。キャリヤ10の、
チップ13が配置されている側は、以下においては、キャ
リヤ10の第１の主面又はチップ側14と称される。キャリ
ヤ10の、チップ側14とは反対側に位置している側は、以
下においては、その第２の主面又は接触面側15と称され
る。
【００３３】 キャリヤ10のチップ側14に形成されている導電構造物
はチップ13の一方側を延びる第１の導体路16とチップ13
の他方側を延びる第２の導体路17とから構成され、これ
らの導体路を介してチップカード基体に設けられている
アンテナがチップ13に接続される。導体路16、17はボン
ディングワイヤ18を介してチップ13の対応する接続部に
接続されている。
【００３４】 キャリヤ10の接触面側15に形成されている導電構造物
は接触面（表面接触部）19を形成し、これを介して上述
のチップモジュール１を含むチップカードが後で外部と
電気的に接続可能である。接触面19はボンディングワイ
ヤ20を介してチップ13の対応する接続部に接続され、そ
の場合ボンディングワイヤ20はキャリヤ10に設けられて
いるボンディング孔21を通ってそれぞれ延びている。
【００３５】 チップ13はその接続部及び導体路16、17を介してアン
テナに接続されなければならないが、チップ13のその接
続部は同時に接触面19に接続されなければならない接続
部ではない。これによって、チップのアンテナ接続部が
接触面19を介して短絡するのが防止される。
【００３６】 チップ13は補強フレーム22によって取囲まれており、
この補強フレーム22はフレーム担持体23の形でキャリヤ
10に形成されている台状隆起部上に取付けられている。
【００３７】 フレーム担持体23はチップ13をほぼ完全に周回してい
る。このフレーム担持体23はキャリヤ10の同じ側に、す
なわちチップ側14に設けられている導体路16、17と同じ
材料から構成され、同じ様式でこれらと一緒に製作され
ている。
【００３８】 導体路16、17が補強フレーム22の下を通って延びてい
る個所では、これらの導体路16、17が同時にフレーム担
持体23の一部分を形成している。導体路16、17によって
形成されているフレーム担持体部分と、導体路16、17に
よって形成されていないフレーム担持体部分とは同じ高
さを有しており、これによって、補強フレーム22を大面
積で正確に定めることができる、すなわち特に傾くこと
なく取付けることができるように平らな載置面を形成し
ている。その代わりに、導体路16、17を、これらによっ
て形成されていないフレーム担持体23の部分より若干低
く形成することも考えられる。
【００３９】 導体路16、17がこれらによって形成されていない金属
製のフレーム担持体部分によって短絡されないか又は他
の態様で電気的な影響を受けないようにするために、フ
レーム担持体23には適当な中断部（隙間）が設けられて
いる。
【００４０】 図示されていないこれらの中断部が導体路16、17の直
ぐ傍に、すなわち、導体路16、17によって形成されてい
るフレーム担持体部分と、導体路16、17によって形成さ
れていないフレーム担持体部分との間に設けられる。こ
れによって、導体路16、17の物理的特性、特にそのキャ
パシタンス及び誘導性抵抗が過度に変動するのが防止さ
れる。基本的にはしかしながら中断部はフレーム担持体
23の任意の部位に任意の個数で形成することができる。
【００４１】 中断部の幅及び／又は形状は、一方では良好な電気絶
縁作用が達成され、他方では後でさらに詳細に述べる被
覆コンパウンドが漏出することのできないような隙間が
形成されるように設定される。この例では中断部の幅が
10μｍ〜100μｍの範囲であると好ましい。
【００４２】 上述のフレーム担持体23に補強フレーム22を固定する
ために、電気絶縁性の接着剤が使用されている。フレー
ム担持体23と補強フレーム22との間に入れることのでき
る接着剤層の厚みは10μｍ〜35μｍに変えることができ
るが、しかしながら（何れの場合にも上述のフレーム担
持体23が設けられている場合）フレーム担持体23の一部
分を形成する導体路16、17は通常では金属製の補強フレ
ーム22によって短絡されるのを防止するのに十分な大き
さである。従って、フレーム担持体23と補強フレーム22
との間に入れることのできる接着剤層の比較的僅かな厚
みは良好な絶縁作用に十分である。何故ならば、補強フ
レーム22はほぼ平らなフレーム担持体23の上に大面積に
て載せられており、（フレーム担持体23が設けられてい
ない場合と異なり）キャリヤ10の上面より高くそびえて
いる導体路16、17によって接着剤層厚みが局部的に減少
しても側方へ傾くことができないからである。
【００４３】 フレーム担持体23における上述の中断部が幅広くない
場合、これは絶縁性接着剤によってフレーム担持体23に
補強フレーム22を接着する際に塞がれる。
【００４４】 補強フレーム22の内部に位置する領域はチップ13及び
ボンディングワイヤ18、20を機械的損傷及び光学的影響
から保護する被覆コンパウンドを充填される。これによ
って、いわゆる球形頭部が形成される。
【００４５】 被覆コンパウンド24は補強フレーム22とフレーム担持
体23とによって囲まれている内部空間から漏出すること
ができない。何故ならば、補強フレーム22とフレーム担
持体23と間には被覆コンパウンド24の溢出を可能にする
孔は何れにせよ存在していないからである。補強フレー
ム22と、フレーム担持体23と、これらの間の結合部とは
実質的に隙間なく密接しており、場合によっては存在す
る孔は、被覆コンパウンド24が漏出することができない
か又は場合によっては無視し得る程度でしか漏出するこ
とができないように成形及び／又は設定されている。従
って、（電気絶縁性の）被覆コンパウンド24は補強フレ
ーム22の外を延びている導体路16、17のような導電構造
物に到達せず、これによって接触部位として使用すべき
部分は従来と異なりその機能を損なわれることがない。
【００４６】 チップモジュールはその完成後に図３に概略的に示さ
れているようにチップカード基体のそれぞれの凹所内に
挿入される。
【００４７】 図３は特にチップモジュール１をかなり概略的に示し
た概略図である。さらに、図３は断面図であるが、概略
を理解し易くするといり理由からハッチングは記入され
ていない。
【００４８】 チップカード基体は図３においては参照符号25を付さ
れ、チップモジュール１を挿入するために設けられてい
る凹所は参照符号26を付されている。
【００４９】 凹所26を通って、少なくとも部分的に露出しているか
ないしは露出した２つの（アンテナ接続）線27の形の導
電構造物が延びている。この線27はチップカード基体25
内に組込まれているアンテナに所属するか又はそれへ導
かれている。
【００５０】 チップカード基体25の凹所26の中へチップモジュール
１を挿入する際、チップモジュール１の導電構造物つま
り導体路16、17は少なくとも一部分がチップカード基体
25の導電構造物つまりアンテナ接続線27と正面で互いに
向かい合うようにされる。導体路16、17はその際アンテ
ナ接続線27の上方に又は（図３に示されているように）
その上に位置する。
【００５１】 チップモジュール１を上述のようにチップカード基体
25の凹所26内に挿入すると、キャリヤ10の接触面側15に
形成されているチップモジュール１の接触面19が自動的
にチップカードの外面上に位置するようになる。
【００５２】 チップモジュール１は図３に示されている姿勢でチッ
プカード基体に接着される。
【００５３】 導体路16、17とアンテナ接続線27とは適当な接続技術
によって追加的に互いに電気的に接続される。これは例
えば所望の接続部位に設けられているはんだペーストが
外部からレーザによりキャリヤ10を貫通して溶解温度に
加熱されることによって行われる。導体路16、17及びア
ンテナ接続部27が図３に示されているように直接重なり
合って位置している場合、これらはこれによって既に互
いに接触しており、それゆえはんだ付け等の追加的な結
合は省略することができるが、それにもかかわらず勿論
互いにはんた付けしてもよい。
【００５４】 導体路16、17とアンテナ接続線27との独立した接続が
考慮されている場合、接触面19がはんだペーストの加熱
を妨げないように、導体路16、17及び／又は接触面19が
配置されかつ形成されていると好ましい。特に、導体路
16、17及び／又は接触面19は、アンテナ接続線27に接続
（はんだ付け）されるべき導体路16、17の一部分が接触
面19間のスペースの下に位置するように配置される。接
触面19間のスペースは通常は非常に狭いので（標準幅は
0.2mm）、当該部位では局部的に幅広く形成されると好
ましい。
【００５５】 構造に関して説明した本発明によるチップモジュール
１は次のように製作される。
【００５６】 出発点はキャリヤテープであるが、これはその表面に
ボンディング孔21も何らかの導電構造物も有しておら
ず、しかもキャリヤテープメーカではこれらを備えてい
ないと好ましい。
【００５７】 ボンディング孔21は孔明け又は打抜きによって作られ
る。
【００５８】 導電構造物、厳密に言うと導体路16、17と、接触面19
とはキャリヤテープ上に後から取付け可能である導電箔
を使用して作成される。上記導電構造物の製作と共にフ
レーム担持体23も製作される。フレーム担持体23は従っ
てこの例では同様に導電構造物であるが、しかしながら
このフレーム担持体23は導電構造物としては使用されな
い。
【００５９】 導電箔（この例では銅箔）によってないしこれから、
導体路16、17と接触面19とフレーム担持体23とが形成な
いし製作されているが、この導電箔は追加的な接着剤を
使用することなくキャリヤテープの相応する面上にラミ
ネートされる。導電箔は選択的に既に必要な構造を有
し、又は後から初めて、すなわちキャリヤテープ上にラ
ミネートされた後に相応して構造化される。
【００６０】 後から構造化する際、導電箔の必要ではない部分はそ
れぞれ化学的に、すなわち例えば選択的エッチングによ
って除去される。導電箔はこれによって所望の形状に形
成される。その結果、接触面側15上の導電箔から接触面
19が残され、チップ側14上の導電箔から導体路16、17及
びフレーム担持体23が残される。
【００６１】 キャリヤテープ上で隣接するチップモジュールの導体
路16、17は、図１に示されているように、連続する導体
路部分に纏められている。これは、連続する導体路部分
がチップモジュールを個別化する際（切断線11に沿って
キャリヤテープからチップモジュールを分離する際）に
何れにせよ切断されるので、問題ない。
【００６２】 導電箔の取付け及び場合によっては必要な構造化に続
いて、この導電箔は電気メッキを施される。この実施例
ではその際導電箔によって形成された銅膜上に先ずニッ
ケル膜が設けられ、この上に金膜が設けられる。接触面
19においては、これはボンディング孔21が存在する部位
では接触面を形成する銅膜の両側から行われる。積層膜
Cu−Ni−Auの代わりに、積層膜Au−Ni−Cu−Ag又はその
他のボンディング可能な積層膜を設けてもよい。
【００６３】 キャリヤテープ上の導電構造物全体は正確に同じやり
方で製作される。導体路16、17及びフレーム担持体23に
関しては、このことはこれらが正確に同じ高さと正確に
同じ物理的・化学的特性を有することを意味している。
【００６４】 上述のようにして提供されたキャリヤテープ上にその
後チップ13が接着され、ボンディングによって接触面19
とフレーム担持体の内部に延びる導体路部分とに電気的
に接続される。
【００６５】 それに続いて、補強フレーム22が電気絶縁性の接着剤
によってフレーム担持体23上に接着される。
【００６６】 一般にフレーム担持体の存在に、特にその特殊な形状
に制約されて、補強フレーム22とフレーム担持体23との
間には周囲に隙間のない密な結合を作ることができ、こ
れによって補強フレーム22とフレーム担持体23とは確実
に互いに電気的に絶縁される。すなわち、導体路16、17
は補強フレーム22によっても、またフレーム担持体23に
よっても短絡されない。
【００６７】 補強フレーム22によって囲まれている領域はその後多
かれ少なれ完全に被覆コンパウンド24を充填される。
【００６８】 最後に、上述のようにして製作されたチップモジュー
ルはキャリヤテープから切断され、図３に示されている
ようにそれぞれのチップカード基体内に挿入され、これ
に機械的に結合されかつ必要に応じて電気的に接続され
る。
【００６９】 上記において構造及び製作に関して説明したチップモ
ジュールはチップアイランドを持たないチップモジュー
ル、すなわちチップがキャリヤ上に取付けられているチ
ップモジュールである。しかしながら、本発明は原理的
にはチップアイランドを有するチップモジュール、すな
わちチップがキャリヤに設けられた凹所内に挿入されて
いるチップモジュールにも適用可能である。
【００７０】 フレーム担持体23は補強フレーム22を取付けるために
のみ使用可能であるだけではない。このフレーム担持体
23は補強フレームが設けられていない場合にも重要な役
目を果たしている。とりわけ、チップが例えばモールド
材料、熱硬化性被覆コンパウンドあるいは類似物のよう
に補強フレームを設けずに加工することができしかも自
ら適当に固く（剛体に）なるような被覆コンパウンドで
被覆される場合、上記の補強フレームは省略することが
できる。この場合、上記において詳細に述べたフレーム
担持体23の形の台状隆起部は鋳型あるいはその他の補助
手段を取付ける及び／又は載せるのに使うことができ
る。フレーム担持体23を使用してチップカバーを製作す
ることはその場合２つの観点から有利である。一方では
これによってチップカバーが予め与えられた設定位置及
び／又は設定方向とは異なって斜めに及び／又は他の態
様で製作されるのが防止され、他方では（補強フレーム
が設けられている場合とほぼ同じ理由から）この場合も
導体路16、17の、本来のチップカバーの外に延在してい
る部分が被覆コンパウンドで覆われ、従ってチップモジ
ュールの外に設けられている部品との接続のために使え
なくなることが防止される。
【００７１】 導体路16、17がチップモジュールをその外に設けられ
ているアンテナ（コイル）に接続するための導体路を形
成していることも必要ない。フレーム担持体23の形の台
状隆起部、及び／又はチップモジュールとチップカード
基体との間の上述した電気的接続は、導体路16、17が上
述したように任意の他の機能を有する場合にも有利に使
用することができる。
【００７２】 台状隆起部を導体路16、17及び接触面19と同じように
これらと一緒に製作することは特に簡単であり、好まし
いことではあるが、このことに限定されない。台状隆起
部は導体路16、17に無関係に任意の材料から任意のやり
方で製作することができる。
【００７３】 要するに、上述のチップモジュールを用いて特に非接
触式チップカード及び他のタイプのチップカードを従来
より著しく確実にしかも欠陥なく製作することができ
る。 図面の簡単な説明
【図１】 部分的に完成した多数の本発明によるチップモジュー
ルを備えたキャリヤテープの平面図
【図２】 完全に完成した本発明によるチップモジュールを異な
った平面で切断して示した断面図
【図３】 本発明によるチップモジュールを組込まれたチップカ
ード基体の概略断面図
【符号の説明】
10 キャリア 13 チップ 16 導体路 17 導体路 19 接触面 22 補強フレーム 23 台状隆起部 25 チップカード基体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フーバー、ミヒャエル ドイツ連邦共和国 デー―93152 ニッ テンドルフ ペーター―ローゼッガー― シュトラーセ 17 (72)発明者 ハイツァー、ヨーゼフ ドイツ連邦共和国 デー―93090 バッ ハ アレーシュトラーセ ６ (56)参考文献 特開 平２−62297（ＪＰ，Ａ) 実開 昭62−154971（ＪＰ，Ｕ) 特許2519332（ＪＰ，Ｂ２) 独国特許出願公開19500925（ＤＥ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/077 B42D 15/10 H01L 23/28

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】キャリヤ（10）と、このキャリヤに取付け
    られたチップ（13）とを備え、このチップ（13）が補強
    フレーム（22）によって取囲まれ、この補強フレーム
    （22）が、キャリヤ（10）上に形成されチップを全体的
    に又は部分的に周回するフレーム担持体の形の台状隆起
    部（23）上に取付けられている、チップカード基体（2
    5）内に埋込むためのチップモジュールにおいて、 フレーム担持体は、導体路（16,17）が補強フレーム（2
    2）の下を通って延びている個所では導体路（16,17）に
    よって形成され、その他の個所ではフレーム担持体部分
    によって形成され、 フレーム担持体には、導体路（16,17）によって形成さ
    れている隆起部（23）部分と、導体路（16,17）によっ
    て形成されていない隆起部部分との間にそれぞれ形成さ
    れた中断部が設けられ、 この中断部が、補強フレームを台状隆起部（23）上に接
    着する接着剤を充填されている チップモジュール。
  2. 【請求項２】キャリヤ（10）と、このキャリヤに取付け
    られたチップ（13）とを備え、キャリヤ（10）上に、チ
    ップを全体的に又は部分的に周回する台状隆起部（23）
    が設けられている、チップカード基体（25）内に埋込む
    ためのチップモジュールにおいて、 台状隆起部（23）は、導体路（16,17）が台状隆起部（2
    3）にぶつかる個所では導体路（16,17）によって形成さ
    れ、その他の個所では台状隆起部（23）自身によって形
    成され、 台状隆起部（23）には、導体路（16,17）によって形成
    されている隆起部（23）部分と、導体路（16,17）によ
    って形成されていない隆起部部分との間にそれぞれ形成
    された中断部が設けられ、 この中断部が、チップカバーを製作するために使われる
    被覆コンパウンドが漏出しないように成形されている チップモジュール。
  3. 【請求項３】導体路（16,17）によって形成されていな
    い台状隆起部（23）部分と導体路（16,17）とが同じ材
    料から構成されていることを特徴とする請求項１又は２
    記載のチップモジュール。
  4. 【請求項４】導体路（16、17）によって形成されている
    隆起部（23）部分が、導体路によって形成されていない
    隆起部部分と同じ高さ又はそれより小さい高さを有して
    いることを特徴とする請求項１乃至３の１つに記載のチ
    ップモジュール。
  5. 【請求項５】導体路（16,17）によって形成されていな
    い台状隆起部（23）部分と導体路（16,17）とが一緒に
    製作されることを特徴とする請求項１乃至４の１つに記
    載のチップモジュール。
  6. 【請求項６】中断部が10μｍ〜100μｍの幅を有してい
    ることを特徴とする請求項１乃至５の１つに記載のチッ
    プモジュール。
JP51610298A 1996-09-30 1997-09-02 チップモジュール Expired - Fee Related JP3230683B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19640304.9 1996-09-30
DE19640304A DE19640304C2 (de) 1996-09-30 1996-09-30 Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
PCT/DE1997/001921 WO1998015004A1 (de) 1996-09-30 1997-09-02 Chipmodul insbesondere zur implantation in einen chipkartenkörper

Publications (2)

Publication Number Publication Date
JP2000503155A JP2000503155A (ja) 2000-03-14
JP3230683B2 true JP3230683B2 (ja) 2001-11-19

Family

ID=7807447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51610298A Expired - Fee Related JP3230683B2 (ja) 1996-09-30 1997-09-02 チップモジュール

Country Status (12)

Country Link
US (1) US6288904B1 (ja)
EP (1) EP0931343B1 (ja)
JP (1) JP3230683B2 (ja)
KR (1) KR100395843B1 (ja)
CN (1) CN1143383C (ja)
AT (1) ATE222026T1 (ja)
BR (1) BR9712155A (ja)
DE (2) DE19640304C2 (ja)
ES (1) ES2182119T3 (ja)
RU (1) RU2193231C2 (ja)
UA (1) UA57036C2 (ja)
WO (1) WO1998015004A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914196B2 (en) * 1998-01-09 2005-07-05 Samsung Electronics Co., Ltd. Reel-deployed printed circuit board
JP3180086B2 (ja) * 1998-08-31 2001-06-25 株式会社シーメディア 携帯通信装置、情報伝達システム及び方法、携帯通信装置で利用可能な非接触ｉｃメディア
FR2793069B1 (fr) * 1999-04-28 2003-02-14 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
JP3461308B2 (ja) * 1999-07-30 2003-10-27 Ｎｅｃマイクロシステム株式会社 データ処理装置、その動作制御方法
US6972312B1 (en) * 1999-08-04 2005-12-06 Hybrid Plastics Llc Process for the formation of polyhedral oligomeric silsesquioxanes
US7888435B2 (en) * 1999-08-04 2011-02-15 Hybrid Plastics, Inc. Process for continuous production of olefin polyhedral oligomeric silsesquioxane cages
US20060194919A1 (en) * 1999-08-04 2006-08-31 Lichtenhan Joseph D Porosity control with polyhedral oligomeric silsesquioxanes
US7553904B2 (en) * 1999-08-04 2009-06-30 Hybrid Plastics, Inc. High use temperature nanocomposite resins
US7638195B2 (en) * 1999-08-04 2009-12-29 Hybrid Plastics, Inc. Surface modification with polyhedral oligomeric silsesquioxanes silanols
US7485692B2 (en) 1999-08-04 2009-02-03 Hybrid Plastics, Inc. Process for assembly of POSS monomers
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP3399453B2 (ja) * 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
DE10134989B4 (de) * 2001-07-18 2006-03-23 Infineon Technologies Ag Chipkarte mit einem Kartenkörper
DE10145752B4 (de) * 2001-09-17 2004-09-02 Infineon Technologies Ag Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist
US20030085288A1 (en) * 2001-11-06 2003-05-08 Luu Deniel V.H. Contactless SIM card carrier with detachable antenna and carrier therefore
DE10208168C1 (de) * 2002-02-26 2003-08-14 Infineon Technologies Ag Datenträgerkarte
US6915636B2 (en) * 2002-07-15 2005-07-12 Power Systems Mfg., Llc Dual fuel fin mixer secondary fuel nozzle
DE10237084A1 (de) 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
FR2853434B1 (fr) * 2003-04-03 2005-07-01 Oberthur Card Syst Sa Carte a microcircuit fixee sur un support adaptateur, support de carte et procede de fabrication
US7259678B2 (en) * 2003-12-08 2007-08-21 3M Innovative Properties Company Durable radio frequency identification label and methods of manufacturing the same
US20090085011A1 (en) * 2003-12-18 2009-04-02 Lichtenhan Joseph D Neutron shielding composition
US20050261839A1 (en) * 2004-05-18 2005-11-24 Shinde Ninad A Smart substance processing device and a system and method of monitoring thereof
CN101228539A (zh) * 2004-06-30 2008-07-23 Nxp股份有限公司 插入夹持器的芯片卡
US20060170079A1 (en) * 2005-02-02 2006-08-03 Brennan John M Integrated circuit device having encapsulant dam with chamfered edge
US7956459B2 (en) * 2005-02-28 2011-06-07 Infineon Technologies Ag Semiconductor device and method of assembly
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
JP2007098409A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 板材分断方法、金型、プリント基板、および電子機器
DE502005007956D1 (de) * 2005-11-14 2009-10-01 Tyco Electronics Amp Gmbh Smartcard-Körper, Smartcard und Herstellungsverfahren
US7682869B2 (en) * 2006-03-23 2010-03-23 Micron Technology, Inc. Method of packaging integrated circuit devices using preformed carrier
US20070290048A1 (en) * 2006-06-20 2007-12-20 Innovatier, Inc. Embedded electronic device and method for manufacturing an embedded electronic device
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
DE102007019795B4 (de) * 2007-04-26 2012-10-04 Infineon Technologies Ag Chipmodul und Verfahren zum Herstellen dieses Chipmoduls
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
DE102008016274A1 (de) * 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein Transpondermodul sowie Transpondermodul
US8110912B2 (en) * 2008-07-31 2012-02-07 Infineon Technologies Ag Semiconductor device
TWI421982B (zh) * 2008-11-21 2014-01-01 Advanpack Solutions Pte Ltd 半導體導線元件及其製造方法
DE102009023405A1 (de) 2009-05-29 2010-12-02 Giesecke & Devrient Gmbh Verfahren zur Herstellung tragbarer Datenträger
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
WO2011141764A1 (en) * 2010-05-12 2011-11-17 Fci Method of manufacture of flexible printed circuits
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
FR3006551B1 (fr) * 2013-05-30 2016-12-09 Linxens Holding Procede de fabrication d'un circuit imprime, circuit imprime obtenu par ce procede et module electronique comportant un tel circuit imprime
JP6115505B2 (ja) * 2013-06-21 2017-04-19 株式会社デンソー 電子装置
US9196554B2 (en) 2013-10-01 2015-11-24 Infineon Technologies Austria Ag Electronic component, arrangement and method
CN106709557A (zh) * 2016-12-29 2017-05-24 郑州单点科技软件有限公司 一种芯片卡原型板
US11075093B2 (en) 2017-03-24 2021-07-27 Cardlab Aps Assembly of a carrier and a plurality of electrical circuits fixed thereto, and method of making the same
CN110615136B (zh) * 2019-10-23 2024-08-16 苏州领裕电子科技有限公司 一种无线充电配件贴膜设备
CN110729274A (zh) * 2019-11-11 2020-01-24 澄天伟业(宁波)芯片技术有限公司 智能卡模块及其封装工艺

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132954A (ja) * 1982-02-02 1983-08-08 Matsushita Electric Ind Co Ltd 混成集積回路の封止方法
JPS5916351A (ja) * 1982-07-19 1984-01-27 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
JPS62154971A (ja) 1985-12-27 1987-07-09 Canon Inc カラ−画像処理方式
WO1990000813A1 (en) * 1988-07-08 1990-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JPH0262297A (ja) 1988-08-29 1990-03-02 Matsushita Electric Ind Co Ltd 集積回路装置およびそれを用いたｉｃカード
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
EP0472766A1 (de) * 1990-08-30 1992-03-04 Siemens Aktiengesellschaft Verfahren zum Abdecken eines kontaktierten Halbleiterchips
FR2670930A1 (fr) * 1990-12-21 1992-06-26 Bull Cp8 Procede de realisation du module electronique d'un objet portatif tel qu'une carte a microcircuits, module et cartes obtenus par la mise en óoeuvre du procede.
US5258650A (en) * 1991-08-26 1993-11-02 Motorola, Inc. Semiconductor device having encapsulation comprising of a thixotropic fluorosiloxane material
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
CH686462A5 (de) * 1992-11-27 1996-03-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JP3378338B2 (ja) * 1994-03-01 2003-02-17 新光電気工業株式会社 半導体集積回路装置
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
JP3388921B2 (ja) 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
DE19500925C2 (de) * 1995-01-16 1999-04-08 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer kontaktlosen Chipkarte
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
DE19632813C2 (de) 1996-08-14 2000-11-02 Siemens Ag Verfahren zur Herstellung eines Chipkarten-Moduls, unter Verwendung dieses Verfahrens hergestellter Chipkarten-Modul und diesen Chipkarten-Modul enthaltende Kombi-Chipkarte
US6088901A (en) 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips

Also Published As

Publication number Publication date
US6288904B1 (en) 2001-09-11
DE19640304A1 (de) 1998-04-02
CN1231765A (zh) 1999-10-13
EP0931343B1 (de) 2002-08-07
DE19640304C2 (de) 2000-10-12
ATE222026T1 (de) 2002-08-15
WO1998015004A1 (de) 1998-04-09
ES2182119T3 (es) 2003-03-01
UA57036C2 (uk) 2003-06-16
KR100395843B1 (ko) 2003-08-27
EP0931343A1 (de) 1999-07-28
BR9712155A (pt) 1999-08-31
RU2193231C2 (ru) 2002-11-20
DE59707929D1 (de) 2002-09-12
CN1143383C (zh) 2004-03-24
KR20000048732A (ko) 2000-07-25
JP2000503155A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
JP3230683B2 (ja) チップモジュール
JP2849594B2 (ja) 電子モジュールの封止方法
US6489182B2 (en) Method of fabricating a wire arrayed chip size package
CN100479135C (zh) 半导体器件及其制造方法
EP1122778A2 (en) Circuit device and manufacturing method of circuit device
CN106611212B (zh) 双接口ic卡
JP2003017518A (ja) 混成集積回路装置の製造方法
US20040063252A1 (en) Method of making semiconductor device
US7176060B2 (en) Integrated circuit card and a method of manufacturing the same
AU2015326677A1 (en) Chip card manufacturing method, and chip card obtained by said method
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
CN108496187B (zh) 用于制造芯片卡模块的方法和芯片卡
JP3660663B2 (ja) チップパッケージの製造方法
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JP3061014B2 (ja) 半導体装置及びその製造方法
KR20040046744A (ko) 반도체 패키지 및 그를 적층한 적층 패키지
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JP7483595B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2003067695A (ja) 半導体装置
JPH10189792A (ja) 半導体パッケージ
KR200179418Y1 (ko) 반도체패캐이지
JP2008097073A (ja) Ｉｃカードモジュール、その製造方法及びｉｃカード
JP3778783B2 (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees