JP3221005B2 - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JP3221005B2 JP3221005B2 JP19675091A JP19675091A JP3221005B2 JP 3221005 B2 JP3221005 B2 JP 3221005B2 JP 19675091 A JP19675091 A JP 19675091A JP 19675091 A JP19675091 A JP 19675091A JP 3221005 B2 JP3221005 B2 JP 3221005B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- terminal
- capacitor
- electrically connected
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は低消費電力水晶発振回路
の構成に関する。
の構成に関する。
【０００２】
【従来の技術】従来Ｃ−ＭＯＳインバーターを用いた水
晶発振回路は構成部品が少ない割には性能の良いものが
得られるため時計用に多用されてきた。
晶発振回路は構成部品が少ない割には性能の良いものが
得られるため時計用に多用されてきた。
【０００３】しかし装置の小型薄型化の要請に答えるた
めには水晶発振回路の低消費電力化を進める必要が有
る。そのためには水晶発振回路に供給する電源電圧を水
晶振動動作をするぎりぎりの電圧として、無効電力消費
を最小限に抑える手段が用いられる。この時実装基板の
絶縁性低下による発振インバーターのバイアス電位の変
動が発振動作の安定性ひいては発振周波数の変動を引き
起こす。よって実装基板の絶縁性低下に対処すべくＣ−
ＭＯＳインバーターの入力端子と水晶振動子間を容量で
接続し発振の安定性を確保する試みがなされてきた。こ
の様子を図３に示す。図３において水晶振動子３０１は
容量３０２を介してＣ−ＭＯＳインバーター３０３の入
力に接続されている。Ｃ−ＭＯＳインバーター３０３は
直流バイアスを帰還抵抗３０５によって与えられてい
る。水晶振動子が実装される基板に絶縁不良によるＣ−
ＭＯＳインバーター３０３の直流バイアス点の変動を容
量３０２の存在により防止することが出来る。
めには水晶発振回路の低消費電力化を進める必要が有
る。そのためには水晶発振回路に供給する電源電圧を水
晶振動動作をするぎりぎりの電圧として、無効電力消費
を最小限に抑える手段が用いられる。この時実装基板の
絶縁性低下による発振インバーターのバイアス電位の変
動が発振動作の安定性ひいては発振周波数の変動を引き
起こす。よって実装基板の絶縁性低下に対処すべくＣ−
ＭＯＳインバーターの入力端子と水晶振動子間を容量で
接続し発振の安定性を確保する試みがなされてきた。こ
の様子を図３に示す。図３において水晶振動子３０１は
容量３０２を介してＣ−ＭＯＳインバーター３０３の入
力に接続されている。Ｃ−ＭＯＳインバーター３０３は
直流バイアスを帰還抵抗３０５によって与えられてい
る。水晶振動子が実装される基板に絶縁不良によるＣ−
ＭＯＳインバーター３０３の直流バイアス点の変動を容
量３０２の存在により防止することが出来る。
【０００４】
【発明が解決しようとする課題】しかし従来の技術では
容量の電極に付加される寄生容量については考慮されな
かった。よって容量の寄生容量による発振周波数のシフ
トや電源電圧変動による寄生容量値の変動による発振周
波数変動が問題となる場合が多々あった。
容量の電極に付加される寄生容量については考慮されな
かった。よって容量の寄生容量による発振周波数のシフ
トや電源電圧変動による寄生容量値の変動による発振周
波数変動が問題となる場合が多々あった。
【０００５】
【課題を解決するための手段】本発明は以上の課題を解
決するものである。
決するものである。
【０００６】本発明の水晶発振回路は、水晶振動子と、
出力端子と入力端子とが第１の抵抗を介して電気的に接
続されるＣ−ＭＯＳインバーターと、一方の端子が前記
Ｃ−ＭＯＳインバーターの前記出力端子に電気的に接続
され、他方の端子が前記水晶振動子の第１端子に電気的
に接続される第２の抵抗と、第１電極が前記Ｃ−ＭＯＳ
インバーターの前記入力端子に電気的に接続され、第２
電極が前記水晶振動子の第２端子に電気的に接続される
第１の容量であって、前記第１電極はポリシリコン層か
ら形成され、前記第２電極は半導体基板内に設けられた
該半導体基板とは逆導電型の不純物拡散層から形成され
る第１の容量と、第１電極が前記第１の容量の前記第２
電極と前記水晶振動子の前記第２端子とに電気的に接続
され、第２電極が接地される第２の容量と、を含むこと
を特徴とする。
出力端子と入力端子とが第１の抵抗を介して電気的に接
続されるＣ−ＭＯＳインバーターと、一方の端子が前記
Ｃ−ＭＯＳインバーターの前記出力端子に電気的に接続
され、他方の端子が前記水晶振動子の第１端子に電気的
に接続される第２の抵抗と、第１電極が前記Ｃ−ＭＯＳ
インバーターの前記入力端子に電気的に接続され、第２
電極が前記水晶振動子の第２端子に電気的に接続される
第１の容量であって、前記第１電極はポリシリコン層か
ら形成され、前記第２電極は半導体基板内に設けられた
該半導体基板とは逆導電型の不純物拡散層から形成され
る第１の容量と、第１電極が前記第１の容量の前記第２
電極と前記水晶振動子の前記第２端子とに電気的に接続
され、第２電極が接地される第２の容量と、を含むこと
を特徴とする。
【０００７】
【作用】本発明の構成によれば、発振インバーターの入
力端子側に寄生容量の少ないポリシリコン電極の容量が
接続され、水晶振動子が接続される端子側に寄生容量の
多い拡散側の電極が接続される。ここで水晶振動子が接
続される端子側には通常周波数調整用の外付けあるいは
内蔵の容量が接続されるので寄生容量の影響を少なくす
ることが出来る。
力端子側に寄生容量の少ないポリシリコン電極の容量が
接続され、水晶振動子が接続される端子側に寄生容量の
多い拡散側の電極が接続される。ここで水晶振動子が接
続される端子側には通常周波数調整用の外付けあるいは
内蔵の容量が接続されるので寄生容量の影響を少なくす
ることが出来る。
【０００８】
【実施例】本発明を図面を用いてより詳細に説明する。
図３は本発明の１実施例を示した図である。図３におい
て水晶振動子３０１は容量３０２を介してＣ−ＭＯＳイ
ンバーター３０３の入力端に接続されている。帰還抵抗
Ｒｆ３０５と振動制限抵抗Ｒｄ３０４とでＣ−ＭＯＳイ
ンバーター３０３は自己バイアスされている。発振周波
数調整用の容量Ｃｇ３０６が外付けあるいは内蔵されて
いる構成である。
図３は本発明の１実施例を示した図である。図３におい
て水晶振動子３０１は容量３０２を介してＣ−ＭＯＳイ
ンバーター３０３の入力端に接続されている。帰還抵抗
Ｒｆ３０５と振動制限抵抗Ｒｄ３０４とでＣ−ＭＯＳイ
ンバーター３０３は自己バイアスされている。発振周波
数調整用の容量Ｃｇ３０６が外付けあるいは内蔵されて
いる構成である。
【０００９】図１には図３で用いられた容量３０２をポ
リシリコン１層プロセスで製造した場合の断面図を示し
ている。
リシリコン１層プロセスで製造した場合の断面図を示し
ている。
【００１０】図１においてＰ型シリコン基板１１０の表
面Ｎ拡散領域１０３とＮ打ち込み領域１０７がゲート酸
化膜１０６を介してポリシリコン１０４と対向してお
り、Ｎ拡散領域１０３はアルミニウム１０１に接続され
て第１の電極を構成し、ポリシリコン１０４もアルミニ
ウム１０２に接続されて第２の電極を構成している。１
０８、１０９、１０５は酸化シリコンである。いまポリ
シリコン１０４とＮ打ち込み領域１０７の対向面積をＳ
とすると電極１０１と１０２間の容量Ｃは Ｃ＝Ｓ＊ε0＊εr／ｔ ここでε0は真空中の誘電率、εrは酸化シリコンの比誘
電率、ｔはゲート酸化膜１０６の厚みである。図２より
明らかなように電極１０１に接続されているＮ拡散１０
３並びにＮ打ち込み領域１０７にはＰ型シリコン基板１
１０との間でＰＮ接合の空乏層容量が寄生容量として付
加される。この空乏層容量はＰＮ接合間の印加電圧によ
り変化する。空乏層広がりｄは ｄ＝ＳＱＲ（２εＶｐｎ／ｑ／Ｎｄ） で表わされる。ここでεはシリコンの誘電率、Ｎｄは不
純物濃度、ＶｐｎはＰＮ接合に加わっている電圧、ｑは
クーロンである。この式より明らかなように空乏層広が
りｄはＰＮ接合に印加されている電圧Ｖｐｎのルートに
比例している。よって発振回路などで用いる場合、使用
電源電圧や発振波形（ピークピーク値）によってＰＮ接
合に加わる電圧が変わる。これが空乏層容量を変化さ
せ、もって周波数安定性や発振周波数変動をもたらす。
面Ｎ拡散領域１０３とＮ打ち込み領域１０７がゲート酸
化膜１０６を介してポリシリコン１０４と対向してお
り、Ｎ拡散領域１０３はアルミニウム１０１に接続され
て第１の電極を構成し、ポリシリコン１０４もアルミニ
ウム１０２に接続されて第２の電極を構成している。１
０８、１０９、１０５は酸化シリコンである。いまポリ
シリコン１０４とＮ打ち込み領域１０７の対向面積をＳ
とすると電極１０１と１０２間の容量Ｃは Ｃ＝Ｓ＊ε0＊εr／ｔ ここでε0は真空中の誘電率、εrは酸化シリコンの比誘
電率、ｔはゲート酸化膜１０６の厚みである。図２より
明らかなように電極１０１に接続されているＮ拡散１０
３並びにＮ打ち込み領域１０７にはＰ型シリコン基板１
１０との間でＰＮ接合の空乏層容量が寄生容量として付
加される。この空乏層容量はＰＮ接合間の印加電圧によ
り変化する。空乏層広がりｄは ｄ＝ＳＱＲ（２εＶｐｎ／ｑ／Ｎｄ） で表わされる。ここでεはシリコンの誘電率、Ｎｄは不
純物濃度、ＶｐｎはＰＮ接合に加わっている電圧、ｑは
クーロンである。この式より明らかなように空乏層広が
りｄはＰＮ接合に印加されている電圧Ｖｐｎのルートに
比例している。よって発振回路などで用いる場合、使用
電源電圧や発振波形（ピークピーク値）によってＰＮ接
合に加わる電圧が変わる。これが空乏層容量を変化さ
せ、もって周波数安定性や発振周波数変動をもたらす。
【００１１】図より明らかなように逆にポリシリコン側
の電極１０２にはこのような電圧依存をもった寄生容量
は存在しない。従ってポリシリコン側の電極１０２を発
振インバーターの入力側に接続し、Ｎ拡散側の電極１０
１を水晶振動子側に接続することにより直列容量の付加
による周波数変動を抑えることが出来る。
の電極１０２にはこのような電圧依存をもった寄生容量
は存在しない。従ってポリシリコン側の電極１０２を発
振インバーターの入力側に接続し、Ｎ拡散側の電極１０
１を水晶振動子側に接続することにより直列容量の付加
による周波数変動を抑えることが出来る。
【００１２】図２には図３の直列容量３０２をポリシリ
コン２層プロセスで製造した場合の断面図を示した。図
２においてシリコンウエハー２１０に近い側の第１層目
のポリシリコン２０７はアルミニウム電極２０２につな
がれている。シリコンウエハー２１０から遠い側の第２
層目のポリシリコン２０４はアルミニウム電極２０１に
つながれている。第１層目と第２層目のポリシリコンは
薄い酸化膜２０６を介して対向している。こうして第１
層目と第２層目のポリシリコンを各々電極として容量が
形成されている。ここでシリコンウエハー２１０から遠
い側の第２層目のポリシリコン２０４につながれている
アルミニウム電極２０１を水晶発振用インバーターの入
力端子に接続することによりわずかに存在する寄生容量
の影響を低減することが出来る。
コン２層プロセスで製造した場合の断面図を示した。図
２においてシリコンウエハー２１０に近い側の第１層目
のポリシリコン２０７はアルミニウム電極２０２につな
がれている。シリコンウエハー２１０から遠い側の第２
層目のポリシリコン２０４はアルミニウム電極２０１に
つながれている。第１層目と第２層目のポリシリコンは
薄い酸化膜２０６を介して対向している。こうして第１
層目と第２層目のポリシリコンを各々電極として容量が
形成されている。ここでシリコンウエハー２１０から遠
い側の第２層目のポリシリコン２０４につながれている
アルミニウム電極２０１を水晶発振用インバーターの入
力端子に接続することによりわずかに存在する寄生容量
の影響を低減することが出来る。
【００１３】
【発明の効果】本発明によれば、電圧依存性をもつ空乏
層容量を寄生容量としてもった拡散側の電極を水晶振動
子が接続される側の端子に接続し、電圧依存性の無い寄
生容量を持ったポリシリコン側の電極を発振インバータ
ーの入力側に接続することにより実装基板の絶縁性低下
による直流バイアス点の変動を抑えつつ、さらに直列容
量が持つ寄生容量の影響を最小限に抑えることができ、
低消費電流で発振安定性の良い水晶発振回路を提供する
ことが出来る。
層容量を寄生容量としてもった拡散側の電極を水晶振動
子が接続される側の端子に接続し、電圧依存性の無い寄
生容量を持ったポリシリコン側の電極を発振インバータ
ーの入力側に接続することにより実装基板の絶縁性低下
による直流バイアス点の変動を抑えつつ、さらに直列容
量が持つ寄生容量の影響を最小限に抑えることができ、
低消費電流で発振安定性の良い水晶発振回路を提供する
ことが出来る。
【００１４】さらに２層ポリシリコンを用いることによ
り寄生容量の影響をより縮減する事が出来、さらなる発
振安定性を持った水晶発振回路を提供することが出来
る。
り寄生容量の影響をより縮減する事が出来、さらなる発
振安定性を持った水晶発振回路を提供することが出来
る。
【図１】 容量の断面を示した図。
【図２】 ポリシリコン２層で構成した容量の断面を示
した図。
した図。
【図３】 本発明を使用した水晶発振回路を示した図。
１０１：アルミニウム電極 １０２：アルミニウム電極 １０３：Ｎ拡散領域 １０４：ポリシリコン電極 １０５：シリコン酸化膜 １０６：ゲート酸化膜 １０７：Ｎ打ち込み領域 １０８：シリコン酸化膜 １０９：シリコン酸化膜 １１０：Ｐ型シリコン基板 ２０１：アルミニウム電極 ２０２：アルミニウム電極 ２０３：シリコン酸化膜 ２０４：２層目のポリシリコン電極 ２０５：シリコン酸化膜 ２０６：薄いシリコン酸化膜 ２０７：１層目のポリシリコン電極 ２１０：シリコン基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 9/00 - 9/02 H03B 5/32 - 5/38
Claims (1)
- 【請求項１】 水晶振動子と、 出力端子と入力端子とが第１の抵抗を介して電気的に接
続されるＣ−ＭＯＳインバーターと、 一方の端子が前記Ｃ−ＭＯＳインバーターの前記出力端
子に電気的に接続され、他方の端子が前記水晶振動子の
第１端子に電気的に接続される第２の抵抗と、 第１電極が前記Ｃ−ＭＯＳインバーターの前記入力端子
に電気的に接続され、第２電極が前記水晶振動子の第２
端子に電気的に接続される第１の容量であって、前記第
１電極はポリシリコン層から形成され、前記第２電極は
半導体基板内に設けられた該半導体基板とは逆導電型の
不純物拡散層から形成される第１の容量と、 第１電極が前記第１の容量の前記第２電極と前記水晶振
動子の前記第２端子とに電気的に接続され、第２電極が
接地される第２の容量と、 を含むことを特徴とする水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19675091A JP3221005B2 (ja) | 1991-08-06 | 1991-08-06 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19675091A JP3221005B2 (ja) | 1991-08-06 | 1991-08-06 | 水晶発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541498A JPH0541498A (ja) | 1993-02-19 |
| JP3221005B2 true JP3221005B2 (ja) | 2001-10-22 |
Family
ID=16362991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19675091A Expired - Lifetime JP3221005B2 (ja) | 1991-08-06 | 1991-08-06 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221005B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096711A (ja) | 2002-07-10 | 2004-03-25 | Seiko Epson Corp | 発振回路、電子機器、時計 |
-
1991
- 1991-08-06 JP JP19675091A patent/JP3221005B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541498A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0365016B2 (ja) | ||
| JP4509390B2 (ja) | 改善された集積型の発振器及び調整可能な回路 | |
| JP3221005B2 (ja) | 水晶発振回路 | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| US4470024A (en) | Integrated circuit for a controllable frequency oscillator | |
| JP2951128B2 (ja) | 電圧制御型発振回路 | |
| US6900976B2 (en) | Variable capacitor element and integrated circuit having variable capacitor element | |
| JP2000252480A (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| JP2000307129A (ja) | 可変容量回路 | |
| KR20060029190A (ko) | 압전발진기 | |
| JPH06103735B2 (ja) | 半導体集積回路 | |
| JP3501664B2 (ja) | 半導体装置 | |
| JP2002057526A (ja) | 電圧制御水晶発振器 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH025465A (ja) | 半導体装置 | |
| JPH0982892A (ja) | 半導体集積回路およびその製造方法 | |
| JP2001345681A (ja) | 発振装置 | |
| JPH11220329A (ja) | 電圧制御発振器 | |
| JP2000315915A (ja) | 温度補償型水晶発振器 | |
| JP2003086692A (ja) | 電圧制御圧電発振器 | |
| JP2000101022A (ja) | 半導体集積回路装置 | |
| JPH0569315B2 (ja) | ||
| JPH11238849A (ja) | 可変容量素子及びそれを用いた水晶発振回路 | |
| JPH02156672A (ja) | 半導体装置 | |
| JPH02240958A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |