JPH0569315B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、可変できる容量素子を有する半導体
装置に関する。

［従来の技術］ 半導体を一方の端子とし、この半導体上に絶縁
膜を介して配設された電極を他方の端子とする
MIS容量素子は、半導体の不純物濃度が低い場合
に印加電圧により容量値が大きく変化する容量−
電圧特性（以下、単に電圧特性ともいう）を有し
ている。このようなMIS容量素子の印加電圧可変
の電圧特性は、例えば発振周波数可変型のオシレ
ータなどでは好適であるが、一般用途では発振周
波数、出力電圧の周波数特性がMIS容量素子の印
加電圧により変動することになり好ましくない。

なお、MIS容量素子の上記半導体を高不純物濃
度化することにより、その容量−電圧特性（以
下、単に電圧特性ともいう）の印加電圧依存性を
低減できるが、耐圧性、製造プロセス延長などの
不具合が懸念される。

ただ、MIS容量素子は簡単に大容量を実現でき
るので、その印加電圧可変の容量−電圧特性（電
圧特性）を低減することが、強く要望されてい
る。

また、ある用途においては、従来のMIS容量素
子とは異なる容量−電圧特性をもつ容量素子が必
要となる。

［発明の解決しようとする問題点］ そこで、本発明は、従来のMIS容量素子とは異
なる所望の容量−電圧特性を有するMIS容量素子
を具備する半導体装置を提供することを、その目
的としている。

［問題点を解決するための手段］ 本発明は、導電型半導体基板と、前記基板に設
けられたトランジスタと、前記基板に成形され、
前記基板とのMIS容量を容量素子として用いる少
なくとも２個の逆導電型領域と、前記トランジス
タに設けられたソース端子、ドレイン端子を、前
記逆導電型領域のそれぞれに設けられた端子に個
別に、且つ電気的に接続する配線層と、前記トラ
ンジスタのゲート、ソース、前記基板のそれぞれ
と接続される出力端子と、を有し、 該トランジスタのゲート電位に応じて、前記ソ
ース、前記基板間の容量を変位させることを特徴
とする半導体装置である。

導電型半導体基板はＰ型又はＮ型の単結晶基板
であり、該基板はアイソレーシヨンされている事
が好ましい。逆導電型領域は前記導電型半導体基
板に対応して形成されたＮ型又はＰ型の導電型領
域である。従つて、例えば、導電型半導体基板が
Ｎ型の基板の時は、逆導電型領域はＰ型の領域で
ある。トランジスタは、Ｐチヤンネル又はＮチヤ
ンネルのMIS型トランジスタであり、該トランジ
スタは該導電型半導体の態様に応じて形成され
る。配線層は、それぞれの逆導電型領域が、トラ
ンジスタのソース、ドレインにより並列に且つ、
電気的に接続する配線層である。該配線層は、ア
ルミニウム、銅等の導体を真空蒸着、スパツタリ
ング等によつて形成される。

［作用］ 導電型半導体基板は、その表面部分には埋設層
として、トランジスタ、複数の逆導電型領域、を
有する。配線層は、トランジスタに設けられたソ
ース端子、ドレイン端子、逆導電型領域のそれぞ
れに設けられた端子に個別に、且つ電気的に接続
する。出力端子は、前記トランジスタのゲート、
ソース、前記基板に接続される。

前記基板、前記ソースのそれぞれの端子間は、
導電型半導体基板と逆導電型領域のPN接合面に
より所定のコンデンサ容量を有する。例えば、前
記ゲート端子の電位が可変され上昇し、該電位が
該トランジスタの「しきい値」に達すると、トラ
ンジスタは反転する。従つて、トランジスタのド
レイン側に接続された逆導電型領域によりできる
MIS容量の容量が、前記コンデンサ容量に加算さ
れる。そのため、前記それぞれの端子間の容量
は、トランジスタが反転する事により増加する。
つまり本発明の半導体装置は、ゲート端子の電位
に追従する可変容量素子として働く。

［実施例］ 以下、本発明を具体的な一実施例に基づいて説
明する。第１図、本発明の実施例に係る半導体装
置の構成を示した断面図である。

導電型半導体基板５としてＮ型シリコン基板を
用いた。この基板５には公知の集積回路製造の技
術を用いて、容量素子としての、コンデンサー１
０，３０、トランジスタ２０、が形成されてい
る。基板５上には、前記それぞれの回路素子への
接続部を除いて、二酸化珪素から成る酸化膜６Ａ
が形成されており、その酸化膜６Ａ上には、必要
なアルミニウム（以下Alと略す）から成る配線
層７Ａ，７Ｂが蒸着によつて形成されている。さ
らにその上に窒化珪素から成る絶縁膜８がスパツ
タリングによつて形成されている。

詳細に各部を説明すると、Al配線層７Ａ，７
Ｂは、、コンデンサ１０の負極を構成する。容量
素子は、Ｐ＋型領域５１乃至５３で構成し、ポリ
シリコン配線層９Ａ，９Ｃはそれぞれコンデンサ
１０，３０の正極を構成し、ポリシリコン配線層
９Ｂはトランジスタ２０のゲート端子であり、ト
ランジスタ２０はＮ＋型領域２１，２３で構成さ
れ、領域２１，２３はそれぞれソース、ドレイン
である。コンデンサ１０、トランジスタ２０はウ
エル６１にコンデンサ３０はウエル６３に配設さ
れる。又、Al配線層７Ｃはトランジスタ２０と
コンデンサ３０の負極とを接続する。そして、基
板５上には、SiO₂等の酸化膜７１乃至７４、
PSGなど酸化膜６Ｂ乃至６Ｄ、Si₃N₄等のパツシ
ベイシヨン膜８、が配設されている。以上の様子
を平面的に捉えた様子を第２図の平面図にし、同
実施例装置の等価回路図を第３図に示す。なお第
２図、第３図での引出し線に付した番号は第１図
で付した番号と対応させてある。本実施例装置に
は、端子２Ａ，２Ｂを設ける。

以下、第４図に示す特性図を用いて、第１実施
例装置の作用を示す。第４図は、横軸にトランジ
スタ２０のゲート電位を示し、縦軸に端子２Ａ，
２Ｂ間の容量を示す。又、実線10S，11Sはコン
デンサ１０の電圧特性を示し、破線30S，31Sは
コンデンサ３０の電圧特性を示し、実線10S，
15Sが本実施例装置のコンデンサ全体つまり、端
子２Ａ，２Ｂ間の電圧特性を示す。

MIS容量素子であるコンデンサ１０の電圧特性
（容量−電圧特性）がコンデンサ１０の両端に印
加される電圧に応じて変化することは周知であ
り、第４図のグラフ10S〜11Sで示されるように、
しきい値電圧VT付近で急変する。

更に説明すれば、特性線10Sはいわゆる蓄積モ
ードを示し、特性線10Sと11Sとの間の傾斜は空
乏層の伸縮による容量変化を示し、特性線11Sは
空乏層電界の増大による降伏によりキヤリヤが発
生して絶縁膜直下に反転層として蓄積されたり、
放出されたりして、空乏層幅の伸縮が妨害され、
MIS容量が略一定化される範囲である。コンデン
サ１０，３０とトランジスタ２０の接続は第３図
の等価回路図で示されるため、端子２Ａ，２Ｂ間
の容量Cabは、端子２Ａの電位が、端子２Ｂの電
位Ｖに対して前記VT以下ではトランジスタ２０
が非反転である。そのため、Cabは、コンデンサ
１０の容量のみであるが、該ＶがVTを越えると
トランジスタ２０は反転する。つまり、コンデン
サ１０の電極６１とコンデンサ３０の電極６３は
電気的に接続される。その結果、該Cabはコンデ
ンサ１０とコンデンサ３０の並列容量となる。以
上述べた様子は、グラフ１０Ｓ→１５Ｓで示され
る。ところで、例えば、コンデンサ１０，３０の
それぞれの電極の面積を任意に設定することで、
それぞれのコンデンサの容量が設定できる。つま
り、前述したグラフ10S→15Sの特性が任意に選
べる。

本第１実施例によれば、MIS容量を容量素子と
するコンデンサ１０，３０と、それぞれのコンデ
ンサを並列に接続するスイツチング素子として働
くトランジスタの回路構成をした事で、実施例装
置の総合コンデンサ容量が２位置の設定ができ、
ゲート電圧に追従する可変容量素子として利用で
きる。

第１実施例では、コンデンサ、トランジスタを
それぞれ２個、１個の素子を形成したが、それぞ
れの個数はこれに限定したものではない。

次に第２実施例について述べる。第２実施例
は、第１実施例におけるコンデンサ３０をコンデ
ンサ１０の上に構成したものである。その様子を
第５図示すが、第１実施例と対応する素子は同番
号を付した。なおコンデンサ１０，３０のそれぞ
れの正極は共用のポリシリコン９Ｅで構成する。
又、コンデンサ３０の負極７ｂはAl配線、Al配
線７Ｃと電気的に接続されている。ところで、コ
ンデンサ３０は電圧特性をもたないが第２実施例
装置全体で見ると、その作用は第１実施例と同様
である。

第２実施例によれば、第１実施例装置の効果の
他に、コンデンサ３０のために新たな基板面積を
必要としない効果が生じる。

次に応用例について述べる。応用例は、本発明
装置を発振器に利用した装置である。

そのブロツク図を第６図に示す。即ち、応用例
装置はインバータ９０乃至９２、抵抗９３、及び
本発明のコンデンサ９４である。ここでコンデン
サ９４は、例えば、第１実施例装置の全体と考え
てよい。この回路は方形波を出力する本発振器は
方形波を出力する発振器であるが、インバータ９
０乃至９２が有するトランジスタの能力により電
圧特性を生じてしまう。

応用例によれば、それぞれのインバータの電圧
特性を補償する様にコンデンサ９４の電圧特性を
設定することで、発振器全体の電圧特性をなくす
事が出来、安定した発振器が実現できる。

［発明の効果］ 以上説明したように本発明は、MIS容量素子か
らなる第１の容量素子と、第１の容量素子の電極
側の端子にゲート電極が接続され、第１の容量素
子の半導体側の端子に主電極の一方が接続される
MISトランジスタと、このMISトランジスタのゲ
ート電極と主電極の他方が接続される第２の容量
素子とか構成されているので、第１の容量素子の
印加電圧が変化すると、MISトランジスタのオン
−オフにより第１の容量素子の容量値は第２の容
量素子の容量が付加されたり又は切り離されたり
するので、従来のMIS容量素子とは異なる所望の
容量−電圧特性を有する半導体装置を実現するこ
とができる。

例えば本発明の一例によれば、実施例で説明し
たように、従来のMIS容量素子に比べて格段に容
量−電圧特性がフラツトな（印加電圧変化による
容量値変化が小さい）MIS容量素子を実現するこ
とができる。

【図面の簡単な説明】

第１図は、本発明の具体的な第１実施例に係る
半導体装置の構成を示した断面図である。第２
図、第３図、第４図はそれぞれ同実施例装置を示
す平面図、等価回路図、特性図である。第５図は
同第２実施例に係る半導体装置の構成を示した断
面図である。第６図は、本発明の具体的な実施例
装置を用いた発振器のブロツクダイアグラムであ
る。 ５……Ｎ型シリコン基板、７Ａ〜７Ｃ……Al
配線層、９Ａ〜９Ｃ……ポリシリコン配線層、１
０，３０……コンデンサ、２０……トランジス
タ。

Claims (1)

1. 【特許請求の範囲】 １ 所定導電型の半導体基板と、 前記基板の表面部に前記基板から電気的に絶縁
   されて形成される所定導電型の逆導電型領域を一
   方の端子とし、前記逆導電型領域上に絶縁膜を介
   して配設された電極を他方の端子とするととも
   に、前記電極直下の前記逆導電型領域は使用電圧
   範囲で空乏化可能な不純物濃度を有するMIS構造
   の第１の容量素子と、 前記逆導電型領域の表面部に形成された前記逆
   導電型領域と反対導電型のソース領域及びドレイ
   ン領域の一方が前記第１の容量素子の前記一方の
   端子に接続されるとともに、前記逆導電型領域上
   に絶縁膜を介して配設されたゲート電極が前記第
   １の容量素子の前記他方の端子に接続されるMIS
   トランジスタと、 前記半導体基板に配設されるとともに、一方の
   端子が前記MISトランジスタの前記ソース領域及
   びドレイン領域の他方に接続され、他方の端子が
   前記第１の容量素子の前記他方の端子に接続され
   る第２の容量素子とを備えることを特徴とする半
   導体装置。 ２ 前記MISトランジスタのゲート電極直下の前
   記逆導電型領域は、前記第１の容量素子の前記一
   方の端子を構成する前記逆導電型領域と同一であ
   る特許請求の範囲第１項記載の半導体装置。 ３ 前記第２の容量素子は、前記第１の容量素子
   の前記一方の端子を構成する前記逆導電型領域と
   は異なる領域にて前記基板の表面部に形成される
   ものである特許請求の範囲第１項記載の半導体装
   置。