JP3219941U - フラットパネル式の回路付きリードフレーム構造 - Google Patents
フラットパネル式の回路付きリードフレーム構造 Download PDFInfo
- Publication number
- JP3219941U JP3219941U JP2018004475U JP2018004475U JP3219941U JP 3219941 U JP3219941 U JP 3219941U JP 2018004475 U JP2018004475 U JP 2018004475U JP 2018004475 U JP2018004475 U JP 2018004475U JP 3219941 U JP3219941 U JP 3219941U
- Authority
- JP
- Japan
- Prior art keywords
- platform
- lead frame
- flat panel
- frame structure
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000004033 plastic Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000010147 laser engraving Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】フラットパネル式の回路付きリードフレーム構造を提供する。
【解決手段】プラットフォーム2と回路層3を含む。プラットフォーム2は、表面及び裏面を有し、表面と裏面に複数の溝が備えられ、溝21がそれぞれ貫通孔を備え、貫通孔がプラットフォーム2の表面及び裏面における溝21を連通させる。回路層3は、プラットフォーム2における溝21及び貫通孔に設けられる。リードフレームの作製時には、金属フレーム1にダムバー、アウターリード及びタイバーを作製する工程が不要となり、リードフレーム1全体がダイパッドを持たないフラットパネル式プラットフォームを形成するため、リードフレーム構造10の製造がより容易且つ簡単となる。
【選択図】図4
【解決手段】プラットフォーム2と回路層3を含む。プラットフォーム2は、表面及び裏面を有し、表面と裏面に複数の溝が備えられ、溝21がそれぞれ貫通孔を備え、貫通孔がプラットフォーム2の表面及び裏面における溝21を連通させる。回路層3は、プラットフォーム2における溝21及び貫通孔に設けられる。リードフレームの作製時には、金属フレーム1にダムバー、アウターリード及びタイバーを作製する工程が不要となり、リードフレーム1全体がダイパッドを持たないフラットパネル式プラットフォームを形成するため、リードフレーム構造10の製造がより容易且つ簡単となる。
【選択図】図4
Description
本考案はリードフレームに関し、特に、MID工程で製造されるフラットパネル式の回路付きリードフレーム構造に関する。
周知のように、従来のIC半導体チップをパッケージする際には、まずチップをリードフレームにダイボンディングしてから、金線によるワイヤボンディングでチップをインナーリード回路に電気的に連結する。そして、金線によるワイヤボンディングの完了後、樹脂を用いて当該チップ及び当該リードフレーム上にパッケージ体を形成する。当該パッケージ体は、当該チップと当該リードフレームにおけるインナーリード(Inner Lead)回路を内部に封止し、アウターリード(Outer Lead)のみをパッケージ体の外部に露出させる。そして、ダムバー(Dam bar)とタイバー(Tie bar)を切断することで、各半導体部品を形成する。
ところで、上記の半導体部品の製造コストと歩留まりは、当該リードフレームの製造と大きく関連している。従来のリードフレームは、製造時に金属プレートにスタンピング又はエッチング技術を適用することで、金属プレートに金属フレームを形成する。当該金属フレームには複数のリードフレームが連結されており、各当該リードフレームは金属フレームに連結されるダムバー(Dam bar)を含んでいる。当該ダムバーには複数のアウターリードが備わっており、当該アウターリードにはインナーリード回路が連結されている。また、当該インナーリード回路の一方の側は金属フレームのタイバー(Tie bar)に連結されている。次に、スタンピング又はエッチングを完了したリードフレームを電気めっき処理する。また、当該リードフレームを電気めっきした後、バックエンドにおけるチップ及びプラスチックと当該リードフレームとの結合性が向上するよう粗化処理を実施する。続いて、バックエンドにおけるパッケージ及びリード切断等の製造が容易となるよう、リードフレームのインナーリード回路における一方の側面にテープを貼り付ける。
上記の当該リードフレームを金型によるスタンピング技術で製造する場合、当該スタンピング用金型は技術的なハードルが高く、外部から仕入れる必要があるため、コストが高騰してしまう。また、エッチング技術で製造する場合には、エッチング製造過程においてエッチングの過不足が発生し、半導体部品をパッケージした後の歩留まりに劣る。更に、電気めっき及びバックエンドでの製造において、リードの偏り(リード間隔の不足)、リードの反転、テープのはみ出し又は剥落、リード切断の抜け、めっきの偏り等の問題が発生しやすい。
これらの欠点を改善するために、リードフレームによっては、製造時に金属フレームのみを作製している。金属フレームにはダムバーが連結され、当該ダムバーが複数のアウターリードを備える。そして、これらアウターリードで取り囲まれる領域で射出又は熱間圧接技術を用い、プラスチックをプラットフォームとなるよう成形してこれらアウターリードに固定接続する。次に、レーザーエッチング技術で当該プラットフォームの表面に複数の溝を作製する。これらの溝は上記アウターリードの一端に対応させる。続いて、薄膜積層技術によってこれら溝上に複数のインナーリードとこれらインナーリードに電気的に連結される内部回路を積層する。そして、電気めっき技術でこれらアウターリードとこれらインナーリードを電気的に連結する。
しかし、上述したこれらアウターリードとこれらインナーリードを電気めっき技術で連結する場合、後続の加工・製造時にこれらアウターリードとこれらインナーリードの連結箇所が断裂しやすい。結果、完成した半導体部品の接触不良や電気的な接続不可といった事態が生じ、半導体部品の歩留まりが大幅に低下してしまう。
そこで、本考案は、従来の欠点を解消し、従来のリードフレームにおけるアウターリード、インナーリード及び内部回路の設計をフラットパネル式プラットフォームに統合することで、リードフレームの製造時に、金属フレームにダムバー(Dam bar)、アウターリード(Outer Lead)及びタイバー(Tie bar)を作製する工程を不要とし、リードフレーム全体がダイパッドを持たないフラットパネル式プラットフォームを形成する結果、当該リードフレーム構造の製造をより容易且つ簡単とする新たな技術を提供することを主たる目的とする。
また、本考案は、射出又は熱間圧接によりプラスチックをプラットフォームとなるよう形成し、当該プラットフォーム上にフォトエッチング及び薄膜積層を用いてリードフレームにおける複数の導電リード及び複数の導電リードに電気的に連結される内部回路を作製することで、当該リードフレームの設計柔軟性を向上させ、当該内部回路を随時設計変更可能とする結果、製造コストを大幅に低下させ、歩留まりを向上させることを他の目的とする。
上記の目的を達成するために、本考案は、プラットフォームと回路層を含むフラットパネル式の回路付きリードフレーム構造を提供する。当該プラットフォームは、表面及び裏面を有し、当該表面と当該裏面に複数の溝が備えられ、これら溝がそれぞれ貫通孔を備え、これら貫通孔が当該プラットフォームの表面及び裏面におけるこれら溝を連通させる。当該回路層は、当該プラットフォームにおけるこれら溝及びこれら貫通孔に設けられる。
本考案の一実施例において、更に金属フレームを含み、当該金属フレームは当該プラットフォームの周縁に固定接続される。
本考案の一実施例において、当該金属フレームは銅材質である。
本考案の一実施例において、当該プラットフォームはプラスチックである。
本考案の一実施例において、当該プラスチックはエポキシ樹脂封止材である。
本考案の一実施例において、当該回路層は、内部回路、複数の導電リード、複数の導電柱及び複数のボンディングパッド部を含む。
本考案の一実施例において、当該内部回路とこれら導電リードは電気的に接続され、これら導電リードはこれら貫通孔内に位置するこれら導電柱の一端に電気的に連結され、これら導電柱の他端はプラットフォームの裏面におけるこれらボンディングパッド部に電気的に連結される。
ここで、本考案の技術内容及び詳細について、図面を組み合わせて以下の通り説明する。
本考案における金属フレームとプラットフォームとの組み合わせを示す図1を参照する。図示するように、本考案におけるフラットパネル式の回路付きリードフレーム構造10は、まずスタンピングによって銅材質の金属プレートを金属フレーム1に成形する。
金属フレーム1をスタンピング成形した後、射出又は熱間圧接技術でプラスチックを当該金属フレーム1内に成形することで、当該プラスチックによってフラットパネル式プラットフォーム2を形成する。当該金属フレーム1によって当該プラットフォーム2が支持及び固定されるため、当該プラットフォーム2は後続の加工・製造が容易となる。なお、これらの図において、当該プラットフォーム2はプラスチックである。また、当該プラスチックはエポキシ樹脂封止材 (Epoxy Molding Compound,EMC)とする。
本考案におけるフラットパネル式プラットフォームの表面及び裏面に溝が作製されたことを示す図2及び図3を参照する。図示するように、フラットパネル式プラットフォーム2の作製が完了した後、レーザー彫刻機(図示しない)で当該プラットフォーム2の表面及び裏面をフォトエッチングする。フォトエッチングによって、当該プラットフォーム4の表面及び裏面には複数の溝21が形成される。
プラットフォーム2の表面及び裏面における溝21の作製が完了した後、穿孔技術によってこれら溝21内にそれぞれ貫通孔22を穿つ。これら貫通孔21は当該プラットフォーム2を貫通するため、当該プラットフォーム2の表面における溝21とプラットフォーム2の裏面における溝21は連通している。
本考案におけるフラットパネル式プラットフォームの表面及び裏面の溝に回路が作製されたことを示す図4及び図5と、側断面図である図6を参照する。図示するように、プラットフォーム2の表面及び裏面におけるこれら溝21の作製が完了した後、当該プラットフォーム2に対し薄膜積層技術を実施する。薄膜積層過程では金属材料を当該プラットフォーム2のこれら溝21及びこれら貫通孔22内に積層することで、回路層3を形成する。当該回路層3は、形成後に内部回路31及び内部回路31に電気的に連結される複数の導電リード32を含む。これら導電リード32はこれら貫通孔22内に位置する複数の導電柱33の一端に電気的に連結される。また、これら導電柱33の他端はプラットフォーム2の裏面における複数のボンディングパッド部34に電気的に連結される。以上により、回路層3の作製が完了する。
これによれば、従来のリードフレームにおけるアウターリード、インナーリード及び内部回路の設計をフラットパネル式プラットフォーム2に統合することで、リードフレームの製造時に、金属フレームにダムバー(Dam bar)、アウターリード(Outer Lead)及びタイバー(Tie bar)を作製する工程が不要となる。リードフレーム全体がダイパッドを持たないフラットパネル式プラットフォーム2を形成するため、当該リードフレーム構造10の製造がより容易且つ簡単となる。
また、射出又は熱間圧接技術によりプラスチックをプラットフォーム2となるよう形成し、当該プラットフォーム2上にフォトエッチング及び薄膜積層を用いてリードフレームにおけるこれら導電リード32(従来のアウターリード及びインナーリードに相当)及びこれら導電リードに電気的に連結される内部回路31を作製する。よって、当該リードフレームの設計柔軟性が向上し、当該内部回路31を随時設計変更可能となる結果、製造コストが大幅に低下し、歩留まりが向上する。
上記の記載は本考案の好ましい実施例にすぎず、本考案における保護の範囲を限定するものではない。よって、本考案の明細書又は図面の内容を応用して実施される等価の変形は、同様に本考案における権利保護の範囲に含まれる。
10 リードフレーム構造
1 金属フレーム
2 プラットフォーム
21 溝
22 貫通孔
3 回路層
31 内部回路
32 導電リード
33 導電柱
34 ボンディングパッド部
1 金属フレーム
2 プラットフォーム
21 溝
22 貫通孔
3 回路層
31 内部回路
32 導電リード
33 導電柱
34 ボンディングパッド部
Claims (7)
- 表面及び裏面を有し、当該表面と当該裏面に複数の溝が備えられ、これら溝がそれぞれ貫通孔を備え、これら貫通孔が当該プラットフォームの表面及び裏面におけるこれら溝を連通させるプラットフォームと、
当該プラットフォームにおけるこれら溝及びこれら貫通孔に設けられる回路層、を含むフラットパネル式の回路付きリードフレーム構造。 - 更に、金属フレームを含み、当該金属フレームは当該プラットフォームの周縁に固定接続される請求項1に記載のフラットパネル式の回路付きリードフレーム構造。
- 当該金属フレームは銅材質である請求項2に記載のフラットパネル式の回路付きリードフレーム構造。
- 当該プラットフォームはプラスチックである請求項1に記載のフラットパネル式の回路付きリードフレーム構造。
- 当該プラスチックはエポキシ樹脂封止材である請求項4に記載のフラットパネル式の回路付きリードフレーム構造。
- 当該回路層は、内部回路、複数の導電リード、複数の導電柱及び複数のボンディングパッド部を含む請求項1に記載のフラットパネル式の回路付きリードフレーム構造。
- 当該内部回路とこれら導電リードは電気的に接続され、これら導電リードはこれら貫通孔内に位置するこれら導電柱の一端に電気的に連結され、これら導電柱の他端はプラットフォームの裏面におけるこれらボンディングパッド部に電気的に連結される請求項6に記載のフラットパネル式の回路付きリードフレーム構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107204988 | 2018-04-17 | ||
TW107204988 | 2018-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3219941U true JP3219941U (ja) | 2019-01-31 |
Family
ID=64702999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018004475U Active JP3219941U (ja) | 2018-04-17 | 2018-11-19 | フラットパネル式の回路付きリードフレーム構造 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3219941U (ja) |
CN (1) | CN208298818U (ja) |
-
2018
- 2018-04-26 CN CN201820614155.8U patent/CN208298818U/zh active Active
- 2018-11-19 JP JP2018004475U patent/JP3219941U/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN208298818U (zh) | 2018-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203983265U (zh) | 半导体装置 | |
US20080160678A1 (en) | Method for fabricating semiconductor package | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
TWI455213B (zh) | 無外引腳封裝結構及其製作方法 | |
JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
JP2008004570A (ja) | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 | |
JP2001053094A (ja) | 樹脂封止方法及び装置 | |
TW201515181A (zh) | 無芯層封裝結構及其製造方法 | |
US20030228720A1 (en) | Semiconductor device and a method of manufacturing the same | |
KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
JP3219941U (ja) | フラットパネル式の回路付きリードフレーム構造 | |
EP2068361A1 (en) | Packaging substrate having chip embedded therein and manufacturing method thereof | |
JP2011142337A (ja) | 半導体装置の製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP4421934B2 (ja) | 半導体装置の製造方法 | |
JP2006279088A (ja) | 半導体装置の製造方法 | |
CN210575932U (zh) | 一种引线框架及封装结构 | |
JP6259900B1 (ja) | リードフレームの製造方法 | |
JPH10242373A (ja) | 半導体チップパッケージ | |
JP3219942U (ja) | 回路付きリードフレームの改良構造 | |
JP3219940U (ja) | リードフレームの予成形体構造 | |
KR101020612B1 (ko) | 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법 | |
JP6695166B2 (ja) | リードフレーム、及び半導体パッケージの製造方法 | |
US20090032930A1 (en) | Packaging substrate having chip embedded therein and manufacturing method thereof | |
JP2005191158A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3219941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |