JP3203672B2 - 金レジネートペースト - Google Patents
金レジネートペーストInfo
- Publication number
- JP3203672B2 JP3203672B2 JP8849991A JP8849991A JP3203672B2 JP 3203672 B2 JP3203672 B2 JP 3203672B2 JP 8849991 A JP8849991 A JP 8849991A JP 8849991 A JP8849991 A JP 8849991A JP 3203672 B2 JP3203672 B2 JP 3203672B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- resinate paste
- fine powder
- mbb
- gold resinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Paints Or Removers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロバンプボンディ
ング（以下、ＭＢＢという）方式を用いたＩＣのベアチ
ップ実装用プリント回路基板に使用する金レジネートペ
ーストに関するものである。
ング（以下、ＭＢＢという）方式を用いたＩＣのベアチ
ップ実装用プリント回路基板に使用する金レジネートペ
ーストに関するものである。
【０００２】
【従来の技術】近年、電子部品の小型軽量化の要求にと
もないＩＣの実装方法もベアチップ実装方法が増えてき
ている。この実装方法には、ワイヤーボンド実装法，フ
リップチップ実装法やＭＢＢ実装法などがあり、ＭＢＢ
実装法では、ＩＣ側の端子パターンが小さくできること
からＩＣの小型化が容易であり、今後注目される方法で
ある。
もないＩＣの実装方法もベアチップ実装方法が増えてき
ている。この実装方法には、ワイヤーボンド実装法，フ
リップチップ実装法やＭＢＢ実装法などがあり、ＭＢＢ
実装法では、ＩＣ側の端子パターンが小さくできること
からＩＣの小型化が容易であり、今後注目される方法で
ある。
【０００３】このようなＭＢＢ実装法による従来例につ
いて図面を用いて説明する。図２はＭＢＢ実装法を用い
た場合の構成を示すものであり、図２において（ａ）は
ＭＢＢの実装前の状態、（ｂ）は同実装後の状態を示
す。また、１はプリント回路基板、２はＭＢＢ実装用の
ＩＣ、３はバンプ、４ｂはＩＣ搭載用パッドである金レ
ジネートペースト、５は樹脂である。
いて図面を用いて説明する。図２はＭＢＢ実装法を用い
た場合の構成を示すものであり、図２において（ａ）は
ＭＢＢの実装前の状態、（ｂ）は同実装後の状態を示
す。また、１はプリント回路基板、２はＭＢＢ実装用の
ＩＣ、３はバンプ、４ｂはＩＣ搭載用パッドである金レ
ジネートペースト、５は樹脂である。
【０００４】このようなＭＢＢ実装法において、従来は
市販の金レジネートペーストに適量の有機溶剤（α−タ
ーピニオール，ＢＣＡなど）を加えて粘度を低くし、グ
レーズアルミナ基板やガラス基板などの表面上にスクリ
ーン印刷により上記金レジネートペースト４ｂを塗布し
て塗膜を形成していた。その後、６０〜８０℃の温度で
２０〜３０分間程度の乾燥工程を行って後、ピーク温度
６００〜８５０℃で５〜１５分間程度（昇温速度５０℃
／min〜１００℃／min）の焼成を行い焼成膜を形成して
ＩＣ搭載用パッド４ｂをプリント回路基板１上に設けて
いた。このＩＣ搭載用パッド４ｂ上に実装するＩＣ２の
バンプ３を圧接しながら紫外線硬化樹脂などの樹脂５で
接合を行っていたものであった。
市販の金レジネートペーストに適量の有機溶剤（α−タ
ーピニオール，ＢＣＡなど）を加えて粘度を低くし、グ
レーズアルミナ基板やガラス基板などの表面上にスクリ
ーン印刷により上記金レジネートペースト４ｂを塗布し
て塗膜を形成していた。その後、６０〜８０℃の温度で
２０〜３０分間程度の乾燥工程を行って後、ピーク温度
６００〜８５０℃で５〜１５分間程度（昇温速度５０℃
／min〜１００℃／min）の焼成を行い焼成膜を形成して
ＩＣ搭載用パッド４ｂをプリント回路基板１上に設けて
いた。このＩＣ搭載用パッド４ｂ上に実装するＩＣ２の
バンプ３を圧接しながら紫外線硬化樹脂などの樹脂５で
接合を行っていたものであった。
【０００５】なお、上記市販の金レジネートペーストは
スルホ樹脂酸塩タイプと呼ばれているものであり、金の
メタルと有機原料（松ヤニ）、添加剤用メタル（ロジウ
ム，シリカ，クロム，ビスマス，ホウ素，鉛など）を溶
解などにより液状にし、さらに溶剤（パインオイル）を
加えて作成された液状のものである。
スルホ樹脂酸塩タイプと呼ばれているものであり、金の
メタルと有機原料（松ヤニ）、添加剤用メタル（ロジウ
ム，シリカ，クロム，ビスマス，ホウ素，鉛など）を溶
解などにより液状にし、さらに溶剤（パインオイル）を
加えて作成された液状のものである。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、金レジネートペースト４ｂの焼成膜の表面
粗さが小さく、ＭＢＢ方式のＩＣ実装後のＩＣ２とプリ
ント回路基板１との接合性が悪く、環境試験で製品とし
ての実用化レベルの信頼性が得られないという課題を有
していた。そのために、メッキ工程や研磨工程を追加す
ることで焼成膜の表面粗さを調整して実用化していたも
のであった。なお、メッキ工程を追加した場合にはパラ
ジュウムなどの貴金属を添加することによりメッキ回数
を減らす方法もあるがコスト高になる。また、研磨工程
を追加した場合には品質面（配線のキズや断線、研磨く
ずの付着によるＩＣとプリント回路基板とのショートな
どの問題）を安定させるのが困難であるという課題を有
するものであった。
の構成では、金レジネートペースト４ｂの焼成膜の表面
粗さが小さく、ＭＢＢ方式のＩＣ実装後のＩＣ２とプリ
ント回路基板１との接合性が悪く、環境試験で製品とし
ての実用化レベルの信頼性が得られないという課題を有
していた。そのために、メッキ工程や研磨工程を追加す
ることで焼成膜の表面粗さを調整して実用化していたも
のであった。なお、メッキ工程を追加した場合にはパラ
ジュウムなどの貴金属を添加することによりメッキ回数
を減らす方法もあるがコスト高になる。また、研磨工程
を追加した場合には品質面（配線のキズや断線、研磨く
ずの付着によるＩＣとプリント回路基板とのショートな
どの問題）を安定させるのが困難であるという課題を有
するものであった。
【０００７】本発明はこのような課題を解決し、焼成膜
に適度な表面粗さを有し、ＭＢＢ方式のＩＣ実装後のＩ
Ｃとプリント回路基板との接合を安定して行うことがで
きる金レジネートペーストを提供することを目的とする
ものである。
に適度な表面粗さを有し、ＭＢＢ方式のＩＣ実装後のＩ
Ｃとプリント回路基板との接合を安定して行うことがで
きる金レジネートペーストを提供することを目的とする
ものである。
【０００８】
【課題を解決するための手段】この課題を解決するため
に本発明の金レジネートペーストは、グラファイト，カ
ーボンブラックあるいは有機物の微粉末を少なくとも１
種類以上含む添加物からなる金レジネートペーストであ
って、前記微粉末の添加量が４ｗｔ％〜１３ｗｔ％の範
囲であるとともに、前記微粉末の平均粒径が０．５μｍ
〜２．５μｍであり、塗膜形成後焼成により前記微粉末
が焼失して前記塗膜表面に凹部が形成されることを特徴
とする構成としたものである。
に本発明の金レジネートペーストは、グラファイト，カ
ーボンブラックあるいは有機物の微粉末を少なくとも１
種類以上含む添加物からなる金レジネートペーストであ
って、前記微粉末の添加量が４ｗｔ％〜１３ｗｔ％の範
囲であるとともに、前記微粉末の平均粒径が０．５μｍ
〜２．５μｍであり、塗膜形成後焼成により前記微粉末
が焼失して前記塗膜表面に凹部が形成されることを特徴
とする構成としたものである。
【０００９】
【作用】この構成により金レジネートペーストは、焼成
時の金膜形成において、添加物であるグラファイト，カ
ーボンブラックあるいは有機物の微粉末が焼失し、この
微粉末を形成していた大きさの部分が焼成後の金膜の表
面に凹部を形成し、金膜表面は全体に表面粗さの粗いも
のを得ることができる。
時の金膜形成において、添加物であるグラファイト，カ
ーボンブラックあるいは有機物の微粉末が焼失し、この
微粉末を形成していた大きさの部分が焼成後の金膜の表
面に凹部を形成し、金膜表面は全体に表面粗さの粗いも
のを得ることができる。
【００１０】
【実施例】以下、本発明の一実施例について図面を用い
て説明する。図１は本発明によるＭＢＢ実装法を用いた
場合の構成を示すものであるが、その構成は従来例と同
様のものであり説明は省略する。
て説明する。図１は本発明によるＭＢＢ実装法を用いた
場合の構成を示すものであるが、その構成は従来例と同
様のものであり説明は省略する。
【００１１】図１に示すＩＣ搭載用パッド４ａとして、
前記従来例で説明した市販の金レジネートペーストにカ
ーボンブラックの微粉末（平均粒径０．５μｍ〜２．５
μｍ）を添加し、撹拌機や三本ロールなどを用いて金レ
ジネートペーストを混錬した。また適度の有機溶剤（α
−ターピニオール，ＢＣＡなど）を加え、スクリーン印
刷に適した粘度に変えて塗膜を形成した。次に、温度６
０℃〜８０℃で２０分〜３０分間程度の乾燥工程を行
い、その後、ピーク温度６００℃〜８５０℃で５分〜１
５分間程度（昇温速度５０℃／min〜１００℃／min）の
焼成を行うことにより、添加物であるグラファイト，カ
ーボンブラックあるいは有機物の微粉末が焼失し、この
微粉末を形成していた大きさの部分が金膜の表面に凹部
を形成し適度の表面粗さを有する金膜からなるＩＣ搭載
用パッド４ａを形成することができる。
前記従来例で説明した市販の金レジネートペーストにカ
ーボンブラックの微粉末（平均粒径０．５μｍ〜２．５
μｍ）を添加し、撹拌機や三本ロールなどを用いて金レ
ジネートペーストを混錬した。また適度の有機溶剤（α
−ターピニオール，ＢＣＡなど）を加え、スクリーン印
刷に適した粘度に変えて塗膜を形成した。次に、温度６
０℃〜８０℃で２０分〜３０分間程度の乾燥工程を行
い、その後、ピーク温度６００℃〜８５０℃で５分〜１
５分間程度（昇温速度５０℃／min〜１００℃／min）の
焼成を行うことにより、添加物であるグラファイト，カ
ーボンブラックあるいは有機物の微粉末が焼失し、この
微粉末を形成していた大きさの部分が金膜の表面に凹部
を形成し適度の表面粗さを有する金膜からなるＩＣ搭載
用パッド４ａを形成することができる。
【００１２】上記の製造工程において、カーボンブラッ
クの微粉末の添加量による金レジネートペースト４の焼
成膜の表面粗さの変化およびその特性を（表１）に示
す。
クの微粉末の添加量による金レジネートペースト４の焼
成膜の表面粗さの変化およびその特性を（表１）に示
す。
【００１３】
【表１】
【００１４】カーボンブラックの添加量を３wt％〜１５
wt％まで増加させると金の焼成膜の表面粗さは２００Å
〜１８００Å程度まで増加した。この金レジネートペー
スト４を用いたプリント回路基板１とＭＢＢ方式のＩＣ
２とのベアチップ実装での接合部の信頼性評価結果につ
いて述べる。Ｆ．Ｏ（初期オープン：接合不良）につい
ては金の焼成膜の表面粗さが約６０Åでも問題がなかっ
たが、環境試験である温度サイクル試験（−３０℃ ３
０分間、１００℃ ３０分間、常温 １０分間）ではカ
ーボンブラックを添加していない（従来ペースト）もの
で１００サイクル（１００Ｃ−０）で接合不良が発生
し、カーボンブラックを３ｗｔ％添加したものでは２５
０サイクル（２５０Ｃ−０）で接合不良が発生した。し
かし、カーボンブラックを４wt％以上添加したものにつ
いては温度サイクル試験で２５０サイクルでは接合不良
が発生せず、金の焼成膜の表面粗さが増加するとバンプ
３の接合状態が向上することが確認された。
wt％まで増加させると金の焼成膜の表面粗さは２００Å
〜１８００Å程度まで増加した。この金レジネートペー
スト４を用いたプリント回路基板１とＭＢＢ方式のＩＣ
２とのベアチップ実装での接合部の信頼性評価結果につ
いて述べる。Ｆ．Ｏ（初期オープン：接合不良）につい
ては金の焼成膜の表面粗さが約６０Åでも問題がなかっ
たが、環境試験である温度サイクル試験（−３０℃ ３
０分間、１００℃ ３０分間、常温 １０分間）ではカ
ーボンブラックを添加していない（従来ペースト）もの
で１００サイクル（１００Ｃ−０）で接合不良が発生
し、カーボンブラックを３ｗｔ％添加したものでは２５
０サイクル（２５０Ｃ−０）で接合不良が発生した。し
かし、カーボンブラックを４wt％以上添加したものにつ
いては温度サイクル試験で２５０サイクルでは接合不良
が発生せず、金の焼成膜の表面粗さが増加するとバンプ
３の接合状態が向上することが確認された。
【００１５】また、ＭＢＢ方式のＩＣ２ではＩＣ２をプ
リント回路基板１に圧接しながら紫外線硬化樹脂などの
樹脂５で接合するため、バンプ部３がつぶれてビア樽状
になり、ＩＣ２とプリント回路基板１との隙間は５μｍ
〜１０μｍ程度になり金の焼成膜の突起によりショート
が発生する可能性がある。つまり（表１）のＦ．Ｓ（初
期ショート）がこの場合である。
リント回路基板１に圧接しながら紫外線硬化樹脂などの
樹脂５で接合するため、バンプ部３がつぶれてビア樽状
になり、ＩＣ２とプリント回路基板１との隙間は５μｍ
〜１０μｍ程度になり金の焼成膜の突起によりショート
が発生する可能性がある。つまり（表１）のＦ．Ｓ（初
期ショート）がこの場合である。
【００１６】カーボンブラックを１５wt％添加して金の
焼成膜の表面粗さが約１８００Åになると金の突起の発
生により問題となる。また参考データとして金の焼成膜
の導体抵抗を示すが、カーボンブラックを添加する量が
多い程導体抵抗が増加することが分かり、カーボンブラ
ックの添加量を必要以上に多くしてはいけないことが分
かる。これらの結果からカーボンブラックの微粉末の添
加量を４wt％〜１３wt％の範囲内で使用するとＭＢＢ方
式のＩＣ２とプリント回路基板１の接合部の信頼性が向
上することが分かる。
焼成膜の表面粗さが約１８００Åになると金の突起の発
生により問題となる。また参考データとして金の焼成膜
の導体抵抗を示すが、カーボンブラックを添加する量が
多い程導体抵抗が増加することが分かり、カーボンブラ
ックの添加量を必要以上に多くしてはいけないことが分
かる。これらの結果からカーボンブラックの微粉末の添
加量を４wt％〜１３wt％の範囲内で使用するとＭＢＢ方
式のＩＣ２とプリント回路基板１の接合部の信頼性が向
上することが分かる。
【００１７】なお、本実施例では、カーボンブラックの
微粉末を用いた場合について述べたが、グラファイトに
ついても同様な結果を得ている。また有機物微粉末で金
レジネートペースト４中の溶剤に完全に溶解されないも
ので、かつ金レジネートペースト４の焼成時に消失する
ものであれば、カーボンブラックやグラファイトより粒
形が均一なものが得易いこともあり、より均一な表面粗
さを得られると思われる。
微粉末を用いた場合について述べたが、グラファイトに
ついても同様な結果を得ている。また有機物微粉末で金
レジネートペースト４中の溶剤に完全に溶解されないも
ので、かつ金レジネートペースト４の焼成時に消失する
ものであれば、カーボンブラックやグラファイトより粒
形が均一なものが得易いこともあり、より均一な表面粗
さを得られると思われる。
【００１８】さらに、金の焼成膜形成についても本実施
例ではスクリーン印刷法での結果を説明したが、金レジ
ネートペースト４の粘度調整をすることで描画法，凹版
オフセット印刷法でも使用可能であり、利用範囲は広い
と考えられる。さらに本発明の金レジネートペースト４
はワイヤーボンド実装法のワイヤーとの接合強度も向上
されることも確認されている。
例ではスクリーン印刷法での結果を説明したが、金レジ
ネートペースト４の粘度調整をすることで描画法，凹版
オフセット印刷法でも使用可能であり、利用範囲は広い
と考えられる。さらに本発明の金レジネートペースト４
はワイヤーボンド実装法のワイヤーとの接合強度も向上
されることも確認されている。
【００１９】以上のように本発明の金レジネートペース
ト４は、ＭＢＢ方式のＩＣ２のベアチップ実装での信頼
性を比較的容易に向上させることができるものである。
ト４は、ＭＢＢ方式のＩＣ２のベアチップ実装での信頼
性を比較的容易に向上させることができるものである。
【００２０】
【発明の効果】以上のように本発明の金レジネートペー
ストによれば、適度な表面粗さを有する金の焼成膜を容
易に形成することができ、ＭＢＢ方式のＩＣのベアチッ
プ実装において接合強度の向上を図り、信頼性面で安定
した性能を得ることができるものである。
ストによれば、適度な表面粗さを有する金の焼成膜を容
易に形成することができ、ＭＢＢ方式のＩＣのベアチッ
プ実装において接合強度の向上を図り、信頼性面で安定
した性能を得ることができるものである。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施例におけるＭＢＢ実装前
の状態を示す正面図 （ｂ）同ＭＢＢ実装後の状態を示す断面図
の状態を示す正面図 （ｂ）同ＭＢＢ実装後の状態を示す断面図
【図２】（ａ）従来のＭＢＢ実装前の状態を示す正面図 （ｂ）同ＭＢＢ実装後の状態を示す断面図
１ プリント回路基板 ２ ＩＣ ３ バンプ ４ａ ＩＣ搭載用パッド（金レジネートペースト） ５ 樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01B 1/22 C09D 5/24 H05K 1/09
Claims (1)
- 【請求項１】 グラファイト，カーボンブラックあるい
は有機物の微粉末を少なくとも１種類以上含む添加物か
らなる金レジネートペーストであって、前記微粉末の添
加量が４ｗｔ％〜１３ｗｔ％の範囲であるとともに、前
記微粉末の平均粒径が０．５μｍ〜２．５μｍであり、
塗膜形成後焼成により前記微粉末が焼失して前記塗膜表
面に凹部が形成されることを特徴とする金レジネートペ
ースト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8849991A JP3203672B2 (ja) | 1991-04-19 | 1991-04-19 | 金レジネートペースト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8849991A JP3203672B2 (ja) | 1991-04-19 | 1991-04-19 | 金レジネートペースト |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04322006A JPH04322006A (ja) | 1992-11-12 |
| JP3203672B2 true JP3203672B2 (ja) | 2001-08-27 |
Family
ID=13944517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8849991A Expired - Fee Related JP3203672B2 (ja) | 1991-04-19 | 1991-04-19 | 金レジネートペースト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203672B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319803B2 (en) | 2004-09-30 | 2008-01-15 | Totoku Electric Co., Ltd. | Heat-resistant optical fiber, a method of manufacturing the same, a method of fixing an optical fiber, and a heat-resistant optical fiber using a protective tube |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100879259B1 (ko) * | 2006-10-31 | 2009-01-19 | 삼성중공업 주식회사 | 변형도를 경계조건으로 갖는 대형 쉘 구조물의 용접변형해석방법 |
-
1991
- 1991-04-19 JP JP8849991A patent/JP3203672B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319803B2 (en) | 2004-09-30 | 2008-01-15 | Totoku Electric Co., Ltd. | Heat-resistant optical fiber, a method of manufacturing the same, a method of fixing an optical fiber, and a heat-resistant optical fiber using a protective tube |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04322006A (ja) | 1992-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590450B2 (ja) | バンプ電極の形成方法 | |
| KR930002935B1 (ko) | 회로접속 구성물 및 그것을 이용한 접속방법 및 반도체 칩의 접속구조 | |
| JP5363839B2 (ja) | バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 | |
| DE69737375T2 (de) | Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens | |
| EP1198162A2 (en) | Electronic component mounted member and repair method thereof | |
| JP3203672B2 (ja) | 金レジネートペースト | |
| JP2917595B2 (ja) | 金属ボールの形成方法 | |
| JP2001155539A (ja) | 導電性微粒子、異方性導電接着剤及び導電接続構造体 | |
| JPH10283840A (ja) | 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板 | |
| JPH0931419A (ja) | 異方性導電接着フィルム | |
| JPH10188671A (ja) | 銅導体ペースト及び該銅導体ペーストを印刷した基板 | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JPH09306231A (ja) | 導電性微粒子及び基板 | |
| JPH0259563B2 (ja) | ||
| JPH10233119A (ja) | 銅導体ペースト及び該銅導体ペーストを印刷した基板 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP2512709B2 (ja) | 連結シ−ト | |
| JPH07205395A (ja) | 導電性接合剤 | |
| JPH0596396A (ja) | クリーム半田 | |
| JPH1074419A (ja) | チップ抵抗体の端子電極用導電性ペースト組成物 | |
| JP2002224884A (ja) | 半田付け用フラックス及びこれを用いた半田バンプの形成方法 | |
| JP2010174096A (ja) | 異方性導電接着剤 | |
| JP3016923B2 (ja) | 導体回路板の製造方法 | |
| JP2000332391A (ja) | Ｉｃチップの接続方法 | |
| JP2001077511A (ja) | セラミック基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |