JP3201132B2 - 半導体チップの試験装置 - Google Patents
半導体チップの試験装置Info
- Publication number
- JP3201132B2 JP3201132B2 JP07721094A JP7721094A JP3201132B2 JP 3201132 B2 JP3201132 B2 JP 3201132B2 JP 07721094 A JP07721094 A JP 07721094A JP 7721094 A JP7721094 A JP 7721094A JP 3201132 B2 JP3201132 B2 JP 3201132B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- test
- purobuhe
- head
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
プローブヘッドを当接させ、該プローブヘッドを介して
所定のテスト信号を送出することにより試験を行う半導
体チップの試験装置に関する。
年、ウエハ状またはウエハ状を切断したベアチップに対
して直接プローブを当接させる半導体チップ用試験装置
が用いられるようになった。
通常のDC試験およびAC試験の他、実用に近いダイナ
ミック機能試験が行われる。したがって、このような半
導体チップ用試験装置では、超高周波信号の試験や、高
速ダイナミック試験に際して、高精度のテスト結果が得
られるように形成されることが要望される。
よび図6の従来の説明図(その2)に示すように形成され
ていた。図5は正面図,図6の(a) はプローブヘッドの
側面図,(b)は基板の要部背面図,(c)はプローブヘッドの
要部側面断面図である。
って摺動するプレート10A を有するフレーム10には、エ
アシリンダ9 を配設し、エアシリンダ9 のシヤフト9Aの
先端部がプレート10A の背面に係止され、プレート10A
の表面にはX テーブル7 と、Y テーブル8 とを介して吸
着ヘッド2 が設けられ、吸着ヘッド2 はエアシリンダ9
によって矢印A の垂直方向に昇降されるように形成され
ている。
は、吸着ヘッド2 によって吸着保持する被試験用半導体
チップ1 の映像を写すカメラ11と、プローブヘッド20
と、プローブヘッド20に所定のテスト信号S を入出力す
るテスト信号発生器17とが設けられ、フレーム10は、軸
受16によって保持され、駆動部14によって回転される送
りネジ15によって矢印C のようにテーブル13の上面に沿
って移動するように形成されている。
着ヘッド2 に被試験用半導体チップ1 を吸着保持し、そ
の保持状態をカメラ11によってチェックし、X テーブル
7 およびY テーブル8 の位置調整によって被試験用半導
体チップ1 を所定箇所に位置決めし、位置決め後は、フ
レーム10を点線で示すD 部に移送させ、プローブヘッド
20の真上に吸着ヘッド2 を位置させ、プレート10A の降
下によって被試験用半導体チップ1 をプローブヘッド20
に当接させ、テスト信号発生器17からのテスト信号S に
よって被試験用半導体チップ1 の電気特性の試験を行
う。
(a) に示すように、基板20A に固着された取付ブロック
20B と、プローブピン20D の先端を案内するガイド板20
C とによって形成され、また、基板20A は、図6の(b)
に示すように、円板状に形成され、円板状の円周には放
射状のパッド20E が設けられ、パッド20E にはプローブ
ピン20D の後端がボンディングされている。
1mm 程度の非常に細く形成され、被試験用半導体チップ
1 の電極1Aに対応するように配列され、図6の(c) に示
すように、取付ブロック20B によって先端がH の突出量
になるように保持し、先端はガイド板20C に設けられた
ガイド穴20G によって位置決めされ、後端は基板20Aに
形成された貫通穴20F を通してパッド20E に接続される
ように形成され、更に、取付ブロック20B と、パッド20
E との間の露出されるプローブピン20D には絶縁被覆が
施されている。
ブヘッド20に当接されることにより、プローブピン20D
が撓むことにより、被試験用半導体チップ1 の電極1Aが
プローブピン20D の先端に圧接され、パッド20E に入出
力されるテスト信号発生器17からのテスト信号S がプロ
ーブピン20D を介して電極1Aに接続される。
導体チップ1 を吸着ヘッド2 によって保持し、被試験用
半導体チップ1 をプローブヘッド20の真上に移送, 位置
決めし、被試験用半導体チップ1 の電極2Aと、基板20A
のパッド20E との間に設けられるプローブピン20D によ
ってテスト信号S を入出力する構成では、吸着ヘッド2
の移送時の誤差により、電極2Aの中央にプローブピン20
D の先端が確実に圧接させるようにすることが困難であ
り、また、テスト信号S が超高周波信号である場合は、
テスト信号S に応じて、プローブピン20D に於けるイン
ピーダンスの整合を行うことが困難であり、更に、プロ
ーブピン20D の互いの間隔が狭いため、反射による影響
を受け、正確なテスト信号S の入出力が困難となる。
位置ずれが生じた場合は、図6の(d) に示すように、電
極2Aがプローブピン20D の先端によって損傷させること
になり、更に、超高周波信号のテスト信号S によるテス
トでは、精度の高い試験が得られない問題を有してい
た。
ピン20D の先端との位置決めを確実にすると共に、電気
特性に対する試験精度の向上を図ることを目的とする。
図であり、図1に示すように、被試験用半導体チップ1
を吸着保持する吸着ヘッド2と、該吸着ヘッド2に対す
る該被試験用半導体チップ1の位置状態を検出するカメ
ラ11から情報に応じて、該被試験用半導体チップ1を
吸着した該吸着ヘッド2の位置調整を行うXテーブル7
とYテーブル8と、該吸着ヘッド2と該Xテーブル7と
該Yテーブル8が取り付けられたアーム3Bを有し、該
アーム3Bを所定方向Bに回動させることで、該吸着ヘ
ッド2の向きを上向きまたは下向きに反転させる反転機
構3と、該吸着ヘッド2を垂直方向Aに昇降させる昇降
機構4と、テーブル5に固着されるプローブヘッド21
とを有し、該被試験用半導体チップ1に対する電気特性
の試験に際して、該被試験用半導体チップ1を吸着した
該吸着ヘッド2の位置調整を行い、該吸着ヘッドの向き
が該反転機構3により上向きから下向きに反転され、該
プローブヘッド21を介して所定のテスト信号Sが該被
試験用半導体チップ1に入出力されるよう該昇降機構4
の降下により該被試験用半導体チップ1が該プローブヘ
ッド21に圧接されるように、また、前記プローブヘッ
ド21は取付ブロック24を固着する基板22と、該取
付ブロック24によって保持されるプローブピン25
と、該プローブピン25の突出した先端を案内するガイ
ド穴23Aを有するガイド板23とが備えられ、該ガイ
ド板23にはアースの接続を行う第1のパターン配線2
8Aと、該第1のパターン配線28Aに接続されるベタ
パターン30とが形成されるように、または、前記ガイ
ド板23には前記プローブピン25に接触するランド2
7と、前記テスト信号Sの入出力を行うよう該ランド2
7に接続される第2のパターン配線28Bとが形成され
るように、更に、前記ガイド穴23の内壁に導電層31
が形成され、前記プローブピン25と、前記ベタパター
ン30、または、前記ランド27との接触が該導電層3
1を介して行われるように構成する。
題は解決される。
用半導体チップ1 は、向きを反転させ、降下させること
によってプローブヘッド21に当接させることが行え、前
述の吸着ヘッド2 を移送させることが不要となり、被試
験用半導体チップ1 をプローブヘッド21に位置決めする
ことを正確に行うことができる。
ド板23にはアースに接続されるベタパターン30およびテ
スト信号S の入出力を行うランド27を設けることによ
り、プローブピン25に対するテスト信号S の入出力をラ
ンド27を介して行うようにすると共に、プローブピン25
の近傍にアースに接続されたベタパターン30を配設する
ように形成することが行える。
信号S の入出力に対して、インピーダンスを低減させ、
しかも、反射に対する影響を極力減少させることが行
え、従来に比較して高精度な電気特性のチェックを行う
ことができ、試験精度の向上が得られる。
する。図2は本発明による一実施例の説明図で、正面
図, 図3は本発明のプローブヘッドの説明図で、(a) は
側面図,(b1),(b2)は要部平面図, 図4は本発明のプロー
ブピンの説明図で、(a) 〜(c) は要部側面断面図であ
る。全図を通じて、同一符号は同一対象物を示す。
によって垂直な方向A に昇降されるプレート10A を有す
るフレーム10をテーブル5 に固着し、フレーム10に係止
されたエアシリンダ9 のシャフト9Aがプレート10A に固
着することによって形成される昇降機構4 と、一端がプ
レート10A に設けられた軸3Aに回動自在に係止されるア
ーム3Bの他端にX テーブル7 とY テーブル8 とを設け、
軸3Aを中心に矢印B のようにアーム3Bを180 °回動させ
る反転機構3 と、テーブル5 にはテスト信号発生器17に
接続されるプローブヘッド21とが配設されるようにした
ものである。
を規制するストッパ30が、テーブル5 には下限を規制す
るストッパ31がそれぞれ設けられ、エアシリンダ9 のシ
ャフト9Aが突出または退避することによって矢印A 方向
に昇降されるプレート10A の昇降はストッパ30と31とに
よって規制されるように形成されている。
とY テーブル8 とを介して吸着ヘッド2 が固着され、吸
着ヘッド2 によって被試験用半導体チップ1 を吸着する
時は、吸着ヘッド2 の向きが上向きになり、アーム3Bの
回動によって吸着ヘッド2 をプローブヘッド21の真上に
位置させた時は、吸着ヘッド2 の向きが下向きになるよ
うに形成されている。
行う場合は、先づ、吸着ヘッド2 の向きが上向きの時、
被試験用半導体チップ1 の電極1Aが上向きになるよう吸
着ヘッド2 に吸着させ、その位置決めは吸着ヘッド2 に
対向して設けられたカメラ11によってチエックし、位置
ずれがある時は、X テーブル7 とY テーブル8 とによっ
て位置調整を行う。
ように、吸着ヘッド2 の向きを下向きにして被試験用半
導体チップ1 の電極1Aを下向きにすると共に、吸着ヘッ
ド2がプローブヘッド21の真上に位置されるようにす
る。
ヘッド2 に吸着された被試験用半導体チップ1 をプロー
ブヘッド21に当接させ、テスト信号発生器17からのテス
ト信号S を被試験用半導体チップ1 に入出力し、被試験
用半導体チップ1 の電気特性の試験を行う。
よって吸着ヘッド2 を反転させ、降下させることによっ
て被試験用半導体チップ1 をプローブヘッド21に当接さ
せるように構成すると、従来のようなテーブル13に沿っ
て吸着ヘッド2 をプローブヘッド20の直上に移送させこ
とによる移送誤差がなくなり、位置ずれがなく、正確な
当接を行うことができる。
3Aを中心に左右方向の水平状態に行われることで説明を
行ったが、アーム3Bの回動が軸3Aを中心に上方向に回動
されるように構成することでも良く、このような上方向
に回動するように構成した場合でも同様の吸着ヘッド2
を反転させることが行える。
示すように、基板22に取付ブロック24を固着し、取付ブ
ロック24によってプローブピン25の後端を保持し、取付
ブロック24の保持によってH の突出量に突出されたプロ
ーブピン25の先端がガイド板23のガイド穴23A によって
案内されるように形成され、基板22の背面に配列された
パッド22A に対向して表面にパッド22B を設け、パッド
22A とパッド22B との間にビア22C を接続し、更に、パ
ッド22B とガイド板23との間には線材26による接続が行
われるように形成されている。
は、図3の(b1)に示すように、ガイド板23の円周に配列
される中継パッド29と、プローブピン25を中心に円形状
のランド27とを設け、中継パッド29とランド27との間を
第2のパターン配線28B によって接続を行うと、基板22
のパッド22A に入出力されるテスト信号S は線材26を介
して中継パッド29に接続され、更に、第2のパターン配
線28B とランド27とを介してプローブピン25に接続させ
ることができる。
板23の反対面には、図3の(b2)に示すように、プローブ
ピン25の配列された箇所の全体を覆うベタパターン30を
形成し、ベタパターン30と中継パッド29との間に第1の
パターン配線28A を接続し、例えば、線材26によってア
ースをベタパターン30に接続させるようにすることが行
える。
25に接触しないように形成することは、図4の(a) に示
すように、ベタパターン30がガイド穴23A の内壁よりも
突出することのないように、ガイド穴23A を中心にE 部
に示す抜き穴をベタパターン30に形成すると良く、被試
験用半導体チップ1 の電極1Aがプローブピン25の先端に
圧接され、プローブピン25に撓みが生じても、プローブ
ピン25がベタパターン30に接触することはない。
接触させ、テスト信号S の接続が行えるようにする必要
があるため、図4の(b) に示すように、ランド27がガイ
ド穴23A より突出するF 部を形成する。
半導体チップ1 の電極1Aがプローブピン25の先端に圧接
され、プローブピン25に撓みが生じることでプローブピ
ン25がランド27に接触し、テスト信号S の接続を行うこ
とができる。
の内壁にはランド27に接続する薄膜による導電層31を形
成するようにしたものであり、このような導電層31を形
成すると、プローブピン25とランド27との接触は導電層
31を介して行われるコトなり、プローブピン25とランド
27との接触をより確実にすることができる。
する場合は、導電層31をベタパターン30に接続させるこ
とによって容易に接続が行える。したがって、このよう
にガイド板23にランド27およびベタパターン30を設け、
テスト信号S の入出力を行うと、例えば、第1のパター
ン配線28A および第2のパターン配線28B にコンデンサ
などの電気回路部品の接続が行え、超高周波信号のテス
ト信号S の伝播に対してインピーダンスの整合を行うこ
とができ、しかも、ベタパターン30にアースを接続する
ことで前述のプローブピン20D によるテスト信号S の伝
播に比較して反射による影響を減少させることができ、
高精度の電気特性を得ることができる。
吸着ヘッドをプローブヘッドに当接させることは、吸着
ヘッドの向きを反転機構によって反転させ、次に、吸着
ヘッドを降下させることによって行い、吸着ヘッドをプ
ローブヘッドに当接することが正確に行えるように、プ
ローブヘッドのガイド板にランドまたはベタパターンを
設け、テスト信号S がランドまたはベタパターンを介し
てプローブピンに入出力させるようにしたものである。
導体チップの損傷を防ぎ、しかも、超高周波信号のテス
ト信号S に対する電気特性の測定精度が向上し、試験精
度の向上が図れ、実用的効果は大である。
ッド
Claims (4)
- 【請求項1】 被試験用半導体チップを吸着保持する吸
着ヘッドと、該吸着ヘッドに対する該被試験用半導体チップの位置状
態を検出するカメラから情報に応じて、該被試験用半導
体チップを吸着した該吸着ヘッドの位置調整を行うXテ
ーブルとYテーブルと、 該吸着ヘッドと該Xテーブルと該Yテーブルが取り付け
られたアームを有し、該アームを所定方向に回動させる
ことで、 該吸着ヘッドの向きを上向きまたは下向きに反
転させる反転機構と、 該吸着ヘッドを垂直方向に昇降させる昇降機構と、 テーブルに固着されるプローブヘッドとを有し、 該被試験用半導体チップに対する電気特性の試験に際し
て、該被試験用半導体チップを吸着した該吸着ヘッドの
位置調整を行い、該吸着ヘッドの向きが該反転機構によ
り上向きから下向きに反転され、該プローブヘッドを介
して所定のテスト信号が該被試験用半導体チップに入出
力されるよう該昇降機構の降下により該被試験用半導体
チップが該プローブヘッドに圧接されることを特徴とす
る半導体チップの試験装置。 - 【請求項2】 被試験用半導体チップを吸着保持する吸
着ヘッドと、 該吸着ヘッドを所定方向に回動させ、該吸着ヘッドの向
きを上向きまたは下向きに反転させる反転機構と、 該吸着ヘッドを垂直方向に昇降させる昇降機構と、 テーブルに固着されるプローブヘッドとを有し、 該被試験用半導体チップに対する電気特性の試験に際し
て、該被試験用半導体チップを吸着した該吸着ヘッドの
向きが該反転機構により上向きから下向きに反転され、
該プローブヘッドを介して所定のテスト信号が該被試験
用半導体チップに入出力されるよう該昇降機構の降下に
より該被試験用半導体チップが該プローブヘッドに圧接
されると共に、 前記プローブヘッドは、 取付ブロックを固着する基板と、 該取付ブロックによって保持されるプローブピンと、 該プローブピンの突出した先端を案内するガイド穴を有
するガイド板とが備えられ、 該ガイド板にはアースの接続を行う第1パターン配線
と、該第1のパターン配線に接続されるベタパターンと
が形成されることを特徴とする半導体チップの試験装
置。 - 【請求項3】 請求項2記載の前記ガイド板には前記プ
ローブピンに接触するランドと、前記テスト信号の入出
力を行うよう該ランドに接続される第2のパターン配線
とが形成されることを特徴とする半導体チップの試験装
置。 - 【請求項4】 請求項2記載の前記ガイド穴の内壁に導
電層が形成され、前記プローブピンと、前記ベタパター
ンまたは前記ランドとの接触が該導電層を介して行われ
ることを特徴とする半導体チップの試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07721094A JP3201132B2 (ja) | 1994-04-15 | 1994-04-15 | 半導体チップの試験装置 |
US08/387,469 US5561386A (en) | 1994-02-23 | 1995-02-13 | Chip tester with improvements in handling efficiency and measurement precision |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07721094A JP3201132B2 (ja) | 1994-04-15 | 1994-04-15 | 半導体チップの試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07287049A JPH07287049A (ja) | 1995-10-31 |
JP3201132B2 true JP3201132B2 (ja) | 2001-08-20 |
Family
ID=13627472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07721094A Expired - Lifetime JP3201132B2 (ja) | 1994-02-23 | 1994-04-15 | 半導体チップの試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3201132B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103033724A (zh) * | 2011-10-10 | 2013-04-10 | 汕头市宇信科技有限公司 | 用于测试分选机上的绝缘测试机构 |
KR101332313B1 (ko) | 2012-09-27 | 2013-12-10 | 주식회사 에스에이티 | 웨이퍼 칩 테스트용 프로브 카드를 구비한 프로버 및 이의 작동방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100799208B1 (ko) * | 2002-02-26 | 2008-01-29 | 삼성테크윈 주식회사 | 반도체 팩키지의 검사 및, 분류 방법과 장치 |
CN113493114A (zh) * | 2020-04-01 | 2021-10-12 | 百尼尔机械股份有限公司 | 用于高频电子元件测试的取置装置 |
CN114035017B (zh) * | 2021-11-25 | 2023-09-29 | 山东阅芯电子科技有限公司 | 适用于压接式功率半导体器件的测试装置 |
CN114814549B (zh) * | 2022-04-28 | 2023-03-03 | 珠海精实测控技术股份有限公司 | 一种柔性线路板测试装置及测试方法 |
CN116338441B (zh) * | 2023-05-30 | 2023-10-20 | 长鑫存储技术有限公司 | 芯片测试装置和测试系统 |
CN117007948B (zh) * | 2023-10-07 | 2023-12-15 | 江苏昊扬微电子有限公司 | 一种芯片试验装置 |
-
1994
- 1994-04-15 JP JP07721094A patent/JP3201132B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103033724A (zh) * | 2011-10-10 | 2013-04-10 | 汕头市宇信科技有限公司 | 用于测试分选机上的绝缘测试机构 |
KR101332313B1 (ko) | 2012-09-27 | 2013-12-10 | 주식회사 에스에이티 | 웨이퍼 칩 테스트용 프로브 카드를 구비한 프로버 및 이의 작동방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH07287049A (ja) | 1995-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3502874B2 (ja) | 接続装置およびその製造方法 | |
KR100309889B1 (ko) | 프로우브장치 | |
US6476626B2 (en) | Probe contact system having planarity adjustment mechanism | |
US6937037B2 (en) | Probe card assembly for contacting a device with raised contact elements | |
JP3090477B2 (ja) | 垂直型の針を有するプローブカードおよびプローブカードの製造法 | |
KR100187559B1 (ko) | 전기적특성의 측정방법 및 그의 측정장치 | |
JP2978720B2 (ja) | プローブ装置 | |
JPH0517705B2 (ja) | ||
JP2001091539A (ja) | マイクロファブリケーションで形成するコンタクトストラクチャ | |
JPH11288984A (ja) | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 | |
KR20000004854A (ko) | 멀티핀장치의 검사에 적합한 프로브카드 | |
JP2001183415A (ja) | ベアチップ用icソケット | |
US5543724A (en) | Method and apparatus for locating conductive features and testing semiconductor devices | |
JP4022518B2 (ja) | 平面調整機構を有するプローブコンタクトシステム | |
JP3201132B2 (ja) | 半導体チップの試験装置 | |
US6759860B1 (en) | Semiconductor device package substrate probe fixture | |
US6486688B2 (en) | Semiconductor device testing apparatus having a contact sheet and probe for testing high frequency characteristics | |
JP4391738B2 (ja) | プローブの接触位置の採取方法、プローブの接触位置の補正方法及びプローブ装置間の接触誤差の解消方法 | |
JP3502875B2 (ja) | 接続装置およびその製造方法 | |
JP2002365310A (ja) | 垂直型プローブカード | |
KR101922848B1 (ko) | 탄성체가 설치된 프로브카드 | |
JPS6276733A (ja) | ウエハプロ−ブヘツド | |
JPH09113537A (ja) | 垂直作動型プローブカード | |
JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
JP3178784B2 (ja) | 半導体パッケージ基板の検査装置及び検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140622 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |