JP3200599B2 - 基板流入クランプおよび方法 - Google Patents
基板流入クランプおよび方法Info
- Publication number
- JP3200599B2 JP3200599B2 JP18962590A JP18962590A JP3200599B2 JP 3200599 B2 JP3200599 B2 JP 3200599B2 JP 18962590 A JP18962590 A JP 18962590A JP 18962590 A JP18962590 A JP 18962590A JP 3200599 B2 JP3200599 B2 JP 3200599B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- substrate
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般的に集積回路（IC）の保護に関し、さ
らに詳しくは、Ｐ基板内に望ましくない電流が流入する
のを防止する基板流入クランプに関する。
らに詳しくは、Ｐ基板内に望ましくない電流が流入する
のを防止する基板流入クランプに関する。
（従来の技術） 隣接したＮエピタキシャル（Ｎエピ）とＰ基板領域間
に形成される寄生ダイオードを防止する必要性はよく知
られており、バイポーラ技術には全てと言わないまでも
ほとんどに適用されている。Ｎエピ領域に負の電圧が印
加されると、寄生ダイオードは順方向にバイアスされて
Ｐ基板内に電流を流入し、これはICの性能をひどく低下
させ、破壊することもある。
に形成される寄生ダイオードを防止する必要性はよく知
られており、バイポーラ技術には全てと言わないまでも
ほとんどに適用されている。Ｎエピ領域に負の電圧が印
加されると、寄生ダイオードは順方向にバイアスされて
Ｐ基板内に電流を流入し、これはICの性能をひどく低下
させ、破壊することもある。
１つの保護技法は、印加される電圧を制限するため
に、脆弱なＮエピ領域に接続させた分離クランプ回路を
用いている。この技法は、低電流については満足のいく
ものであるが、高電流保護、たとえば数ミリアンペア
（mA）を超える場合には、クランプ回路はたいへん大き
なダイ領域を必要とする。
に、脆弱なＮエピ領域に接続させた分離クランプ回路を
用いている。この技法は、低電流については満足のいく
ものであるが、高電流保護、たとえば数ミリアンペア
（mA）を超える場合には、クランプ回路はたいへん大き
なダイ領域を必要とする。
モート（moat）として知られる、もうひとつの技法
は、２つのＮエピ領域とＰ基板間に形成される寄生NPN
トランジスタのコレクタとエミッタの間のベース・チャ
ンネル間隔を増大させるものである。そのため、順方向
電流伝達速度が、通常0.001未満まで低下し、寄生ダイ
オード間を導通状態にするのに必要な電流を増加させ
る。モート技法は、低順方向電流伝達速度を確立するた
めのＮエピ領域の幾何学的配置に関して、望ましくない
制限事項を与える。そこで、最小限のダイ領域を必要と
し、ICの幾何学的レイアウトに過度の制限を加えない高
電流基板流入クランプに対する必要性が生まれる。
は、２つのＮエピ領域とＰ基板間に形成される寄生NPN
トランジスタのコレクタとエミッタの間のベース・チャ
ンネル間隔を増大させるものである。そのため、順方向
電流伝達速度が、通常0.001未満まで低下し、寄生ダイ
オード間を導通状態にするのに必要な電流を増加させ
る。モート技法は、低順方向電流伝達速度を確立するた
めのＮエピ領域の幾何学的配置に関して、望ましくない
制限事項を与える。そこで、最小限のダイ領域を必要と
し、ICの幾何学的レイアウトに過度の制限を加えない高
電流基板流入クランプに対する必要性が生まれる。
（発明の概要） したがって、本発明の目的は、改良された基板流入ク
ランプを提供することである。
ランプを提供することである。
本発明の他の目的は、Ｎエピ領域とＰ−基板間に形成
される寄生ダイオードを導電しないようにするための改
良された基板流入クランプを提供することである。
される寄生ダイオードを導電しないようにするための改
良された基板流入クランプを提供することである。
本発明の更に他の目的は、Ｐ−基板流入を防ぐために
最小のダイ領域で済む、改良された基板流入クランプを
提供することである。
最小のダイ領域で済む、改良された基板流入クランプを
提供することである。
本発明の更に他の目的は、Ｐ−基板保護のために既存
の高電流トランジスタを利用することである。
の高電流トランジスタを利用することである。
上記およびその他の目的にしたがって、制御信号に応
答するトランジスタ；および制御信号が非導通的であり
そのためにトランジスタが逆方向モードで動作できる場
合に、トランジスタのコレクタ負電位に応答してベース
をバイアスさせるための回路；により構成される基板流
入クランプを提供する。
答するトランジスタ；および制御信号が非導通的であり
そのためにトランジスタが逆方向モードで動作できる場
合に、トランジスタのコレクタ負電位に応答してベース
をバイアスさせるための回路；により構成される基板流
入クランプを提供する。
（実施例） 第１図を参照すると、基板流入クランプ10は従来の集
積回路加工を用いて、モノリシック集積回路内に実現す
ることができる。基板流入クランプ10は、入力14に接続
されたベースと、通常、接地電位で動作する電源コンダ
クタ15に接続されたエミッタとを有するトランジスタ12
を含む。トランジスタ12のコレクタは、出力16に接続さ
れ入力14に印加される制御信号に応答する従来のオープ
ン・コレクタ駆動回路を形成し、比較的大きな電流を引
き込む。負荷18は通常、出力16と、通常、正の電位にお
いて動作する電源コンダクタ20との間に接続される。た
とえば、自動車に応用される場合は、負荷18はインジケ
ータ・ランプまたは警告ブザーとなる。周知のように、
寄生ダイオード22は、（Ｎエピ領域に形成される）トラ
ンジスタ12のコレクタとICのＰ基板との間に、必然的に
形成される。
積回路加工を用いて、モノリシック集積回路内に実現す
ることができる。基板流入クランプ10は、入力14に接続
されたベースと、通常、接地電位で動作する電源コンダ
クタ15に接続されたエミッタとを有するトランジスタ12
を含む。トランジスタ12のコレクタは、出力16に接続さ
れ入力14に印加される制御信号に応答する従来のオープ
ン・コレクタ駆動回路を形成し、比較的大きな電流を引
き込む。負荷18は通常、出力16と、通常、正の電位にお
いて動作する電源コンダクタ20との間に接続される。た
とえば、自動車に応用される場合は、負荷18はインジケ
ータ・ランプまたは警告ブザーとなる。周知のように、
寄生ダイオード22は、（Ｎエピ領域に形成される）トラ
ンジスタ12のコレクタとICのＰ基板との間に、必然的に
形成される。
トランジスタ12はICの既存の機能部品である。すなわ
ち、トランジスタ12は負荷18を流れる電流をオン、オフ
するための電子スイッチとして動作する。それ自身で
は、トランジスタ12は寄生ダイオード22を導電させない
ようにすることはできない；しかし、追加の回路構成に
より、トランジスタ12は２つの目的を果たすことができ
る；第１は、前記のように動作する電子スイッチとして
の目的であり、第２はコレクタ電圧を寄生ダイオード22
の順方向バイアス電位よりも小さな所定値に固定するた
めの電流源としての目的である。
ち、トランジスタ12は負荷18を流れる電流をオン、オフ
するための電子スイッチとして動作する。それ自身で
は、トランジスタ12は寄生ダイオード22を導電させない
ようにすることはできない；しかし、追加の回路構成に
より、トランジスタ12は２つの目的を果たすことができ
る；第１は、前記のように動作する電子スイッチとして
の目的であり、第２はコレクタ電圧を寄生ダイオード22
の順方向バイアス電位よりも小さな所定値に固定するた
めの電流源としての目的である。
トランジスタ12は、通常、電流がコレクタからエミッ
タに流れる順方向モードにおいて動作する。コレクタの
電圧がエミッタに対して負になり、ベースとコレクタの
接合が順方向バイアスされると、トランジスタ12はま
た、エミッタからコレクタに電流が流れる逆方向モード
でも動作する。このため、逆方向モードでは、トランジ
スタ12は、出力16へと電流を供給してその電圧値を寄生
ダイオート22のカットイン電位よりも低く維持して、Ｐ
−基板内に電流が流入するのを防止する。
タに流れる順方向モードにおいて動作する。コレクタの
電圧がエミッタに対して負になり、ベースとコレクタの
接合が順方向バイアスされると、トランジスタ12はま
た、エミッタからコレクタに電流が流れる逆方向モード
でも動作する。このため、逆方向モードでは、トランジ
スタ12は、出力16へと電流を供給してその電圧値を寄生
ダイオート22のカットイン電位よりも低く維持して、Ｐ
−基板内に電流が流入するのを防止する。
前記追加回路構成は、比較器24により構成される。比
較器24の第１入力および第２入力は、入力26とトランジ
スタ12のコレクタにそれぞれ接続される。比較器24は出
力16の電圧を、入力26に印加された、通常、−100ミリ
ボルト（mV）に設定された基準電位と比較する。基準電
位は、比較器24の内部で生成しても良く、ゆえに入力26
は必須ではない。特に、比較器24の誤動作を防止するた
めに、基準電位をゼロ未満の値に設定することをが好ま
しい。
較器24の第１入力および第２入力は、入力26とトランジ
スタ12のコレクタにそれぞれ接続される。比較器24は出
力16の電圧を、入力26に印加された、通常、−100ミリ
ボルト（mV）に設定された基準電位と比較する。基準電
位は、比較器24の内部で生成しても良く、ゆえに入力26
は必須ではない。特に、比較器24の誤動作を防止するた
めに、基準電位をゼロ未満の値に設定することをが好ま
しい。
入力14に印加された制御信号が低い場合において、電
源コンダクタ20の電圧が負に駆動されたとしよう。この
ようなことは、例えば自動車応用においてバッテリが、
逆方向に接続されたときなどに起こりうる。比較器24が
動作して、トランジスタ12のベースに高信号を与える。
トランジスタ12は、これによりターン・オンして逆方向
活性モードで動作し、電源コンダクタ15から出力16内へ
と電流を供給して出力16の電圧をクランプする。制御信
号が高い場合には、制御信号がトランジスタ12を導電状
態に維持し、コレクタ電圧をトランジスタの飽和電位に
固定させたままになるので、比較器24は起動されない。
制御信号は外部制御下の特定例において、高くても低く
てもよい。制御信号が低レベルに状態を変化させる場合
は、比較器24が起動し、前述のように、バイアス信号を
トランジスタ12のベースに供給する。
源コンダクタ20の電圧が負に駆動されたとしよう。この
ようなことは、例えば自動車応用においてバッテリが、
逆方向に接続されたときなどに起こりうる。比較器24が
動作して、トランジスタ12のベースに高信号を与える。
トランジスタ12は、これによりターン・オンして逆方向
活性モードで動作し、電源コンダクタ15から出力16内へ
と電流を供給して出力16の電圧をクランプする。制御信
号が高い場合には、制御信号がトランジスタ12を導電状
態に維持し、コレクタ電圧をトランジスタの飽和電位に
固定させたままになるので、比較器24は起動されない。
制御信号は外部制御下の特定例において、高くても低く
てもよい。制御信号が低レベルに状態を変化させる場合
は、比較器24が起動し、前述のように、バイアス信号を
トランジスタ12のベースに供給する。
本発明の別の実施例を第２図に示す。基板流入クラン
プ30は前述のように、基板流入クランプ10に接続されて
いるトランジスタ12を含む。トランジスタ32のコレクタ
とエミッタは、トランジスタ12のベースとエミッタにそ
れぞれ接続されている。電流源34もまたトランジスタ12
のベースに接続されている。トランジスタ36が、ベース
とコレクタがともに出力16に接続されておりダイオード
として動作する。抵抗38は、トランジスタ32のベースと
トランジスタ36のエミッタとの間に接続され、一方、抵
抗40は入力42とトランジスタ32のベース間に接続されて
いる。
プ30は前述のように、基板流入クランプ10に接続されて
いるトランジスタ12を含む。トランジスタ32のコレクタ
とエミッタは、トランジスタ12のベースとエミッタにそ
れぞれ接続されている。電流源34もまたトランジスタ12
のベースに接続されている。トランジスタ36が、ベース
とコレクタがともに出力16に接続されておりダイオード
として動作する。抵抗38は、トランジスタ32のベースと
トランジスタ36のエミッタとの間に接続され、一方、抵
抗40は入力42とトランジスタ32のベース間に接続されて
いる。
基板流入クランプ30の動作は、まず電源コンダクタ20
における正の電位を想定すると、以下のようになる。入
力42に低い制御信号が印加されると、トランジスタ32は
オフになり、電流源34はトランジスタ12のベース内にバ
イアス電流を供給し、トランジスタ12はオンになって電
流がそのコレクタ−エミッタ路および負荷18内を流れ
る。反対に、入力42に高い信号が印加されると、トラン
ジスタ32はオンとなり、電流源34から流れる電流を低下
させ、それによってトランジスタ12のベースの電圧を低
くしてオフにする。トランジスタ36は、出力16の電圧が
正である場合はバイアスされない。
における正の電位を想定すると、以下のようになる。入
力42に低い制御信号が印加されると、トランジスタ32は
オフになり、電流源34はトランジスタ12のベース内にバ
イアス電流を供給し、トランジスタ12はオンになって電
流がそのコレクタ−エミッタ路および負荷18内を流れ
る。反対に、入力42に高い信号が印加されると、トラン
ジスタ32はオンとなり、電流源34から流れる電流を低下
させ、それによってトランジスタ12のベースの電圧を低
くしてオフにする。トランジスタ36は、出力16の電圧が
正である場合はバイアスされない。
次に、電源コンダクタ20に負の電位が印加された場合
を想定する。制御信号が低ければ、すでに導電状態であ
るトランジスタ12は単に逆方向モードに切り替わって、
負の飽和電位にコレクタ電圧を固定する。制御信号が高
い場合は、トランジスタ36は順方向バイアスされ、トラ
ンジスタ32のベース電圧を低くし、オフにして、電流源
34がバイアス・トランジスタ12を逆方向モードにバイア
スさせる。これにより、再び、コレクタ電圧は寄生ダイ
オードを防止するように固定される。トランジスタ36が
順方向バイアスされるよう出力16における電位を調整す
るために、抵抗38を選択することができる。動作点は寄
生ダイオード22の順方向バイアス電位よりも小さな負の
値に設定されることが好ましい。抵抗40によっては、ト
ランジスタ32のベース電圧を、制御信号が高い場合でも
低く下げることができる。
を想定する。制御信号が低ければ、すでに導電状態であ
るトランジスタ12は単に逆方向モードに切り替わって、
負の飽和電位にコレクタ電圧を固定する。制御信号が高
い場合は、トランジスタ36は順方向バイアスされ、トラ
ンジスタ32のベース電圧を低くし、オフにして、電流源
34がバイアス・トランジスタ12を逆方向モードにバイア
スさせる。これにより、再び、コレクタ電圧は寄生ダイ
オードを防止するように固定される。トランジスタ36が
順方向バイアスされるよう出力16における電位を調整す
るために、抵抗38を選択することができる。動作点は寄
生ダイオード22の順方向バイアス電位よりも小さな負の
値に設定されることが好ましい。抵抗40によっては、ト
ランジスタ32のベース電圧を、制御信号が高い場合でも
低く下げることができる。
このように、ここで説明されたことは、既存のトラン
ジスタを用いて基板流入保護を行う新型の基板流入クラ
ンプである。保護を確実にするために必要とされる追加
の回路構成は、最小限のダイ領域を追加するだけで済
み、幾何学的な配置に何の制約も与えない。
ジスタを用いて基板流入保護を行う新型の基板流入クラ
ンプである。保護を確実にするために必要とされる追加
の回路構成は、最小限のダイ領域を追加するだけで済
み、幾何学的な配置に何の制約も与えない。
第１図は本発明の好適実施例を示す略図である。 第２図は、本発明の変形実施例の回路図を示す。 ［主要符号の説明］ 10……基板流入クランプ、 12……トランジスタ、14,26……入力、 16……出力、18……負荷、 20……電源コンダクタ、 22……寄生ダイオード、24……比較器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−58428（ＪＰ，Ａ) 特開 昭61−255053（ＪＰ，Ａ) 特開 昭60−147818（ＪＰ，Ａ) 特開 昭61−52717（ＪＰ，Ａ) 特開 昭61−204969（ＪＰ，Ａ) 特開 昭52−21779（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 27/06 H01L 29/73
Claims (7)
- 【請求項１】基板流入クランプにおいて： ベース、エミッタおよびコレクタを有するトランジスタ
であって、前記エミッタが動作電位源に結合され、前記
ベースが制御信号に応答し、非導通制御信号により非導
通状態にされるトランジスタ；および 前記制御信号が非導通的であるときに前記コレクタに印
加される負の電位に応答して前記ベースをバイアスし、
これによって前記トランジスタを逆方向活性モードで動
作させて前記トランジスタのコレクタと集積回路基板と
の間に形成される寄生ダイオードの導通を防止する手
段； によって構成されることを特徴とする基板流入クラン
プ。 - 【請求項２】ベースと、コレクタと、動作電位源に結合
されたエミッタとを有する既設の第１トランジスタ；お
よび 制御信号に応答し、前記第１トランジスタのベースに接
続され、前記第１トランジスタを導通および非導通にす
る第１手段； を有する基板保護回路において： 前記第１トランジスタのコレクタと前記第１手段との間
に接続され、前記第１トランジスタを逆方向活性モード
で動作させてエミッタからコレクタへと電流を引き出し
てコレクタに生ずる電圧を所定の値に制限する第２手段
を有し、前記第１トランジスタのコレクタと集積回路基
板との間に形成される寄生ダイオードの導通を防止す
る； ことを特徴とする基板保護回路。 - 【請求項３】前記第２手段は、前記第１トランジスタの
コレクタと前記第１手段との間に接続されたダイオード
手段を有する、ことを特徴とする請求項２記載の基板保
護回路。 - 【請求項４】前記第２手段は、前記ダイオード手段と前
記第１手段との間に接続された第１抵抗をさらに有す
る、ことを特徴とする請求項３記載の基板保護回路。 - 【請求項５】前記ダイオード手段は、前記第１トランジ
スタのコレクタに共に接続されたベースとコレクタおよ
び前記第１抵抗に接続されたエミッタを有する第２トラ
ンジスタから成る、ことを特徴とする請求項４記載の基
板保護回路。 - 【請求項６】前記第２トランジスタはPNPトランジスタ
である、ことを特徴とする請求項５記載の基板保護回
路。 - 【請求項７】基板上に配置されたトランジスタのコレク
タにおいて負の電位が発生する場合に基板の保護を行う
方法において： 前記トランジスタのエミッタに或る電源電圧を印加する
段階； 前記トランジスタのコレクタにおける前記負の電位を基
準電位と比較する段階； もし前記コレクタにおける前記負の電位が前記基準電位
よりも下がったなら、前記トランジスタのベースにバイ
アス信号を印加する段階；および、 前記トランジスタを逆方向活性モードで動作させ、前記
トランジスタの前記エミッタから前記コレクタに電流を
引き出し、前記トランジスタのコレクタにおける前記負
の電位を所定の値にクランプして前記トランジスタのコ
レクタと集積回路基板との間に形成される寄生ダイオー
ドの導通を防止する段階； によって構成されることを特徴とする前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US381,871 | 1989-07-19 | ||
| US07/381,871 US4965466A (en) | 1989-07-19 | 1989-07-19 | Substrate injection clamp |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0358428A JPH0358428A (ja) | 1991-03-13 |
| JP3200599B2 true JP3200599B2 (ja) | 2001-08-20 |
Family
ID=23506706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18962590A Expired - Fee Related JP3200599B2 (ja) | 1989-07-19 | 1990-07-19 | 基板流入クランプおよび方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4965466A (ja) |
| EP (1) | EP0409158A1 (ja) |
| JP (1) | JP3200599B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2655196B1 (fr) * | 1989-11-29 | 1992-04-10 | Sgs Thomson Microelectronics | Circuit d'isolation dynamique de circuits integres. |
| US5694075A (en) * | 1994-12-30 | 1997-12-02 | Maxim Integrated Products | Substrate clamp for non-isolated integrated circuits |
| DE19509024C1 (de) * | 1995-03-13 | 1996-10-31 | Sgs Thomson Microelectronics | Integrierte Halbleiterschaltung (steuerbarer Halbleiterschalter) mit Schutz gegen zu negatives Potential |
| EP0742590A3 (en) * | 1995-05-11 | 1999-11-17 | Harris Corporation | Method and circuit for preventing forward bias of a parasitic diode in an integrated circuit |
| DE19518524C2 (de) * | 1995-05-19 | 1997-03-20 | Siemens Ag | Schaltungsanordnung zur Verringerung einer Minoritätsträgerinjektion in ein Substrat |
| DE69723117T2 (de) * | 1996-03-04 | 2004-05-06 | Alps Electric Co., Ltd. | Kodiererplatte für Rotationssensor |
| DE19620564C1 (de) * | 1996-05-22 | 1997-07-10 | Telefunken Microelectron | Integrierte Schaltungsanordnung mit einem als npn-Transistor ausgebildeten Open-Collector-Transistor |
| US8355015B2 (en) * | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| KR200405882Y1 (ko) * | 2005-10-21 | 2006-01-11 | 김대영 | 핸드폰 보호 필름 구조 |
| CN106155179A (zh) * | 2015-04-23 | 2016-11-23 | 鸿富锦精密工业(武汉)有限公司 | 杂波信号滤除电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577211A (en) * | 1984-04-02 | 1986-03-18 | Motorola, Inc. | Integrated circuit and method for biasing an epitaxial layer |
| DE3507181A1 (de) * | 1985-03-01 | 1986-09-04 | IC - Haus GmbH, 6501 Bodenheim | Schaltungsanordnung zur vermeidung parasitaerer substrat-effekte in integrierten schaltkreisen |
| US4670668A (en) * | 1985-05-09 | 1987-06-02 | Advanced Micro Devices, Inc. | Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up |
| JPS6238591A (ja) * | 1985-08-14 | 1987-02-19 | Fujitsu Ltd | 相補型の半導体メモリ装置 |
| US4794278A (en) * | 1987-12-30 | 1988-12-27 | Intel Corporation | Stable substrate bias generator for MOS circuits |
-
1989
- 1989-07-19 US US07/381,871 patent/US4965466A/en not_active Expired - Lifetime
-
1990
- 1990-07-17 EP EP90113657A patent/EP0409158A1/en not_active Ceased
- 1990-07-19 JP JP18962590A patent/JP3200599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4965466A (en) | 1990-10-23 |
| JPH0358428A (ja) | 1991-03-13 |
| EP0409158A1 (en) | 1991-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| JP3200599B2 (ja) | 基板流入クランプおよび方法 | |
| US4578596A (en) | Circuit arrangement for driving a thyristor with a phototransistor | |
| KR0177145B1 (ko) | 전력 fet용 적응 게이트 충전 회로 | |
| US3435295A (en) | Integrated power driver circuit | |
| EP0757442A2 (en) | Ignition coil driver module | |
| EP0129553A4 (en) | COMPARATOR CIRCUIT HAVING REDUCED INPUT POLARIZATION CURRENT. | |
| JP2696774B2 (ja) | 半導体デバイスの過熱検出回路装置 | |
| US6154089A (en) | Fast bus driver with reduced standby power consumption | |
| US4333120A (en) | Transistor protection circuit | |
| US5684427A (en) | Bipolar driver circuit including primary and pre-driver transistors | |
| US5278461A (en) | Integrated transistor circuit | |
| JP3228950B2 (ja) | 電源から電圧を供給される集積回路の入力を過電圧から保護する回路構成 | |
| EP0109427A4 (en) | CURRENT LIMITER AND CURRENT LIMITING METHOD. | |
| US5821601A (en) | Bipolar semiconductor integrated circuit with a protection circuit | |
| US4521737A (en) | Bipolar-MOS current amplifier having active turn-off circuitry | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| US4758773A (en) | Switching device | |
| US4096400A (en) | Inductive load driving amplifier | |
| JP3314696B2 (ja) | 電源電圧検出回路 | |
| EP0921638B1 (en) | Bus driver circuit | |
| JP3207970B2 (ja) | 半導体集積回路 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JP2751372B2 (ja) | 半導体装置 | |
| US4189738A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |