JP3199078B2 - Ａｔｍ伝送におけるｃｄ，ｒｄ位相調整回路 - Google Patents
Ａｔｍ伝送におけるｃｄ，ｒｄ位相調整回路Info
- Publication number
- JP3199078B2 JP3199078B2 JP19671392A JP19671392A JP3199078B2 JP 3199078 B2 JP3199078 B2 JP 3199078B2 JP 19671392 A JP19671392 A JP 19671392A JP 19671392 A JP19671392 A JP 19671392A JP 3199078 B2 JP3199078 B2 JP 3199078B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- cell
- transmission
- state
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ（Asynchronous
Transfer Mode：非同期伝送モード）方式によりＲＳ−
ＣＤ伝送を行うＲＳ−ＣＤ伝送装置に関し、特に、キャ
リアと受信データの位相を調整するＣＤ,ＲＤ位相調整
回路に関する。
Transfer Mode：非同期伝送モード）方式によりＲＳ−
ＣＤ伝送を行うＲＳ−ＣＤ伝送装置に関し、特に、キャ
リアと受信データの位相を調整するＣＤ,ＲＤ位相調整
回路に関する。
【０００２】
【従来の技術】ＲＳ−ＣＤ伝送とは、図４及び図５に示
すように、送信側端末からの送信要求（ＲＳ：Request
to Send）によりキャリアを送出し、受信側でそのキャ
リアを検出（ＣＤ：Carrier Detect）し受信可能とする
伝送手順である。
すように、送信側端末からの送信要求（ＲＳ：Request
to Send）によりキャリアを送出し、受信側でそのキャ
リアを検出（ＣＤ：Carrier Detect）し受信可能とする
伝送手順である。
【０００３】近年、ＳＴＭ（Synchronous Transfer Mod
e：同期式伝送モード）網に代わってＡＴＭ網が注目さ
れてきており、近い将来このＡＴＭ網を利用したデータ
伝送が活発化するものと思われる。ＡＴＭ網では、ＳＴ
Ｍ網と異なり、有効データのみを伝送する方式が一般的
であり、ＲＳ−ＣＤ伝送に関しても、ＲＳのＯＮ／ＯＦ
Ｆの情報（変化点）を伝送する必要がある。ＳＴＭ網に
おけるＲＳ−ＣＤ伝送は、ＣＨ単位にデータの帯域とは
別にＲＳの状態を常に監視した結果を付加して伝送する
ようにしている。例えば、８ｂｉｔ中の７ｂｉｔをデー
タ、１ｂｉｔをＲＳといった様に割り当てていた。
e：同期式伝送モード）網に代わってＡＴＭ網が注目さ
れてきており、近い将来このＡＴＭ網を利用したデータ
伝送が活発化するものと思われる。ＡＴＭ網では、ＳＴ
Ｍ網と異なり、有効データのみを伝送する方式が一般的
であり、ＲＳ−ＣＤ伝送に関しても、ＲＳのＯＮ／ＯＦ
Ｆの情報（変化点）を伝送する必要がある。ＳＴＭ網に
おけるＲＳ−ＣＤ伝送は、ＣＨ単位にデータの帯域とは
別にＲＳの状態を常に監視した結果を付加して伝送する
ようにしている。例えば、８ｂｉｔ中の７ｂｉｔをデー
タ、１ｂｉｔをＲＳといった様に割り当てていた。
【０００４】図６は従来のＡＴＭ伝送装置を示すブロッ
ク図、図７及び図８は従来のＡＴＭ伝送装置を用いてＲ
Ｓ−ＣＤ伝送を行った場合の各信号のタイムチャートで
ある。以下、ＲＳ（Request to Send）は送信要求、Ｃ
Ｓ（Clear to Send）は送信許可、ＳＤ（Send Data）は
送信データ、ＣＤ（Carrier Detect）はキャリア検出、
ＲＤ（Receive Data）は受信データ、の信号をそれぞれ
示す。
ク図、図７及び図８は従来のＡＴＭ伝送装置を用いてＲ
Ｓ−ＣＤ伝送を行った場合の各信号のタイムチャートで
ある。以下、ＲＳ（Request to Send）は送信要求、Ｃ
Ｓ（Clear to Send）は送信許可、ＳＤ（Send Data）は
送信データ、ＣＤ（Carrier Detect）はキャリア検出、
ＲＤ（Receive Data）は受信データ、の信号をそれぞれ
示す。
【０００５】従来のＡＴＭ伝送でのＲＳ−ＣＤ伝送は、
図７に示すように、送信側の端末から受けたＲＳの変化
点を検出し、ＲＳがＯＮの時はＯＮの情報をセル化し
（以後、ＲＳ ＯＮセルと称す）、ＲＳがＯＦＦの時は
ＯＦＦの情報をセル化し（以後、ＲＳ ＯＦＦセルと称
す）、これらのセルをデータセルとは別に組み立てて回
線へ送出する。この時、送信側の端末へは、ある一定の
遅延を付加した後、送信許可（ＣＳ：Clear to Send）
を伝える。ここで一定の遅延時間（ＲＳ−ＣＳdelay 時
間）とは、端末の能力（処理速度）によって異なる遅延
時間である。
図７に示すように、送信側の端末から受けたＲＳの変化
点を検出し、ＲＳがＯＮの時はＯＮの情報をセル化し
（以後、ＲＳ ＯＮセルと称す）、ＲＳがＯＦＦの時は
ＯＦＦの情報をセル化し（以後、ＲＳ ＯＦＦセルと称
す）、これらのセルをデータセルとは別に組み立てて回
線へ送出する。この時、送信側の端末へは、ある一定の
遅延を付加した後、送信許可（ＣＳ：Clear to Send）
を伝える。ここで一定の遅延時間（ＲＳ−ＣＳdelay 時
間）とは、端末の能力（処理速度）によって異なる遅延
時間である。
【０００６】受信側では、図８に示すように、このＲＳ
ＯＮセル、ＲＳ ＯＦＦセルを受信する事により、受信
側の端末にＣＤを伝送する。しかしながら、ＡＴＭ網で
は、通常、送出されたセルは、セルのスイッチング等の
処理や伝送路遅延などにより、受信側には時間的に不規
則に到着する。つまり、到着するセルの時間間隔は一定
ではなく、セルの“ゆらぎ”が発生する。
ＯＮセル、ＲＳ ＯＦＦセルを受信する事により、受信
側の端末にＣＤを伝送する。しかしながら、ＡＴＭ網で
は、通常、送出されたセルは、セルのスイッチング等の
処理や伝送路遅延などにより、受信側には時間的に不規
則に到着する。つまり、到着するセルの時間間隔は一定
ではなく、セルの“ゆらぎ”が発生する。
【０００７】したがって、この受信したデータセル（パ
ラレルデータ）からセルを分解し、シリアルデータに変
換する際には、送信したＲＳ−ＣＳdelay 時間を補償す
るために、端末速度の１／８のパラレル／シリアル変換
タイミングでＲＳ−ＣＳdelay タイマを監視し、ＣＤと
ＲＤの位相を調整していた。
ラレルデータ）からセルを分解し、シリアルデータに変
換する際には、送信したＲＳ−ＣＳdelay 時間を補償す
るために、端末速度の１／８のパラレル／シリアル変換
タイミングでＲＳ−ＣＳdelay タイマを監視し、ＣＤと
ＲＤの位相を調整していた。
【０００８】
【発明が解決しようとする課題】このように、従来のＡ
ＴＭ伝送装置を用いたＲＳ−ＣＤ伝送においては、受信
するセルの時間間隔が一定ではないため、ＲＳ−ＣＳde
lay 時間を補償する場合に誤差が生じたり、セルを分解
してデータを受信側の端末に送出する場合、ＲＳＯＦＦ
セルを受信したときにはＣＤがＯＦＦとなるため、デー
タ切れが生じたりする、という不具合があった。
ＴＭ伝送装置を用いたＲＳ−ＣＤ伝送においては、受信
するセルの時間間隔が一定ではないため、ＲＳ−ＣＳde
lay 時間を補償する場合に誤差が生じたり、セルを分解
してデータを受信側の端末に送出する場合、ＲＳＯＦＦ
セルを受信したときにはＣＤがＯＦＦとなるため、デー
タ切れが生じたりする、という不具合があった。
【０００９】本発明は、このような事情を考慮してなさ
れたもので、ＲＳ−ＣＳdelay 時間の誤差を小さくし、
セルの受信間隔が一定でない場合でも、ＣＤとＲＤの位
相を合わせるようにしたＡＴＭ伝送におけるＣＤ,ＲＤ
位相調整回路を提供するものである。
れたもので、ＲＳ−ＣＳdelay 時間の誤差を小さくし、
セルの受信間隔が一定でない場合でも、ＣＤとＲＤの位
相を合わせるようにしたＡＴＭ伝送におけるＣＤ,ＲＤ
位相調整回路を提供するものである。
【００１０】
【課題を解決するための手段】この発明は、ＡＴＭ伝送
方式により、送信側からの送信要求によってキャリアを
送出し、受信側ではそのキャリアを検出し受信可能とす
ることによりデータ伝送を行うＲＳ−ＣＤ伝送装置にお
いて、受信したセルからキャリアの状態を検出するキャ
リア検出部１と、キャリア検出部１で検出したキャリア
の状態を保持するキャリアレジスタ２と、キャリアレジ
スタ２に記憶されたキャリアの記憶タイミングに基づい
て送信要求から送信許可までの時間をカウントするタイ
マ３と、受信したセルを記憶するセル受信メモリ５と、
セル受信メモリ５に記憶されたセル数をカウントするセ
ル数カウンタ６と、キャリアレジスタ２から出力される
キャリアの状態とタイマ３から出力される時間とセル数
カウンタ６から出力されるセル数とを参照することによ
り、キャリアの状態と受信データの位相を調整するとと
もに、受信データをパラレル／シリアル変換するタイミ
ングを作成する位相調整回路９と、を備えてなるＡＴＭ
伝送におけるＣＤ,ＲＤ位相調整回路である。
方式により、送信側からの送信要求によってキャリアを
送出し、受信側ではそのキャリアを検出し受信可能とす
ることによりデータ伝送を行うＲＳ−ＣＤ伝送装置にお
いて、受信したセルからキャリアの状態を検出するキャ
リア検出部１と、キャリア検出部１で検出したキャリア
の状態を保持するキャリアレジスタ２と、キャリアレジ
スタ２に記憶されたキャリアの記憶タイミングに基づい
て送信要求から送信許可までの時間をカウントするタイ
マ３と、受信したセルを記憶するセル受信メモリ５と、
セル受信メモリ５に記憶されたセル数をカウントするセ
ル数カウンタ６と、キャリアレジスタ２から出力される
キャリアの状態とタイマ３から出力される時間とセル数
カウンタ６から出力されるセル数とを参照することによ
り、キャリアの状態と受信データの位相を調整するとと
もに、受信データをパラレル／シリアル変換するタイミ
ングを作成する位相調整回路９と、を備えてなるＡＴＭ
伝送におけるＣＤ,ＲＤ位相調整回路である。
【００１１】
【作用】この発明によれば、受信したセルからキャリア
の状態を検出してキャリアレジスタ２に保持するととも
に、送信要求から送信許可までの時間をタイマ３でカウ
ントし、さらに、受信したセルをセル受信メモリ５に記
憶するとともに、その記憶したセル数をセル数カウンタ
６でカウントする。そして、キャリアレジスタ２から出
力されるキャリアの状態と、タイマ３から出力される時
間と、セル数カウンタ６から出力される受信セルのカウ
ント数とを参照することにより、キャリアの状態と受信
データの位相を調整するとともに、受信データをパラレ
ル／シリアル変換するタイミングを作成する。
の状態を検出してキャリアレジスタ２に保持するととも
に、送信要求から送信許可までの時間をタイマ３でカウ
ントし、さらに、受信したセルをセル受信メモリ５に記
憶するとともに、その記憶したセル数をセル数カウンタ
６でカウントする。そして、キャリアレジスタ２から出
力されるキャリアの状態と、タイマ３から出力される時
間と、セル数カウンタ６から出力される受信セルのカウ
ント数とを参照することにより、キャリアの状態と受信
データの位相を調整するとともに、受信データをパラレ
ル／シリアル変換するタイミングを作成する。
【００１２】したがって、キャリアＯＦＦの条件とし
て、キャリアの状態とセルのメモリ状態とを参照すれ
ば、受信データが途中で切れることを防止することがで
きる。また、タイマ３に記憶した送信要求から送信許可
までの時間に基づいて受信データのパラレル／シリアル
変換のタイミングを作成すれば、ＲＳ−ＣＳdelay 時間
の誤差を従来よりも少なくすることができる。
て、キャリアの状態とセルのメモリ状態とを参照すれ
ば、受信データが途中で切れることを防止することがで
きる。また、タイマ３に記憶した送信要求から送信許可
までの時間に基づいて受信データのパラレル／シリアル
変換のタイミングを作成すれば、ＲＳ−ＣＳdelay 時間
の誤差を従来よりも少なくすることができる。
【００１３】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。
を詳述する。なお、これによってこの発明が限定される
ものではない。
【００１４】図１は本発明のＡＴＭ伝送におけるＣＤ,
ＲＤ位相調整回路の一実施例の構成を示すブロック図で
あり、ＡＴＭ伝送の受信装置を示したものである。な
お、以下においては、ＲＳ（Request to Send）は送信
要求、ＣＳ（Clear to Send）は送信許可、ＣＤ（Carri
er Detect）はキャリア検出、ＳＤ（Send Data）は送信
データ、ＲＤ（Receive Data）は受信データ、の信号を
それぞれ意味する。
ＲＤ位相調整回路の一実施例の構成を示すブロック図で
あり、ＡＴＭ伝送の受信装置を示したものである。な
お、以下においては、ＲＳ（Request to Send）は送信
要求、ＣＳ（Clear to Send）は送信許可、ＣＤ（Carri
er Detect）はキャリア検出、ＳＤ（Send Data）は送信
データ、ＲＤ（Receive Data）は受信データ、の信号を
それぞれ意味する。
【００１５】図１において、１は受信したセルからＣＤ
の状態を検出するＣＤ検出部、２はＣＤ検出部１で検出
したＣＤの状態を保持し、ＣＤフラグを出力するＣＤレ
ジスタ、３はＣＤフラグに基づいてＲＳ（送信要求）−
ＣＳ（送信許可）時間をカウントし、ＲＳ−ＣＳフラグ
を出力するＲＳ−ＣＳタイマ、４は受信したデータセル
をメモリに書き込むセル書き込みコントローラ、５は受
信したセルを記憶するセル受信メモリ、６はセル受信メ
モリ５に記憶したセル数をカウントするセル数カウンタ
である。
の状態を検出するＣＤ検出部、２はＣＤ検出部１で検出
したＣＤの状態を保持し、ＣＤフラグを出力するＣＤレ
ジスタ、３はＣＤフラグに基づいてＲＳ（送信要求）−
ＣＳ（送信許可）時間をカウントし、ＲＳ−ＣＳフラグ
を出力するＲＳ−ＣＳタイマ、４は受信したデータセル
をメモリに書き込むセル書き込みコントローラ、５は受
信したセルを記憶するセル受信メモリ、６はセル受信メ
モリ５に記憶したセル数をカウントするセル数カウンタ
である。
【００１６】７はセル受信メモリ５からセルを読み出す
セル受信メモリ読み出しコントローラ、８は受信したデ
ータをパラレル／シリアル変換（以下、Ｐ／Ｓ変換と記
す）してＨＤＬＣ（ハイレベルデータリンクコントロー
ル）手順のフォーマットに変換し、ＲＤとして端末側に
送出するＨＤＬＣ処理部である。
セル受信メモリ読み出しコントローラ、８は受信したデ
ータをパラレル／シリアル変換（以下、Ｐ／Ｓ変換と記
す）してＨＤＬＣ（ハイレベルデータリンクコントロー
ル）手順のフォーマットに変換し、ＲＤとして端末側に
送出するＨＤＬＣ処理部である。
【００１７】９はＣＤ,ＲＤ位相調整回路であり、ＣＤ
レジスタ２からＣＤフラグ（CD FLAG）を受けるととも
に、ＲＳ−ＣＳタイマ３からＲＳ−ＣＳフラグ（RS-CS
FLAG）を受け、さらにセル数カウンタ６からセルの有無
を示すセルフラグ（Cell FLAG）を受けるとともに、端
末側からクロックを受けて、ＣＤとＲＤの位相を調整す
るとともに、ＨＤＬＣ処理部８におけるＰ／Ｓ変換のタ
イミング（ＰＳ ＴＩＭ）を作成する。
レジスタ２からＣＤフラグ（CD FLAG）を受けるととも
に、ＲＳ−ＣＳタイマ３からＲＳ−ＣＳフラグ（RS-CS
FLAG）を受け、さらにセル数カウンタ６からセルの有無
を示すセルフラグ（Cell FLAG）を受けるとともに、端
末側からクロックを受けて、ＣＤとＲＤの位相を調整す
るとともに、ＨＤＬＣ処理部８におけるＰ／Ｓ変換のタ
イミング（ＰＳ ＴＩＭ）を作成する。
【００１８】回路動作としては、まず、ＣＤ検出部１で
受信したセルからＣＤのＯＮ又はＯＦＦの状態を検出
し、そのＣＤの状態をＣＤレジスタ２に保持する。ＣＤ
レジスタ２からは、ＣＤのＯＮ又はＯＦＦに対応したＣ
Ｄフラグを、ＣＤ,ＲＤ位相調整回路９とＲＳ−ＣＳタ
イマ３に送出する。ＲＳ−ＣＳタイマ３は、ＲＳ−ＣＳ
フラグによってＲＳ−ＣＳ時間を示す。セル書き込みコ
ントローラ４は、受信したデータセルをセル受信メモリ
５に書き込む制御を行い、セル数カウンタ６は、セル受
信メモリ５に書き込まれたセル数をカウントして、現在
のセル受信メモリ５内のセル記憶状態を常時監視し、セ
ルが記憶されている状態であればセルフラグとしてＯＮ
信号を出力する。
受信したセルからＣＤのＯＮ又はＯＦＦの状態を検出
し、そのＣＤの状態をＣＤレジスタ２に保持する。ＣＤ
レジスタ２からは、ＣＤのＯＮ又はＯＦＦに対応したＣ
Ｄフラグを、ＣＤ,ＲＤ位相調整回路９とＲＳ−ＣＳタ
イマ３に送出する。ＲＳ−ＣＳタイマ３は、ＲＳ−ＣＳ
フラグによってＲＳ−ＣＳ時間を示す。セル書き込みコ
ントローラ４は、受信したデータセルをセル受信メモリ
５に書き込む制御を行い、セル数カウンタ６は、セル受
信メモリ５に書き込まれたセル数をカウントして、現在
のセル受信メモリ５内のセル記憶状態を常時監視し、セ
ルが記憶されている状態であればセルフラグとしてＯＮ
信号を出力する。
【００１９】セル受信メモリ読み出しコントローラ７
は、セルの記憶状態により、セル受信メモリ５からセル
を読み出し、読み出したセルの組立て情報に基づいて順
次セルからデータを読み出す。そして、読み出したパラ
レルデータをＨＤＬＣ処理部８でＰ／Ｓ変換し、ＨＤＬ
Ｃ手順のフォーマットに変換し、ＲＤとして端末側に送
出する。
は、セルの記憶状態により、セル受信メモリ５からセル
を読み出し、読み出したセルの組立て情報に基づいて順
次セルからデータを読み出す。そして、読み出したパラ
レルデータをＨＤＬＣ処理部８でＰ／Ｓ変換し、ＨＤＬ
Ｃ手順のフォーマットに変換し、ＲＤとして端末側に送
出する。
【００２０】図２はＣＤ,ＲＤ位相調整回路９の詳細を
示す回路ブロック図である。この図に示すように、Ｃ
Ｄ,ＲＤ位相調整回路９では、ＣＤレジスタ２から出力
されたＣＤの状態を示すＣＤフラグと、ＲＳ−ＣＳタイ
マ３から出力されたＲＳ−ＣＳ時間を示すＲＳ−ＣＳフ
ラグと、セル数カウンタ６から出力されたセルの記憶状
態を示すセルフラグと、端末クロックとを受ける。
示す回路ブロック図である。この図に示すように、Ｃ
Ｄ,ＲＤ位相調整回路９では、ＣＤレジスタ２から出力
されたＣＤの状態を示すＣＤフラグと、ＲＳ−ＣＳタイ
マ３から出力されたＲＳ−ＣＳ時間を示すＲＳ−ＣＳフ
ラグと、セル数カウンタ６から出力されたセルの記憶状
態を示すセルフラグと、端末クロックとを受ける。
【００２１】そして、ＣＤの状態、ＲＳ−ＣＳ時間、及
びセルの記憶状態の条件から、ＣＤとＲＤの位相を調整
する。つまり、ＣＤを受信データに合わせてＯＮ／ＯＦ
Ｆする条件を作成する。また、データをＰ／Ｓ変換する
タイミング信号（図中、ＰＳＴＩＭで示す）を作成す
る。ここで、ＣＤをＯＮ／ＯＦＦする条件としては、Ｃ
Ｄの状態とセルの記憶状態との論理をとる。また、デー
タをＰ／Ｓ変換するタイミング（ＲＤの送出タイミン
グ）は、ＲＳ−ＣＳフラグが来て作成しはじめる。
びセルの記憶状態の条件から、ＣＤとＲＤの位相を調整
する。つまり、ＣＤを受信データに合わせてＯＮ／ＯＦ
Ｆする条件を作成する。また、データをＰ／Ｓ変換する
タイミング信号（図中、ＰＳＴＩＭで示す）を作成す
る。ここで、ＣＤをＯＮ／ＯＦＦする条件としては、Ｃ
Ｄの状態とセルの記憶状態との論理をとる。また、デー
タをＰ／Ｓ変換するタイミング（ＲＤの送出タイミン
グ）は、ＲＳ−ＣＳフラグが来て作成しはじめる。
【００２２】このような構成における動作を図３のタイ
ムチャートに示す。このタイムチャートに示すように、
ＲＳ ＯＮセルを受信した場合には、端末クロック（端
末ＣＬＫ）の立ち上がりを微分し、ＣＤをＯＮする条件
を作る（図２で示したＪＫＦＦのＪ入力）。また、ＣＤ
をＯＦＦする条件としては、ＣＤフラグ、セルフラグ、
及び上記ＣＤのＯＮ条件との、負論理のＯＲをとるよう
にしている（図２で示したＪＫＦＦのＫ入力）。
ムチャートに示す。このタイムチャートに示すように、
ＲＳ ＯＮセルを受信した場合には、端末クロック（端
末ＣＬＫ）の立ち上がりを微分し、ＣＤをＯＮする条件
を作る（図２で示したＪＫＦＦのＪ入力）。また、ＣＤ
をＯＦＦする条件としては、ＣＤフラグ、セルフラグ、
及び上記ＣＤのＯＮ条件との、負論理のＯＲをとるよう
にしている（図２で示したＪＫＦＦのＫ入力）。
【００２３】なお、図からわかるように、ＣＤのＯＮ／
ＯＦＦは端末ＣＬＫに同期している。また、Ｐ／Ｓ変換
のタイミングについては、ＲＳ−ＣＳフラグの立ち上が
りを微分して、Ｐ／Ｓ変換のタイミングを作成し、これ
によりＰ／Ｓ変換を開始して、このタイミングでＲＤを
送出する。
ＯＦＦは端末ＣＬＫに同期している。また、Ｐ／Ｓ変換
のタイミングについては、ＲＳ−ＣＳフラグの立ち上が
りを微分して、Ｐ／Ｓ変換のタイミングを作成し、これ
によりＰ／Ｓ変換を開始して、このタイミングでＲＤを
送出する。
【００２４】このようにして、ＣＤをＯＮ／ＯＦＦする
条件として、ＣＤの検出状態にセルの記憶状態を加える
ことにより、セル受信メモリ５内にセルが記憶されてい
る時（ＲＤを送出中）にＣＤ ＯＦＦの情報を受けて
も、ＣＤがＯＦＦされることがなくなる。また、ＲＳ−
ＣＳ時間が来て、初めてＰ／Ｓ変換のタイミングを作成
するため、従来のようなＲＳ−ＣＳdelay 時間に誤差が
生じる事がなくなる。
条件として、ＣＤの検出状態にセルの記憶状態を加える
ことにより、セル受信メモリ５内にセルが記憶されてい
る時（ＲＤを送出中）にＣＤ ＯＦＦの情報を受けて
も、ＣＤがＯＦＦされることがなくなる。また、ＲＳ−
ＣＳ時間が来て、初めてＰ／Ｓ変換のタイミングを作成
するため、従来のようなＲＳ−ＣＳdelay 時間に誤差が
生じる事がなくなる。
【００２５】
【発明の効果】以上説明した様に、本発明によれば、キ
ャリアをＯＦＦする際、キャリアの状態と受信セルのカ
ウント数とを参照してキャリアをＯＦＦするようにした
ので、受信データが途中で切れることを防止することが
できる。また、送信要求から送信許可までの時間をトリ
ガとしてＰ／Ｓ変換のタイミングを作成するようにした
ので、ＲＳ−ＣＳdelay 時間に誤差が生じることがなく
なる。
ャリアをＯＦＦする際、キャリアの状態と受信セルのカ
ウント数とを参照してキャリアをＯＦＦするようにした
ので、受信データが途中で切れることを防止することが
できる。また、送信要求から送信許可までの時間をトリ
ガとしてＰ／Ｓ変換のタイミングを作成するようにした
ので、ＲＳ−ＣＳdelay 時間に誤差が生じることがなく
なる。
【図１】本発明のＡＴＭ伝送におけるＣＤ,ＲＤ位相調
整回路の実施例の構成を示す回路ブロック図である。
整回路の実施例の構成を示す回路ブロック図である。
【図２】本発明のＣＤ,ＲＤ位相調整回路の詳細を示す
回路ブロック図である。
回路ブロック図である。
【図３】実施例の動作を示すタイムチャートである。
【図４】従来のＲＳ−ＣＤ伝送の手順を示す説明図であ
る。
る。
【図５】従来のＲＳ−ＣＤ伝送の手順を示す説明図であ
る。
る。
【図６】従来のＡＴＭ伝送装置を示すブロック図であ
る。
る。
【図７】従来のＡＴＭ伝送装置を用いてＲＳ−ＣＤ伝送
を行った場合の各信号のタイムチャートである。
を行った場合の各信号のタイムチャートである。
【図８】従来のＡＴＭ伝送装置を用いてＲＳ−ＣＤ伝送
を行った場合の各信号のタイムチャートである。
を行った場合の各信号のタイムチャートである。
１ ＣＤ検出部 ２ ＣＤレジスタ ３ ＲＳ−ＣＳタイマ ４ セル書き込みコントローラ ５ セル受信メモリ ６ セル数カウンタ ７ セル受信メモリ読み出しコントローラ ８ ＨＤＬＣ処理部 ９ ＣＤ,ＲＤ位相調整回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−191431（ＪＰ，Ａ) 特開 平４−290342（ＪＰ，Ａ) 特開 平５−110581（ＪＰ，Ａ) 特許2871866（ＪＰ，Ｂ２) 特許3036914（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 29/10 H04L 12/28
Claims (1)
- 【請求項１】 ＡＴＭ伝送方式により、送信側からの送
信要求によってキャリアを送出し、受信側ではそのキャ
リアを検出し受信可能とすることによりデータ伝送を行
うＲＳ−ＣＤ伝送装置において、 受信したセルからキャリアの状態を検出するキャリア検
出部（１）と、 キャリア検出部（１）で検出したキャリアの状態を保持
するキャリアレジスタ（２）と、 キャリアレジスタ（２）に記憶されたキャリアの記憶タ
イミングに基づいて送信要求から送信許可までの時間を
カウントするタイマ（３）と、 受信したセルを記憶するセル受信メモリ（５）と、 セル受信メモリ（５）に記憶されたセル数をカウントす
るセル数カウンタ（６）と、 キャリアレジスタ（２）から出力されるキャリアの状態
とタイマ（３）から出力される時間とセル数カウンタ
（６）から出力されるセル数とを参照することにより、
キャリアの状態と受信データの位相を調整するととも
に、受信データをパラレル／シリアル変換するタイミン
グを作成する位相調整回路（９）と、を備えてなるＡＴ
Ｍ伝送におけるＣＤ,ＲＤ位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19671392A JP3199078B2 (ja) | 1992-07-23 | 1992-07-23 | Ａｔｍ伝送におけるｃｄ，ｒｄ位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19671392A JP3199078B2 (ja) | 1992-07-23 | 1992-07-23 | Ａｔｍ伝送におけるｃｄ，ｒｄ位相調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646102A JPH0646102A (ja) | 1994-02-18 |
| JP3199078B2 true JP3199078B2 (ja) | 2001-08-13 |
Family
ID=16362355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19671392A Expired - Fee Related JP3199078B2 (ja) | 1992-07-23 | 1992-07-23 | Ａｔｍ伝送におけるｃｄ，ｒｄ位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3199078B2 (ja) |
-
1992
- 1992-07-23 JP JP19671392A patent/JP3199078B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646102A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700843B2 (ja) | 多重通信制御装置 | |
| US6181675B1 (en) | Uninterrupted switching between active and backup systems in ATM communication apparatus | |
| US6519229B1 (en) | Transmission path interface apparatus | |
| JP3199078B2 (ja) | Ａｔｍ伝送におけるｃｄ，ｒｄ位相調整回路 | |
| JPH04267431A (ja) | エラスチックバッファ | |
| JP4101361B2 (ja) | 音声データ送受信装置および音声データ送受信システム | |
| JP2576811B2 (ja) | セル送出制御方式 | |
| JPH1013398A (ja) | 並列データ位相同期回路 | |
| JPH04291547A (ja) | Ａｔｍ多重伝送方式 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| JPH0357349A (ja) | 回線速度検出方式 | |
| JP3170827B2 (ja) | ポーリングデータ収集システム | |
| JPS61227444A (ja) | 伝送異常検出回路 | |
| JP2756002B2 (ja) | ローカルエリア網のフレーム伝送方式 | |
| KR19980073172A (ko) | 비동기식 데이터 송수신 장치의 에러 검출 방법 | |
| JP4096852B2 (ja) | 通信制御装置及び情報処理装置 | |
| KR100228475B1 (ko) | 프레임 데이터 수신장치 | |
| JP2919212B2 (ja) | セルシーケンス同期回路の遅延減少方式 | |
| KR100528410B1 (ko) | 고수준 데이터 링크 제어 방식 통신에서 동기 신호 및 패킷 상태 정보 제어 장치 | |
| JP2001217849A (ja) | 通信システムおよび通信システムにおける割込み方法 | |
| JP3027652B2 (ja) | 位相制御回路 | |
| JP2760323B2 (ja) | Ａｔｍセルフォーマット変換回路 | |
| JP2937750B2 (ja) | ポインタ挿入装置 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP3403501B2 (ja) | 受信データタイミング決定方法及びその回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010522 |
|
| LAPS | Cancellation because of no payment of annual fees |