JP3198733B2 - インバータのパワートランジスタ駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータのパワートラ
ンジスタ駆動回路の改良に関し、詳しくは、小容量のド
ライバーで駆動可能としたものに関する。

【０００２】

【従来の技術】一般に、インバータには、直流を電源周
波数とは異なる周波数の三相交流に変換する直流- 交流
変換部を有し、該変換部において、上下に接続して成る
２個のパワートランジスタを１組とし、これを３組を並
列に接続した６個のパワートランジスタを備えるととも
に、該各パワートランジスタに対応して、該各パワート
ランジスタを個別にＯＮ- ＯＦＦ制御する６個のドライ
バーを有する。

【０００３】

【発明が解決しようとする課題】しかしながら、従来で
は、パワートランジスタとして、例えば２０〜１００Ａ
等の容量の大きいものを使用する場合には、各ドライバ
ーも大容量のものを使用する必要があった。

【０００４】即ち、各ドライバーは、対応するパワート
ランジスタを順バイアス状態としてＯＮ作動させる機能
に加えて、強制的に逆バイアス状態としてＯＦＦ作動を
維持する機能を有し、この後者の機能によりＯＮ作動へ
の誤動作を防止しているが、前者の順バイアス状態とす
る機能に関しては、高い増幅率ＨFEのパワートランジス
タを使用すれば小値のベース電流で駆動できるので、小
容量のドライバーで足りるものの、後者の逆バイアス状
態とする機能については、図４に示すように、パワート
ランジスタのＯＮ状態でベース電流を停止させてもＯＦ
Ｆ状態に移行するには比較的長い時間が必要である関係
上、パワートランジスタのＯＮ- ＯＦＦ切換えについて
は、アーム短絡を防止する上で所定のデッド時間を設け
ている。この場合、デッド時間が短いほど理論値に近い
出力波形が得られるので、パワートランジスタのＯＮ状
態からＯＦＦ状態への移行時間を最短時間にすべく、パ
ワートランジスタに逆バイアス電圧を与えて逆バイアス
電流を流し、これによりパワートランジスタの少数キャ
リアを飽和させて、パワートランジスタのＯＦＦ時間を
短くすることが一般的に行われる。しかし、パワートラ
ンジスタのＯＦＦ時間は上記逆バイアス電流の大きさに
比例する関係上、必要な逆バイアス電流を流すように設
計すると、ドライバーの定格を越えるため、大容量のド
ライバーを使用する必要があり、その結果、従来では、
ドライバーが大型化し、計６個のドライバーを合せる
と、これを配置するプリント基板上の占有面積が大きく
てインバータ全体として大型化すると共に高価格に付く
欠点があった。

【０００５】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、大容量のパワートランジスタを使用
する場合であっても、小容量のドライバーを使用できる
インバータのパワートランジスタ駆動回路を提供するこ
とにある。

【０００６】

【課題を解決するための手段】以上の目的を達成するた
め、本発明では、ドライバーに流れる逆バイアス電流を
小値に制限しつつ、パワートランジスタに流れる逆バイ
アス電流を大値に確保することにより、小容量のドライ
バーを使用可能とすることとする。

【０００７】すなわち、請求項１記載の発明の具体的な
解決手段は、高増幅率の６個のパワートランジスタ（５
ｕ１）〜（５ｗ２）の各々に対応して設けられ、対応す
るパワートランジスタをＯＮ- ＯＦＦ制御する第１及び
第２のパワートランジスタ（Ｑ１）、（Ｑ２）を有する
プリドライバー（１０）を備え、該第１のパワートラン
ジスタ（Ｑ１）は、制御信号に応じてＯＮ作動して上記
対応するパワートランジスタにベース電流を流す順バイ
アス回路（１５）を形成し、上記第２のパワートランジ
スタ（Ｑ２）は、上記第１のトランジスタ（Ｑ１）がＯ
ＦＦ作動するとき制御信号に応じてＯＮ作動して上記対
応するパワートランジスタのベースに逆バイアス電流を
流す逆バイアス回路（１６）を形成するインバータのパ
ワートランジスタ駆動回路を対象とする。そして、上記
逆バイアス回路（１６）に配置される抵抗（Ｒ１）と、
該抵抗（Ｒ１）の端子電圧をベース電圧とし、該ベース
電圧が設定値を越えたときＯＮ作動して上記抵抗（Ｒ
１）及び第２のトランジスタ（Ｑ２）に流れる電流を軽
減するよう上記逆バイアス回路（１６）を迂回する分流
回路（１７）を形成する第３のトランジスタ（Ｑ０）と
を設ける構成とする。

【０００８】また、請求項２記載の発明では、上記請求
項１記載の発明の構成に加えて、分流回路（１７）のう
ち順バイアス回路（１５）と共用する部分を除く箇所
に、逆バイアス電流の流通方向と同方向にダイオード
（Ｄ）を挿入する構成とする。

【０００９】加えて、請求項１記載の発明では、上記請
求項２記載の発明の構成に加えて、プリドライバー（１
０）の電源端子とアース端子間に、コンデンサ（Ｃ０）
を接続する構成とする。

【００１０】

【作用】以上の構成により、請求項１記載の発明では、
第１のトランジスタ（Ｑ１）がＯＮ作動し、第２のトラ
ンジスタ（Ｑ２）がＯＦＦ作動したパワートランジスタ
の順バイアス状態では、パワートランジスタが高増幅率
であるので、第１のトランジスタ（Ｑ１）が流すベース
電流が小値であっても、パワートランジスタを良好に駆
動できる。

【００１１】一方、第２のトランジスタ（Ｑ２）がＯＮ
作動し、第１のトランジスタ（Ｑ１）がＯＦＦ作動した
パワートランジスタの逆バイアス状態では、逆バイアス
回路（１６）が形成されて、逆バイアス電流が抵抗（Ｒ
１）を経て第２のトランジスタ（Ｑ１）に流れるので、
第１のトランジスタ（Ｑ２）に流れる逆バイアス電流
は、抵抗（Ｒ１）及び回路インピーダンス等で小値に制
限され、従って小容量のプリドライバーが使用可能であ
る。

【００１２】そして、上記抵抗（Ｒ１）に対する逆バイ
アス電流の流通によりその端子電圧が設定値を越える
と、第３のトランジスタ（Ｑ０）がＯＮ作動して分流回
路（１７）が形成されて、逆バイアス電流が直接に第３
のトランジスタ（Ｑ０）を経てパワートランジスタを循
環し、上記抵抗（Ｒ１）及び第２のトランジスタ（Ｑ
２）を迂回するので、大きな逆バイアス電流が確保され
て、パワートランジスタのＯＮ- ＯＦＦ切換えのデッド
時間が短くなる。

【００１３】また、請求項２記載の発明では、第３のト
ランジスタ（Ｑ０）のＯＮ作動による分流回路（１７）
の形成時には、この分流回路（１７）の形成と回路イン
ピーダンスのＬ成分に起因して、パワートランジスタが
ＯＦＦした直後等に逆バイアス電流とは逆方向の電流、
即ちベース電流が不用意に分流回路（１７）及び第１の
トランジスタ（Ｑ２）に逆並列のフライホイールダイオ
ードを流れることも想定され、この場合に逆バイアス電
流とベース電流との大小変化の繰返しに伴いパワートラ
ンジスタの発振を招き易くなっても、分流回路（１７）
に挿入したダイオード（Ｄ）存在により上記ベース電流
の流通が阻止されるので、そのパワートランジスタの発
振が確実に防止される。

【００１４】更に、請求項３記載の発明では、上記ダイ
オード（Ｄ）の存在によりプリドライバー（１０）のイ
ンピーダンスが高くなって、特に負極性のノイズに対し
て誤動作し易くなるものの、プリドライバー（１０）に
接続したコンデンサ（Ｃ０）により、ノイズ分の高調波
がコンデンサ（Ｃ０）に流れて、プリドライバー（１
０）には流れないので、ノイズに対する誤動作が有効に
防止される。

【００１５】

【発明の効果】以上説明したように、請求項１記載の発
明のインバータのパワートランジスタ駆動回路によれ
ば、大容量のパワートランジスタ用の駆動回路であって
も、そのパワートランジスタの逆バイアス電流を大値に
確保してパワートランジスタのＯＮ- ＯＦＦ切換えのデ
ッド時間を効果的に短縮しつつ、ドライバーを流通する
逆バイアス電流を小値に制限したので、小型で低価格の
小容量ドライバーを使用でき、プリント基板に対する占
有面積を小さく制限して、インバータ全体の小型化及び
低価格化を図ることができる。

【００１６】また、請求項２記載の発明によれば、ダイ
オードを使用して、パワートランジスタの発振を確実に
防止したので、インバータの上下アームの短絡に起因す
るパワートランジスタの破損や、保護装置の作動による
システムダウンを防止でき、インバータの正常動作を確
保できる。

【００１７】更に、請求項３記載の発明によれば、コン
デンサを用いて、ノイズ分の高調波を該コンデンサに流
したので、ノイズによるプリドライバーの誤動作を有効
に抑制ないし防止して、インバータの正常動作を確保で
きる。

【００１８】

【実施例】以下、本発明の実施例を図面に基いて説明す
る。

【００１９】図１は、インバータの全体概略構成を示
し、（１）は三相電源、（２）は三相電源（１）を入力
電源とする例えばパルス幅変調制御式のインバータ、
（３）はインバータ（２）により駆動される三相誘導モ
ータである。

【００２０】上記インバータ（２）は、三相電源（１）
の三相交流電圧を直流電圧に変換するダイオード整流回
路（４ａ）及びコンデンサ平滑回路（４ｂ）とから成る
交流- 直流変換部（４）と、該交流- 直流変換部（４）
からの直流電圧を電源周波数とは異なる適宜周波数の三
相交流電圧に変換する直流- 交流変換部（５）とを備え
る。該直流- 交流変換部（５）は、上下に直列に接続し
た２個のパワートランジスタを１組として３組設けた合
計６個のパワートランジスタ（５ｕ１），（５ｕ２）、
（５ｖ１），（５ｖ２）、（５ｗ１），（５ｗ２）より
成る。

【００２１】更に、上記インバータ（２）は、内部に、
運転／停止信号や周波数指示信号を外部から受け、周波
数指示信号に対応する制御信号としてのＰＷＭ信号を発
生するマイクロコンピュータ等より成る制御回路（６）
と、該制御回路（６）からのＰＷＭ信号を受け、該ＰＷ
Ｍ信号に応じて上記６個のパワートランジスタ（５ｕ
１）〜（５ｗ２）を個別に駆動する駆動回路（７）とを
有する。

【００２２】上記駆動回路（７）の詳細を図２に示す。
尚、図２の駆動回路（７）は、各パワートランジスタ
（５ｕ１）〜（５ｗ２）毎の回路部分が互いに共通であ
るので、パワートランジスタ（５ｕ１）に対する回路部
分のみを示している。

【００２３】同図において、パワートランジスタ（５ｕ
１）は、高増幅率ＨFEのトランジスタ（Ｔｒ）…より成
り、一例として３段ダーリントン接続の場合を示してい
る。（Ｅ１）はパワートランジスタ（５ｕ１）のエミッ
タＥ- ベースＢ間に逆バイアス電圧を与える逆バイアス
電源、（Ｅ２）はパワートランジスタ（５ｕ１）のエミ
ッタＥ- ベースＢ間に順バイアス電圧を与えるベース電
源である。

【００２４】（７ａ）は上記駆動回路（７）に備えるマ
イクロコンピュータ、（１０）はプリドライバーであっ
て、上記マイクロコンピュータ（７ａ）から出力される
ＰＷＭ信号を受信して発光する光半導体（１１）と、第
１のトランジスタ（Ｑ１）と、第２のトランジスタ（Ｑ
２）と、上記光半導体（１１）の発する光を受光して、
上記ＰＷＭ信号がＯＮ（Ｌｏｗ出力）のとき第１のトラ
ンジスタ（Ｑ１）をＯＮ作動させると同時に第２のトラ
ンジスタ（Ｑ２）をＯＦＦ作動させる一方、ＰＷＭ信号
がＯＦＦ（Ｈｉｇｈ出力）のとき第１のトランジスタ
（Ｑ１）をＯＦＦ作動させると同時に第２のトランジス
タ（Ｑ２）をＯＮ作動させるインターフェース回路（１
２）とを有する。また、（Ｒ０）はベース電源（Ｅ２）
と第１のトランジスタ（Ｑ１）との間に介設された抵抗
である。

【００２５】従って、第１のトランジスタ（Ｑ１）のＯ
Ｎ時には、ベース電源（Ｅ２）からベース電流ＩＢ１が
図２に実線で示すように、抵抗（Ｒ０）、第１のトラン
ジスタ（Ｑ１）を経てパワートランジスタ（５ｕ１）の
ベースＢに流れ、その後、そのエミッタＥからベース電
源（Ｅ２）に戻る順バイアス回路（１５）が形成され
る。

【００２６】一方、第２のトランジスタ（Ｑ２）のＯＮ
時には、逆バイアス電源（Ｅ１）から逆バイアス電流Ｉ
Ｂ２が図２に破線で示すようにパワートランジスタ（５
ｕ１）のエミッタＥからベースＢに流れ、その後、抵抗
（Ｒ１）及び第２のトランジスタ（Ｑ２）を経て逆バイ
アス電源（Ｅ１）に戻る逆バイアス回路（１６）が形成
される。

【００２７】そして、図２において、上記逆バイアス回
路（１６）には、パワートランジスタ（５ｕ１）のベー
スＢを第１のトランジスタ（Ｑ１）と第２のトランジス
タ（Ｑ２）との間に接続する回路部分に、抵抗（Ｒ１）
が介設される。該抵抗（Ｒ１）のパワートランジスタ
（５ｕ１）側には、別途設けた第３のトランジスタ（Ｑ
０）のエミッタが接続され、他側には第３のトランジス
タ（Ｑ０）のベースが接続されていて、抵抗（Ｒ１）の
端子電圧が第３のトランジスタ（Ｑ０）のベース電圧と
なる。上記第３のトランジスタ（Ｑ０）のコレクタはア
ース線路（１３）に接続される。従って、第３のトラン
ジスタ（Ｑ０）のＯＮ作動時には、逆バイアス電源（Ｅ
１）の電圧により逆バイアス電流がパワートランジスタ
（５ｕ１）のエミッタＥ及びベースＢを経た後、上記抵
抗（Ｒ１）及び第２のトランジスタ（Ｑ２）に流入す
る。この電流によって第３のトランジスタ（Ｑ０）のベ
ース-エミッ間にそのＯＮ作動に必要な十分なバイアス
が加えられると、該第３のトランジスタ（Ｑ０）がＯＮ
して、図中一点鎖線で示すように、直ちに第３のトラン
ジスタ（Ｑ０）を流通して再び逆バイアス電源（Ｅ１）
に戻る分流回路（１７）が形成される。

【００２８】更に、上記分流回路（１７）のうち順バイ
アス回路（１５）と共用する部分を除く箇所、即ち第３
のトランジスタ（Ｑ０）のコレクタからアース回路（１
３）及び逆バイアス電源（Ｅ１）を経てベース電源（Ｅ
２）との回路接続点ａまでの間に、ダイオード（Ｄ）
が、その電流流通の許容方向を逆バイアス電流ＩＢ２の
流通方向と同方向に設定して挿入されている。

【００２９】加えて、上記プリドライバー（１０）にお
いて、ベース電源（Ｅ２）が印加される電源端子（１０
ａ）と、アース回路（１３）が接続されるアース端子
（１０ｂ）との間には、ベース電源（Ｅ２）及び逆バイ
アス電源（Ｅ１）の直列回路と並列にコンデンサ（Ｃ
０）が接続されている。尚、図２中、（Ｚ）は抵抗及び
インダクタンスより成る線路のインピーダンスである。

【００３０】したがって、上記実施例においては、マイ
クロコンピュータ６ａからのＰＷＭ信号がＯＮ（Ｌｏｗ
信号）のときには、プリドライバー（１０）の第１のト
ランジスタ（Ｑ１）がＯＮ動作し、第２のトランジスタ
（Ｑ２）がＯＦＦ動作する。その結果、順バイアス回路
（１５）が形成されて、ベース電源（Ｅ２）からベース
電流ＩＢ１が図２実線の通り流れるので、パワートラン
ジスタ（５ｕ１）は順バイアス状態となってＯＮ作動す
る。

【００３１】ここに、パワートランジスタ（５ｕ１）は
高増幅率のものが使用されているので、ベース電流ＩＢ
１は、抵抗（Ｒ０）及び抵抗（Ｒ１）で制限された小値
の電流であっても、パワートランジスタ（５ｕ１）を良
好に駆動でき、従って、プリドライバー（１０）として
第１のトランジスタ（Ｑ１）が小容量のものを使用でき
る。

【００３２】また、マイクロコンピュータ６ａからのＰ
ＷＭ信号がＯＦＦ（Ｈｉｇｈ信号）のときには、プリド
ライバー（１０）の第１のトランジスタ（Ｑ１）がＯＦ
Ｆ動作し、第２のトランジスタ（Ｑ２）がＯＮ動作す
る。このことにより、逆バイアス回路（１６）が形成さ
れて、逆バイアス電源（Ｅ１）から逆バイアス電流が図
２破線の通り流れるので、パワートランジスタ（５ｕ
１）は逆バイアス状態となって、そのＯＮ作動への誤作
動が有効に防止される。

【００３３】その際、上記逆バイアス回路（１６）に
は、抵抗（Ｒ１）とインピーダンス（Ｚ）、及び各半導
体の内部インピーダンスとの合成抵抗によって定まる電
流が流れ、この電流によって抵抗（Ｒ１）の両端に電圧
が生じ、この端子電圧が設定値Ｖ０（例えば０．７ｖ）
に達すると、第３のトランジスタ（Ｑ０）がＯＮ作動し
て、抵抗（Ｒ１）及び第２のトランジスタ（Ｑ２）を除
外した分流回路（１７）が形成されるので、パワートラ
ンジスタ（５ｕ１）のエミッタＥ- ベースＢ間には、イ
ンピーダンス（Ｚ）及び各半導体の内部インピーダンス
の合成抵抗によって定まる大値の逆バイアス電流ＩＢ２
が流れる。その結果、上記大値の逆バイアス電流ＩＢ２
によってパワートランジスタ（５ｕ１）の少数キャリア
が短時間で飽和するので、該パワートランジスタ（５ｕ
１）のＯＮ状態からＯＦＦ状態への移行時間が極めて短
く短縮される。

【００３４】ここに、プリドライバー（１０）の第２の
トランジスタ（Ｑ２）に流れる電流は、抵抗（Ｒ１）で
制限されて小値であるので、第２のトランジスタ（Ｑ
２）の容量が小さい小容量のプリドライバー（１０）の
使用が可能となって、小型化できる。この場合、第２の
トランジスタ（Ｑ２）に流れる電流値は略（Ｖ０／Ｒ１
の抵抗値）となり、この電流値を第２のトランジスタ
（Ｑ２）の許容できる範囲内で大値に設定しておけば、
第３のトランジスタ（Ｑ０）に流れる電流値（即ち、逆
バイアス電流ＩＢ２から第２のトランジスタ（Ｑ２）に
流れる電流値を減算した電流値）を最小値に制限できる
ので、第３のトランジスタ（Ｑ０）の容量を最小に設定
でき、従って、より一層の小型化が可能となる。

【００３５】また、パワートランジスタ（５ｕ１）のＯ
ＦＦ時には、そのコレクタＣ- エミッタＥ間電圧が微小
電圧値から交流- 直流変換部（４）のコンデンサ平滑回
路（４ｂ）の端子電圧まで急上昇する関係上、パワート
ランジスタ（５ｕ１）のコレクタＣ- ベースＢ間の容量
（図３に示すコンデンサＣ１）により、上記電圧の急変
化に応じた値（Ｃ１・ｄＶ／ｄｔ）の電流Ｉが発生し、
この電流Ｉが図３に実線で示すように流れ、この電流Ｉ
により回路のインピーダンス（Ｚ）中のインダクタンス
分にエネルギーが蓄積されるため、この電流Ｉの消滅後
は、同図に破線で示すように分流回路（１７）と第２の
トランジスタ（Ｑ２）に逆バイアス電流とは反対方向，
即ち順バイアス方向の電流が流れて、パワートランジス
タ（５ｕ１）がＯＮ作動する誤動作が懸念され、この場
合、上記順バイアス方向の電流の消滅によりパワートラ
ンジスタ（５ｕ１）がＯＦＦ作動すると、このＯＦＦ作
動に伴い再び上記実線で示す電流Ｉが発生して、図５
（ｂ）に示すように以上の動作を繰返すため、パワート
ランジスタ（５ｕ１）の発振を招くが、本実施例では、
逆バイアス電源（Ｅ１）の前段に配置したダイオード
（Ｄ）によって、上記エネルギー蓄積に伴う図中破線の
順バイアス方向の電流の流通が阻止されて、パワートラ
ンジスタ（５ｕ１）のベース電流が同図（ａ）に示すよ
うに逆バイアス電流ＩＢ２の消滅により零値に収束する
ので、パワートランジスタ（５ｕ１）がＯＮ作動する誤
動作が解消され、その結果、上下アームを構成する一対
のパワートランジスタ（５ｕ１），（５ｕ２）の短絡に
起因するこれ等の破損や、保護装置の作動に伴うシステ
ムダウンを防止して、インバータ（２）の正常作動を確
保できる。

【００３６】しかも、図２の回路では、プリドライバー
（１０）は、ベース電源（Ｅ２）及び逆バイアス電源
（Ｅ１）の直列回路が作動電源となるが、この直列回路
にダイオード（Ｄ）が介設される関係上、プリドライバ
ー（１０）のインピーダンスが高くなり、ノイズに対し
て誤動作し易くなるものの、電源端子（１０ａ）とアー
ス端子（１０ｂ）との間には、並列にコンデンサ（Ｃ
０）が接続されていて、ノイズ分の高調波が該コンデン
サ（Ｃ０）に流れるので、ノイズに対する誤動作が有効
に防止される。

【００３７】尚、上記コンデンサ（Ｃ０）の配置に伴
い、新たに図３に一点鎖線で示すような循環経路が構成
されて電流が流れるため、上記と同様にパワートランジ
スタ（５ｕ１）の発振を招く懸念が生じるが、その電流
値はコンデンサ（Ｃ０）の容量値に依存するため、この
コンデンサ（Ｃ０）の容量値を発振しないように適宜値
に選定すれば支障はない。

【００３８】また、上記実施例では、上アームを構成す
るパワートランジスタ（５ｕ１）の回路について説明し
たが、パワートランジスタ用駆動回路では下アームを構
成する各パワートランジスタ（５ｕ２）、（５ｖ２）、
（５ｗ２）の回路はその３回路が一体となるので、本発
明は図６に示す駆動回路にも適用できる。

【図面の簡単な説明】

【図１】誘導モータをインバータで駆動する場合の全体
構成図である。

【図２】上アームを構成するパワートランジスタ駆動回
路を示す電気回路図である。

【図３】作動説明図である。

【図４】パワートランジスタのＯＮ作動からＯＦＦ作動
への移行の詳細を示す説明図である。

【図５】パワートランジスタが発振する場合と発振しな
い場合のベース電流を示す図である。

【図６】下アームを構成する３個のパワートランジスタ
の駆動回路を示す電気回路図である。

【符号の説明】

（７） 駆動回路 （５ｕ１）〜（５ｗ２） パワートランジスタ （１０） プリドライバー （Ｑ１） 第１のトランジスタ （Ｑ２） 第２のトランジスタ （１５） 順バイアス回路 （１６） 逆バイアス回路 （Ｒ１） 抵抗 （Ｅ１） 逆バイアス電源 （Ｅ２） ベース電源 （Ｑ０） 第３のトランジスタ （１７） 分流回路 （Ｄ） ダイオード （Ｃ０） コンデンサ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/5387 H02J 1/00 310 H02M 1/08 H03K 17/615

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 高増幅率の６個のパワートランジスタ
   （５ｕ１）〜（５ｗ２）の各々に対応して設けられ、対
   応するパワートランジスタをＯＮ- ＯＦＦ制御する第１
   及び第２のパワートランジスタ（Ｑ１）、（Ｑ２）を有
   するプリドライバー（１０）を備え、該第１のパワート
   ランジスタ（Ｑ１）は、制御信号に応じてＯＮ作動して
   上記対応するパワートランジスタにベース電流を流す順
   バイアス回路（１５）を形成し、上記第２のパワートラ
   ンジスタ（Ｑ２）は、上記第１のトランジスタ（Ｑ１）
   がＯＦＦ作動するとき制御信号に応じてＯＮ作動して上
   記対応するパワートランジスタのベースに逆バイアス電
   流を流す逆バイアス回路（１６）を形成するインバータ
   のパワートランジスタ駆動回路であって、上記逆バイア
   ス回路（１６）に配置された抵抗（Ｒ１）と、該抵抗
   （Ｒ１）の端子電圧をベース電圧とし、該ベース電圧が
   設定値を越えたときＯＮ作動して上記抵抗（Ｒ１）及び
   第２のトランジスタ（Ｑ２）に流れる電流を軽減するよ
   う上記逆バイアス回路（１６）を迂回する分流回路（１
   ７）を形成する第３のトランジスタ（Ｑ０）とを備えた
   ことを特徴とするインバータのパワートランジスタ駆動
   回路。
2. 【請求項２】 分流回路（１７）のうち順バイアス回路
   （１５）と共用する部分を除く箇所に、逆バイアス電流
   の流通方向と同方向にダイオード（Ｄ）が挿入されてい
   ることを特徴とする請求項１記載のインバータのパワー
   トランジスタ駆動回路。
3. 【請求項３】 プリドライバー（１０）の電源端子とア
   ース端子間には、コンデンサ（Ｃ０）が接続されること
   を特徴とする請求項２記載のインバータのパワートラン
   ジスタ駆動回路。