JP2833799B2 - チョッパー回路 - Google Patents
チョッパー回路Info
- Publication number
- JP2833799B2 JP2833799B2 JP28259989A JP28259989A JP2833799B2 JP 2833799 B2 JP2833799 B2 JP 2833799B2 JP 28259989 A JP28259989 A JP 28259989A JP 28259989 A JP28259989 A JP 28259989A JP 2833799 B2 JP2833799 B2 JP 2833799B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- transistor
- load
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘導性の負荷を有する負荷回路に用いて好適
なチョッパー回路に関する。
なチョッパー回路に関する。
従来、誘導性の負荷を有する負荷回路に用いられるチ
ョッパー回路としては、例えば第２図に示すような回路
が用いられていた。即ち、同図に示すように、交流電力
源Ｖの出力電力を整流する整流回路Ｓの出力端子には平
滑用コンデンサC1が接続され、該平滑用コンデンサC1に
並列に負荷回路Ｆとスイッチング用トランジスタTrとが
接続されていた。また、負荷回路Ｆが駆動されている間
に該負荷回路Ｆ中のインダクタンスL2に蓄積されたエネ
ルギーを放散するためのダイオードD1が該負荷回路Ｆに
並列に接続されていた。さらに、スナバ回路を形成する
抵抗器R1とコンデンサC2とがトランジスタTrに並列に接
続されて構成されるのが通常であった。なお、負荷回路
Ｆ中の記号R2は該負荷回路Ｆ中の抵抗成分を代表的に表
示している。
ョッパー回路としては、例えば第２図に示すような回路
が用いられていた。即ち、同図に示すように、交流電力
源Ｖの出力電力を整流する整流回路Ｓの出力端子には平
滑用コンデンサC1が接続され、該平滑用コンデンサC1に
並列に負荷回路Ｆとスイッチング用トランジスタTrとが
接続されていた。また、負荷回路Ｆが駆動されている間
に該負荷回路Ｆ中のインダクタンスL2に蓄積されたエネ
ルギーを放散するためのダイオードD1が該負荷回路Ｆに
並列に接続されていた。さらに、スナバ回路を形成する
抵抗器R1とコンデンサC2とがトランジスタTrに並列に接
続されて構成されるのが通常であった。なお、負荷回路
Ｆ中の記号R2は該負荷回路Ｆ中の抵抗成分を代表的に表
示している。
第２図に示したような従来のチョッパー回路において
は、平滑用コンデンサC1はトランジスタTrのON/OFF時に
関係なく常に整流回路Ｓの出力電流により充電されるた
めに、耐圧が大きく容量も大きなコンデンサであること
が要求された。そのため、該コンデンサC1としては、形
状が大きくコストも高いものが必要であった。このこと
はチョッパー回路全体の形状を小型化することが難し
く、かつチョッパー回路全体の生産コストを低減するこ
とが困難な大きな要因であった。
は、平滑用コンデンサC1はトランジスタTrのON/OFF時に
関係なく常に整流回路Ｓの出力電流により充電されるた
めに、耐圧が大きく容量も大きなコンデンサであること
が要求された。そのため、該コンデンサC1としては、形
状が大きくコストも高いものが必要であった。このこと
はチョッパー回路全体の形状を小型化することが難し
く、かつチョッパー回路全体の生産コストを低減するこ
とが困難な大きな要因であった。
また、第２図に示す従来のチョッパー回路において
は、トランジスタTrをスイッチング時のサージ電流によ
る破壊から守るためにスナバ回路が必要となった。
は、トランジスタTrをスイッチング時のサージ電流によ
る破壊から守るためにスナバ回路が必要となった。
本発明は従来のチョッパー回路のこのような欠点を解
消するためになされたものであり、形状が大型で価格の
高い平滑用コンデンサC1を用いることなく、かつスナバ
回路も不要として、従って全体形状を小型にすることが
可能であり、かつ部品点数が少なく生産コストも安価な
チョッパー回路を提供することを目的とする。
消するためになされたものであり、形状が大型で価格の
高い平滑用コンデンサC1を用いることなく、かつスナバ
回路も不要として、従って全体形状を小型にすることが
可能であり、かつ部品点数が少なく生産コストも安価な
チョッパー回路を提供することを目的とする。
本発明のチョッパー回路は、誘導性の負荷を有する負
荷回路に流れる交流電力源の整流回路の出力電流を断続
するスイッチング素子と、前記負荷回路中の誘導性負荷
に蓄えられたエネルギーを放出する整流素子とを備えた
チョッパー回路において、前記スイッチング素子と前記
整流素子との間に第２の整流素子を接続し、該第２の整
流素子を介して前記スイッチング素子と並列となるよう
にコンデンサを接続せしめたことを特徴とするものであ
る。
荷回路に流れる交流電力源の整流回路の出力電流を断続
するスイッチング素子と、前記負荷回路中の誘導性負荷
に蓄えられたエネルギーを放出する整流素子とを備えた
チョッパー回路において、前記スイッチング素子と前記
整流素子との間に第２の整流素子を接続し、該第２の整
流素子を介して前記スイッチング素子と並列となるよう
にコンデンサを接続せしめたことを特徴とするものであ
る。
本発明のチョッパー回路においては、従来のチョッパ
ー回路において用いられた容量が大きく形状の大きな平
滑用コンデンサ及びスナバ回路の代わりに、第２の整流
素子と、該第２の整流素子を介してスイッチング素子と
並列に接続されるコンデンサとを設けたので、該コンデ
ンサには前記スイッチング素子がOFFとなるときのみ電
荷が充電されるため、該コンデンサの容量、従って形状
を小型化できかつ安価とでき、また平滑用コンデンサ及
びスナバ回路の代わりに設けた整流素子がもともと安価
で外形も小型であるので、チョッパー回路全体の形状が
小型化されると共に生産原価も極めて安くできるもので
ある。
ー回路において用いられた容量が大きく形状の大きな平
滑用コンデンサ及びスナバ回路の代わりに、第２の整流
素子と、該第２の整流素子を介してスイッチング素子と
並列に接続されるコンデンサとを設けたので、該コンデ
ンサには前記スイッチング素子がOFFとなるときのみ電
荷が充電されるため、該コンデンサの容量、従って形状
を小型化できかつ安価とでき、また平滑用コンデンサ及
びスナバ回路の代わりに設けた整流素子がもともと安価
で外形も小型であるので、チョッパー回路全体の形状が
小型化されると共に生産原価も極めて安くできるもので
ある。
以下図面を参照しながら本発明の一実施例を説明す
る。
る。
第１図は本発明の一実施例を示す回路図であり、第３
図は第１図に示した実施例の電流の流れる状態を示した
回路図である。
図は第１図に示した実施例の電流の流れる状態を示した
回路図である。
第１図において、交流電力源Ｖには並列に全波整流回
路Ｓが接続されている。また、該交流電力源Ｖには破線
で示す内部インダクタンスL1が存在する。全波整流回路
Ｓの出力端子には誘導性の負荷（すなわちインダクタン
ス）L2を有する負荷回路Ｆと，スイッチング用のトラン
ジスタTrとを直列に接続した回路網が接続される。該負
荷回路Ｆには、前記インダクタンスL2及び抵抗分R2とが
含まれる。該負荷回路Ｆには、第１のダイオードD3と第
２のダイオードD2を直列接続した回路が並列に接続され
る。また、ダイオードD2を介してコンデンサC3が前記ト
ランジスタTrに並列に接続される。
路Ｓが接続されている。また、該交流電力源Ｖには破線
で示す内部インダクタンスL1が存在する。全波整流回路
Ｓの出力端子には誘導性の負荷（すなわちインダクタン
ス）L2を有する負荷回路Ｆと，スイッチング用のトラン
ジスタTrとを直列に接続した回路網が接続される。該負
荷回路Ｆには、前記インダクタンスL2及び抵抗分R2とが
含まれる。該負荷回路Ｆには、第１のダイオードD3と第
２のダイオードD2を直列接続した回路が並列に接続され
る。また、ダイオードD2を介してコンデンサC3が前記ト
ランジスタTrに並列に接続される。
以下本実施例の動作を説明する。
まず、第３図（Ａ）に示したトランジスタTrがONのと
きの動作を説明する。
きの動作を説明する。
この場合には、交流電力源Ｖの出力を全波整流回路Ｓ
で整流した電源電流IDCが負荷回路Ｆ及びトランジスタT
rを介して流れるとともに、トランジスタTrがOFFのとき
にコンデンサC3に蓄えられた電荷による電流ICがダイオ
ードD3，負荷回路Ｆ及びトランジスタTrを介して流れ、
負荷回路Ｆに全体として流れる電流IFは前記電流IDCと
電流ICとの和となる。
で整流した電源電流IDCが負荷回路Ｆ及びトランジスタT
rを介して流れるとともに、トランジスタTrがOFFのとき
にコンデンサC3に蓄えられた電荷による電流ICがダイオ
ードD3，負荷回路Ｆ及びトランジスタTrを介して流れ、
負荷回路Ｆに全体として流れる電流IFは前記電流IDCと
電流ICとの和となる。
次に、第３図（Ｂ）で示すトランジスタTrがOFF状態
のときの動作を説明する。
のときの動作を説明する。
このときには、トランジスタTrがONの間に負荷回路Ｆ
中のインダクタンスL2に蓄積されたエネルギーがダイオ
ードD2及びダイオードD3を介して放出されるとともに、
同様にトランジスタTrがONのときに交流電力源Ｖ中のイ
ンダクタンスL1に蓄えられたエネルギーが整流回路S,負
荷回路Ｆ及びダイオードD2を介して放出され、コンデン
サC3に蓄えられる。
中のインダクタンスL2に蓄積されたエネルギーがダイオ
ードD2及びダイオードD3を介して放出されるとともに、
同様にトランジスタTrがONのときに交流電力源Ｖ中のイ
ンダクタンスL1に蓄えられたエネルギーが整流回路S,負
荷回路Ｆ及びダイオードD2を介して放出され、コンデン
サC3に蓄えられる。
このようにして、トランジスタTrがOFFのときに負荷
回路Ｆに流れる電流IFは比較的短い時間間隔において
は、トランジスタTrがONのときに該負荷回路Ｆに流れる
電流IFとその大きさが等しい。
回路Ｆに流れる電流IFは比較的短い時間間隔において
は、トランジスタTrがONのときに該負荷回路Ｆに流れる
電流IFとその大きさが等しい。
以上説明したように、コンデンサC3にはトランジスタ
TrがOFFのときのみ電荷が充電されるので、該コンデン
サC3の容量は小さなもので済み、またトランジスタTrの
スイッチング動作時に発生するサージ電流はダイードD2
及びコンデンサC3の回路により吸収される。さらに、ト
ランジスタTrがONのときにイニダクタンスL2に蓄えられ
るエネルギーはダイオードD2，D3により形成される回路
により放出されるとともに、交流電力源Ｖ中のインダク
タンスL1に蓄えられるエネルギーも負荷回路F,ダイオー
ドD2及びコンデンサC3により放出される。
TrがOFFのときのみ電荷が充電されるので、該コンデン
サC3の容量は小さなもので済み、またトランジスタTrの
スイッチング動作時に発生するサージ電流はダイードD2
及びコンデンサC3の回路により吸収される。さらに、ト
ランジスタTrがONのときにイニダクタンスL2に蓄えられ
るエネルギーはダイオードD2，D3により形成される回路
により放出されるとともに、交流電力源Ｖ中のインダク
タンスL1に蓄えられるエネルギーも負荷回路F,ダイオー
ドD2及びコンデンサC3により放出される。
なお、本実施例においては負荷回路Ｆに極性が時間的
に変化しないパルス列（直流パルス列）を印加するよう
にしたが、スイッチング用のトランジスタTrを直列に２
個接続したものを一対全波整流回路Ｓの出力端子に接続
し、この一対のトランジスタ列のそれぞれの接続点から
負荷回路Ｆに電流を供給するようにして、前記トランジ
スタTrのスイッチング時間を一定の時間ごとに切り換え
る（すなわち、ある時間は一方のトランジスタTrをOFF
状態にし続け、他方のトランジスタTrを断続的にスイッ
チングし、このトランジスタTrのOFF状態と断続的スイ
ッチング状態を一定の時間間隔で入れ換える）ことによ
り、一定の時間間隔ごとに極性が変化するパルス列（単
相交流パルス列）を負荷回路Ｆに印加するようにしても
よい。
に変化しないパルス列（直流パルス列）を印加するよう
にしたが、スイッチング用のトランジスタTrを直列に２
個接続したものを一対全波整流回路Ｓの出力端子に接続
し、この一対のトランジスタ列のそれぞれの接続点から
負荷回路Ｆに電流を供給するようにして、前記トランジ
スタTrのスイッチング時間を一定の時間ごとに切り換え
る（すなわち、ある時間は一方のトランジスタTrをOFF
状態にし続け、他方のトランジスタTrを断続的にスイッ
チングし、このトランジスタTrのOFF状態と断続的スイ
ッチング状態を一定の時間間隔で入れ換える）ことによ
り、一定の時間間隔ごとに極性が変化するパルス列（単
相交流パルス列）を負荷回路Ｆに印加するようにしても
よい。
同様にして、スイッチング用トランジスタTrを直列に
接続したものを３組以上全波整流回路Ｓの出力端子に接
続し、各組のトランジスタTrの直列接続点から、極性の
切り換わる時間間隔が３相以上位相がずれたパルス列
（多相交流パルス列）を負荷回路Ｆに印加するようにし
てもよい。
接続したものを３組以上全波整流回路Ｓの出力端子に接
続し、各組のトランジスタTrの直列接続点から、極性の
切り換わる時間間隔が３相以上位相がずれたパルス列
（多相交流パルス列）を負荷回路Ｆに印加するようにし
てもよい。
さらに、本発明のチョッパー回路に用いられるスイッ
チング素子としては、トランジスタの他にIGBTやパワー
MOSFET等のスイッチング素子を用いてもよい。
チング素子としては、トランジスタの他にIGBTやパワー
MOSFET等のスイッチング素子を用いてもよい。
本発明のチョッパー回路においては、スイッチング素
子と整流素子との間に第２の整流素子を接続し、該第２
の整流素子を介して前記スイッチング素子と並列となる
ようにコンデンサを接続せしめたので、該コンデンサに
充電される電荷が少ないため、該コンデンサの容量が小
さいもので済み、小さな形状のコンデンサを用いること
が可能となる。また、常時交流電力源による電流で充電
された平滑用コンデンサを用いず、かつスナバ回路を用
いることなく、その代わりに形状が小さく、かつ安価な
第２の整流素子とコンデンサとを用いるにすぎないため
に、チョッパー回路全体の形状が極めて小型になると同
時に、生産原価も極めて安上がりなものとなる。
子と整流素子との間に第２の整流素子を接続し、該第２
の整流素子を介して前記スイッチング素子と並列となる
ようにコンデンサを接続せしめたので、該コンデンサに
充電される電荷が少ないため、該コンデンサの容量が小
さいもので済み、小さな形状のコンデンサを用いること
が可能となる。また、常時交流電力源による電流で充電
された平滑用コンデンサを用いず、かつスナバ回路を用
いることなく、その代わりに形状が小さく、かつ安価な
第２の整流素子とコンデンサとを用いるにすぎないため
に、チョッパー回路全体の形状が極めて小型になると同
時に、生産原価も極めて安上がりなものとなる。
第１図は本発明の一実施例を示す回路図、第２図は従来
のチョッパー回路の一例を示す回路図、第３図（Ａ）・
（Ｂ）は第１図の実施例に流れる電流の状態を示すため
の回路図である。 Ｖ…交流電力源、L1，L2…インダクタンス、Ｓ…整流回
路、C1，C2，C3…コンデンサ、D1，D2，D3…ダイオー
ド、Tr…トランジスタ、Ｆ…負荷回路。
のチョッパー回路の一例を示す回路図、第３図（Ａ）・
（Ｂ）は第１図の実施例に流れる電流の状態を示すため
の回路図である。 Ｖ…交流電力源、L1，L2…インダクタンス、Ｓ…整流回
路、C1，C2，C3…コンデンサ、D1，D2，D3…ダイオー
ド、Tr…トランジスタ、Ｆ…負荷回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/00 - 7/00 H02M 3/00 - 3/44 H01F 7/18 H03K 17/00 - 17/70 H02M 1/00 - 1/30
Claims (1)
- 【請求項１】誘導性の負荷を有する負荷回路に流れる交
流電力源の整流回路の出力電流を断続するスイッチング
素子と、前記負荷回路中の誘導性負荷に蓄えられたエネ
ルギーを放出する整流素子とを備えたチョッパー回路に
おいて、前記スイッチング素子と前記整流素子との間に
第２の整流素子を接続し、該第２の整流素子を介して前
記スイッチング素子と並列となるようにコンデンサを接
続せしめたことを特徴とするチョッパー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28259989A JP2833799B2 (ja) | 1989-10-30 | 1989-10-30 | チョッパー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28259989A JP2833799B2 (ja) | 1989-10-30 | 1989-10-30 | チョッパー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03142613A JPH03142613A (ja) | 1991-06-18 |
| JP2833799B2 true JP2833799B2 (ja) | 1998-12-09 |
Family
ID=17654603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28259989A Expired - Fee Related JP2833799B2 (ja) | 1989-10-30 | 1989-10-30 | チョッパー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833799B2 (ja) |
-
1989
- 1989-10-30 JP JP28259989A patent/JP2833799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03142613A (ja) | 1991-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754411B2 (ja) | 電力変換装置のスナバ回路 | |
| JP2674341B2 (ja) | 電力変換装置のスナバ回路 | |
| EP0471421B1 (en) | Stabilizing power source apparatus | |
| JPH02261062A (ja) | 直流リンクにスイッチを使用した交流―交流変換装置 | |
| JPH07154967A (ja) | Ｄｃ−ｄｃコンバータとそれを用いた電子計算機 | |
| JPH06311743A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2833799B2 (ja) | チョッパー回路 | |
| JPH08308219A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP3656779B2 (ja) | 直流−直流変換装置 | |
| JP3531155B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3402362B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JP2538699Y2 (ja) | フルブリッジ型インバータ | |
| JPS5921279A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0453192Y2 (ja) | ||
| JPH0428229Y2 (ja) | ||
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| JPS5836232Y2 (ja) | サ−ジ吸収回路 | |
| JPH0548069B2 (ja) | ||
| JPH083196Y2 (ja) | スイッチング電源装置 | |
| JP3240631B2 (ja) | 定電圧・定周波数電源装置 | |
| JPH0132637B2 (ja) | ||
| JP2540294Y2 (ja) | パワーインバータの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |