JPH03142613A - チョッパー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘導性の負荷を有する負荷回路に用いて好適な
チョッパー回路に関する。

〔従来の技術〕

従来、誘導性の負荷を有する負荷回路に用いられるチョ
ッパー回路としては、例えば第２図に示すような回路が
用いられていた。即ち、同図に示すように、交流電力源
Ｖの出力電力を整流する整流回路Ｓの出力端子には平滑
用コンデンサＣ３が接続され、該平滑用コンデンサＣＩ
に並列に負荷回路Ｆとスイッチング用トランジスタＴｒ
とが接続されていた。また、負荷回路Ｆが駆動されてい
る間に該負荷回路Ｆ中のインダクタンスＬ、に蓄積され
たエネルギーを放散するためのダイオードＤ、が該負荷
回路Ｆに並列に接続されていた。さらに、スナバ回路を
懲戒する抵抗器Ｒ，とコンデンサＣ３とがトランジスタ
Ｔｒに並列に接続されて構成されるのが通常であった。

なお、負荷回路Ｆ中の記号Ｒ２は該負荷回路Ｆ中の抵抗
成分を代表的に表示している。

〔発明が解決しようとする課題〕

第２図に示したような従来のチョッパー回路においては
、平滑用コンデンサＣＩはトランジスタＴｒの０Ｎ１０
ＦＦ時に関係なく常に整流回路Ｓの出力電流により充電
されるために、耐圧が大きく容量も大きなコンデンサで
あることが要求された。そのため、該コンデンサＣ１と
しては、形状が大きくコストも高いものが必要であった
。このことはチョッパー回路全体の形状を小型化するこ
とが難しく、かつチョッパー回路全体の生産コストを低
減することが困難な大きな要因であった。

また、第２図に示す従来のチョッパー回路においては、
トランジスタＴｒをスイッチング時のサージ電流による
破壊から守るためにスナバ回路が必要となった。

本発明は従来のチョッパー回路のこのような欠点を解消
するためになされたものであり、形状が大型で価格の高
い平滑用コンデンサＣＩを用いることなく、かつスナバ
回路も不要として、従って全体形状を小型にすることが
可能であり、かつ部品点数が少なく生産コストも安価な
チョッパー回路を提供することを目的とする。

〔課題を解決するための手段〕

本発明のチョッパー回路は、誘導性の負荷を有するＩ’
を前回路に流れる交流電力源の整流回路の出力電流を断
続するスイッチング素子と、前記負荷回路中の誘導性負
荷に蓄えられたエネルギーを放出する整流素子とを備え
たチョッパー回路において、前記スイッチング素子と前
記整流素子との間に第２の整流素子を接続し、該第２の
整流素子を介して前記スイッチング素子と並列となるよ
うにコンデンサを接続せしめたことを特徴とするもので
ある。

〔作用〕

本発明のチョッパー回路においては、従来のチョッパー
回路において用いられた容量が大きく形状の大きな平滑
用コンデンサ及びスナバ回路の代わりに、第２の整流素
子と、該第２の整流素子を介してスイッチング素子と並
列に接続されるコンデンサとを設けたので、該コンデン
サには前記スイッチング素子がＯＦＦとなるときのみ電
荷が充電されるため、該コンデンサの容量、従って形状
を小型化できかつ安価とでき、また平滑用コンデンサ及
びスナバ回路の代わりに設けた整流素子がもともと安価
で外形も小型であるので、チョッパー回路全体の形状が
小型化されると共に生産原価も極めて安くできるもので
ある。

〔実施例〕

以下図面を参照しながら本発明の一実施例を説明する。

第１図は本発明の一実施例を示す回路図であり、第３図
は第１図に示した実施例の電流の流れる状態を示した回
路図である。

第１図において、交流電力源Ｖには並列に全波整流回路
Ｓが接続されている。また、該交流電力源Ｖには破線で
示す内部インダクタンスＬ、が存在する。全波整流回路
Ｓの出力端子には誘導性の負荷（すなわちインダクタン
ス）Ｌ２を有する負荷回路Ｆと、スイッチング用のトラ
ンジスタＴｒとを直列に接続した回路網が接続される。

該負荷回路Ｆには、前記インダクタンスＬ２及び抵抗分
Ｒ２とが含まれる。該負荷回路Ｆには、第１のダイオー
ドＤ３と第２のダイオードＤ２を直列接続した回路が並
列に接続される。また、ダイオードＤ２を介してコンデ
ンサＣ５が前記トランジスタＴｒに並列に接続される。

以下本実施例の動作を説明する。

まず、第３図（Ａ＞に示したトランジスタＴｒがＯＮの
ときの動作を説明する。

この場合には、交流電力源Ｖの出力を全波整流回路Ｓで
整流した電源電流Ｉ。、が負荷回路Ｆ及びトランジスタ
Ｔｒを介して流れるとともに、トランジスタＴｒがＯＦ
ＦのときにコンデンサＣ５に蓄えられた電荷による電流
■。がダイオードＤ。

、負荷回路Ｆ及びトランジスタＴ、を介して流れ、負荷
回路Ｆに全体として流れる電流Ｉ、は前記電流ｆｏｅと
電流■。との和となる。

次に、第３図（Ｂ）で示すトランジスタＴｒがＯＦＦ状
態のときの動作を説明する。

このときには、トランジスタＴ１がＯＮの間に負荷回路
Ｆ中のインダクタンスＬ２に蓄積されたエネルギーがダ
イオードＤ２及びダイオードＤ。

を介して放出されるとともに、同様にトランジスタＴ、
がＯＮのときに交流電力源Ｖ中のインダクタンスＬ１に
蓄えられたエネルギーが整流回路Ｓ。

負荷回路Ｆ及びダイオードＤ２を介して放出され、コン
デンサＣ５に蓄えられる。

このようにして、トランジスタＴｒがＯＦＦのときに負
荷回路Ｆに流れる電流ＩＦは比較的短い時間間隔におい
ては、トランジスタＴｒがＯＮのときに該負荷回路Ｆに
流れる電流１．とその大きさが等しい。

以上説明したように、コンデンサＣ３にはトランジスタ
ＴｒがＯＦＦのときのみ電荷が充電されるので、該コン
デンサＣ５の容量は小さなもので済み、またトランジス
タＴｒのスイッチング動作時に発生するサージ電流はダ
イードＤ、及びコンデンサＣ５の回路により吸収される
。さらに、トランジスタＴｒがＯＮのときにインダクタ
ンスＬ２に蓄えられるエネルギーはダイオードＤａ、Ｄ
ａにまり形成さむる回路により放出されるとともに、交
流電力源Ｖ中のインダクタンスＬ、に蓄えられるエネル
ギーも負荷回路Ｆ、ダイオードＤ２及びコンデンサＣ５
により放出される。

なお、本実施例においては負荷回路Ｆに極性が時間的に
変化しないパルス列（直流パルス列）を印加するように
したが、スイッチング用のトランジスタＴｒを直列に２
個接続したものを一対全波整流回路Ｓの出力端子に接続
し、この一対のトランジスタ列のそれぞれの接続点から
負荷回路Ｆに電流を供給するようにして、前記トランジ
スタＴｒのスイッチング時間を一定の時間ごとに切り換
える（すなわち、ある時間は一方のトランジスタＴｒを
ＯＦＦ状態にし続け、他方のトランジスタＴｒを断続的
にスイッチングし、このトランジスタＴｒのＯＦＦ状態
と断続的スイッチング状態を一定の時間間隔で入れ換え
る）ことにより、一定の時間間隔ごとに極性が変化する
パルス列（単相交流パルス列）を負荷回路Ｆに印加する
ようにしてもよい。

同様にして、スイッチング用トランジスタＴｒを直列に
接続したものを３組以上全波整流回路Ｓの出力端子に接
続し、各組のトランジスタＴｒの直列接続点から、極性
の切り換わる時間間隔が３相以上位相がずれたパルス列
（多相交流パルス列）を負荷回路Ｆに印加するようにし
てもよい。

さらに、本発明のチョッパー回路に用いられるスイッチ
ング素子としては、トランジスタの他にＩＧＢＴやパワ
ーＭＯＳＦＥＴ等のスイッチング素子を用いてもよい。

〔発明の効果〕

本発明のチョッパー回路においては、スイッチング素子
と整流素子との間に第２の整流素子を接続し、該第２の
整流素子を介して前記スイッチング素子と並列となるよ
うにコンデンサを接続せしめたので、該コンデンサに充
電される電荷が少ないため、該コンデンサの容量が小さ
いもので済み、小さな形状のコンデンサを用いることが
可能となる。また、常時交流電力源による電流で充電さ
れる平滑用コンデンサを用いず、かつスナバ回路をも用
いることなく、その代わりに形状が小さく、かつ安価な
第２の整流素子とコンデンサとを用いるにすぎないため
に、チョッパー回路全体の形状が極めて小型になると同
時に、生産原価も極めて安上がりなものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２すための
回路図である。 ■・・・交流電力源、 Ｌｌ、Ｌ２・・・インダクタンス、 Ｓ・・・整流回路、 Ｃ、Ｃ２ｅ　Ｃ３・・・コンデンサ、 ＤＩｎＤａ、Ｄａ　・・・ダイオード、Ｔｒ？・トラン
ジスタ、 Ｆ・・・負荷回路。

Claims (1)

【特許請求の範囲】
1. １、誘導性の負荷を有する負荷回路に流れる交流電力源
   の整流回路の出力電流を断続するスイッチング素子と、
   前記負荷回路中の誘導性負荷に蓄えられたエネルギーを
   放出する整流素子とを備えたチョッパー回路において、
   前記スイッチング素子と前記整流素子との間に第２の整
   流素子を接続し、該第２の整流素子を介して前記スイッ
   チング素子と並列となるようにコンデンサを接続せしめ
   たことを特徴とするチョッパー回路。