JP3195837B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof

Info

Publication number
JP3195837B2
JP3195837B2 JP33470092A JP33470092A JP3195837B2 JP 3195837 B2 JP3195837 B2 JP 3195837B2 JP 33470092 A JP33470092 A JP 33470092A JP 33470092 A JP33470092 A JP 33470092A JP 3195837 B2 JP3195837 B2 JP 3195837B2
Authority
JP
Japan
Prior art keywords
film
electrode
metal
forming
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33470092A
Other languages
Japanese (ja)
Other versions
JPH06235933A (en
Inventor
濃 美 子 美
田 守 竹
林 郁 典 小
井 利 浩 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP33470092A priority Critical patent/JP3195837B2/en
Publication of JPH06235933A publication Critical patent/JPH06235933A/en
Application granted granted Critical
Publication of JP3195837B2 publication Critical patent/JP3195837B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタアレ
イにより構成される液晶表示装置およびその製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display comprising a thin film transistor array and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図は従来の薄膜トランジスタ(以下、
TFTという。)アレイの製造方法を工程順に示してい
る。まず(a)に示すように、絶縁性透明基板としてガ
ラス基板31上にアンダーコート膜としてSiO2 膜3
2を全面形成する。次に、ゲート電極33となる第1の
金属膜としてアルミニウム膜またはその合金膜をパター
ン形成する。
2. Description of the Related Art FIG. 4 shows a conventional thin film transistor (hereinafter, referred to as a thin film transistor).
It is called TFT. 2) The method of manufacturing the array is shown in the order of steps. First, as shown in FIG. 2A, an SiO 2 film 3 is formed as an undercoat film on a glass substrate 31 as an insulating transparent substrate.
2 is formed on the entire surface. Next, an aluminum film or an alloy film thereof is pattern-formed as a first metal film to be the gate electrode 33.

【0003】次に(b)に示すように、ゲート絶縁膜3
4として例えばAlOx、TaOxまたはSiNx膜を
形成する。次に、チャネル保護膜35としてSiNx膜
を形成し、次いでシリコン半導体層36を形成したの
ち、シリコン半導体層36上にn+:シリコン膜37を
パターン形成する。
[0003] Next, as shown in FIG.
For example, an AlOx, TaOx or SiNx film is formed as 4. Next, an SiNx film is formed as the channel protection film 35, and then a silicon semiconductor layer 36 is formed. Then, an n +: silicon film 37 is patterned on the silicon semiconductor layer 36.

【0004】次に(c)に示すように、ゲート電極33
引出し部を得るためにコンタクトウィンドウ38を形
成したのち、画素電極39およびTAB実装用電極40
としての透明導電膜であるITO膜をパターン形成す
る。
[0004] Next, as shown in FIG.
After forming the contact window 38 in order to obtain a pull-out and part of the pixel electrode 39 and the TAB mounting electrode 40
An ITO film, which is a transparent conductive film, is patterned.

【0005】次に(d)に示すように、ソース・ドレイ
ン電極41となる第2の金属膜をパターン形成すること
により、コンタクトウィンドウ38を介してゲート電極
33が引き出される。すなわち、ゲート電極33および
ソース・ドレイン電極41は、下層のITO膜40に接
続変換され、TAB実装用電極40として外部に引き出
される。最後に絶縁保護膜42をパターン形成し、薄膜
トランジスタアレイ基板が完成する。
Next, as shown in FIG. 1D, a gate electrode 33 is drawn out through a contact window 38 by patterning a second metal film to be a source / drain electrode 41. That is, the gate electrode 33 and the source / drain electrode 41 are connected and converted to the lower ITO film 40 and are led out as the TAB mounting electrode 40 to the outside. Finally, an insulating protective film 42 is formed by patterning, and a thin film transistor array substrate is completed.

【0006】なお、上記従来例では、画素電極39の形
成をソース・ドレイン電極41形成前に設ける構成とな
っているが、ゲート電極33形成前やソース・ドレイン
電極41形成後に設ける構成もある。しかしながら、こ
のようなTFTアレイにおいても、ゲート電極33の外
引出しは、コンタクトウインドウ38を通じて ソー
ス・ドレイン電極41用金属膜に接続されたり、さらに
はTAB実装用電極40に接続変換されている。
In the above conventional example, the pixel electrode 39 is formed before the source / drain electrode 41 is formed. However, the pixel electrode 39 may be provided before the gate electrode 33 is formed or after the source / drain electrode 41 is formed. However, even in such a TFT array, external lead's gate electrode 33, or is connected to the metal film for the source and drain electrodes 41 through the contact windows 38, further being connected converted to TAB mounting electrodes 40.

【0007】[0007]

【発明が解決しようとする課題】上記したように、従来
の液晶表示装置における引出し電極は、ゲート電極の外
引出し部が他の金属膜、すなわちソース電極用金属膜
を介し、さらにはゲート電極・ソース電極ともにTAB
実装用電極膜に変換されて間接的に外部へ引き出されて
いる。したがって、ゲート電極引き出し用としてのコン
タクトウィンドウ形成工程が必要となり、そのため、コ
ンタクトウィンドウを形成する際にレジストにピンホ−
ルがあると層間短絡不良の発生確率が高くなる。また、
TAB実装用電極としてITO膜を用いているが、IT
O膜の実装抵抗は数100Ω/□と高いことからパター
ンサイズが大きく、信頼性に関しても大きな課題を有し
ていた。
As described above [0008], lead to the electrode in a conventional liquid crystal display device, the external lead and portions other metal film of the gate electrode, i.e. via the source electrode metal film, and further a gate TAB for both electrode and source electrode
It is converted into a mounting electrode film and indirectly drawn out. Therefore, the contact window formation step as the gate electrode pull-out is required, pinholes therefore, the resist in forming a contact window -
If there is a hole, the probability of occurrence of interlayer short-circuit failure increases. Also,
Although an ITO film is used as a TAB mounting electrode,
Since the mounting resistance of the O film is as high as several hundred ohms / square, the pattern size is large, and there is a big problem in reliability.

【0008】本発明は、上記従来技術の課題を解決する
ものであり、コンタクトウィンドウ形成工程を不要と
し、工程削減を図ることのできる液晶表示装置およびそ
の製造方法を提供することを目的とする。
An object of the present invention is to solve the above-mentioned problems of the prior art, and an object of the present invention is to provide a liquid crystal display device which can eliminate a contact window forming step and can reduce the number of steps, and a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示装置は、薄膜トランジスタアレイ
を構成する薄膜トランジスタのゲート電極およびソース
電極の信号入力用外部引出し電極が他の金属膜を介し
て変換されずに直接外部へ引き出される液晶表示装置
あって、前記薄膜トランジスタのソース電極の電極構成
を前記ゲート電極と同一の金属からなる下層金属膜と耐
腐食性金属からなる上層金属膜との積層構造し、前記
ソース電極の外部引出し部における前記積層構造の上層
金属が除去されて外部引き出しのためのコンタクトウ
ィンドウを形成したものである。
Means for Solving the Problems] To achieve the above object, a liquid crystal display device of the present invention, the signal input external extraction electrode of the gate electrode and the source electrode of the thin film transistor included in the thin-film transistor array of the other metal film With a liquid crystal display device that is directly drawn out without being converted through
And an electrode configuration of a source electrode of the thin film transistor.
And a lower metal film made of the same metal as the gate electrode.
A laminated structure of the upper-layer metallic film made of a corrosion resistant metal, the is the upper-layer metallic film of the multilayer structure is removed in the external lead-out portion of the source electrode is obtained by forming a contact window for the external lead.

【0010】[0010]

【作用】本発明は、上記構成により、ゲート電極および
ソース電極の外部引出し部が他の金属膜を介して変換
されずに直接外部へ引き出されることにより、コンタク
トウィンドウ形成工程を不要とし、工程削減を図ること
ができる。また、TAB実装用電極材料がゲート電極お
よびソース・ドレイン電極用金属膜と同一の材料、特に
アルミニウム膜またはその合金膜で形成できることか
ら、実装抵抗が低くなり、TAB実装用電極パターンの
縮小化ができる。
DETAILED DESCRIPTION OF THE INVENTION The present invention, by the above configuration, by each external lead portion of the gate electrode and the source electrode are drawn directly outside without being converted via the other metal film, and unnecessary contact window formation process, step Reduction can be achieved. Further, since the electrode material for mounting the TAB can be formed of the same material as the metal film for the gate electrode and the source / drain electrodes, particularly, an aluminum film or an alloy film thereof, the mounting resistance is reduced and the size of the electrode pattern for mounting the TAB is reduced. it can.

【0011】[0011]

【実施例】以下、本発明の実施例について説明する。
の前に本発明に先行して開発した先行開発例について図
1および図2を用いて説明する。 (先行開発例) 図1 (a)に示すように、第1の工程として、絶縁性透
明基板としてガラス基板11上にアンダーコート膜とし
てSiO2 膜12を全面形成する。次に、この基板11
上に第2の工程として、ゲート電極13となる第1の金
属膜としてアルミニウム膜またはその合金膜をパターン
形成する。この時ゲート側のTAB実装用電極13a
ート配線の延長端部として引き出され、ゲート電極1
3と同じ金属材料で形成される。
EXAMPLES The following is a description about the real施例of the present invention. So
Before development of the present invention prior to the figure
1 and FIG. (Prior Development Example) As shown in FIG. 1A, as a first step, an SiO 2 film 12 is formed as an undercoat film on an entire surface of a glass substrate 11 as an insulating transparent substrate. Next, the substrate 11
As a second step, an aluminum film or an alloy film thereof is patterned as a first metal film to be the gate electrode 13. At this time, the TAB mounting electrode 13a on the gate side is
Drawn as extension end of the Gate wiring, the gate electrode 1
3 is formed of the same metal material.

【0012】次に(b)に示すように、第3の工程とし
て、従来例と同様にAlOx、TaOxまたはSiNx
のゲート絶縁膜14、SiNxのチャネル保護膜(層間
絶縁膜)15、シリコン半導体層16を成膜する。第4
の工程として、ゲ−ト電極13上のチャネル保護膜15
をパターニングする。次に第5の工程として、n+:シ
リコン膜17を形成し、将来TFTが形成されるように
そのn+:シリコン膜17およびシリコン半導体層16
をパターニングする。
Next, as shown in FIG. 2B, as a third step, AlOx, TaOx or SiNx is used as in the conventional example.
, A channel protective film (interlayer insulating film) 15 of SiNx, and a silicon semiconductor layer 16 are formed. 4th
As a step, the channel protective film 15 on the gate electrode 13 is formed.
Is patterned. Next, as a fifth step, an n +: silicon film 17 is formed, and the n +: silicon film 17 and the silicon semiconductor layer 16 are formed so that a TFT will be formed in the future.
Is patterned.

【0013】次に(c)に示すように、第6の工程とし
て、画素電極18として透明導電膜ITOを成膜し、パ
タ−ン形成する。
Next, as shown in FIG. 1C, as a sixth step, a transparent conductive film ITO is formed as the pixel electrode 18 and a pattern is formed.

【0014】次に(d)に示すように、第7の工程とし
てソース・ドレイン電極19となる第2の金属膜をパタ
ーン形成する。この時、図2に示すように、ソース側の
TAB実装用電極19aもまた、このソース配線の延長
端部に引き出され、ソース・ドレイン電極19と同じ金
属材料で形成される。
Next, as shown in (d), a second metal film to be the source / drain electrodes 19 is formed in a pattern as a seventh step. At this time, as shown in FIG. 2 , the source-side TAB mounting electrode 19a is also drawn out to the extended end of the source wiring, and is formed of the same metal material as the source / drain electrode 19.

【0015】そして第8の工程として、絶縁保護膜20
としてSiNx膜を形成することにより、上記ゲート側
のTAB実装用電極13a上には、チャネル保護膜15
および絶縁保護膜20としてのSiNx膜が載置され、
ソース側のTAB実装用電極19a上には、絶縁保護膜
20としてのSiNx膜が載置される。
In an eighth step, the insulating protective film 20 is formed.
Is formed on the TAB mounting electrode 13a on the gate side by forming a channel protection film 15 on the gate-side TAB mounting electrode 13a.
And a SiNx film as the insulating protective film 20 is mounted,
On the TAB mounting electrode 19a on the source side, a SiNx film as the insulating protective film 20 is mounted.

【0016】最後に第9の工程として、絶縁保護膜20
をパターン形成する。この時、上記チャネル保護膜15
および絶縁保護膜20としてのSiNx膜が、例えばS
6ガスによるドライエッチングにより除去されて個々
の電極が露出し、TFTアレイ基板が完成する。
Finally, as a ninth step, an insulating protective film 20 is formed.
Is patterned. At this time, the channel protective film 15
And the SiNx film as the insulating protection film 20 is made of, for example, S
The individual electrodes are exposed by being removed by the dry etching using the F 6 gas, and the TFT array substrate is completed.

【0017】次に、第2の先行開発例について説明す
る。この先行開発例におけるTFTアレイ基板は、上記
第1の先行開発例と同様の構成を有するが、ゲート電極
13およびソース・ドレイン電極19が同一金属膜とし
て例えばアルミニウム膜またはその合金膜で形成され
る。したがって、ゲート側およびソース側のTAB実装
用電極13a,19aがともにアルミニウム膜またはそ
の合金膜で形成されることになる。そして、これらの先
行開発例においては、画素電極としての透明導電膜であ
るITO膜とアルミニウム膜とが直接接触し、同一環境
として例えば現像液のような電解液に共存すると電池反
応が生じてアルミニウム膜の溶解やITO膜の還元によ
る黒化が生じるおそれがある。そして、アルミニウム膜
の溶解は断線を、またITO膜の黒化は画素電極の透過
率の低下につながり、不良の原因となる。さらにはアル
ミニウム膜は加熱によってヒロックを生じるという問題
点も生じる。
Next , a second prior development example will be described. The TFT array substrate in this prior development example has the same configuration as that of the above first development example, but the gate electrode 13 and the source / drain electrode 19 are formed of the same metal film, for example, an aluminum film or an alloy film thereof. . Therefore, the gate-side and source-side TAB mounting electrodes 13a and 19a are both formed of an aluminum film or an alloy film thereof. And these destinations
In a row development example, a transparent conductive film as a pixel electrode was used.
Direct contact between the ITO film and the aluminum film
For example, when coexisting with an electrolytic solution such as a developer,
Reaction occurs and dissolution of the aluminum film and reduction of the ITO film
Blackening may occur. And aluminum film
Dissolution causes disconnection, and blackening of the ITO film permeates the pixel electrode.
This leads to a reduction in the rate and causes defects. And al
The problem that the MINOC film generates hillocks when heated
Points also occur.

【0018】(実施例) 本発明は上記先行開発例の諸問題点を解決したものであ
る。すなわち、先行開発例の最終工程におけるドライエ
ッチングにおいて、ソース・ドレイン電極19が例えば
単層膜の場合には、絶縁保護膜20としてのSiNx膜
のみをエッチングすることにより、図2に示す構成が得
られる。しかし、ソース・ドレイン電極19が、例えば
Ti/Al膜またはTi/Al合金膜の積層構造でなる
場合には、図3に示すように、引出し電極19aのうち
上層のTi膜は絶縁保護膜20のエッチングガスである
SF6 により同時にドライエッチ除去でき
とから、下層のアルミニウム膜またはその合金膜のみを
ソース側TAB実装電極19aとして露出させることが
できる。したがって、ソース・ドレイン電極19は、T
FTアレイの中では、Ti/Alまたはその合金膜の積
層構造を有しているが、ソース側TAB実装電極19a
はゲート電極13と同じアルミニウム膜またはその合金
膜で構成されることになる。
(Embodiment) The present invention has solved the problems of the above-mentioned prior development examples. That is, in the dry etching in the final step of the preceding development example, when the source / drain electrode 19 is, for example, a single-layer film, only the SiNx film as the insulating protective film 20 is etched to obtain the configuration shown in FIG. Can be However, when the source / drain electrode 19 has a laminated structure of, for example, a Ti / Al film or a Ti / Al alloy film, as shown in FIG. and a this <br/> that can removed by dry etching in g simultaneously by SF6 as an etching gas, it is possible to expose only the lower layer of the aluminum film or an alloy film as the source side TAB mounting electrodes 19a. Therefore, the source / drain electrodes 19
The FT array has a laminated structure of Ti / Al or its alloy film, but has a source-side TAB mounting electrode 19a.
Is formed of the same aluminum film as the gate electrode 13 or an alloy film thereof.

【0019】また、上記段落[0006]で説明したよ
うに、薄膜トランジスタアレイ構成における画素電極を
ソース・ドレイン電極形成後に設ける構成の場合には、
画素電極としてのITO膜は積層膜でなるソース・ドレ
イン電極の上層膜であるTi膜を介してAl膜と接続さ
れる。したがって、電食によるAl膜の溶解やITO膜
の黒化が抑制できる。さらに、前記積層膜は上層がTi
であり、下層Alのヒロック現象の抑制もできることか
ら、先行開発例の諸問題は抑制ないし回避できる。
As described in the above paragraph [0006], in the case where the pixel electrode in the thin film transistor array configuration is provided after the formation of the source / drain electrodes,
The ITO film as a pixel electrode is connected to an Al film via a Ti film which is an upper layer film of a source / drain electrode made of a laminated film. Therefore, dissolution of the Al film and blackening of the ITO film due to electrolytic corrosion can be suppressed. Further, the laminated film has an upper layer made of Ti.
Since the hillock phenomenon of the lower Al layer can be suppressed, the problems of the prior development examples can be suppressed or avoided.

【0020】[0020]

【発明の効果】以上のように本発明の液晶表示装置によ
れば、薄膜トランジスタアレイを構成する薄膜トランジ
スタのゲート電極およびソース電極の信号入力用外部
引出し電極が他の金属膜を介して変換されずに直接外部
へ引き出される液晶表示装置であって、前記薄膜トラン
ジスタのソース電極の電極構成を前記ゲート電極と同一
の金属からなる下層金属膜と耐腐食性金属からなる上層
金属膜との積層構造し、前記ソース電極の外部引出し
における前記積層構造の上層金属が除去されて外部
引き出しのためのコンタクトウィンドウが形成されてい
るので、前記外部引出し電極を他の金属膜を介して変換
するためのコンタクトウィンドウ形成工程を不要とし、
工程削減を図ることができる。
According to the liquid crystal display device of the present invention as described above, according to the present invention, the signal input external extraction electrode of the gate electrode and the source electrode of the thin film transistor included in the thin film transistor array is not converted through another metal film a liquid crystal display device directly led to the outside, the same as the gate electrode of the electrode structure of the source electrode of the thin film transistor
Metal film made of different metals and upper layer made of corrosion resistant metal
A stacked structure of a metal film, since the contact window for the upper-layer metallic film is removed external lead of the laminated structure in the outer lead portion of the source electrode is formed, the external lead electrode and another metal Eliminates the need for a contact window formation step for conversion through the film,
The number of steps can be reduced.

【0021】さらに、TAB実装用電極をゲート電極お
よびソース・ドレイン電極用金属膜と同じ材料で形成す
ることにより、例えばアルミニウム膜またはその合金膜
で形 成することにより、従来のITO膜と比べて実装抵
抗が低くなり、TAB実装用電極パターンを縮小化する
ことができる。
Further, the TAB mounting electrode is connected to the gate electrode and the
And the same material as the metal film for the source and drain electrodes.
By, for example, aluminum film or its alloy film
By that form in implementation compared to the conventional ITO film resistance
Resistance is reduced, and the electrode pattern for TAB mounting is reduced.
be able to.

【0022】さらには、画素電極をソース・ドレイン電
極形成後に設ける薄膜トランジスタアレイの構成の場合
には、画素電極であるITO膜はアルミニウム膜と直接
接触されず、ソース・ドレイン電極を構成する上層金属
(Ti膜)を介して接続されるため、ITO膜とアルミ
ニウム膜の電食(電池反応)によるアルミニウム膜の溶
解やITO膜の黒化が抑制できる。さらに、前記Ti膜
をソース・ドレイン電極の上層金属として構成させるこ
とで下層Alのヒロック現象も抑制できることから、液
晶表示装置としての商品価値はより一層向上するもので
ある。
Further , the pixel electrode is connected to a source / drain electrode.
In the case of a thin film transistor array configuration provided after pole formation
Is that the ITO film, which is the pixel electrode, is directly
Upper layer metal that is not contacted and constitutes source / drain electrodes
(Ti film), so that the ITO film and aluminum
Of aluminum film by electrolytic corrosion (battery reaction) of aluminum film
Solution and blackening of the ITO film can be suppressed. Further, the Ti film
As the upper metal layer of the source / drain electrodes.
Can suppress the hillock phenomenon of the lower layer Al,
Commercial value as a crystal display device
is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に先行して開発した先行開発例における
アレイ基板上のゲート側TAB実装部の形成工程を示す
断面構成概念図である。
FIG. 1 is a cross-sectional configuration conceptual diagram showing a step of forming a gate-side TAB mounting portion on an array substrate in a development example developed prior to the present invention.

【図2】同先行開発例におけるアレイ基板上のソース側
TAB実装部の一形成工程における断面構成概念図であ
る。
2 is a cross-sectional configuration conceptual diagram of Ichikatachi formation process of the source-side TAB mounting portion on the array substrate in the same advanced development example.

【図3】本発明の実施例におけるアレイ基板上のソース
側TAB実装部の一形成工程における断面構成概念図で
ある。
FIG. 3 shows a source on an array substrate according to an embodiment of the present invention .
FIG. 7 is a conceptual diagram of a cross-sectional configuration in one forming process of a side TAB mounting portion
is there.

【図4】従来例におけるアレイ基板上のゲート側TAB
実装部の形成工程を示す断面構成概念図である。
FIG. 4 shows a gate-side TAB on an array substrate in a conventional example.
FIG. 5 is a conceptual diagram illustrating a cross-sectional configuration illustrating a process of forming a mounting unit.

【符号の説明】 11 ガラス基板 12 SiO2 膜 13 ゲート電極 13a ゲート側TAB実装用電極 14 ゲート絶縁膜 15 チャネル保護膜(層間絶縁膜) 16 シリコン半導体層 17 n+:シリコン膜 18 画素電極 19 ソース・ドレイン電極 19a ソース側TAB実装用電極 20 絶縁保護膜DESCRIPTION OF SYMBOLS 11 Glass substrate 12 SiO 2 film 13 Gate electrode 13 a Gate-side TAB mounting electrode 14 Gate insulating film 15 Channel protective film (interlayer insulating film) 16 Silicon semiconductor layer 17 n +: Silicon film 18 Pixel electrode 19 Source / Drain electrode 19a Source-side TAB mounting electrode 20 Insulation protective film

フロントページの続き (72)発明者 西 井 利 浩 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平1−304427(JP,A) 特開 平1−217421(JP,A) 特開 平2−22622(JP,A) 特開 平4−316022(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1345 G02F 1/1343 G02F 1/1333 H01L 29/78 Continuation of the front page (72) Inventor Toshihiro Nishii 1006 Kazuma Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. (56) References JP-A-1-304427 (JP, A) JP-A-1-217421 (JP, A) JP-A-2-22622 (JP, A) JP-A-4-316022 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1362 G02F 1 / 1345 G02F 1/1343 G02F 1/1333 H01L 29/78

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 薄膜トランジスタアレイを構成する薄膜
トランジスタのゲート電極およびソース電極の信号入
力用外部引出し電極が他の金属膜を介して変換されずに
直接外部へ引き出される液晶表示装置であって、前記薄
膜トランジスタのソース電極の電極構成を前記ゲート電
極と同一の金属からなる下層金属膜と耐腐食性金属から
なる上層金属膜との積層構造し、前記ソース電極の外
部引出し部における前記積層構造の上層金属が除去さ
れて外部引き出しのためのコンタクトウィンドウが形成
されていることを特徴とする液晶表示装置。
1. A liquid crystal display device in which each signal input external extraction electrode of the gate electrode and the source electrode of the thin film transistor included in the thin film transistor array is drawn directly outside without being converted via the other metal layer, wherein the gate electrode of the electrode structure of the source electrode of the thin film transistor
From the lower metal film made of the same metal as the pole and the corrosion-resistant metal
The liquid crystal display device has a stacked structure of the upper-layer metallic film, wherein the contact window for the upper-layer metallic film is removed external lead of the laminated structure in the outer lead portion of the source electrode is formed comprising .
【請求項2】 絶縁性基板上にSiO2 またはTaO
xのアンダーコート材料を形成する工程と、前記基板上
にゲート電極およびゲート電極外部引出し部となる金
属膜を形成する工程と、ゲート絶縁膜、チャネル保護膜
およびシリコン半導体層を形成する工程と、前記ゲ−ト
電極上のチャネル保護膜をパターニングする工程と、前
記基板上にn+: シリコン膜を形成またはリン元素の不
純物を打ち込む工程と、前記基板上にソース・ドレイン
電極およびソース電極の外部引出し部となる前記金属膜
同一の金属からなる下層金属膜と耐腐食性金属からな
る上層金属膜との積層構造金属を形成する工程と、
前記基板上に絶縁保護膜を形成し、前記ゲート電極およ
びソース電極の外部引出し部が他の金属膜を介して変
換されずに直接外部へ引き出され、前記ゲート電極およ
びソース電極の外部引出し部上の絶縁体層にTAB引出
し用のコンタクトウィンドウを形成する工程と、透明導
電膜からなる画素電極を形成し、所望の形状にエッチン
する工程とを有し、前記TAB引出し用のコンタクト
ウィンドウ形成において前記ソース電極構成の上層金属
を除去することを特徴とする液晶表示装置の製造方
法。
2. An insulating substrate comprising SiO2 or TaO
forming an undercoat material of x, forming a gate electrode and a metal film serving as an external lead portion of the gate electrode on the substrate, and forming a gate insulating film, a channel protective film and a silicon semiconductor layer. Patterning a channel protective film on the gate electrode, forming an n +: silicon film on the substrate or implanting an impurity of a phosphorus element, and forming a source / drain electrode and a source electrode on the substrate. The lower metal film made of the same metal as the metal film serving as the lead portion and a corrosion-resistant metal are used.
Forming a metal layer of the laminated structure of an upper metal film that,
An insulating protective film is formed on the substrate, and the respective external lead-out portions of the gate electrode and the source electrode are directly drawn out without being converted via another metal film, and the external lead-out portions of the gate electrode and the source electrode are formed. Forming a contact window for TAB extraction on the upper insulator layer, forming a pixel electrode made of a transparent conductive film, and etching the electrode into a desired shape;
And forming an upper metal layer of the source electrode in the formation of the contact window for leading out the TAB.
A method for manufacturing a liquid crystal display device, comprising removing a film .
JP33470092A 1992-12-15 1992-12-15 Liquid crystal display device and manufacturing method thereof Expired - Fee Related JP3195837B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33470092A JP3195837B2 (en) 1992-12-15 1992-12-15 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33470092A JP3195837B2 (en) 1992-12-15 1992-12-15 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH06235933A JPH06235933A (en) 1994-08-23
JP3195837B2 true JP3195837B2 (en) 2001-08-06

Family

ID=18280241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33470092A Expired - Fee Related JP3195837B2 (en) 1992-12-15 1992-12-15 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3195837B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
JP4117002B2 (en) 2005-12-02 2008-07-09 株式会社神戸製鋼所 Thin film transistor substrate and display device
JP2009008770A (en) 2007-06-26 2009-01-15 Kobe Steel Ltd Laminated structure and method for manufacturing the same
JP2008124483A (en) * 2007-12-03 2008-05-29 Kobe Steel Ltd Thin-film transistor substrate, and display device
JP2009105424A (en) * 2008-12-12 2009-05-14 Kobe Steel Ltd Thin-film transistor substrate, and display device

Also Published As

Publication number Publication date
JPH06235933A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
JP5244295B2 (en) TFT substrate and manufacturing method of TFT substrate
JP4238956B2 (en) Copper wiring board, manufacturing method thereof, and liquid crystal display device
JPS6161261B2 (en)
KR950008931B1 (en) Manufacturing method of display pannel
JPH0715017A (en) Plate display device and preparation thereof
JPH05323373A (en) Production of thin film transistor panel
JPH07169967A (en) Liquid crystal display device and its manufacture
JP3195837B2 (en) Liquid crystal display device and manufacturing method thereof
JP3199404B2 (en) Method for manufacturing thin film transistor
JPH10173191A (en) Thin film transistor and manufacture thereof and liquid crystal display provided with the same
JP3055237B2 (en) Liquid crystal display panel and method of manufacturing the same
JPH10189987A (en) Liquid crystal display device and manufacture of thin-film transistor used therefor
JP2991919B2 (en) Method for manufacturing thin film transistor
JP2585267B2 (en) Liquid crystal display
JPH04240824A (en) Array substrate for liquid crystal display device
JP2000035592A (en) Liquid crystal display device
JPH0815733A (en) Thin film transistor panel and its production
JPH11194361A (en) Manufacture of thin film transistor array substrate and liquid crystl display device
JP3480791B2 (en) Method for manufacturing thin film transistor
JPH09232585A (en) Electronic device with anodic oxide film, and etching of anodic oxide film
KR100623820B1 (en) Lcd and method for manufacturing lcd
JP3149034B2 (en) Thin film transistor
JP2775883B2 (en) Method of manufacturing thin film transistor matrix
JP2000216393A (en) Manufacture of semiconductor device and liquid crystal display device
JPH07245404A (en) Thin-film transistor and its electrical connection structure and thin-film transistor-type liquid crystal display device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees