JP2000216393A - Manufacture of semiconductor device and liquid crystal display device - Google Patents

Manufacture of semiconductor device and liquid crystal display device

Info

Publication number
JP2000216393A
JP2000216393A JP1723999A JP1723999A JP2000216393A JP 2000216393 A JP2000216393 A JP 2000216393A JP 1723999 A JP1723999 A JP 1723999A JP 1723999 A JP1723999 A JP 1723999A JP 2000216393 A JP2000216393 A JP 2000216393A
Authority
JP
Japan
Prior art keywords
layer
active layer
forming
contact hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1723999A
Other languages
Japanese (ja)
Inventor
Yoshihiro Hashimoto
芳浩 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1723999A priority Critical patent/JP2000216393A/en
Publication of JP2000216393A publication Critical patent/JP2000216393A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device which can be manufactured without damaging the thin-film element part and whose reliability is high, and to provide a liquid crystal display device. SOLUTION: In this manufacturing method, a structure in which a conductive light-shielding layer 2 is formed in the lower part of a thin-film element part 7 via an interlayer film 3, a contact hole 9 which comes into with the light- shielding layer 2 and a contact hole 10 which comes into contact with the source/drain of the thin-film element part 7 are formed simultaneously. At this time, etching operation is performed by wet treatment or wet treatment after a dry treatment. Thereby, it is possible to prevent the potential difference from being generated due to a plasma in the dry treatment between the thin-film element part 7 (an active layer 4) and the light-shielding layer 2, and the active layer 4 is protected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置用の
薄膜トランジスタ(TFT) の製造に好適な半導体装置
の製造方法、及び液晶表示装置に関する。
The present invention relates to a method for manufacturing a semiconductor device suitable for manufacturing a thin film transistor (TFT) for a liquid crystal display device, and a liquid crystal display device.

【0002】[0002]

【従来の技術】液晶表示装置は数十万から数百万個の透
明画素電極を有し、その駆動方式には大別して単純マト
リクス方式と、アクティブマトリクス方式の2種類があ
る。アクティブマトリクス方式は各透明画素電極に画素
駆動素子あるいはスイッチング素子として薄膜トランジ
スタ(TFT)を備えているのに対して、単純マトリク
ス方式はトランジスタを有さない。そのため、アクティ
ブマトリクス方式は単純マトリックス方式に比較して作
製に高度な技術が必要とされるが、動画の再生に優れ、
画質も良好であるため注目されている。
2. Description of the Related Art A liquid crystal display device has hundreds of thousands to millions of transparent pixel electrodes, and its driving method is roughly classified into a simple matrix method and an active matrix method. The active matrix method has a thin film transistor (TFT) as a pixel driving element or a switching element in each transparent pixel electrode, whereas the simple matrix method does not have a transistor. For this reason, the active matrix method requires a higher level of fabrication technology than the simple matrix method, but is superior in reproducing moving images,
Because of its good image quality, it has attracted attention.

【0003】薄膜トランジスタは、最近では、非晶質又
は多結晶シリコン膜を能動層として形成、加工すること
により作製されるのが主流である。その詳細は、例えば
特開平8−195495号に示されているが、画素駆動
素子にはデータ信号の伝達速度と蓄積能力の観点から、
オン・オフ電流比が大きい(オン電流が大きく、オフ電
流が小さい)特性が要求される。また、薄膜トランジス
タを含む画素駆動素子全体の構造としては、画素数や用
途等に応じて数多くの例が開発、提案されている。
In recent years, thin film transistors are mainly produced by forming and processing an amorphous or polycrystalline silicon film as an active layer. The details are disclosed in, for example, Japanese Patent Application Laid-Open No. 8-195495. From the viewpoint of the data signal transmission speed and the storage capacity, the pixel driving element is
A characteristic requiring a large ON / OFF current ratio (a large ON current and a small OFF current) is required. Also, as the structure of the entire pixel driving element including the thin film transistor, many examples have been developed and proposed according to the number of pixels, the application, and the like.

【0004】そのなかの1つの薄膜トランジスタの一製
造工程を図5に示す。透明基材1上には遮光層2が形成
され、その上に層間膜3を介して、多結晶シリコン膜で
成る能動層4、ゲート酸化膜5及びゲート電極6を含む
薄膜素子部(薄膜トランジスタ)7が形成される。薄膜
素子部7は層間膜8により覆われる。遮光層2は光の照
射による薄膜素子部7の特性劣化を防止するためのもの
で、設計に応じて配線層としても兼用される導体層であ
る。
FIG. 5 shows one manufacturing process of one of the thin film transistors. A light-shielding layer 2 is formed on a transparent substrate 1, and a thin-film element portion (thin film transistor) including an active layer 4 made of a polycrystalline silicon film, a gate oxide film 5, and a gate electrode 6 via an interlayer film 3. 7 is formed. The thin film element part 7 is covered with an interlayer film 8. The light-shielding layer 2 is for preventing the characteristic deterioration of the thin film element portion 7 due to light irradiation, and is a conductor layer that is also used as a wiring layer according to design.

【0005】そこで、遮光層2と、これより上層の導電
層(配線層)とを接続するコンタクトホール9を層間膜
3、8に形成する際、これを従来ではプラズマを利用し
たドライエッチング技術を用いて行うと同時に、薄膜素
子部7のソース、ドレイン用のコンタクトホール10の
形成を行っている。
Therefore, when forming the contact holes 9 for connecting the light-shielding layer 2 and the conductive layer (wiring layer) above the light-shielding layer 2 in the interlayer films 3 and 8, this is conventionally performed by a dry etching technique using plasma. At the same time, the contact holes 10 for the source and the drain of the thin film element portion 7 are formed.

【0006】[0006]

【発明が解決しようとする課題】ところが、ドライエッ
チングによるコンタクトホール9、10の開口間際に、
能動層4と遮光層2とがそれぞれプラズマに晒される
が、薄膜素子部7と遮光層2とに電気的な抵抗差がある
ため層間膜2を介して両者間で電位差が生じ、これによ
り能動層4にダメージを与えてしまう。これを受けて、
能動層4では結晶欠陥等を引き起こし、オン電流不足や
耐圧の低下が起きる。
However, just before the opening of the contact holes 9 and 10 by dry etching,
The active layer 4 and the light-shielding layer 2 are each exposed to plasma. However, since there is an electrical resistance difference between the thin-film element portion 7 and the light-shielding layer 2, a potential difference is generated between the two via the interlayer film 2, thereby causing an active state. Layer 4 will be damaged. In response,
The active layer 4 causes crystal defects and the like, resulting in insufficient on-current and reduced withstand voltage.

【0007】また、上記ダメージを受けた薄膜素子部7
を画素駆動部に用いた液晶表示装置では、オン電流の不
足による書き込み不足輝点不良や、耐圧低下によるリー
ク輝点不良が発生し、信頼性に大きな影響を与えてしま
う。
In addition, the damaged thin film element portion 7
In the liquid crystal display device using the pixel driving unit, a defective bright point due to insufficient ON current and a defective bright spot due to a decrease in withstand voltage occur, which greatly affects reliability.

【0008】本発明は上述の問題に鑑みてなされ、薄膜
素子部にダメージを与えることなく製造でき、かつ信頼
性の高い半導体装置の製造方法及び液晶表示装置を提供
することを課題とする。
The present invention has been made in view of the above problems, and has as its object to provide a highly reliable semiconductor device manufacturing method and a liquid crystal display device which can be manufactured without damaging the thin film element portion.

【0009】[0009]

【課題を解決するための手段】以上の課題を解決するに
あたり、請求項1の発明では、層間膜を介して能動層の
上方又は下方に、導体層が形成される工程を有し、上記
導体層の形成時、又は上記導体層の形成後これを加工す
る際に、上記能動層の一部が直接又は導電材料を介して
電気的に露出するときは、上記導体層へコンタクトする
コンタクトホールの形成をウェットエッチング法で行う
ようにしている。
In order to solve the above-mentioned problems, the invention according to claim 1 includes a step of forming a conductor layer above or below an active layer via an interlayer film. When a layer is formed or when the conductor layer is processed after formation, when a part of the active layer is electrically exposed directly or through a conductive material, a contact hole for contacting the conductor layer is formed. The formation is performed by a wet etching method.

【0010】ここで、上記導体層には遮光、配線を目的
とした層が含まれ、「導体層の形成時」には、下層の信
号線等にコンタクトするコンタクトホールを形成する場
合が該当する。又、「導体層の形成後これを加工する
際」には、導体層を覆う層間膜に対し当該導体層へコン
タクトするコンタクトホールを形成したり、形成した導
体層をパターニングする場合が該当する。更に、「能動
層の一部が直接又は導電材料を介して電気的に露出する
とき」には、当該能動層にコンタクトするコンタクトホ
ールの形成時に、又は当該能動層に接続される配線材料
を介して、電気的に外部に露出するときが該当する。な
お、請求項4、請求項5及び請求項6についても同様で
ある。
Here, the conductor layer includes a layer for the purpose of light shielding and wiring, and "at the time of formation of the conductor layer" corresponds to a case where a contact hole for contacting a lower signal line or the like is formed. . Further, “when processing the conductor layer after forming it” corresponds to a case where a contact hole for contacting the conductor layer is formed in the interlayer film covering the conductor layer or a pattern is formed on the formed conductor layer. Further, "when a part of the active layer is electrically exposed directly or through a conductive material", when forming a contact hole contacting the active layer, or via a wiring material connected to the active layer. And electrically exposed to the outside. The same applies to claims 4, 5, and 6.

【0011】請求項1の発明では、上述の場合にプラズ
マを用いたドライエッチング法のみで処理するのを避
け、ウェットエッチング法、又は、最初にドライエッチ
ング法で処理した後ウェットエッチング法に切り換える
ようにして、能動層が直接又は間接的にプラズマに晒さ
れるのを回避し、もって能動層にダメージを与えないよ
うにしている。
According to the first aspect of the present invention, in the above case, it is possible to avoid processing only by dry etching using plasma, and to switch to wet etching or wet etching after first performing dry etching. Thus, the active layer is prevented from being directly or indirectly exposed to the plasma, so that the active layer is not damaged.

【0012】請求項4の発明では、層間膜を介して能動
層の上方又は下方に、導体層が形成される工程を有し、
上記導体層の形成時、又は上記導体層の形成後これを加
工する際に、上記能動層の一部が直接又は導電材料を介
して電気的に露出するときは、上記層間膜の膜厚を少な
くとも300nm以上とすることにより、上記能動層と
上記導電層とがプラズマに晒されても両者間における電
位差の影響を少なくして上記能動層を保護するようにし
ている。
[0012] The invention according to claim 4 includes a step of forming a conductor layer above or below the active layer via an interlayer film.
When a part of the active layer is electrically exposed directly or through a conductive material when forming the conductor layer or processing the conductor layer after the formation, the thickness of the interlayer film is reduced. By setting the thickness to at least 300 nm or more, even if the active layer and the conductive layer are exposed to plasma, the influence of the potential difference between the two is reduced to protect the active layer.

【0013】請求項5の発明では、層間膜を介して能動
層の上方又は下方に、導体層が形成される工程を有し、
上記導体層の形成後これを加工する際に、上記能動層の
一部が直接又は導電材料を介して電気的に露出するとき
は、上記導体層を、上記能動層と同一の材料で形成する
ことにより、上記能動層と上記導電層とがプラズマに晒
されても両者間における電位差の発生を低減して上記能
動層の保護を図る。
According to a fifth aspect of the present invention, there is provided a step of forming a conductor layer above or below the active layer via an interlayer film.
When a part of the active layer is electrically exposed directly or via a conductive material when processing the conductive layer after forming the conductive layer, the conductive layer is formed of the same material as the active layer. Thus, even if the active layer and the conductive layer are exposed to plasma, the generation of a potential difference between the two is reduced, and the active layer is protected.

【0014】又、請求項6の発明では、層間膜を介して
導体層の上方に能動層を形成する工程と、上記層間膜
に、上記導体層へコンタクトするコンタクトホールを形
成する工程と、上記コンタクトホールを介して上記導体
層を所定の電位に接続する配線膜を形成する工程とを有
し、上記配線膜を、上記能動層のゲート電極の形成工程
と同時に半導体材料で形成するようにしている。すなわ
ち、本方法によっても請求項5と同様な作用、効果を得
ることができるとともに、上記導体層を何らかの電位に
降下させるようにして、上記導体層のフローティング状
態を回避し、もって薄膜素子部の所望の特性を維持する
ようにしている。
According to the present invention, a step of forming an active layer above the conductor layer via the interlayer film, a step of forming a contact hole in the interlayer film to contact the conductor layer, Forming a wiring film for connecting the conductor layer to a predetermined potential via a contact hole, wherein the wiring film is formed of a semiconductor material at the same time as the step of forming the gate electrode of the active layer. I have. That is, according to the present method, the same operation and effect as those in claim 5 can be obtained, and the floating state of the conductive layer is avoided by lowering the conductive layer to some potential, thereby reducing the thickness of the thin film element portion. The desired characteristics are maintained.

【0015】更に、請求項7の発明では、上述の各方法
により製造された半導体装置を液晶表示装置の画素駆動
素子として用いることにより、信頼性の優れた液晶表示
装置を得ることができる。
Further, according to the invention of claim 7, by using the semiconductor device manufactured by each of the above methods as a pixel driving element of the liquid crystal display device, a liquid crystal display device with excellent reliability can be obtained.

【0016】[0016]

【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照して説明する。又、以下に説明する各実
施の形態では、液晶表示装置の画素駆動素子を構成する
半導体装置の製造方法について説明する。
Embodiments of the present invention will be described below with reference to the drawings. In each of the embodiments described below, a method of manufacturing a semiconductor device forming a pixel driving element of a liquid crystal display device will be described.

【0017】図1及び図2は、本発明の第1の実施の形
態を示している。図1を参照して、ガラス基板などの透
明基材1の上に、導電層としてアルミニウム、チタン、
タングステン、タングステンシリサイド、モリブデン、
銅、クロムなどの導電材料で成る遮光層2を成膜した
後、その上に、第1層間膜3としてシリコン酸化膜(Si
O2)、シリコン窒化膜(Si3N4 )、PSG(Phospho Si
licate Glass)、NSG(Non-doped Silicate Glas
s)、BPSG(Boron Phospho Silicate Glass)膜な
どの絶縁膜を膜厚300nm以上に成膜する。その後、
多結晶シリコンで成る能動層4、ゲート酸化(絶縁)膜
5及び多結晶シリコンで成るゲート電極6を含む薄膜素
子部(薄膜トランジスタ)7を形成した後、薄膜素子部
7を第1層間膜3と同様な材料で構成される第2層間膜
8で覆う。なお、以上の各層の成膜工程では、PVD法
やCVD法といった公知の成膜技術が用いられる。又、
ゲート酸化膜5の形成は、例えば高温酸化法、低温酸化
法、陽極酸化法といった酸化法が用いられる。
FIGS. 1 and 2 show a first embodiment of the present invention. Referring to FIG. 1, aluminum, titanium, and the like as a conductive layer on a transparent substrate 1 such as a glass substrate.
Tungsten, tungsten silicide, molybdenum,
After forming a light-shielding layer 2 made of a conductive material such as copper or chromium, a silicon oxide film (Si) is formed thereon as a first interlayer film 3.
O 2 ), silicon nitride (Si 3 N 4 ), PSG (Phospho Si
license Glass), NSG (Non-doped Silicate Glas)
s), an insulating film such as a BPSG (Boron Phospho Silicate Glass) film is formed to a thickness of 300 nm or more. afterwards,
After forming a thin film element portion (thin film transistor) 7 including an active layer 4 made of polycrystalline silicon, a gate oxide (insulating) film 5 and a gate electrode 6 made of polycrystalline silicon, the thin film element portion 7 is formed as a first interlayer film 3. It is covered with a second interlayer film 8 made of a similar material. In the above-described film forming process of each layer, a known film forming technique such as a PVD method or a CVD method is used. or,
The gate oxide film 5 is formed by an oxidation method such as a high-temperature oxidation method, a low-temperature oxidation method, and an anodic oxidation method.

【0018】第2層間膜8の形成後、リソグラフィ技術
を用いて、それぞれ遮光層2及び薄膜素子部7のソース
側、ドレイン側にコンタクトするコンタクトホール9、
10を形成する。コンタクトホール9、10の加工は、
エッチング液を用いた選択的化学腐食によるウェットエ
ッチング法で行うのが望ましいが、プラズマを利用した
ドライエッチング法で途中まで加工し、その後ウェット
エッチング法に切り換えてもよい。本実施の形態では、
コンタクトホール10とコンタクトホール9の上方部分
9aをドライエッチング法で開口させた後、コンタクト
ホール9の下方部分9bをウェットエッチング法で加工
している。
After the formation of the second interlayer film 8, contact holes 9 for contacting the source side and the drain side of the light-shielding layer 2 and the thin film element portion 7, respectively, are formed by lithography.
Form 10. Processing of the contact holes 9 and 10
It is desirable to perform wet etching by selective chemical corrosion using an etchant, but it is also possible to perform processing halfway by dry etching using plasma and then switch to wet etching. In the present embodiment,
After the contact hole 10 and the upper portion 9a of the contact hole 9 are opened by dry etching, the lower portion 9b of the contact hole 9 is processed by wet etching.

【0019】本実施の形態は、薄膜素子部7のソース
側、ドレイン側に配線又は電極として形成する層と同一
の層に、遮光層2を配線又は所定の電位に降下させるこ
とを目的として構成されるもので、両コンタクトホール
9、10の形成時に薄膜素子部7及び遮光層2が同時に
外部に露出する場合はプラズマによる加工は避け、ウェ
ットエッチング法あるいは、途中からウェットエッチン
グ法に切り換えて加工を行うようにしている。
The present embodiment is designed to lower the light-shielding layer 2 to a wiring or a predetermined potential on the same layer as a wiring or an electrode formed on the source side and the drain side of the thin film element portion 7. If the thin film element portion 7 and the light shielding layer 2 are simultaneously exposed to the outside when the contact holes 9 and 10 are formed, processing by plasma is avoided, and processing is performed by switching to wet etching or switching to wet etching in the middle. To do.

【0020】したがって、加工時に薄膜素子部7と遮光
層2との間に電位差が生じることはないので、薄膜素子
部7がダメージを受けることはなく、よってオン電流不
足や耐圧の低下が起こることはない。又、遮光層2を配
線として用いない場合は、所定の電位に降下させフロー
ティング状態を回避することにより、画質に及ぼされる
悪影響を回避することができる。
Therefore, there is no potential difference between the thin film element portion 7 and the light shielding layer 2 during the processing, so that the thin film element portion 7 is not damaged, and the shortage of the ON current and the reduction of the breakdown voltage occur. There is no. When the light-shielding layer 2 is not used as a wiring, the potential is lowered to a predetermined potential to avoid a floating state, so that an adverse effect on image quality can be avoided.

【0021】図2を参照して、開口したコンタクトホー
ル9、10にアルミニウムやタングステン等の配線膜を
形成、パターニングすることにより配線11を形成す
る。このパターン形成時、ドライエッチング法では配線
材料11を介して薄膜素子部7及び遮光層2にプラズマ
電位が作用し両者間の電位差により能動層4がダメージ
を受けてしまうので、これを回避すべくウェットエッチ
ング法で行う。次いで、配線11の上に第3層間膜12
を成膜するとともに、薄膜素子部7のソース側に薄膜素
子部7の上部を覆う遮光膜13を接続する。この遮光膜
13は導電材料でなり、平坦化膜14を介して透明画素
電極であるITO(Indium Tin Oxide)膜15に接続さ
れる。ITO膜15上には有機膜(配光膜)16が形成
される。一方の対向基板20には公知のようにITO膜
19、有機膜18、更には図示せずともカラーフィルタ
等が形成されており、両基板1、20で液晶17を封じ
ることにより液晶表示装置が構成される。
Referring to FIG. 2, a wiring 11 is formed by forming and patterning a wiring film of aluminum, tungsten or the like in the opened contact holes 9 and 10. At the time of forming the pattern, in the dry etching method, a plasma potential acts on the thin film element portion 7 and the light shielding layer 2 via the wiring material 11, and the active layer 4 is damaged by a potential difference between the two. This is performed by a wet etching method. Next, a third interlayer film 12 is formed on the wiring 11.
And a light-shielding film 13 that covers the upper part of the thin-film element part 7 is connected to the source side of the thin-film element part 7. The light shielding film 13 is made of a conductive material, and is connected to an ITO (Indium Tin Oxide) film 15 which is a transparent pixel electrode via a flattening film 14. An organic film (light distribution film) 16 is formed on the ITO film 15. On one counter substrate 20, an ITO film 19, an organic film 18, and a color filter (not shown) are formed in a known manner, and the liquid crystal 17 is sealed between the substrates 1 and 20 to realize a liquid crystal display device. Be composed.

【0022】したがって、本実施の形態により製造され
た薄膜素子部7を画素駆動素子として用いれば、信頼性
が高く画質に優れた液晶表示装置を得ることができる。
Therefore, if the thin film element section 7 manufactured according to the present embodiment is used as a pixel driving element, a liquid crystal display device having high reliability and excellent image quality can be obtained.

【0023】図3は本発明の第2の実施の形態を示して
いる。本実施の形態では、薄膜素子部7の上方に遮光層
を形成する構造の液晶表示装置用画素駆動素子の製造方
法について説明する。
FIG. 3 shows a second embodiment of the present invention. In the present embodiment, a method for manufacturing a pixel driving element for a liquid crystal display device having a structure in which a light shielding layer is formed above the thin film element section 7 will be described.

【0024】透明基材1には上述の第1の実施の形態と
同様な構成の薄膜素子部7が形成され、この上に第1層
間膜21を成膜する。この第1層間膜21に対し、薄膜
素子部7のソース、ドレイン領域にコンタクトするコン
タクトホール22を形成した後、配線膜23を形成、パ
ターニングする。なお、この配線膜23の加工はドライ
エッチング法で行ってもよいが、この場合は第1層間膜
21の膜厚を少なくとも300nm以上として薄膜素子
部7に作用するプラズマの影響を回避する。すなわち、
この第1層間膜21を保護膜としてプラズマから薄膜素
子部7を保護する。又、この構成により液晶表示装置の
駆動時における薄膜素子部7のゲート電極6と信号線
(ドレイン配線22)との間のカップリング現象を回避
することができる。
On the transparent substrate 1, a thin film element portion 7 having the same structure as that of the first embodiment is formed, and a first interlayer film 21 is formed thereon. After forming contact holes 22 for contacting the source and drain regions of the thin film element section 7 with respect to the first interlayer film 21, a wiring film 23 is formed and patterned. The processing of the wiring film 23 may be performed by a dry etching method. In this case, however, the thickness of the first interlayer film 21 is set to at least 300 nm or more to avoid the influence of the plasma acting on the thin film element portion 7. That is,
The first interlayer film 21 is used as a protective film to protect the thin film element unit 7 from plasma. Further, with this configuration, it is possible to avoid a coupling phenomenon between the gate electrode 6 of the thin film element unit 7 and the signal line (drain wiring 22) when driving the liquid crystal display device.

【0025】本実施の形態においても遮光層は配線層と
して兼用され、薄膜素子部7のソース又はドレインに接
続される配線23に接続されるように第2層間膜24に
コンタクトホール25を開口した後、形成される。この
コンタクトホール25の形成をドライエッチング法で行
うと配線23を介して間接的に薄膜素子部7にプラズマ
電位が作用し、しかも薄膜素子部7のソース側とドレイ
ン側とで電位が異なると、両者間で電位差が生じて薄膜
素子部7(能動層4)にダメージを与えてしまう。そこ
で、このコンタクトホール25の形成を、上述の第1の
実施の形態におけるコンタクトホール9の形成方法と同
様に、ウェットエッチング法又はドライとウェットの組
み合わせで行うようにして、上記問題を回避する。
Also in this embodiment, the light shielding layer is also used as a wiring layer, and a contact hole 25 is opened in the second interlayer film 24 so as to be connected to the wiring 23 connected to the source or drain of the thin film element portion 7. Later, it is formed. If this contact hole 25 is formed by dry etching, a plasma potential acts indirectly on the thin film element 7 via the wiring 23, and if the source and drain sides of the thin film element 7 have different potentials, A potential difference is generated between the two, and the thin film element portion 7 (active layer 4) is damaged. Therefore, the above problem is avoided by forming the contact hole 25 by a wet etching method or a combination of dry and wet, similarly to the method of forming the contact hole 9 in the above-described first embodiment.

【0026】本実施の形態によっても上述の第1の実施
の形態と同様な効果を得ることができ、このようにして
形成された薄膜素子部7を画素駆動素子として液晶表示
装置に用いれば、信頼性の高い製品を得ることができ
る。
According to the present embodiment, the same effects as those of the first embodiment can be obtained. If the thin film element section 7 formed as described above is used as a pixel driving element in a liquid crystal display device, A highly reliable product can be obtained.

【0027】図4は本発明の第3の実施の形態を示して
いる。本実施の形態では、透明基材1に形成した導電材
で成る遮光層32の上方に層間膜33を介して薄膜素子
部7を形成する際、薄膜素子部7のゲート電極6を形成
すると同時に、遮光層32に接続される配線膜61をゲ
ート電極6と同一の材料(多結晶シリコン)で形成す
る。すなわち本実施の形態では、薄膜素子部7のゲート
電極6と同一層の膜で、遮光層32を何らかの電位に降
とすことを目的として配線する構成例である。
FIG. 4 shows a third embodiment of the present invention. In the present embodiment, when forming the thin film element portion 7 above the light shielding layer 32 made of a conductive material formed on the transparent base material 1 via the interlayer film 33, the gate electrode 6 of the thin film element portion 7 is formed at the same time. Then, a wiring film 61 connected to the light shielding layer 32 is formed of the same material (polycrystalline silicon) as the gate electrode 6. That is, the present embodiment is an example of a configuration in which wiring is performed using a film of the same layer as the gate electrode 6 of the thin film element portion 7 for the purpose of lowering the light shielding layer 32 to some potential.

【0028】遮光層32にコンタクトするコンタクトホ
ール34を層間膜33に形成する際は、ウェットエッチ
ング法、ドライエッチング法又はこれらの組み合わせで
行うことができる。なお、薄膜素子部を構成する能動層
4及びゲート酸化膜5は予めフォトレジスト(厚さ約
1.3μm)で覆われているため、ドライエッチング法
でも能動層4がプラズマによる大きな影響を受けること
はない。
The formation of the contact hole 34 for contacting the light-shielding layer 32 in the interlayer film 33 can be performed by a wet etching method, a dry etching method, or a combination thereof. Since the active layer 4 and the gate oxide film 5 constituting the thin film element portion are previously covered with a photoresist (thickness: about 1.3 μm), the active layer 4 is greatly affected by plasma even in the dry etching method. There is no.

【0029】コンタクトホール34の形成後は、多結晶
シリコン膜を成膜し、薄膜素子部7のゲート電極6及
び、遮光層2に接続される配線膜61として形成、加工
する。配線膜61は高抵抗の多結晶シリコン膜で形成さ
れているので通常の配線として機能させるには不十分で
はあるが、遮光層32のフローティングを回避する目的
で遮光層32を何らかの電位に降下させる機能を行わせ
る際には高い電気伝導度は不要であるので当該構成で十
分である。また、本構成により、多結晶シリコン膜6、
61の加工時にドライエッチング法を用いても、同一材
料を介して能動層4と遮光層32とにプラズマ電位が加
わることになるので、両者の間に大きな電位差は生じ
ず、よって能動層4がダメージを受けることはない。
After the formation of the contact hole 34, a polycrystalline silicon film is formed, and is formed and processed as the gate electrode 6 of the thin film element portion 7 and the wiring film 61 connected to the light shielding layer 2. Although the wiring film 61 is formed of a high-resistance polycrystalline silicon film, it is not sufficient to function as a normal wiring. However, the light-shielding layer 32 is dropped to some potential in order to avoid floating of the light-shielding layer 32. This configuration is sufficient because a high electrical conductivity is not required when performing the function. Further, according to this configuration, the polycrystalline silicon film 6
Even if the dry etching method is used during the processing of 61, a plasma potential is applied to the active layer 4 and the light-shielding layer 32 via the same material, so that no large potential difference occurs between the active layer 4 and the light-shielding layer 32. No damage is taken.

【0030】したがって本実施の形態によっても上述の
第1の実施の形態と同様な効果を得ることができるとと
もに、これにより製造された薄膜素子部7を液晶表示装
置用画素駆動素子として用いた場合に、高信頼性及び高
画質の液晶表示装置を得ることができる。
Therefore, according to the present embodiment, the same effects as those of the above-described first embodiment can be obtained, and when the thin film element section 7 manufactured thereby is used as a pixel driving element for a liquid crystal display device. In addition, a highly reliable and high quality liquid crystal display device can be obtained.

【0031】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限定されることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。
Although the embodiments of the present invention have been described above, the present invention is, of course, not limited to these embodiments.
Various modifications are possible based on the technical idea of the present invention.

【0032】例えば以上の第1の実施の形態では、コン
タクトホール9の形成をウェットエッチング法、又はド
ライエッチング法とウェットエッチング法との組み合わ
せで行うようにして薄膜素子部7と遮光層2との間に電
位差を生じさせないようにしたが、これに変えて、薄膜
素子部7と遮光層2との間に介在する層間膜3を少なく
とも300nm以上の膜厚に形成するだけでも、上記電
位差による薄膜素子部のダメージを低減することができ
る。したがってこの場合、ドライエッチング法でコンタ
クトホール9を形成しても薄膜素子部7に大きなダメー
ジを与えることはない。
For example, in the first embodiment described above, the contact hole 9 is formed by wet etching or a combination of dry etching and wet etching so that the contact between the thin film element portion 7 and the light shielding layer 2 is made. Although no potential difference is generated between the thin film elements, the interlayer film 3 interposed between the thin film element portion 7 and the light shielding layer 2 may be formed to a thickness of at least 300 nm or more. Damage to the element portion can be reduced. Therefore, in this case, even if the contact hole 9 is formed by the dry etching method, no significant damage is given to the thin film element portion 7.

【0033】また、以上の構成に代えて、遮光層2を薄
膜素子部7の能動層4と同一の材料(多結晶シリコン、
又は非晶質シリコン)で構成しても両者間における大き
な電位差の発生を回避することができるので、この構成
によっても能動層4のダメージを回避して、信頼性の高
い液晶表示装置を得ることができる。
Instead of the above structure, the light shielding layer 2 is made of the same material (polycrystalline silicon,
Or amorphous silicon), it is possible to avoid the occurrence of a large potential difference between the two, so that even with this configuration, it is possible to avoid damage to the active layer 4 and obtain a highly reliable liquid crystal display device. Can be.

【0034】更に、以上の各実施の形態では液晶表示装
置用の画素駆動素子として用いられる半導体装置として
薄膜トランジスタの製造方法について説明したが、勿
論、ダイナミックRAM(DRAM)のメモリセル等の
他の半導体装置にも、本発明は適用可能である。
Further, in each of the above embodiments, a method of manufacturing a thin film transistor as a semiconductor device used as a pixel driving element for a liquid crystal display device has been described. Of course, other semiconductor devices such as a dynamic RAM (DRAM) memory cell may be used. The present invention is applicable to an apparatus.

【0035】[0035]

【発明の効果】以上述べたように、本発明によれば、以
下の効果を得ることができる。
As described above, according to the present invention, the following effects can be obtained.

【0036】請求項1に記載の半導体装置の製造方法に
よれば、能動層に対する電位差によるダメージを回避で
き、これによりオン電流不足による駆動不良や耐圧の向
上が図られ、信頼性を向上させることができる。
According to the method of manufacturing a semiconductor device of the first aspect, it is possible to avoid damage to the active layer due to a potential difference, thereby improving drive failure and breakdown voltage due to insufficient on-current and improving reliability. Can be.

【0037】請求項2の構成によれば、能動層と導体層
とが同時にプラズマに晒されることはないので能動層へ
のダメージを回避できる。
According to the second aspect of the present invention, the active layer and the conductor layer are not simultaneously exposed to plasma, so that damage to the active layer can be avoided.

【0038】また請求項3の構成によれば、能動層及び
導体層がともに接続される配線膜の加工をウェットエッ
チング法により行うことにより、能動層へのダメージを
回避することができる。
According to the third aspect of the present invention, the wiring layer to which the active layer and the conductor layer are connected is processed by the wet etching method, so that the active layer can be prevented from being damaged.

【0039】請求項4に記載の半導体装置の製造方法に
よれば、能動層と導体層との間に介在する層間膜の膜厚
を300nm以上とすることにより、ドライエッチング
時における能動層と導体層との間の電位差による能動層
へのダメージを回避することができる。
According to the method of manufacturing a semiconductor device of the fourth aspect, the thickness of the interlayer film interposed between the active layer and the conductor layer is set to 300 nm or more, so that the active layer and the conductor during dry etching can be formed. Damage to the active layer due to a potential difference between the active layer and the layer can be avoided.

【0040】請求項5に記載の半導体装置の製造方法に
よれば、導体層を能動層と同一の材料で形成することに
より、ドライエッチング時における能動層と導体層との
間の電位差を低減して能動層へのダメージを回避するこ
とができる。
According to the fifth aspect of the present invention, the potential difference between the active layer and the conductive layer during dry etching is reduced by forming the conductive layer with the same material as the active layer. Thus, damage to the active layer can be avoided.

【0041】請求項6に記載の半導体装置の製造方法に
よれば、請求項5の発明と同様な効果を得ながら、導体
層のフローティング状態を回避して液晶表示装置用画素
駆動素子として適用した場合により良好な画質が得られ
る。
According to the method of manufacturing a semiconductor device of the sixth aspect, the present invention is applied as a pixel drive element for a liquid crystal display device while avoiding the floating state of the conductor layer while obtaining the same effects as the fifth aspect of the invention. In some cases, good image quality is obtained.

【0042】請求項7に記載の液晶表示装置によれば、
上記各方法で製造された半導体装置を画素駆動素子とし
て用いることにより、信頼性に優れた液晶表示装置を得
ることができる。
According to the liquid crystal display device of the seventh aspect,
By using a semiconductor device manufactured by any of the above methods as a pixel driving element, a highly reliable liquid crystal display device can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態による半導体装置の
一製造工程を示す概略断面図である。
FIG. 1 is a schematic sectional view showing one manufacturing step of a semiconductor device according to a first embodiment of the present invention.

【図2】同半導体装置を画素駆動素子として用いた液晶
表示装置の画素部の概略断面図である。
FIG. 2 is a schematic sectional view of a pixel portion of a liquid crystal display device using the same semiconductor device as a pixel driving element.

【図3】本発明の第2の実施の形態による半導体装置の
一製造工程を示す概略断面図である。
FIG. 3 is a schematic cross-sectional view showing one manufacturing step of a semiconductor device according to a second embodiment of the present invention.

【図4】本発明の第3の実施の形態による半導体装置の
一製造工程を示す概略断面図である。
FIG. 4 is a schematic sectional view showing one manufacturing step of a semiconductor device according to a third embodiment of the present invention.

【図5】従来方法による半導体装置の一製造工程を示す
概略断面図である。
FIG. 5 is a schematic cross-sectional view showing one manufacturing step of a semiconductor device according to a conventional method.

【符号の説明】[Explanation of symbols]

2、32…遮光層、3、8、21、24、33…層間
膜、4…能動素子、6…ゲート電極、7…薄膜素子、
9、25…コンタクトホール、61…配線膜。
2, 32: light shielding layer, 3, 8, 21, 24, 33: interlayer film, 4: active element, 6: gate electrode, 7: thin film element,
9, 25: contact hole, 61: wiring film.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/768 Fターム(参考) 2H092 GA17 GA25 GA34 JA24 JA34 JA37 JA46 KA02 KA04 MA08 MA18 MA19 NA25 4M104 AA09 BB01 BB02 BB04 BB13 BB14 BB16 BB18 BB28 BB40 CC01 EE06 EE12 EE15 GG09 GG16 GG20 HH20 5F033 HH08 HH11 HH17 HH18 HH19 HH20 HH28 PP06 PP14 QQ08 QQ10 QQ11 QQ19 RR01 RR04 RR06 RR14 RR15 SS07 SS11 TT02 XX23 5F043 AA31 AA35 AA36 AA37 DD15 FF01 GG10 5F110 AA22 BB06 CC02 DD02 DD12 DD13 DD14 EE09 FF23 FF24 GG02 GG13 GG42 GG44 NN03 NN22 NN23 NN24 NN25 NN33 NN35 NN44 NN45 NN46 NN47 QQ03 QQ08 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/768 F term (Reference) 2H092 GA17 GA25 GA34 JA24 JA34 JA37 JA46 KA02 KA04 MA08 MA18 MA19 NA25 4M104 AA09 BB01 BB02 BB04 BB13 BB14 BB16 BB18 BB28 BB40 CC01 EE06 EE12 EE15 GG09 GG16 GG20 HH20 5F033 HH08 HH11 HH17 HH18 HH19 HH20 HH28 PP06 PP14 QQ08 QQ10 QQ11 QQ19 RR01 A11 RR04 RR04 A11 RR04 RR06 A11 RR04 RR06 A11 RR04 DD02 DD12 DD13 DD14 EE09 FF23 FF24 GG02 GG13 GG42 GG44 NN03 NN22 NN23 NN24 NN25 NN33 NN35 NN44 NN45 NN46 NN47 QQ03 QQ08

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 層間膜を介して能動層の上方又は下方
に、導体層が形成される工程を有し、 前記導体層の形成時、又は前記導体層の形成後これを加
工する際に、前記能動層の一部が直接又は導電材料を介
して電気的に露出するときは、 前記導体層へコンタクトするコンタクトホールの形成を
ウェットエッチング法で行うことを特徴とする半導体装
置の製造方法。
A step of forming a conductive layer above or below an active layer via an interlayer film, wherein the conductive layer is formed or processed after the conductive layer is formed. When a part of the active layer is electrically exposed directly or through a conductive material, a contact hole for contacting the conductive layer is formed by a wet etching method.
【請求項2】 前記導体層へコンタクトするコンタクト
ホールの形成と同時に、前記能動層へコンタクトするコ
ンタクトホールを形成することを特徴とする請求項1に
記載の半導体装置の製造方法。
2. The method according to claim 1, wherein a contact hole for contacting the active layer is formed simultaneously with the formation of the contact hole for contacting the conductor layer.
【請求項3】 前記導体層及び前記能動層の各コンタク
トホールを埋める配線膜の加工をウェットエッチング法
で行うことを特徴とする請求項2に記載の半導体装置の
製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein the processing of the wiring film filling each contact hole of the conductor layer and the active layer is performed by a wet etching method.
【請求項4】 層間膜を介して能動層の上方又は下方
に、導体層が形成される工程を有し、 前記導体層の形成時、又は前記導体層の形成後これを加
工する際に、前記能動層の一部が直接又は導電材料を介
して電気的に露出するときは、 前記層間膜の膜厚を少なくとも300nm以上とするこ
とを特徴とする半導体装置の製造方法。
4. A step of forming a conductor layer above or below the active layer with an interlayer film interposed therebetween, wherein at the time of forming the conductor layer or processing the conductor layer after the formation, When a part of the active layer is electrically exposed directly or via a conductive material, the thickness of the interlayer film is at least 300 nm or more.
【請求項5】 層間膜を介して能動層の上方又は下方
に、導体層が形成される工程を有し、 前記導体層の形成後これを加工する際に、前記能動層の
一部が直接又は導電材料を介して電気的に露出するとき
は、 前記導体層を、前記能動層と同一の材料で形成すること
を特徴とする半導体装置の製造方法。
5. A step of forming a conductor layer above or below an active layer via an interlayer film, wherein when the conductor layer is formed and then processed, a part of the active layer is directly Alternatively, when the conductive layer is electrically exposed via a conductive material, the conductive layer is formed of the same material as the active layer.
【請求項6】 層間膜を介して導体層の上方に能動層を
形成する工程と、 前記層間膜に、前記導体層へコンタクトするコンタクト
ホールを形成する工程と、 前記コンタクトホールを介して前記導体層を所定の電位
に接続する配線膜を形成する工程とを有し、 前記配線膜を、前記能動層のゲート電極の形成工程と同
時に半導体材料で形成することを特徴とする半導体装置
の製造方法。
6. A step of forming an active layer above a conductor layer through an interlayer film; a step of forming a contact hole in the interlayer film to contact the conductor layer; and forming the conductor layer through the contact hole. Forming a wiring film for connecting a layer to a predetermined potential, wherein the wiring film is formed of a semiconductor material simultaneously with the step of forming the gate electrode of the active layer. .
【請求項7】 請求項1から請求項6のいずれかに記載
の半導体装置の製造方法により製造された半導体装置を
画素駆動素子として用いた液晶表示装置。
7. A liquid crystal display device using a semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1 as a pixel driving element.
JP1723999A 1999-01-26 1999-01-26 Manufacture of semiconductor device and liquid crystal display device Pending JP2000216393A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1723999A JP2000216393A (en) 1999-01-26 1999-01-26 Manufacture of semiconductor device and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1723999A JP2000216393A (en) 1999-01-26 1999-01-26 Manufacture of semiconductor device and liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2000216393A true JP2000216393A (en) 2000-08-04

Family

ID=11938403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1723999A Pending JP2000216393A (en) 1999-01-26 1999-01-26 Manufacture of semiconductor device and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2000216393A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563131B1 (en) * 2001-11-05 2006-03-21 엘지.필립스 엘시디 주식회사 Organic Electroluminescent Device
US7238987B2 (en) 2004-12-06 2007-07-03 Matsushita Electric Industrial Co., Ltd. Lateral semiconductor device and method for producing the same
CN106981419A (en) * 2017-05-18 2017-07-25 武汉新芯集成电路制造有限公司 The manufacture method of semiconductor devices
CN109585300A (en) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 Thin film transistor (TFT) and preparation method, dot structure, array substrate and display panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563131B1 (en) * 2001-11-05 2006-03-21 엘지.필립스 엘시디 주식회사 Organic Electroluminescent Device
US7238987B2 (en) 2004-12-06 2007-07-03 Matsushita Electric Industrial Co., Ltd. Lateral semiconductor device and method for producing the same
CN106981419A (en) * 2017-05-18 2017-07-25 武汉新芯集成电路制造有限公司 The manufacture method of semiconductor devices
CN109585300A (en) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 Thin film transistor (TFT) and preparation method, dot structure, array substrate and display panel
CN109585300B (en) * 2018-12-17 2022-07-12 合肥鑫晟光电科技有限公司 Thin film transistor, preparation method, pixel structure, array substrate and display panel

Similar Documents

Publication Publication Date Title
US5825449A (en) Liquid crystal display device and method of manufacturing the same
US7259035B2 (en) Methods of forming thin-film transistor display devices
US6362028B1 (en) Method for fabricating TFT array and devices formed
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
US5355002A (en) Structure of high yield thin film transistors
US6096572A (en) Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
US6759711B2 (en) Method of manufacturing a transistor
JP2625268B2 (en) Active matrix substrate
JP5040222B2 (en) Display device
JP4166300B2 (en) Manufacturing method of liquid crystal display device
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
US5466620A (en) Method for fabricating a liquid crystal display device
JPH11352515A (en) Liquid crystal display device and its production
JP2000216393A (en) Manufacture of semiconductor device and liquid crystal display device
CN100371814C (en) Manufacture of pixel electrode contacting point of thin-membrane transistor liquid crystal displaying device
JP3055237B2 (en) Liquid crystal display panel and method of manufacturing the same
JP3167817B2 (en) Active matrix liquid crystal display
JP3195837B2 (en) Liquid crystal display device and manufacturing method thereof
JP4693219B2 (en) TFT array substrate for liquid crystal display device and manufacturing method thereof
JP3615212B2 (en) Switching element substrate
JP2003207808A (en) Active matrix type display device
JP3424618B2 (en) Method of manufacturing thin film transistor array substrate
JP4069496B2 (en) Method for manufacturing active matrix substrate, active matrix substrate, and electro-optical panel including the same
KR20040046384A (en) Liquid Crystal Display and fabrication method of thereof