JP3188169U - 単層式セラミックキャパシタ（ｓｉｎｇｌｅｌａｙｅｒｃｅｒａｍｉｃｃａｐａｃｉｔｏｒ）、および、その基板構造（ｓｕｂｓｔｒａｔｅｓｔｒｕｃｔｕｒｅ） - Google Patents

Abstract

【課題】単層式セラミックキャパシタ、および、その基板構造を提供する。
【解決手段】単層式セラミックキャパシタの基板構造１は、上表面１０１、相対する下表面１０２、および、上表面１０１と下表面１０２に連接される側表面１０３を有し、比率が１より大きい長軸と短軸を有する基板本体１０、および、それぞれ、上表面１０１と下表面１０２上に形成される第一凹槽１１、第二凹槽１２を含む。また、上述の基板構造１を含む単層式セラミックキャパシタも提案される。基板構造１を変化させて、電子装置に必要な高い信頼度を達成する。
【選択図】図１Ａ

Description

本考案は、キャパシタ構造に関するものであって、特に、単層式セラミックキャパシタ、および、その基板構造に関するものである。

キャパシタは、常用される受動素子で、テレビ、携帯電話、コンピュータ等の各種電機、電子設備に、キャパシタを見つけることができる。その基本構造は、二個の互いに接近する金属電極により、絶縁体（媒体）を隔て、二個の金属電極上に、それぞれ、電流を流して、電気エネルギーを保存する。近年、集積回路の高性能化、高密度化の趨勢と、高速組み立て功能の表面実装技術(Surface Mount Technology，SMT)の開発に伴い、多くの電子設備は、チップ型表面実装(SMT)により、従来のスルーホール型(Through Hole)の溶接方式を代替しているので、チップ化された受動素子需要が高まり、寸法も小さいことが要求されている。よって、どのように、限られた構造で、高品質、高信頼度の製品を製造するかが課題である。

上述の問題を解決するため、本考案は、単層式セラミックキャパシタ、および、その基板構造を提供し、基板構造を変化させて、電子装置の高い信頼度の要求に符合させることを目的とする。

上述の目的を達成するため、本考案の実施例による単層式セラミックキャパシタの基板構造は、上表面、上表面に相対する下表面、および、上表面と下表面に連接される側表面を有し、比率が１より大きい長軸と短軸を有する基板本体；上表面の上に形成される第一凹槽；および、下表面の上に形成される第二凹槽を含む。

本考案の実施例による単層式セラミックキャパシタは、上表面、上表面に相対する下表面、および、上表面と下表面に連接され、短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含む側表面を有し、比率が１より大きい長軸と短軸を有する基板本体を含む基板構造；上表面の上に形成される第一凹槽；下表面の上に形成される第二凹槽；上表面、および、上表面と連接される第二短側表面の上に設置される第一電極層；下表面、および、下表面と連接される第一短側表面の上に設置される第二電極層；それぞれ、第一短側表面と第二短側表面に設置されると共に、それぞれ、第一電極層、第二電極層と電気的に接続する二つ端子；基板構造、第一電極層と第二電極層をパッケージすると共に、二つ端子がパッケージ体外に露出するパッケージ体、を含む。

高い信頼度を達成する。

本考案の実施例による単層式セラミックキャパシタ基板構造の立体構造図である。 図１Ａに示す本考案の実施例による単層式セラミックキャパシタ基板構造の断面図である。 本考案の別の実施例による単層式セラミックキャパシタ基板構造の立体構造図である。 図２Ａに示す本考案の別の実施例による単層式セラミックキャパシタ基板構造の断面図である。 本考案の別の実施例による単層式セラミックキャパシタ基板構造の構造断面図である。 本考案の別の実施例による単層式セラミックキャパシタ基板構造の構造断面図である。 本考案の実施例による単層式セラミックキャパシタの製造工程の構造図である。 本考案の実施例による単層式セラミックキャパシタの製造工程の構造図である。 本考案の実施例による単層式セラミックキャパシタの製造工程の構造図である。 本考案の実施例による単層式セラミックキャパシタの製造工程の構造図である。 本考案の別の実施例によるパッケージ体が基板構造をパッケージすることを示す図である。 本考案の別の実施例によるパッケージ体が基板構造をパッケージすることを示す図である。 本考案の別の実施例によるパッケージ体が基板構造をパッケージすることを示す図である。

他の実施の形態および利点が以下の詳細な説明に述べられる。この概要は、本考案を定めるものではない。

一つの実施例によると、単層式セラミックキャパシタの基板構造は、上表面、上表面に相対する下表面、および、上表面と下表面に連接される側表面を有する基板本体を含み、基板本体は、長軸と短軸を有し、且つ、長軸と短軸の比率は１より大きい；第一凹槽が、上表面の上に形成される；第二凹槽が、下表面の上に形成される。

上述の側表面は、短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含み、且つ、第一凹槽は、短軸方向に延伸すると共に、上表面を、分離した二個のサブ上表面に隔てる。第二凹槽は、短軸方向に延伸すると共に、下表面を、分離した二個のサブ下表面に隔てる。このほか、基板構造は、さらに、一部の上表面と一部の側表面の上に設置される第一電極層；および、一部の下表面と一部の側表面の上に設置される第二電極層を含む。

まず、図１Ａと図１Ｂを参照すると、図１Ａ、図１Ｂは、本考案の実施例による単層式セラミックキャパシタ基板構造の立体構造図、および、その断面図である。図に示されるように、これは、単層式のセラミックキャパシタの基板構造で、この実施例の基板構造１は、基板本体１０を含み、この基板本体１０は、上表面１０１、下表面１０２、および、上表面１０１と下表面１０２に連接される側表面１０３を有し、且つ、上表面１０１と下表面１０２は、ほぼ平行に相対して設置される。図１Ａに示されるように、基板本体１０は、長軸Ｘ₁と短軸Ｘ₂を有し、且つ、長軸Ｘ₁と短軸Ｘ₂の比率は１より大きく、基板本体１０の外型は、細長い片状構造をなしていて、この実施例において、側表面１０３は、第一短側表面１０３１（図１Ｂに示される）と第二短側表面１０３２（図１Ｂに示される）を含み、且つ、第一短側表面１０３１と第二短側表面１０３２は、どちらも、基板本体１０の短軸Ｘ₂方向に位置し、且つ、相対して設置される。このほか、第一凹槽１１、および、第二凹槽１２は、それぞれ、基板本体１０の上表面１０１上と下表面１０２上に形成される。この実施例において、図１Ａと図１Ｂに示されるように、第一凹槽１１は、短軸Ｘ₂方向に延伸すると共に、上表面１０１は、分離した二個のサブ上表面１０１１、１０１２に隔てられる。第二凹槽１２も、短軸Ｘ₂方向に延伸すると共に、下表面１０２は、分離した二個のサブ下表面１０２１、１０２２に隔てられる。さらに、図１Ｂに示されるように、基板構造１は、更に、第一電極層１３と第二電極層１４を含み、第一電極層１３は、サブ上表面１０１１と側表面１０３２上に設置されて、第一電極部を形成する；第二電極層１４は、サブ下表面１０２１と側表面１０３１上に設置されて、第二電極部を形成し、つまり、第一電極層１３と第二電極層１４は、それぞれ、基板本体１０の上表面１１と下表面１２に形成されて、単独、且つ、電気的に分離した二つ電極部を形成する。この実施例において、凹槽を設計する目的は、第一電極層と第二電極層の安全距離を増加して、ファイヤーウォールのような障壁を形成して、発火の発生を防止することで、よって、理解できることは、凹槽の構造が、上述のような功能を有していれば、凹槽の大きさ、形状と位置は、図１Ａ、図１Ｂに限られないことである。

別の実施例によると、上述の第一凹槽の開口は、第一短側表面に延伸して、第一スロットを形成し、且つ、第一スロットの底部と上表面は、段差を形成する；および、上述の第二凹槽の開口も、第二短側表面に延伸して、第二スロットを形成し、且つ、第二スロットの底部と下表面は、段差を形成する。

図２Ａ、図２Ｂに示されるように、図２Ａ、図２Ｂは、本考案の別の実施例による単層式セラミックキャパシタ基板構造の立体構造図、および、その断面図である。この実施例において、基板本体１０の凹槽設計は、第一実施例と少し異なり、図に示されるように、第一凹槽１１(図１Ａに示される)の開口は、第一短側表面１０３１に延伸して、第一スロット１１１を形成し、且つ、第一スロット１１１の底部と基板本体１０の上表面１０１は、階段状段差Ｓ₁を形成する。同様に、第二凹槽１２の開口も、第二短側表面１０３２に延伸して、第二スロット１２１を形成し、且つ、第二スロット１２１の底部と基板本体１０下表面１０２は、別の階段状段差Ｓ₂を形成する。上述の第一電極層１３（図２Ｂに示される）は、上表面１０１と第二短側表面１０３２上に設置される；上述の第二電極層１４は、下表面１０２と第一短側表面１０３１の上に設置されて、それぞれ、電気的に隔離された二個の電極部を形成する。

別の態様によると、上述の第一凹槽が短軸方向に延伸すると共に、上表面を、分離した二個のサブ上表面に隔てられる時、上述の第二凹槽も、短軸方向に延伸し、且つ、第二凹槽の開口は、第二短側表面に延伸して、第二スロットを形成し、且つ、第二スロットの底部と下表面は、段差を形成する。理解できることは、図３Ａと図３Ｂに示されるように、凹槽の構造は、スロット構造と併せて使用することができ、その構造は前述のようであり、ここで詳述しない。

別の実施例によると、本考案の実施例による単層式セラミックキャパシタは：上表面、上表面に相対する下表面、および、上表面と下表面に連接される側表面を有する基板本体を含む基板構造を有し、基板本体は、長軸と短軸を有し、且つ、長軸と短軸の比率は１より大きい；第一凹槽が、上表面上に形成される；第二凹槽が、下表面上に形成される；側表面は、短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含む。第一電極層が、上表面、および、上表面と連接される第二短側表面の上に設置される。第二電極層が、下表面、および、下表面と連接される第一短側表面の上に設置される。二つ端子は、それぞれ、第一短側表面と第二短側表面に設置されると共に、それぞれ、第一電極層、第二電極層と電気的に接続する。パッケージ体が、基板構造、第一電極層と第二電極層をパッケージすると共に、二端子がパッケージ体外に露出する。

上述の第一電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせである。上述の第二電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせである。

基板構造の実施例は、以下のようである。実施例一：上述の第一凹槽と上述の第二凹槽は、どちらも、短軸方向に延伸すると共に、それぞれ、上表面を、分離した二個のサブ上表面に隔て、下表面を、分離した二個のサブ下表面に隔てる。実施例二：上述の第一凹槽の開口が、第一短側表面に延伸して、第一スロットを形成し、且つ、第一スロットの底部と上表面は、段差を形成する；および、上述の第二凹槽の開口は、第二短側表面に延伸して、第二スロットを形成し、且つ、第二スロットの底部と下表面は、段差を形成する。実施例三：凹槽とスロットを合わせて使用、即ち、第一凹槽と第二凹槽のひとつが、短軸方向に延伸すると共に、上表面、または、下表面は、分離した二個の次表面に隔てられる；第一凹槽と第二凹槽の別のもうひとつが、短軸方向に延伸し、且つ、第一凹槽、または、第二凹槽の開口は、第一短側表面、または、第二短側表面に延伸して、第一スロット、または、第二スロットを形成し、且つ、第一スロットの底部と上表面は、段差を形成する、または、第二スロットの底部と下表面は、段差を形成する。

図４Ａ、図４Ｂ、図４Ｃ、および、図４Ｄを参照すると、図４Ａ、図４Ｂ、図４Ｃ、および、図４Ｄは、本考案の実施例による単層式セラミックキャパシタの製造工程の構造を示す図である。まず、図４Ａを参照すると、図に示されるように、基板構造１の基板本体１０は、第一凹槽１１、第二凹槽１２を有し、適当な方式により、それぞれ、基板本体１０の上表面１０１と下表面１０２に形成される。 第一電極層１３は、一部の上表面１０１と第二短側表面１０３２に形成される；第二電極層１４は、一部の下表面１０２と第一短側表面１０３１に形成されて、それぞれ、電気的に独立した二個の電極部を形成する。図４Ｂに示されるように、二端子１５、１６は、それぞれ、適当な方式で、第一短側表面１０３１と第二短側表面１０３２上に設置されて、それぞれ、第二電極層１４、第一電極層１３と電気的に接続する。続いて、図４Ｃに示されるように、モールド２を提供し、端子１５、１６を設置した上述の基板構造１を収容すると共に、適当な方式で、パッケージ体１７を形成して、基板構造１、第一電極層１３と第二電極層１４をパッケージすると共に、端子１５、１６がパッケージ体１７外に露出して、外部と電気的に接続させるのに使用する。パッケージ完成後の構造は、図４Ｄに示される。異なる実施例の基板構造１によると、パッケージ体１７を利用して、パッケージする時の状態が、それぞれ、図５Ａ、図５Ｂ、および、図５Ｃで示され、基板構造１の構造特徴は、上述の実施例のようであり、ここで詳述しない。基板本体１０上の凹槽、または、スロット設計は、上下電極層の安全距離を増加させることができるだけでなく、パッケージ体を充填する時、パッケージ体と基板本体の接触面積を増加させて、効果的に製品の信頼度を高めることができる。

よって、本考案の単層式セラミックキャパシタ、および、その基板構造により、基板構造を変化させて、電子装置の高い信頼度の要求に符合させる。

本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や修飾を加えることができ、従って本考案の保護範囲は、特許請求の範囲で指定した内容を基準とする。

１ 基板構造
１０ 基板本体
１０１ 上表面
１０１１，１０１２ サブ上表面
１０２ 下表面
１０２１，１０２２ サブ下表面
１０３ 側表面
１０３１ 第一短側表面
１０３２ 第二短側表面
１１ 第一凹槽
１１１ 第一スロット
１２ 第二凹槽
１２１ 第二スロット
１３ 第一電極層
１４ 第二電極層
１５, １６ 端子
１７ パッケージ体
２ モールド
Ｘ₁ 長軸
Ｘ₂ 短軸
Ｓ₁, Ｓ₂ 段差

Claims (12)

1. 単層式セラミックキャパシタの基板構造であって、
   上表面、前記上表面に相対する下表面、および、前記上表面と前記下表面に連接される側表面を有し、比率が１より大きい長軸と短軸を有する基板本体と、
   前記上表面の上に形成される第一凹槽；および
   前記下表面の上に形成される第二凹槽、
   を含むことを特徴とする単層式セラミックキャパシタの基板構造。
2. 前記側表面は、前記短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含み、且つ、前記第一凹槽は、前記短軸方向に延伸すると共に、前記上表面を、分離した二個のサブ上表面に隔てることを特徴とする請求項１に記載の単層式セラミックキャパシタの基板構造。
3. 前記第二凹槽は、前記短軸方向に延伸すると共に、前記下表面を、分離した二個のサブ下表面に隔てることを特徴とする請求項２に記載の単層式セラミックキャパシタの基板構造。
4. 前記第二凹槽は、前記短軸方向に延伸し、且つ、前記第二凹槽の開口は、前記第二短側表面に延伸して、第二スロットを形成し、且つ、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項２又は３に記載の単層式セラミックキャパシタの基板構造。
5. 前記側表面は、前記短軸方向に位置し、且つ、相対して設置される第一短側表面と第二短側表面を含み、且つ、前記第一凹槽の開口は、前記第一短側表面に延伸して、第一スロットを形成し、且つ、前記第一スロットの底部と前記上表面は、段差を形成することを特徴とする請求項１から４何れかの一項に記載の単層式セラミックキャパシタの基板構造。
6. 前記第二凹槽の開口は、前記第二短側表面に延伸して、第二スロットを形成し、且つ、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項５に記載の単層式セラミックキャパシタの基板構造。
7. 更に、一部の前記上表面と一部の前記側表面上に設置される第一電極層；および、一部の前記下表面與一部の前記側表面上に設置される第二電極層を含むことを特徴とする請求項１から６何れかの一項に記載の単層式セラミックキャパシタの基板構造。
8. 単層式セラミックキャパシタであって、
   上表面、前記上表面に相対する下表面、および、前記上表面と前記下表面に連接され、前記短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含む側表面を有し、比率が１より大きい長軸と短軸を有する基板本体を含む基板構造；
   前記上表面の上に形成される第一凹槽；
   前記下表面の上に形成される第二凹槽；
   前記上表面、および、前記上表面と連接される前記第二短側表面の上に設置される第一電極層；
   前記下表面、および、前記下表面と連接される前記第一短側表面の上に設置される第二電極層；
   それぞれ、前記第一短側表面と前記第二短側表面に設置されると共に、それぞれ、前記第一電極層、前記第二電極層と電気的に接続する二つ端子；および
   前記基板構造、前記第一電極層と前記第二電極層をパッケージすると共に、前記二つ端子が前記パッケージ体の外に露出するパッケージ体、
   を含むことを特徴とする単層式セラミックキャパシタ。
9. 前記第一凹槽は、前記短軸方向に延伸すると共に、前記上表面は、分離した二個のサブ上表面に隔てられ；および、前記第二凹槽は、前記短軸方向に延伸すると共に、前記下表面を、分離した二個のサブ下表面に隔てることを特徴とする請求項８に記載の単層式セラミックキャパシタ。
10. 前記第一凹槽の開口は、前記第一短側表面に延伸して、第一スロットを形成し、且つ、前記第一スロットの底部と前記上表面は、段差を形成し；および、前記第二凹槽の開口は、前記第二短側表面に延伸して、第二スロットを形成し、且つ、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項８又は９に記載の単層式セラミックキャパシタ。
11. 前記第一凹槽と前記第二凹槽のひとつは、前記短軸方向に延伸すると共に、前記上表面、または、前記下表面を、分離した二個の次表面に隔て；および、前記第一凹槽と前記第二凹槽のもうひとつは、前記短軸方向に延伸し、且つ、前記第一凹槽、または、前記第二凹槽の開口は、前記第一短側表面、または、前記第二短側表面に延伸して、第一スロット、または、第二スロットを形成し、且つ、前記第一スロットの底部と前記上表面は、段差を形成する、または、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項８から１０何れかの一項に記載の単層式セラミックキャパシタ。
12. 前記第一電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせである；および、前記第二電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせであることを特徴とする請求項８から１１何れかの一項に記載の単層式セラミックキャパシタ。
    

Images