JP3188169U - 単層式セラミックキャパシタ(singlelayerceramiccapacitor)、および、その基板構造(substratestructure) - Google Patents
単層式セラミックキャパシタ(singlelayerceramiccapacitor)、および、その基板構造(substratestructure) Download PDFInfo
- Publication number
- JP3188169U JP3188169U JP2013006061U JP2013006061U JP3188169U JP 3188169 U JP3188169 U JP 3188169U JP 2013006061 U JP2013006061 U JP 2013006061U JP 2013006061 U JP2013006061 U JP 2013006061U JP 3188169 U JP3188169 U JP 3188169U
- Authority
- JP
- Japan
- Prior art keywords
- short side
- ceramic capacitor
- slot
- substrate structure
- concave tank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
【課題】単層式セラミックキャパシタ、および、その基板構造を提供する。
【解決手段】単層式セラミックキャパシタの基板構造1は、上表面101、相対する下表面102、および、上表面101と下表面102に連接される側表面103を有し、比率が1より大きい長軸と短軸を有する基板本体10、および、それぞれ、上表面101と下表面102上に形成される第一凹槽11、第二凹槽12を含む。また、上述の基板構造1を含む単層式セラミックキャパシタも提案される。基板構造1を変化させて、電子装置に必要な高い信頼度を達成する。
【選択図】図1A
【解決手段】単層式セラミックキャパシタの基板構造1は、上表面101、相対する下表面102、および、上表面101と下表面102に連接される側表面103を有し、比率が1より大きい長軸と短軸を有する基板本体10、および、それぞれ、上表面101と下表面102上に形成される第一凹槽11、第二凹槽12を含む。また、上述の基板構造1を含む単層式セラミックキャパシタも提案される。基板構造1を変化させて、電子装置に必要な高い信頼度を達成する。
【選択図】図1A
Description
本考案は、キャパシタ構造に関するものであって、特に、単層式セラミックキャパシタ、および、その基板構造に関するものである。
キャパシタは、常用される受動素子で、テレビ、携帯電話、コンピュータ等の各種電機、電子設備に、キャパシタを見つけることができる。その基本構造は、二個の互いに接近する金属電極により、絶縁体(媒体)を隔て、二個の金属電極上に、それぞれ、電流を流して、電気エネルギーを保存する。近年、集積回路の高性能化、高密度化の趨勢と、高速組み立て功能の表面実装技術(Surface Mount Technology,SMT)の開発に伴い、多くの電子設備は、チップ型表面実装(SMT)により、従来のスルーホール型(Through Hole)の溶接方式を代替しているので、チップ化された受動素子需要が高まり、寸法も小さいことが要求されている。よって、どのように、限られた構造で、高品質、高信頼度の製品を製造するかが課題である。
上述の問題を解決するため、本考案は、単層式セラミックキャパシタ、および、その基板構造を提供し、基板構造を変化させて、電子装置の高い信頼度の要求に符合させることを目的とする。
上述の目的を達成するため、本考案の実施例による単層式セラミックキャパシタの基板構造は、上表面、上表面に相対する下表面、および、上表面と下表面に連接される側表面を有し、比率が1より大きい長軸と短軸を有する基板本体;上表面の上に形成される第一凹槽;および、下表面の上に形成される第二凹槽を含む。
本考案の実施例による単層式セラミックキャパシタは、上表面、上表面に相対する下表面、および、上表面と下表面に連接され、短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含む側表面を有し、比率が1より大きい長軸と短軸を有する基板本体を含む基板構造;上表面の上に形成される第一凹槽;下表面の上に形成される第二凹槽;上表面、および、上表面と連接される第二短側表面の上に設置される第一電極層;下表面、および、下表面と連接される第一短側表面の上に設置される第二電極層;それぞれ、第一短側表面と第二短側表面に設置されると共に、それぞれ、第一電極層、第二電極層と電気的に接続する二つ端子;基板構造、第一電極層と第二電極層をパッケージすると共に、二つ端子がパッケージ体外に露出するパッケージ体、を含む。
高い信頼度を達成する。
他の実施の形態および利点が以下の詳細な説明に述べられる。この概要は、本考案を定めるものではない。
一つの実施例によると、単層式セラミックキャパシタの基板構造は、上表面、上表面に相対する下表面、および、上表面と下表面に連接される側表面を有する基板本体を含み、基板本体は、長軸と短軸を有し、且つ、長軸と短軸の比率は1より大きい;第一凹槽が、上表面の上に形成される;第二凹槽が、下表面の上に形成される。
上述の側表面は、短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含み、且つ、第一凹槽は、短軸方向に延伸すると共に、上表面を、分離した二個のサブ上表面に隔てる。第二凹槽は、短軸方向に延伸すると共に、下表面を、分離した二個のサブ下表面に隔てる。このほか、基板構造は、さらに、一部の上表面と一部の側表面の上に設置される第一電極層;および、一部の下表面と一部の側表面の上に設置される第二電極層を含む。
まず、図1Aと図1Bを参照すると、図1A、図1Bは、本考案の実施例による単層式セラミックキャパシタ基板構造の立体構造図、および、その断面図である。図に示されるように、これは、単層式のセラミックキャパシタの基板構造で、この実施例の基板構造1は、基板本体10を含み、この基板本体10は、上表面101、下表面102、および、上表面101と下表面102に連接される側表面103を有し、且つ、上表面101と下表面102は、ほぼ平行に相対して設置される。図1Aに示されるように、基板本体10は、長軸X1と短軸X2を有し、且つ、長軸X1と短軸X2の比率は1より大きく、基板本体10の外型は、細長い片状構造をなしていて、この実施例において、側表面103は、第一短側表面1031(図1Bに示される)と第二短側表面1032(図1Bに示される)を含み、且つ、第一短側表面1031と第二短側表面1032は、どちらも、基板本体10の短軸X2方向に位置し、且つ、相対して設置される。このほか、第一凹槽11、および、第二凹槽12は、それぞれ、基板本体10の上表面101上と下表面102上に形成される。この実施例において、図1Aと図1Bに示されるように、第一凹槽11は、短軸X2方向に延伸すると共に、上表面101は、分離した二個のサブ上表面1011、1012に隔てられる。第二凹槽12も、短軸X2方向に延伸すると共に、下表面102は、分離した二個のサブ下表面1021、1022に隔てられる。さらに、図1Bに示されるように、基板構造1は、更に、第一電極層13と第二電極層14を含み、第一電極層13は、サブ上表面1011と側表面1032上に設置されて、第一電極部を形成する;第二電極層14は、サブ下表面1021と側表面1031上に設置されて、第二電極部を形成し、つまり、第一電極層13と第二電極層14は、それぞれ、基板本体10の上表面11と下表面12に形成されて、単独、且つ、電気的に分離した二つ電極部を形成する。この実施例において、凹槽を設計する目的は、第一電極層と第二電極層の安全距離を増加して、ファイヤーウォールのような障壁を形成して、発火の発生を防止することで、よって、理解できることは、凹槽の構造が、上述のような功能を有していれば、凹槽の大きさ、形状と位置は、図1A、図1Bに限られないことである。
別の実施例によると、上述の第一凹槽の開口は、第一短側表面に延伸して、第一スロットを形成し、且つ、第一スロットの底部と上表面は、段差を形成する;および、上述の第二凹槽の開口も、第二短側表面に延伸して、第二スロットを形成し、且つ、第二スロットの底部と下表面は、段差を形成する。
図2A、図2Bに示されるように、図2A、図2Bは、本考案の別の実施例による単層式セラミックキャパシタ基板構造の立体構造図、および、その断面図である。この実施例において、基板本体10の凹槽設計は、第一実施例と少し異なり、図に示されるように、第一凹槽11(図1Aに示される)の開口は、第一短側表面1031に延伸して、第一スロット111を形成し、且つ、第一スロット111の底部と基板本体10の上表面101は、階段状段差S1を形成する。同様に、第二凹槽12の開口も、第二短側表面1032に延伸して、第二スロット121を形成し、且つ、第二スロット121の底部と基板本体10下表面102は、別の階段状段差S2を形成する。上述の第一電極層13(図2Bに示される)は、上表面101と第二短側表面1032上に設置される;上述の第二電極層14は、下表面102と第一短側表面1031の上に設置されて、それぞれ、電気的に隔離された二個の電極部を形成する。
別の態様によると、上述の第一凹槽が短軸方向に延伸すると共に、上表面を、分離した二個のサブ上表面に隔てられる時、上述の第二凹槽も、短軸方向に延伸し、且つ、第二凹槽の開口は、第二短側表面に延伸して、第二スロットを形成し、且つ、第二スロットの底部と下表面は、段差を形成する。理解できることは、図3Aと図3Bに示されるように、凹槽の構造は、スロット構造と併せて使用することができ、その構造は前述のようであり、ここで詳述しない。
別の実施例によると、本考案の実施例による単層式セラミックキャパシタは:上表面、上表面に相対する下表面、および、上表面と下表面に連接される側表面を有する基板本体を含む基板構造を有し、基板本体は、長軸と短軸を有し、且つ、長軸と短軸の比率は1より大きい;第一凹槽が、上表面上に形成される;第二凹槽が、下表面上に形成される;側表面は、短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含む。第一電極層が、上表面、および、上表面と連接される第二短側表面の上に設置される。第二電極層が、下表面、および、下表面と連接される第一短側表面の上に設置される。二つ端子は、それぞれ、第一短側表面と第二短側表面に設置されると共に、それぞれ、第一電極層、第二電極層と電気的に接続する。パッケージ体が、基板構造、第一電極層と第二電極層をパッケージすると共に、二端子がパッケージ体外に露出する。
上述の第一電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせである。上述の第二電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせである。
基板構造の実施例は、以下のようである。実施例一:上述の第一凹槽と上述の第二凹槽は、どちらも、短軸方向に延伸すると共に、それぞれ、上表面を、分離した二個のサブ上表面に隔て、下表面を、分離した二個のサブ下表面に隔てる。実施例二:上述の第一凹槽の開口が、第一短側表面に延伸して、第一スロットを形成し、且つ、第一スロットの底部と上表面は、段差を形成する;および、上述の第二凹槽の開口は、第二短側表面に延伸して、第二スロットを形成し、且つ、第二スロットの底部と下表面は、段差を形成する。実施例三:凹槽とスロットを合わせて使用、即ち、第一凹槽と第二凹槽のひとつが、短軸方向に延伸すると共に、上表面、または、下表面は、分離した二個の次表面に隔てられる;第一凹槽と第二凹槽の別のもうひとつが、短軸方向に延伸し、且つ、第一凹槽、または、第二凹槽の開口は、第一短側表面、または、第二短側表面に延伸して、第一スロット、または、第二スロットを形成し、且つ、第一スロットの底部と上表面は、段差を形成する、または、第二スロットの底部と下表面は、段差を形成する。
図4A、図4B、図4C、および、図4Dを参照すると、図4A、図4B、図4C、および、図4Dは、本考案の実施例による単層式セラミックキャパシタの製造工程の構造を示す図である。まず、図4Aを参照すると、図に示されるように、基板構造1の基板本体10は、第一凹槽11、第二凹槽12を有し、適当な方式により、それぞれ、基板本体10の上表面101と下表面102に形成される。 第一電極層13は、一部の上表面101と第二短側表面1032に形成される;第二電極層14は、一部の下表面102と第一短側表面1031に形成されて、それぞれ、電気的に独立した二個の電極部を形成する。図4Bに示されるように、二端子15、16は、それぞれ、適当な方式で、第一短側表面1031と第二短側表面1032上に設置されて、それぞれ、第二電極層14、第一電極層13と電気的に接続する。続いて、図4Cに示されるように、モールド2を提供し、端子15、16を設置した上述の基板構造1を収容すると共に、適当な方式で、パッケージ体17を形成して、基板構造1、第一電極層13と第二電極層14をパッケージすると共に、端子15、16がパッケージ体17外に露出して、外部と電気的に接続させるのに使用する。パッケージ完成後の構造は、図4Dに示される。異なる実施例の基板構造1によると、パッケージ体17を利用して、パッケージする時の状態が、それぞれ、図5A、図5B、および、図5Cで示され、基板構造1の構造特徴は、上述の実施例のようであり、ここで詳述しない。基板本体10上の凹槽、または、スロット設計は、上下電極層の安全距離を増加させることができるだけでなく、パッケージ体を充填する時、パッケージ体と基板本体の接触面積を増加させて、効果的に製品の信頼度を高めることができる。
よって、本考案の単層式セラミックキャパシタ、および、その基板構造により、基板構造を変化させて、電子装置の高い信頼度の要求に符合させる。
本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や修飾を加えることができ、従って本考案の保護範囲は、特許請求の範囲で指定した内容を基準とする。
1 基板構造
10 基板本体
101 上表面
1011,1012 サブ上表面
102 下表面
1021,1022 サブ下表面
103 側表面
1031 第一短側表面
1032 第二短側表面
11 第一凹槽
111 第一スロット
12 第二凹槽
121 第二スロット
13 第一電極層
14 第二電極層
15, 16 端子
17 パッケージ体
2 モールド
X1 長軸
X2 短軸
S1, S2 段差
10 基板本体
101 上表面
1011,1012 サブ上表面
102 下表面
1021,1022 サブ下表面
103 側表面
1031 第一短側表面
1032 第二短側表面
11 第一凹槽
111 第一スロット
12 第二凹槽
121 第二スロット
13 第一電極層
14 第二電極層
15, 16 端子
17 パッケージ体
2 モールド
X1 長軸
X2 短軸
S1, S2 段差
Claims (12)
- 単層式セラミックキャパシタの基板構造であって、
上表面、前記上表面に相対する下表面、および、前記上表面と前記下表面に連接される側表面を有し、比率が1より大きい長軸と短軸を有する基板本体と、
前記上表面の上に形成される第一凹槽;および
前記下表面の上に形成される第二凹槽、
を含むことを特徴とする単層式セラミックキャパシタの基板構造。 - 前記側表面は、前記短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含み、且つ、前記第一凹槽は、前記短軸方向に延伸すると共に、前記上表面を、分離した二個のサブ上表面に隔てることを特徴とする請求項1に記載の単層式セラミックキャパシタの基板構造。
- 前記第二凹槽は、前記短軸方向に延伸すると共に、前記下表面を、分離した二個のサブ下表面に隔てることを特徴とする請求項2に記載の単層式セラミックキャパシタの基板構造。
- 前記第二凹槽は、前記短軸方向に延伸し、且つ、前記第二凹槽の開口は、前記第二短側表面に延伸して、第二スロットを形成し、且つ、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項2又は3に記載の単層式セラミックキャパシタの基板構造。
- 前記側表面は、前記短軸方向に位置し、且つ、相対して設置される第一短側表面と第二短側表面を含み、且つ、前記第一凹槽の開口は、前記第一短側表面に延伸して、第一スロットを形成し、且つ、前記第一スロットの底部と前記上表面は、段差を形成することを特徴とする請求項1から4何れかの一項に記載の単層式セラミックキャパシタの基板構造。
- 前記第二凹槽の開口は、前記第二短側表面に延伸して、第二スロットを形成し、且つ、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項5に記載の単層式セラミックキャパシタの基板構造。
- 更に、一部の前記上表面と一部の前記側表面上に設置される第一電極層;および、一部の前記下表面與一部の前記側表面上に設置される第二電極層を含むことを特徴とする請求項1から6何れかの一項に記載の単層式セラミックキャパシタの基板構造。
- 単層式セラミックキャパシタであって、
上表面、前記上表面に相対する下表面、および、前記上表面と前記下表面に連接され、前記短軸方向に位置し、且つ、相対設置される第一短側表面と第二短側表面を含む側表面を有し、比率が1より大きい長軸と短軸を有する基板本体を含む基板構造;
前記上表面の上に形成される第一凹槽;
前記下表面の上に形成される第二凹槽;
前記上表面、および、前記上表面と連接される前記第二短側表面の上に設置される第一電極層;
前記下表面、および、前記下表面と連接される前記第一短側表面の上に設置される第二電極層;
それぞれ、前記第一短側表面と前記第二短側表面に設置されると共に、それぞれ、前記第一電極層、前記第二電極層と電気的に接続する二つ端子;および
前記基板構造、前記第一電極層と前記第二電極層をパッケージすると共に、前記二つ端子が前記パッケージ体の外に露出するパッケージ体、
を含むことを特徴とする単層式セラミックキャパシタ。 - 前記第一凹槽は、前記短軸方向に延伸すると共に、前記上表面は、分離した二個のサブ上表面に隔てられ;および、前記第二凹槽は、前記短軸方向に延伸すると共に、前記下表面を、分離した二個のサブ下表面に隔てることを特徴とする請求項8に記載の単層式セラミックキャパシタ。
- 前記第一凹槽の開口は、前記第一短側表面に延伸して、第一スロットを形成し、且つ、前記第一スロットの底部と前記上表面は、段差を形成し;および、前記第二凹槽の開口は、前記第二短側表面に延伸して、第二スロットを形成し、且つ、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項8又は9に記載の単層式セラミックキャパシタ。
- 前記第一凹槽と前記第二凹槽のひとつは、前記短軸方向に延伸すると共に、前記上表面、または、前記下表面を、分離した二個の次表面に隔て;および、前記第一凹槽と前記第二凹槽のもうひとつは、前記短軸方向に延伸し、且つ、前記第一凹槽、または、前記第二凹槽の開口は、前記第一短側表面、または、前記第二短側表面に延伸して、第一スロット、または、第二スロットを形成し、且つ、前記第一スロットの底部と前記上表面は、段差を形成する、または、前記第二スロットの底部と前記下表面は、段差を形成することを特徴とする請求項8から10何れかの一項に記載の単層式セラミックキャパシタ。
- 前記第一電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせである;および、前記第二電極層の材質は、銀ペースト、銅ペースト、または、以上の組み合わせであることを特徴とする請求項8から11何れかの一項に記載の単層式セラミックキャパシタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102216029 | 2013-08-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3188169U true JP3188169U (ja) | 2014-01-09 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878339B2 (en) | Chip-component structure and method of producing same | |
US20200135386A1 (en) | Inductor with an electrode structure | |
TWI436463B (zh) | 半導體封裝結構及其製造方法 | |
TWI459521B (zh) | 半導體封裝件及其製法 | |
CN104882417A (zh) | 集成无源倒装芯片封装 | |
WO2016162938A1 (ja) | 半導体装置 | |
TWI571185B (zh) | 電子封裝件及其製法 | |
KR101504002B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
CN105990268B (zh) | 电子封装结构及其制法 | |
KR101420514B1 (ko) | 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법 | |
CN105470230A (zh) | 封装结构及其制法 | |
JP2015523740A5 (ja) | ||
US20200051735A1 (en) | Coil component | |
CN106935517A (zh) | 集成无源器件的框架封装结构及其制备方法 | |
TWI492335B (zh) | 電子裝置及其封裝結構 | |
JP2013541852A5 (ja) | ||
JP3188169U (ja) | 単層式セラミックキャパシタ(singlelayerceramiccapacitor)、および、その基板構造(substratestructure) | |
TWI525782B (zh) | 半導體封裝件及其製法 | |
TWI434382B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
CN106298728A (zh) | 封装结构及其制法 | |
US20150062852A1 (en) | Semiconductor packages having passive components and methods for fabricating the same | |
CN111524702A (zh) | 一种串联电容的制作方法及可贴装的串联电容 | |
TWI425886B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
TWM468763U (zh) | 單層式陶瓷電容器及其介質基材結構 | |
TWI533769B (zh) | 封裝結構及其製法 |