JP3187851B2 - 鮮明度を改良したテレビ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的にテレビ受信シ
ステムに関し、更に詳しくは、単一命令多重データ・プ
ロセッサを使用して、標準テレビ信号から鮮明度を改良
した画像を発生する受信システムに関する。

【０００２】

【従来の技術】今日合衆国で使用されているテレビシス
テムは、ＮＴＣＳ（アメリカ・テレビ・システム委員
会）規格に基づいている。この規格は１９５３年に採用
されそれ以来変更されない。この規格は多くの外国の国
で使用されているが、これにはより新しい規格が回避し
ようとしている制約がある。従って、ＰＡＬ方式、ＳＥ
ＣＡＭ方式、およびＭＡＣ方式のような別の規格が開発
され、合衆国以外で使用されている。

【０００３】テレビシステムの受信端部において、ＮＴ
ＳＣ規格信号の１つの大きな制約は復調器の出力信号の
間におけるクロストークであり、これによって色彩の歪
みが発生する。また、ＮＴＳＣシステムは位相誤差を発
生し、これによって色彩誤差の発生する送信経路の相違
に対して敏感である。ＰＡＬ規格が改良しようとしてい
るのはＮＴＳＣシステムのこの後者の制約である。ＰＡ
Ｌ信号は隣接する水平線で色彩情報の位相を反転させ、
その結果、位相誤差を視聴者の目に対して平均化するこ
とができる。

【０００４】ＮＴＳＣシステムとＰＡＬシステムは、い
ずれも色副搬送波で変調された１つのルミナンス信号と
２つの色信号を含む複合テレビ信号を使用している。色
彩信号によって、色副搬送波に対する振幅変調と位相変
調の両方が行われる。他の種類のコンポジット・システ
ムはＳＥＣＡＭシステムであり、この場合、色彩の送信
は連続した線の形態で行われ、２つの色彩差信号の内の
１つのみが同時に送信される。先ず、一方の色彩差信号
が１つの線で送信され、次に他方の色彩差信号がこれに
続く線で送信される。２つの周波数変調副搬送波を使用
して色彩差信号を表す。コンポジット・システムと比較
して、ＭＡＣシステムはコンポーネント・システムであ
り、この場合、クロミナンス信号とルミナンス信号は時
間によって多重される。

【０００５】最近の民生用電子機器に対する進歩は、こ
れらの標準の信号送信を使用してテレビの画像を改良す
る分野で行われている。既存の送信規格は深く浸透して
おり変更することが困難であるため、１つのアプローチ
は、テレビ受像機を再設計して標準信号の送信によって
発生される表示を改良することである。このアプローチ
を鮮明度を改良したテレビ（ＩＤＴＶ）と呼ぶ。

【０００６】ＩＤＴＶシステムは、アナログ・システム
に対して多くの利点を有している。画像の改良には、非
インテーレース化、濾波、およびノイズの削減が含まれ
る。視聴者の立場からすると、この効果には線のクロー
ル（crawl)、線の構造の視認しやすさ (line structure
e visibility) 、線のちらつき、大きな領域のちらつき
および画像の干渉のような人為的な障害を削減すること
にある。ＩＤＴＶシステムは、またクロス・ルミナンス
とクロス・クロミナンスを削減し、弱い信号から発生す
るノイズをクリーンにしなければならない。

【０００７】ＩＤＴＶの画像を発生するデジタル処理シ
ステムに対する必要性が存在し、このシステムはリアル
タイムで動作し、メモリとプロセッサの入出力からのオ
ーバヘドを最小にする。このシステムはソフトウエアに
よってプログラム可能であり、その結果、このシステム
を永久的にプログラムする前に、処理機能を開発し試験
することのできることが理想的である。

【０００８】デジタル処理装置とフィールド・メモリ素
子を使用することによって、アナログのテレビの受像機
では入手することのできない特別の画像の特徴が可能に
なる。これらの特別の特徴には、多重画像表示と静止画
像が含まれる。したがって、このような性質の特別の特
徴を提供するデジタル・テレビ受像機に対する必要性が
存在する。

【０００９】

【課題を解決する手段】本発明の１つの側面は、標準の
テレビ送信信号のデータ・サンプルから改良された画像
を発生するデジタル処理システムである。データ・サン
プルを処理するシリアル・ビデオ・プロセッサは、入力
信号の水平走査線当たりのデータ・サンプル数に対応す
る数の処理要素を有している。プロセッサは１本の線の
直列な語のデータを受け、その演算装置は１本の線のデ
ータに基づいて並列に動作する。プロセッサは、入出力
レジスタおよび演算装置を有し、これによって、このプ
ロセッサがデータを同時に受信し、処理し、および出力
することが可能になる。制御装置はプロセッサに対して
制御信号、アドレス信号、およびタイミング信号を供給
し、記憶装置はこのプロセッサによって使用される命令
を記憶する。

【００１０】本発明の技術的な利点は、システムの開発
を容易にするためにプロセッサ・システムがソフトウエ
アによってプログラム可能なことであり、なお、リアル
タイムで処理をすることができることである。ビデオ工
程とタイミング信号はホスト・コンピュータで開発して
試験することが可能であり、次にこれらをプロセッサ・
システムに適用することができる。この汎用プロセッサ
によるアプローチによって、特注の素子に対する必要性
がなくなり、同じプロセッサを使用して種々のタスクを
実行することが可能になる。

【００１１】

【実施例】図１は、シリアル・ビデオ・プロセッサ（Ｓ
ＶＰ）１０の一例を示すが、これはまた同期ベクトル・
プロセッサ（これもまたＳＶＰ）として説明することが
できる。図１のＳＶＰ１０は本出願と共願の特許出願の
主題であり、このＳＶＰ１０の種々の用途は本特許出願
の以下のセクションの主題である。しかし、ここで論じ
る種々の実施例は必ずしもこの特定のＳＶＰ１０を使用
することに限定されるものではなく、このＳＶＰ１０の
種々の変形を使用することもできる。

【００１２】ＳＶＰ１０の「シリアル・ビデオ」の側面
は、これが特にビデオ処理に適しているという事実に由
来するものであり、ここで均一なサイズを有する入力デ
ータのディスクリート・パケットはワード・シリアル
(word-serial)な方法で入出力されるが、処理は並列に
行われる。ＳＶＰ１０の「同時ベクトル」的な側面はこ
れがリアル・タイム・データ・ソースと同期して、デー
タ・ベクトルを受け取って処理するという事実に由来す
るものである。基本的に、ＳＶＰ１０は、精緻な並列処
理技術を使用して動作し、ここでは多くの処理要素がデ
ータ上で同時に動作する。

【００１３】ＳＶＰ１０は、汎用のマスクによってプロ
グラム可能な単一命令多重データ（ＳＩＭＤ）の命令を
少なくしたセットの演算（ＲＩＳＣ）素子である。ＳＩ
ＭＤの特性と一致してＳＶＰ１０は多数の処理要素（Ｐ
Ｅ）を有し、これらの処理要素は同時に同じ命令を実行
する。画素論理機能と演算機能は、各クロック・サイク
ルに対して外部マイクロ命令によって制御される。

【００１４】図１および図２を参照して、ＳＶＰ１０は
１ビットのＰＥ２０の一次元のアレイである。各ＰＥ２
０は下記の基本的な構成要素を有している。すなわち、
これらはデータ入力レジスタ（ＤＩＲ）１１、２つの独
立してアドレスされるレジスタ・ファイル（Ｒ１とＲ
１）１２および１５、１組の作業レジスタ（ＷＲ）１
３、１ビットの演算装置（ＡＬＵ）１４、およびデータ
出力レジスタ（ＤＯＲ）１６である。これらはこのセク
ションで簡単に説明すると共に、関連する特許を参照し
て特に命令とタイミングについて更に説明を行う。

【００１５】ＤＩＲ１１は「入力層」として考えること
ができる。ＲＯ １２とＲ１ １５、ＷＲ１３、および
ＡＬＵ１４は「演算可能な層」 (computational layer)
である。ＤＯＲ１６は「出力層」である。各層はこれら
の各層を横切って独立してクロックすることができる
が、ＰＥ２０は全て各クロックサイクル毎に一致して動
作する。ＤＩＲ１１に対する入力は入力するデータのパ
ケットのワードがワード毎にＤＩＲ１１に受け取られる
という意味でワード・シリアルである。同様に、ＤＯＲ
１６からの出力もワード・シリアルである。

【００１６】入力と出力はワード・シリアルであるが各
データ・パケットの処理は並列に行われる。また、処理
に対して「層化された」アプローチが行われるため、デ
ータ入力、演算、およびデータ出力は同時に行われる動
作となり、各々は独立してクロックされる。各ＰＥ２０
はこれらの動作を同時にデータの全ベクトルに基づいて
実行し、したがって幾つかの動作が種々の段階で同時に
行われることを可能にする「パイプライン」である。ベ
クトル命令が実行されると、このベクトルの要素は同時
に適当なパイプラインに供給され、このパイプラインの
１つの段階を完了するのに必要な時間だけ遅延される。
入力および出力はビデオ・カメラのようなデータ・ソー
スおよびラスタ (raster) 走査ディスプレイのようなデ
ータ・シンク (sink) と同期する。

【００１７】図示目的のため、ＳＶＰ１０はＮ個のＰＥ
２０を有しており、ここでＮ＝１０２４である。記憶装
置のサイズは各ＰＥ２０に対して２５６ビットであり、
Ｒ０とＲ１に対しては各々１２８ビットであり、ＤＩＲ
１１は４０ビット幅であり、ＤＯＲ１６は２４ビット幅
である。しかし、これらのサイズは任意に変更可能であ
り、本発明の本質を変更することなく変更することがで
きる。その他の入力および出力のビットのサイズは図１
および図２に含まれていて種々の入力／出力および素子
のサイズの相互関係を示す。しかし、これらのビットの
サイズもまた容易に変更することが可能である。

【００１８】これらの値を使用して、１つのＳＶＰ１０
は１ないし１０２４ワードｘ４０ビットのデータ・パケ
ットを処理することができる。一般的に、パケットはサ
イズが等しく、テレビ画像の線のような周期的に再発生
するデータを表し、ここで各パケットはＮ個のデータ・
サンプルにデジタル化され、ここで各サンプル、Ｓ
（ｉ）、ｉ＝１・・・Ｎ、は出力ワードを発生するのに
使用されるデータ・ワードである。テレビに適用した場
合、ＳＶＰ１０はＮ個のＰＥ２０を有し、Ｎはまた１本
の線当たりのデータ・サンプルの数を表す。

【００１９】図２は１つのＰＥ２０（ｉ）およびその関
連する構成部品を示し、ここでｉ＝１・・・１０２４で
ある。図１のＳＶＰ１０を垂直にスライスすると、図２
の個々のＰＥ２０が現れ、したがって各ＰＥ２０（ｉ）
とその構成部品はここではＳＶＰ１０の全体のアレイに
対して「列」と呼ぶ。ＤＩＲ１１とＤＯＲ１６はＳＶＰ
１０の基本的な入出力素子である。ＤＩＲ１１とＤＯＲ
１６はいずれも順次アドレスされるポートを２つ有する
メモリ・セルである。この説明で使用しているように、
「ＤＩＲ１１」はアレイ全体を指し「ＤＩＲ１１
（ｉ）」はデータ・サンプルＳ（ｉ）を受け取るＤＩＲ
１１の列を指す。

【００２０】図１および図２の両方を参照して、ＤＩＲ
１１によって可能になるＳＶＰ１０に対する入力アレイ
のサイズは、１０２４ワードｘ４０ビットである。ＤＩ
Ｒ１１の１つのポートは各々４０ビットの１０２４ワー
ドとして構成され、これによって、ＤＩＲ１１が４０ビ
ットの入力線から並列に書き込まれることが可能にな
る。したがって、このＤＩＲ１１のこの第１ポートは、
１０２４本のワード線の記憶装置の書き込みポートをエ
ミュレートし、これによってワードのシリアルな入力が
可能になる。ＤＩＲ１１の第２ポートは、各々１０２４
ビットの４０ワードとして構成され、ここで各ビットは
ＰＥ２０（ｉ）に対応する。この第２ポートによって、
ＤＩＲ１１とＰＥ２０との間にインターフェースが設け
られる。これは、物理的にはＲ０ １２の絶対アドレス
空間の一部であり、これにマップされる。これによっ
て、ＤＩＲ１１の内容が選択のためにアドレスされて記
憶装置に書き込まれ、並列に読み出される。

【００２１】ＤＩＲ１１と同様、ＤＯＲ１６は２つのポ
ートを有する素子である。ＤＩＲ１１と同様の方法で、
これは各ＡＬＵ１４（ｉ）に対して１ビットのアクセス
を行うと共にＳＶＰ１０から２４ビットの出力を得る。
ＤＯＲ１６の１つのポートは、各々２４ビットの１０２
４ワードとして構成される。このポートは１０２４ワー
ドの線記憶装置の読み出しポートをエミュレートし、ワ
ード・シリアル出力に使用される。ＤＯＲ１６の第２ポ
ートは各々１０２４ビットの２４ワードとして構成さ
れ、ここで各ビットはＰＥ（ｉ）に対応する。この第２
ポートはＲ１ １５に接続され、並列に書き込みが行わ
れる。

【００２２】ＤＩＲ１１に対する書き込みおよび読み出
し制御信号とＤＯＲ１６からのこれらの信号は、本出願
の以下のセクションで詳細に説明するが、一般的に、Ｄ
ＩＲ１１とＤＯＲ１６は各々１０２４ビットのワード選
択コミュテータ(commutator)を有し、これによってそれ
ぞれＤＩＲ１１とＤＯＲ１６に対するロードとこれらか
らの読み出しが制御される。また、ＤＩＲ１１とＤＯＲ
１６はそれぞれイネーブル信号とリセット信号を有して
いる。

【００２３】ＤＩＲ１１に対するデータ入力は、書き込
み許可（ＷＥ）信号、書き込みリセット（ＲＳＴＷＨ）
信号およびシリアル書き込みクロック（ＳＷＣＫ）信号
によって制御される。ＷＥは書き込み機能とアドレス・
ポインタ・インクリメント機能の両方をＳＷＣＫと同期
して制御するが、このＳＷＣＫはデータ・サンプル・ク
ロック入力である。Ｈの場合、ＲＳＴＷＨはＳＷＣＫの
次の立ち上がり端でアドレス・ポインタをデータ入力バ
ッファの第１ワードに対してリセットする。最初のサン
クロックの遅延の後、１つの４０ビットのデータ・ワー
ドがＳＷＣＫの各々のこれに続く立ち上がり端で書き込
まれる。もしデータ・ワード１ないしＭが書き込まれる
べきであれば、ＷＥはＳＷＣＫのＭ個の立ち上がり端に
対してＨのままであり、ここで１≦Ｍ≦Ｎであり、Ｎは
ＰＥ２０の数である。ＤＯＲ１６に対する制御信号は、
読取り許可（ＲＥ）信号、読取りリセッツ（ＲＳＴＲ
Ｈ）信号およびシリアル読取りクロック（ＣＲＣＫ）信
号であり、これらはＤＩＲ信号と同じ方法で動作する。

【００２４】Ｒ０ １２とＲ１ １５は各々ＰＥ２０当
たり１２８ワードｘ１ビットの読み取り／書き込みメモ
リを有している。Ｒ０ １２およびＲ１ １５は異なっ
たアドレス構造によってカバーされている。しかし、Ｒ
０ １２とＲ１ １５は同じ制御およびタイミング回路
を共有している。Ｒ０ １２とＲ１ １５はランダム・
アクセス・メモリ（ＲＡＭ）セルによって構成される。
もしダイナミックＲＡＭセルを使用すると、これらはリ
フレッシュされなければならないが、一般的なデジタル
・テレビの用途ではこのリフレッシュは、要求されるリ
フレッシュ期間よりもより速いリフレッシュ時間の間動
作することによって行われる。

【００２５】Ｒ０ １２（ｉ）とＲ１（ｉ）はそれぞれ
独立してアドレス可能であり、１ビットの読み取り／変
更／書き込みサイクルを実行することが可能であり、そ
の結果、これは読み取られ、データはＡＬＵ１４で動作
され、その結果、１クロック・サイクル内に結果がこれ
に対して書き込まれる。Ｒ０ １２とＲ１１５は同時に
データを読取るが、書き込みは別個に行う。

【００２６】各ＰＥ２０（ｉ）に対する作業レジスタ
（ＷＲ）・セット１３（ｉ）は、４つのレジスタ、Ｍ、
Ａ、Ｂ、およびＣによって構成される。これらのレジス
タはそれらのデータ・ソースとデータの行き先を除いて
同じである。各ＷＲ１３（ｉ）はデータを各ＡＩＵ１４
（ｉ）の４つの入力に供給する入力マルチプレクサと関
連している。レジスタＭは、除算、乗算、および論理演
算および条件付き演算のために使用される。レジスタ
Ａ、Ｂ、およびＣは、それぞれ加算レジスタ、減算レジ
スタおよび桁上げ／負の桁上げ (borrow) レジスタであ
る。

【００２７】ＡＬＵ１４は単純な完全加算器／減算器お
よび１ビット乗算器である。ＡＬＵ１４に対する入力は
ＷＲ１３から供給される。これらのＡＬＵは、ＳＶＰ１
０の制御装置によって指定された全ての命令を実行す
る。ＳＶＰ１０の特徴は、各ＡＬＵ１４が直接データ上
で動作する１組の命令からの命令を実行することであ
る。ＳＶＰ１０に対して命令の流れを供給する制御装置
は、基本的な実行の制御を行う別の組の命令を有してい
る。この制御装置は、図５と関連して以下で更に説明す
る。

【００２８】図３は、ＳＶＰ１０の１つのサイクルのタ
イミング図である。処理クロック（ＰＣＬＫ）は、ＳＶ
Ｐ１０の３つのクロックの１つであり、ここで各クロッ
クは入力層、演算層、または出力層に対応する。これら
のクロックは非同期であって、これらの３つの層の同時
動作を可能にするが、入力および出力クロックが停止す
ると、計算層に対するデータの転送および計算層からの
データの転送が可能になる。

【００２９】図３で、１つのＰＣＬＫサイクル、Ｎ、は
周期、Ｔを有している。レベルを付けたタイミング点は
インタロックされた端部を示し、ここでＮＣＧＡＴＥお
よびＰＣＧＡＴＥはセンス増幅器（図示せず）に対する
制御信号であり、ＹＳＥＬ０／１はＲ０ １２またはＲ
０ １５の奇数のアドレスまたは偶数のアドレスを選択
する信号を示す。センス増幅器は、Ｒ０ １２とＲ１
１５の転送のためにＢＩＴＬＩＮＥＳを制御する。１サ
イクルで２４ビットの並列計算を実行するため、Ｒ０
１２、Ｒ１ １５、およびＡＬＵ１４の間のデータの転
送は正確なタイミングで行われる。このような各データ
の転送は、計算の終了が示されるまで計算インターロッ
ク回路によって延期される。この技術によって、メモリ
／プロセッサ・データの転送速度が速くなる。

【００３０】図４は、ＰＥ２０の間における近隣間の通
信を示す。左／右（Ｌ／Ｒ）バス４１によって、各ＰＥ
２０からその４つの最寄りＰＥ２０、すなわち、左側の
２つのＰＥ２０と右側の２つのＰＥ２０に対するメモリ
とレジスタによる読み取り／書き込みが直接行われる。
このような通信を達成するため、各ＰＥは１つの出力を
発生し、この出力はその４つの近隣のＰＥ２０に対して
供給される。この出力は、これらの４つのソースのいず
れか１つから出力されたものでよく、これらのソースと
は、論理０、すなわちＷＲ１３のレジスタＢの内容、ま
たはＲ０ １２またはＲ１ １５のいずれかからのロケ
ーションである。各ＰＥ２０は、４つの信号、すなわ
ち、その４つの最寄りのＰＥ２０の各々から各１つの信
号をまた受ける。

【００３１】以下で説明するように、多くのＩＤＰＶの
処理タスクは、望ましくない信号の人為的な障害を除去
するために、フィルタ・アルゴリズムの使用を含んでい
る。図４のＬ／Ｒ通信バス４１は、多重タップＦＩＲフ
ィルタにとって特に有用であり、こらのフィルタは５以
下のタップの要素に形成することができる。ＳＶＰのビデオに対する適用 上に示したように、ＳＶＰ１０はビデオの処理に特に有
用である。テレビ信号の各水平線は、各ピクセルを表す
ワード・サンプルによって構成されるデータ「パケッ
ト」としてデジタル化される。ＳＶＰ１０は各ピクセル
に対するデータを水平線に対して並列にロードし、処理
し、出力する。ＳＶＰ１０のアーキテクチャによって、
多重ピクセル、多重線、または多重フィールドからのデ
ータ・ベクトルが並列に処理されることが可能になり、
従ってＳＶＰ１０はデジタル・テレビに必要な「３次元
処理」を行うことができる。

【００３２】ＳＶＰ１０を使用することの特別の利点
は、そのレジスタ・ファイルＲ０ １２とＲ１ １５に
よって、ディスクリート・ライン・メモリの必要が無く
なることである。線対線の記憶 (line-by-line storag
e) は「グローバル・ローテーション」と称するソフト
ウェア手順を使用して、ＳＶＰ１０の処理内でエミュレ
ートされる。この手順は、１９８８年１１月１１日に出
願された関連出願の米国特許出願第４２1,４９９号で詳
細に説明されている。

【００３３】本出願は、鮮明度を改良したテレビ用のデ
ジタル処理システムにおけるＳＶＰ１０の種々の構成と
用途に関する。図５は、１つのＳＶＰ１０を有する基本
的なプロセッサ・システム５０ａを示す。図５は、ＳＶ
Ｐ１０に対する制御入力、アドレス入力、および命令入
力を示し、これに対する補足は上記の米国特許出願第４
２1,４９９号で行われている。プロセッサ・システム５
０ａを取り囲むテレビ受像機回路は図６と関連して説明
するが、この図もまたＳＶＰ１０に対するデータ入力を
示している。図５を参照して、プロセッサ・システム５
０ａの基本的な構成部品は、ＳＶＰ１０、ＳＶＰ制御装
置５１、および命令発生装置である。ＳＶＰ１０を１個
使用するかまたはこのＳＶＰ１０を２個以上使用するか
は、処理タスクの複雑性、したがって実行時間によって
決まる。フル・スクリーン、リアル・タイムのビデオ処
理の場合、画像データの線上で実行される動作は１つの
１Ｈ期間内に実行されなければならず、ここでＨは１本
の水平走査線の期間を表す。しかし、もし１Ｈが十分な
時間でなければ、２個以上のＳＶＰ１０が相互に接続さ
れ、処理タスクがこれらの間で分割されてもよい。この
場合、各ＳＶＰ１０は、それ自身の命令発生装置５２を
使用して異なったアルゴリズムを計算するが、制御装置
５１は共有してもよい。

【００３４】各ＳＶＰ１０は図１および図２と正確に同
じ構成を有している必要はない。すでに述べたように、
ＳＶＰ１０の顕著な特徴は各ピクセルに対する処理要素
を使用してテレビ画像の全体の線によって構成されるデ
ータ・パケットを表すデータ・パケットを並列に処理す
る能力である。ＳＶＰ制御装置５１は幾つかの構成部
品、すなわちコントローラ５１ａ、垂直タイミング発生
装置５１ｂ、水平タイミング発生装置５１ｃ、および定
数発生装置５１ｄを有している。これらの装置の各々は
プログラム可能であり、それ自身のプログラム格納用記
憶装置にアクセスすることが理想的である。図５におい
て、これらの構成部品の各々は、それ自身の読取り専用
メモリ（ＲＯＭ）を有している。処理タスクの開発を容
易にするため、ＲＯＭはＲＡＭで置き換えてもよく、プ
ログラムは標準のインターフェス技術を使用して、ホス
ト・システム（図示せず）で開発して各ＲＡＭに供給し
てもよい。ホスト・インターフェース５３は並列データ
転送または直列データ転送のいずれでもよく、例えばＲ
Ｓ−２３２Ｃインターフェースである。

【００３５】動作上、ＳＶＰ制御装置５１はＳＶＰ１０
に対して制御信号を発生し、これらの制御信号は入力し
たテレビ送信の垂直同期信号および水平同期信号と同期
される。これらの制御信号は動作定数、命令およびタイ
ミング信号を有している。ＳＶＰ制御装置５１のタイミ
ング動作を概観すると、コントローラ５１ａはフィール
ドまたはフレーム速度でビデオ信号の処理を制御し、垂
直タイミング発生装置５１ｂは線速度で処理を制御し、
水平タイミング発生装置５１ｃはピクセル速度で処理を
制御する。

【００３６】ＳＶＰ制御装置５１は、また水平および垂
直同期などのために他のシステムの構成部品に対してタ
イミング信号および制御信号を供給する。これらの後者
のタイミング信号は、プロセッサ・システム５０ａを制
御しないという意味で「外部的」である。その代わり、
これらの信号は、本出願の以下のセクションで説明する
ようにフィールド・メモリのような素子を制御する。

【００３７】コントローラ５１ａは、主テレビ受像機制
御装置（図６に示す）からの外部信号を受信してこれを
解釈する。これは垂直タイミング発生装置５１ｂおよび
水平タイミング発生装置５１ｃに対して一連の制御高度
を発生する。制御装置５１は条件付きジャンプおよびベ
クトル化ジャンプを含む種々の命令によってプログラム
することが可能である。

【００３８】垂直タイミング発生装置５１ｂは、水平タ
イミング発生装置５１ｃ、乗数発生装置５１ｄ、および
命令発生装置５２に対して制御コードを供給する。これ
によって、１つの水平線のタイミングの解像を必要とす
る外部解像に対してタイミングが供給される。水平タイ
ミング発生装置５１ｃは、ＤＩＲ１１、ＤＯＲ１６、フ
ィールド・メモリ、Ａ／Ｄ変換器およびＤ／Ａ変換器
（図６に示す）のようなサンプル・クロック速度でタイ
ミング・エッジを必要とする回路に対してタイミング信
号を発生する。これは１つのサンプル・クロックと同じ
くらい小さな解像度でタイミング・エッジを発生するこ
とができる。

【００３９】同様に、定数発生装置５１ｄは個々のＰＥ
２０に対して定数値を供給する。このような定数を使用
する主要な理由は２つある。第１に、波形をＰＥ２０に
対してマップすることが可能になる。第２に、局部（lo
cal)定数はクロミナンス信号Ｉを信号Ｑから識別し、Ｐ
Ｅ２０がこのクロミナンス信号をマルチプレクスおよび
デマルチプレクスし、２つの画像が現れた場合に、アル
ゴリズムを水平方向に変更することを可能にする。

【００４０】命令発生装置５２は垂直タイミング発生装
置５１ｂからアルゴリズム指定子（speficier)のコード
を受け取ると共に、水平タイミング発生装置５１ｃから
条件フラグを受け取る。命令発生装置５２はＲＯＭのよ
うなプログラム記憶装置と関連している。開発段階では
ＲＯＭはＲＡＭと置き換えられてもよく、このＲＡＭに
対して命令がホスト・システム（図示せず）から供給さ
れてもよい。このプログラム記憶装置はＡＬＵ１４に対
してマイクロ命令を出力し、Ｒ０ １２とＲ１１５をア
ドレスする。このプログラム記憶装置はまたジャンプ、
呼び出しとリターン、テスト・フラグ、およびグローバ
ル・ローテーションのために命令発生装置５２に対して
基本実行制御命令を供給する。

【００４１】プロセッサ・システム５９ａによって実行
される種々のＩＤＴＶの処理機能は、非インターレース
化、動作の検出、ルミナンス信号とクロミナンス信号と
の分離、クロス・トークの除去、補完と選択、走査の変
換、および輪郭補償を含むことができる。この特許出願
の以下のセクションでプロセッサ・システム５０ａの異
なった実施例を説明するが、一般的に、各実施例は少な
くともこれらのＩＤＴＶのタスクの幾つかを実行する。

【００４２】図６は、テレビ受像システムの基本的な構
成部品のブロック図であり、これはプロセッサ・システ
ム５０ａを有する。更に詳しくは、プロセッサ・システ
ム５０ａはデジタル装置５０ｂの一部であり、このデジ
タル装置５０ｂはまたフィールド・メモリ５６を有して
いる。このシステムの前端部では、アンテナまたはその
他のソースからのビデオ信号が標準のＲＦ／ＩＦ装置５
５ａを介して通常の方法で検出され、アナログ・ビデオ
信号Ｖａを発生する。

【００４３】図６に示すように、デジタル・テレビ受像
機システムに対して２つの二者択一的なアプローチがあ
り、これらのアプローチは入力信号が前端部で分離され
てデジタル化される方法によって識別される。コンポー
ネント受像機とコポジット受像機の両方の特定の実施例
を以下で図２４ないし４２と関連させて説明するが、こ
のセクションでは先ずこれらの共通の側面の一般的な紹
介を行う。

【００４４】コンポーネント処理の場合、ルミナンス信
号とクロミナンス信号の分離はアナログ分離装置５５ｂ
によって行われてＹａとＣａが得られる。Ｃａは復調器
５５ｃによって復調される。Ｄ／Ａ変換器５５ｄはこれ
らの信号をＹｄとＣｄに変換し、これらはデジタル装置
５０ｄに対する入力であり、この装置によってクロス・
トークが除去される。

【００４５】コンポジット処理の場合、入力信号をＶａ
はＡ／Ｄ変換器５５ｅを使用してデジタル信号Ｖｄに変
換される。Ｖｄはデジタル装置５０ｂに対する入力であ
り、この装置によってルミナンスとクロミナンスの分離
がデジタル的に行われる。コンポーネント処理とコンポ
ジット処理のいずれが実行されているかに関係なく、デ
ータはデジタル装置５０ｂに対してデジタルの形で供給
されるが、このデータが連続した入力画像の信号を表す
という事実のために、これがここで「信号」と呼ばれる
所以である。ワードのサイズとサンプリング速度はここ
で示す例の目的のために変化するかもしれないが、サン
プリング周波数は、ルミナンス信号の場合４fsc であ
り、２つのクロミナンス信号の場合１fscであり、ここ
でfscは色副搬送波の周波数である。２つの１fsc でサ
ンプルされた８ビットのクロミナンス信号はマルチプレ
クスされて１つの２fsc でサンプルされた８ビットの信
号を得る。また８ビットの信号はマルチプレクスされて
４ビット幅の４fsc でサンプルされた信号を得る。した
がって、コンポーネント処理ルートの場合、プロセッサ
・システム５０Ａに対する入力は、４fsc でサンプルさ
れた８ビットのルミナンス信号、Ｙｄ、および４fsc で
サンプルされた４ビットのクロミナンス信号、Ｃｄであ
る。

【００４６】デジタル装置５０ｂに対するデータ入力
は、図１および２と関連して上で説明したように、ＤＩ
Ｒ１１とＤＯＲ１６を介して行われる。制御入力は、図
５と関連して説明した通りである。デジタル装置５０ｂ
はプロセッサ・システム５０Ａとフィールド・メモリ５
６を有する。プロセッサ・システム５０Ａは図５にした
がい、各々が関連する命令発生装置５２を有する２つ以
上のＳＶＰ１０を有してもよい。フィールド・メモリ５
６は、ビデオ・データのフィールドを記憶するための単
純な標準の先入れ先出メモリである。フィールド・メモ
リ５６は、実際には多数のフィールド・メモリ５６
（ｉ）によって構成され、これによって種々の処理作業
に使用するためのフィールド遅延データを有するデジタ
ル装置５０ｂが提供される。これらのフィールド・メモ
リ５６（ｉ）の各々は、テキサス・インスツルーメント
社によって製造されているＴＭＳ４Ｃ１０６０のような
多数の周知の記憶素子のいずれの１つであってもよい。
フィールド・メモリ５６はＤＲＡＭのバンクであっても
よく、またはランダム・アクセスが必要でないため、単
に直列入出力を与えるものであってもよい。ＡＬＵ１４
によって実行されるアルゴリズムによって、フィールド
・メモリ５６はＳＶＰ１０に対するフィードバック経路
の一部であってもよく、またはこれは単に処理用の記憶
装置または処理後の記憶装置を提供するものであっても
よい。

【００４７】図２４ないし図４２と関連して以下で特に
関連してコンポーネント処理とコンポジット処理に適用
されるデジタル装置５０ｂの種々の実施例を説明する。
これらの実施例は、用途が異なると、ＳＶＰ１０とフィ
ールド・メモリ５６の数と配置が異なる。主受像機制御
装置５８はキー・パッド、遠隔制御装置、またはビデオ
・デコーダからの信号のような外部信号を受信する。こ
の装置はこれらの信号を復調し、これらをＳＶＰ制御装
置５１のような他の受像機の構成部品に転送する。

【００４８】デジタル装置５０ｂからは、処理されたビ
デオ・データ信号が８ビットのワードとしてＤ／Ａ変換
器５７ａに並列に出力される。もし処理システム５０が
含まれていなければ、この結果、Ｄ／Ａ変換器５７ａか
ら得られる信号は表示装置５７ｂが受けるのと同じアナ
ログ信号である。したがって、デジタル装置５０ｂは、
従来のテレビ受像機のＲＦ／ＩＦ装置５５ａの出力にお
ける信号経路に単に配設されているに過ぎない。

【００４９】表示装置５７ｂは、標準のマトリックス技
術を使用して、処理された信号を赤、緑、および青の信
号に変換する。画面５７ｃは表示装置５７ｂからアナロ
グ・ビデオ信号を受信する。一般的に、画面５７ｃは陰
極線管のようなラスタ走査型である。しかし、本発明
は、ＳＶＰ１０によって発生される信号を使用するため
の適当なアダプタ回路を有しているものであれば、いず
れの種類の画面を使用することもできる。例えば、画面
５７ｃはプロセッサ・システム５０ａからの信号を受信
し、全てのピクセル要素を並列に出力する表示メモリ
（図示せず）と共に使用することができる。ＩＤＴＶの処理タスク 上で指摘したように、デジタル装置５０ｂの種々の実施
例は、多数のＩＤＴＶの工程を実行する。図７ないし図
２４は、これらの工程を機能入力ブロック図として示
す。これらのタスクを実行するハードウェアの構成は図
２５ないし図４１および添付の説明の主題である。

【００５０】図７ないし図２４では、テレビ処理の３次
元的な側面を説明するのに役立てるため、種々の記号を
使用する。位置の指標はフィールド（ｆ）、線（ｈ）ま
たはサンプル（ｔ）で表される。遅延の指標は、電流の
フィールド（Ｖ）電流の線（Ｈ）または電流のサンプル
（Ｔ）で表される。信号の名称は動作信号（Ｍｘｘ）、
ルミナンス信号（Ｙｘｘ）、またはクロミナンス信号
（Ｃｘｘ）として示される。幾つかの例は下記の通りで
ある。

【００５１】 Ｍ２５ １つの名称 Ｍ２５（Ｈ） 他の信号に対してＭ２５に遅延なし。 Ｍ２５（Ｈ−３） Ｍ２５はＭ２５（Ｈ）に対して３線分遅延してい る。 Ｍ２５（Ｈ−５２５） これはＭ２５（Ｖ−２）と同じである。

【００５２】Ｍ２５（Ｈ（Ｔ−３）） Ｍ２５は３サン
プル分遅延した現在の線である。タイミングは基準信号
と関係しており、この基準信号は色彩バースト(burst)
信号である。この信号は各水平線の初めに送信される。
その周波数は「fsc 」と呼ぶ色副搬送波の周波数であ
る。ＮＴＳＣによる送信の場合、例えば、fsc は約3.５
８ＭＨｚであり、これは２２7.５ｆｈであり、ここでｆ
ｈは線の周波数である。線の周期、Ｈ＝１／ｆｈ、は約
６４マイクロ秒である。ここで説明する受像機システム
の場合、デジタル・サンプリング速度は、４fsc であ
る。

【００５３】種々の処理タスクと関連してここで使用す
る用語は、「デジタル濾波」である。一般的に、デジタ
ル・フィルタはｚ−変換機能（ｚ−transform function
s ）として表され、この場合これらの用語はウェート付
けされた時間遅延を表す。テレビ信号の周期性によって
これらの時間遅延機能に周波数特性が与えられる。濾波
工程を実行するため、フィルタの機能は、所望のフィル
タの特性を使用して得られる。各々のデータ入力線はフ
ィルタのタップを表す。記号ｚ^-nは、フィルタがそれぞ
れ水平であるか、垂直であるか、または時間的（tempor
al）であるかによって、Ｎ個のサンプル、線、またはフ
ィールドの遅延を表すことができる。これらの遅延の記
号は、したがって、（Ｔ−ｎ）、（Ｈ−ｎ）、または
（Ｖ−ｎ）として等価に表現することができる。

【００５４】テレビ処理の３次元的な側面、すなわち、
水平的、垂直的および時間的な側面と一致して、デジタ
ル濾波はまた空間的であり、これは水平的および垂直
的、または時間的な空間を含む。前者の場合、遅延は、
それぞれサンプル遅延（Ｔ）と線遅延（Ｈ）である。後
者の場合、遅延はフィールド遅延（Ｖ）である。以下で
説明するように、表示するべき画像に動作が存在するか
存在しないかによってフィルタの性質が決まる。

【００５５】ここで説明するＩＤＴＶ処理タスクは、Ｎ
ＴＳＣ規格、ＰＡＬ規格、およびＳＥＣＡＭ規格を使用
する信号のようなコンポジット送信信号に関する。しか
し、ＭＡＣ規格を使用する信号のようなコンポーネント
送信の場合、同じタスクのあるものを適用することがで
きる。例えば、ＭＡＣ規格は５０Ｈｚのフィールド周波
数を有するが、これはより広い領域のちらつきである傾
向がある。したがって、非インタレース化と関連して以
下で論ずるフィールドまたはフレーム速度を増加する方
法がＭＡＣシステムに適用可能である。

【００５６】以下で論ずる種々のＩＤＴＶのタスクは、
動作の検出、ルミナンスとクロミナンスのクリーンアッ
プ処理、非インタレース化および輪郭補償を含む。動作
検出の説明は特に詳細に行われるが、その理由は、同じ
概念とアルゴリズムの多くを他のＩＤＴＶのタスクに適
用することができるからである。動作検出 図７ないし図１３は、ＩＤＴＶの動作検出工程のステッ
プのブロック図である。本出願の以下のセクションで明
らかになるように種々の濾波タスクが動作によって影響
を受ける。特に、時間的な、すなわち、フィールドから
フィールドに対する濾波が希望される場合、動作の存在
する領域の濾波を行うと、その結果、ぶれが発生する。
このため、動作が検出される領域では時間的な濾波から
空間的な濾波へ変更する、すなわち、線対線の濾波また
はサンプル対サンプルの濾波に変更することが望まし
い。この変更は動作検出信号によって行われるが、この
信号は図７と図８の工程によって発生される。

【００５７】図７はこの工程を概観するものであり、こ
れはデータ入力のステップと処理ステップを含む。図７
に示し上で説明したように、レジスタ・ファイルＲ０
１２とＲ１ １５はライン・メモリをエミュレートす
る。これによって、ＳＶＰ１０は、時間のかかる外部メ
モリを取り込むことなく、同時に２つ以上の線からのデ
ータを処理することができる。したがって、図７のステ
ップ６１ないし６３は「グローバル・ローテーション」
工程を含み、ここでは、古い線に対するデータはＤＯＲ
１６を介して出力され、新しい線に対するデータはＤＩ
Ｒ１１を介して受け取られる。例えば、もしＳＶＰ１０
が５本目の線のメモリをエミュレートすれば、ｎ−５番
目の線が出力されてｎ番目の線が受け取られる。

【００５８】この工程の実行は、水平タイミング発生装
置５１ｃからの信号によって開始され、これは水平ブラ
ンキングの開始を示す。この時、以前の反復が完了す
る、すなわち外部ソースからの全てのデータはＤＩＲ１
１にロードされ、使用されない全てのデータはＤＯＲ１
６からシフトされ、以前の処理が完了する。ステップ６
１において、以前の線の期間中に計算されたデータはＤ
ＯＲ１６に転送され、その結果、これはやがてやってく
いる線の期間中にシフトされてもよい。簡単な移動命令
を使用してＲ０ １２からのデータをＤＯＲ１６にコピ
ーする。ステップ６２、すなわちグローバル回転のステ
ップでは、命令発生装置５２がグローバル・ローテーシ
ョン領域に割り当てられたデータをシフトする。ステッ
プ６３では、以前の線のデータはシフトされてしまって
いるので現在の線のデータをＤＩＲ１１に入力すること
ができる。再び、簡単な動作命令を使用してＤＩＲ１１
からのデータをＲ１ １５にコピーする。

【００５９】図８は、図７の処理ステップ、ステップ６
４の更に詳細を示す。ここで説明するステップは、図８
の出力信号に対応する。従って、例えば、第１ステップ
は図７−図１３に示すＭ０信号の取得に対応する。図８
はこれらのステップの注釈を示す付録Ａを参照した場合
に最もよく理解できる。動作検出方法には種々あるが、
しかし原則的には連続したフレームがピクセル対ピクセ
ルの基準で比較される。もしピクセル値の大きさが１つ
のフレームと次のフレームとの間で所定のしきい値を超
えて変化すると、動作があると考えられる。

【００６０】ルミナンス・データから動作信号を得るに
は、第１ステップは連続したフレームを減算することで
ある。１つのフレームには２つのフィールドがあるか
ら、このことは２フィールド遅延したフィールドを必要
とする。アルゴリズムは下記の通りである。 Ｍ０＝（Ｖ）＝Ｙ（Ｖ）−Ｙ（Ｖ−２） ここで、Ｙ（Ｖ）は現在のルミナンス・データであり、
Ｙ（Ｖ−２）は２フィールド前のルミナンス・データで
あり、Ｍ０（Ｖ）は現在のルミナンス動作信号である。
その結果得られるＭ０は、２つの成分、すなわちルミナ
ンス動作とクロミナンスのクロストークを含んでいる。
クロストークは、動作情報でなくてクロミナンス情報を
表すため、望ましくない。

【００６１】標準信号の場合、線くし型フィルタのステ
ップ、Ｍ１ａを使用してクロミナンス成分をすき分け
る。周波数定義領域のくし型フィルタの第１の「歯」は
周波数がゼロであり、連続する歯はｆｈの間隔が開いて
いる。くし型フィルタの利得は周波数がゼロで均一であ
るため、これを「ＤＣ」線くし型フィルタと呼ぶ。この
フィルタに対する機能は、下記の通りである Ｍ１ａ（Ｈ−１）＝〔Ｍ０（Ｈ）＋２＊Ｍ０（Ｈ−１） ＋Ｍ０（Ｈ−２）〕／４ ここで、Ｍ０（Ｈ）は現在のＭ０データであり、Ｍ０
（Ｈ−ｎ）は水平線ｎ本分だけ遅延したＭ０データであ
り、Ｍ１ａ（Ｈ−１）はＭ０に対して１Ｈだけスキュー
されたＭ１ａである。

【００６２】図９はＳＶＰ１０を使用して、Ｍ１ａを得
るステップを示す。ＳＣＲ１はアキュムレータとして使
用されるスクラッチ領域を示す。Ｍ０（Ｈ−ｎ）はグロ
ーバル回転空間における入力値であり、ここでｎ＝０・
・２である。ステップ６Ｃ１はアキュムレータにＭ０
（Ｈ）データを記憶するステップである。ステップ６Ｃ
２はＭ０（Ｈ−２）データをアキュムレータに加えるス
テップである。ステップ６Ｃ３はアキュムレータに加え
る前にＭ０（Ｈ−１）を１ビットだけシフトするステッ
プである。ステップ６Ｃ４は４つの追加項目を補償する
ための除算ステップである。

【００６３】非標準信号の場合、同期パルスとクロミナ
ンス・バースト(burst）との間には位相関係が存在しな
いため、このくし型フィルタのステップは使用しない。
その代わり、水平低域フィルタ（ＨＬＰＦ）のステッ
プ、Ｍ１ｂによってクロミナンスのクロストークが除去
される。このフィルタは下記の機能を有している。 Ｍ１ｂ（ｔ）＝〔−２／ｘ⁴ ＋１／ｘ³ ＋２／ｘ² ＋３／ｘ＋８＋３＊ｘ ＋２＊ｘ² ＋１＊ｘ³ −２＊ｘ⁴ 〕／１６こ こで、Ｘⁿ はｎ個のサンプル遅延を表す。ＳＶＰ１０の
Ｌ／Ｒ通信を利用するには、この機能を３つの下位数の
項目（lower −order terms ）の因子に分けることがで
きる。

【００６４】 ＝（１／ｘ＋２＋ｘ）／４＊（１／ｘ² ＋２＋ｘ² ）／４＊（−２／ｘ＋５） −２＊ｘ） これらの３つの項目は、下記の計算で連続して動作する
ことができるフィルタを表す。 Ｍ１ｂｉ（Ｔ）＝〔Ｍ０（Ｔ−１）＋２＊Ｍ０（Ｔ） ＋Ｍ０（Ｔ＋１）〕／４ Ｍ１ｂｊ（Ｔ）＝〔Ｍ１ｂｉ（Ｔ−２）＋２＊Ｍ１ｂｉ（Ｔ）＋Ｍ１ｂｉ （Ｔ＋２）〕／４ Ｍ１ｂ（Ｔ）＝−２＊Ｍ１ｂｊ（Ｔ−１）＋５＊Ｍ１ｂｊ（Ｔ） −２＊Ｍ１ｂｊ（Ｔ＋１） クロミナンスのクロストークが除去されると、ステップ
Ｍ２でルミナンス動作の大きさであるＭ１の絶対値が決
定される。同様のステップ（Ｍ３−Ｍ５）を使用してク
ロミナンス動作信号を得るが、この場合遅延は２フィー
ルドの遅延ではなくて４フィールドの遅延である。した
がって、 Ｍ３（Ｖ）＝Ｃ（Ｖ）−Ｃ（Ｖ−４） 図１０は、ＳＶＰ１０を使用してＭ３を得るステップを
更に詳しく示す。クロミナンス・データは２つの成分、
ＩとＱによって構成され、これらはいずれも８ビットの
ワードである。Ａ／Ｄインターフェース５５ｅがこのデ
ータをマルチプレクスし、その結果、ＳＶＰ１０に対す
る入力は４ビットのワードの型である。したがって、Ｓ
ＶＰ１０に記憶されているデータは、４個のＰＥ２０に
広がる。図１０のステップで所望の８ビットのクロミナ
ンス・フレームの差を計算する。ステップ６Ｄ１はデー
タのロケーションを設定して偶数のＰＥ２０と奇数のＰ
Ｅ２０とを識別する。ステップ６Ｄ２では、クロミナン
ス・データの下位４ビットの差が計算される。ステップ
６Ｄ３では、クロミナンス・データの上位４ビットの差
を計算して繋ぎ合わせる。この点では、奇数のＰＥ２０
のみが有効な動作データを有している。ステップ６Ｄで
は、ＷＲ１３（Ｍ）に偶数と奇数のＰＥの識別子をロー
ドする。Ｍの値によってステップ６Ｄ５と６Ｄ６で有効
データが偶数のＰＥ２０に移動される。ステップ６Ｄ７
ではデータをグローバル・ローテーション空間に複写す
る。

【００６５】ステップＭ４ではＤＣ線くし型フィルタの
ステップは下記の機能を有している。 Ｍ４（Ｈ−１）＝〔Ｍ３（Ｈ）＋２＊Ｍ３（Ｈ−１） ＋Ｍ３（Ｈ−２）〕／４ ここで、Ｍ３（Ｈ）は現在のＭ３のデータであり、Ｍ３
（Ｈ−ｎ）は水平線ｎ本分だけ遅延したＭ３のデータで
あり、Ｍ４（Ｈ−１）はＭ３に対して１Ｈだけスキュさ
れたＭ４である。これはＭ１ａを得るのと同じ垂直フィ
ールタであるが、入力と出力が異なっている。ステップ
Ｍ５ではルミナンス・データと同じように絶対値を取
り、その結果、Ｍ４はＭ５になる。

【００６６】ステップＭ６ではＭ２とＭ５の最大値をと
って検出ミスを回避する。この点では、データはなお８
ビットの幅である。図１１はＳＶＰ１０を使用してＭ６
を得るステップを示す。ステップ６Ｅ１ではＭ５からＭ
２を減算する。ステップ６Ｅ２ではビット・インデック
スを初期化する。ステップ６Ｅ３ではＮ−１回ループを
行い、ここでＮはＭ２とＭ５のビット数である。ステッ
プ６Ｅ４ではＷＲ１３（Ｍ）における結果のサインをセ
イブし、ここで、もしＭ２＞Ｍ５であればＭ＝１であ
り、Ｍ２＜Ｍ５であれば、Ｍ＝０である。ステップ６Ｅ
５と６Ｅ６はステップ６Ｅ４の結果によって決まり、Ｍ
２またはＭ５のいずれかをＭ６に移動させる。

【００６７】時間的な濾波から空間的な濾波に変更する
必要性は低い範囲の動作で発生するため、動作の大きさ
の信号は８ビット幅である必要はない。したがって、次
のステップＭ７は、動作データを４ビット、すなわち０
から１５に制限する非直線的ステップである。４未満の
動作値はノイズであると考えられ、０にトリムされる。
１９を超える動作値は、動作であると考えられて１５に
制限される。

【００６８】非直線ステップ、Ｍ７点の結果は、フィー
ドバック動作データ、Ｍ１１と比較されて最大値、Ｍ８
を得る。ステップＭ９−Ｍ１１はフィードバック・ルー
プである。低数値、α、によってループ利得が決定さ
れ、ダッチアップが回避される。Ｍ１１を得るため、Ｍ
８にαが乗じられ、これは１フィールドの遅延（２６２
Ｈ）にフィードバックされる。αは４ビットの値、０＜
α＜１である。換言すれば、 Ｍ９＝Ｍ８＊α Ｍ１０（Ｈ）＝Ｍ９（Ｈ−２６２）である。

【００６９】現在の動作データ、Ｍ７、は以前のフィー
ルドの動作データの間に位置している。平均値を計算す
ることによって、２つの１フィールドの遅延線を補完す
る。この機能は２タップの垂直フィールタであり、これ
は以下の計算を実行する。 Ｍ１１＝〔Ｍ１０（Ｈ）＋Ｍ１０（Ｈ−１）〕／２ ここで、Ｍ１０（Ｈ）はフィールド・メモリ５６から入
力された値であり、Ｍ１０（Ｈ−１）はグローバル・ロ
ーテーションを使用してシフトされた以前のＭ１０
（Ｈ）の値である。

【００７０】フィードバック・ステップの出力はＭ８で
ある。Ｍ８のデータを平滑化し、ノイズによる検出ミス
の機会を削減するため、ステップＭ１２とＭ１３は水平
線くし型フィルタとＤＣ線くし型フィルタを介してＭ８
を通過する。Ｍ１２を得るための機能は下記の通りであ
る。 Ｍ１２（Ｔ−１）＝〔Ｍ８（Ｔ）＋２＊Ｍ８（Ｔ−１） ＋Ｍ８（Ｔ−２）〕／４ 図１２はＳＶＰ１０を使用してＭ１２を得るステップを
示す。ＳＣＲ０はアキムレータとして使用されるスクラ
ッチ・データ領域であり、Ｍ８（Ｔ）は、基準ＰＥ２０
の左側のＰＥ２０に位置する入力値であり、Ｍ８（Ｔ−
１）は基準ＰＥ２０内に位置する入力値であり、Ｍ８
（Ｔ−２）は基準ＰＥ２０の右側のＰＥ２０内に位置す
る入力値である。ステップ６Ｆ１−６Ｆ４は図１２で説
明する。

【００７１】Ｍ１３の機能は５タップ垂直低域フィルタ
である。 Ｍ１３（Ｈ−２）＝〔Ｍ１２（Ｈ）＋２＊Ｍ１２（Ｈ−１） ＋３＊Ｍ１２（Ｈ−２）＋２＊Ｍ１２ （Ｈ−３）＋Ｍ１２（Ｈ−４）〕／４ 図１３はＭ１３を得るステップを示し、ここでＳＣＲ０
はアキュムレータとして使用されるスクラッチ領域であ
り、Ｍ１２（Ｈ−ｎ）はグローバル・ローテーション空
間からの入力値であり、ｎ＝０・・・４である。ステッ
プ６Ｇ１−６Ｇ７は図１３で説明する。最終ステップ、
Ｍｍでは非直線機能を使用してＭ１３をトリムし、アン
ダーフローまたはオーバフローを回避すると共に最大値
を１６に固定する。０と３２の入力値の間には、一時的
かつ垂直的に濾波されたデータの比例的な混合が存在す
る。例えば、 ０＜＝Ｍ１３＜３２（遷移的）の場合 Ｍ１３＝Ｍ１３／２ ３２＜Ｍ１３（全動作）の場合 Ｍ１３＝１６である。 ０ないし１６の範囲で５ビットの動作値を得るこの変換
によって、動作データを使用する他のＩＤＴＶの工程の
種々の混合ステップの論理が単純化される。

【００７２】図８の動作検出工程は、ルミナンス・デー
タとクロミナンス・データに対して別の動作検出を使用
する動作検出工程に対する代替例である。このような工
程は図８に示す同じステップを使用してＭ２とＭ５を得
るが、最大値を得るためにこれらを結合しない。その代
わり、別の処理経路がＭ２とＭ５に対して連続する。し
かし、この方法には別のフィールド・メモリが必要であ
る。ルミナンスのクリーンアップ処理 コンポーネント・テレビ受像機システムとコンポジット
・テレビ受像機システムの両方に対するＩＤＴＶの用途
では、クリーンアップ処理を使用して信号のクロストー
クを除去する。コンポジット・システムの場合、この処
理はＹ／Ｃの分離と組み合わせて実行され、一方コンポ
ーネント・システムの場合、このクリーンアップ処理は
分離されたＹ信号とＣ信号で実行される。基本的な概念
は同じであるが、以下の説明はコンポーネントＮＴＳＣ
システムに関するものである。

【００７３】図１４は、ルミナンス信号をクリーンアッ
プするＩＤＴＶの工程のステップのブロック図である。
再び、これらのステッブはそれらの出力信号によって示
される。このクリーンアップ処理の目的は、分離された
ルミナンス信号から残存クロミナンス情報すなわちクロ
ス・クロミナンスを除去することである。一般的に、ク
ロス・リミナンスはもとのルミナンス信号から検出さ
れ、次いでその信号から減算されてクリンなルミナンス
信号を発生する。図８と関連して上で説明した工程のよ
うな動作検出工程からの動作信号を使用し、時間的な濾
波と空間的な濾波を切り替える。

【００７４】ステップＹ０は時間的な濾波のステップで
あり、画像の静止領域に使用する。くし型の濾波はＹ
（Ｖ）とＹ（Ｖ−２）を分離してクロミナンス・クロス
トークを発生する。換言すれば、 Ｙ０（Ｖ）＝Ｙ（Ｖ）−Ｙ（Ｖ−２）である。 ステップＹ１は、動作が存在する領域に対する空間的な
濾波のステッブである。この濾波は、くし型フィルタで
実行され、この場合周波数定義領域の第１「歯」はｆｈ
／２であり、これに続く歯はｆｈの間隔が開いている。
その利得はゼロの周波数でゼロであるから、これを「Ａ
Ｃ」線くし型フィルタと呼ぶ。このフィルタの機能は下
記の通りである。

【００７５】 Ｙ１（Ｈ−１）＝〔Ｙ（Ｖ（Ｈ））−２＊Ｙ（Ｖ（Ｈ−１）） ＋Ｙ（Ｖ（Ｈ−２））〕／４ ここで、Ｙ（Ｖ（Ｈ））は、Ｙ（Ｖ）の現在の線であ
り、Ｙ（Ｖ（Ｈ）−ｎ））は、水平線ｎ本だけ遅延した
Ｙ（Ｖ）であり、Ｙ１（Ｈ−１）はＹ（Ｖ）に対して１
ＨだけスキューされたＹ１である。

【００７６】ステップＹ２でＹ０信号とＹ１信号とを混
合する。図１５はこの混合ステップを更に示す。動作信
号、Ｍｍによって、フレームくし型フィルタをＡＣ線く
し型フィルタに徐々に変化させてＹ２を得る。ステップ
Ｙ２の一般的な原理は、２つの入力の合計が一定である
ようにこれらの入力の混合比を決めることである。その
結果、回路の利得は一つの(unity) になる。５ビットの
動作値によって０％ないし１００％の範囲の混合が可能
になる。混合器(mixer）の等式は下記の通りである。

【００７７】 ＯＵＴ＝ＩＮ１＊（１−Ｍｍ）＋ＩＮ２＊Ｍｍこれらの
項を整理するとこの等式は下記の通りになる。 ＯＵＴ＝ＩＮ１＋Ｍｍ＊（ＩＮ２−ＩＮ１） ルミナンス・データで表すと、混合ステップは下記の機
能を実行する。 Ｙ２＝Ｙ０＋Ｍｍ＊（Ｙ１−Ｙ０） 混合ステップでは、Ｍｍは、その値を１６で除する等し
て縮小される。図１６は動作の大きさの関数としての入
力ＩＮ１とＩＮ２との間の混合比率を示す。

【００７８】ステップＹ３は水平帯域濾波のステップで
ある。ルミナンス信号から取り出されるノイズはベース
バンド・ノイズと違ってコンポジット・ノイズであるた
め、その中心周波数は3.５８ＭＨｚである。クロミナン
ス信号のより低い側波帯は色搬送波の周波数未満の1.５
ＭＨｚであり、より高い側波帯は0.５ＭＨｚを超える。
この周波数範囲のみを通過してルミナンスを濾波を行う
には、下記の特性を有する帯域フィルタが望ましい。

【００７９】ｆｃ（中心周波数）＝3.５８ＭＨｚ ｆｃｌ（下部カットオフ周波数）＝2.１ＭＨｚ ｆｃｈ（上部カットオフ周波数）＝4.１ＭＨｚ この濾波ステップを実行すると、その結果得られる信
号、Ｙ３はルミナンス信号に含まれているクロス・クロ
ミナンスである。

【００８０】クリーンなルミナンス信号を発生するステ
ップＹｃでは、このクロス・クロミナンスを元のルミナ
ンス信号から差し引く。 Ｙｃ１＝Ｙ（Ｖ）−Ｙ３ コンポジット・システムの場合にはコンポーネント・シ
ステムと違って、ルミナンス信号中の望ましくないクロ
ミナンス・データを表すために「変調されたクロミナン
ス」という用語を使用する。ルミナンスのクリーンアッ
プ工程は、Ｙ／Ｃ分離工程と呼び、ベースバンド・クロ
ミナンスは復調によって得られる。クロミナンス・クリーンアップ処理 図１７は、クロミナンス・データをクリーンアップする
ＩＤＴＶの工程のステップのブロック図である。再び、
図１７のステップはコンポーネント受像機に関する。ク
ロミナンス信号は１つの重要な相違点を除いてクロミナ
ンスのクロストークからルミナンス信号を取り出すのに
使用するのと同じ工程を使用してルミナンスのクロスト
ークから取り出すことができる。この重要な相違点と
は、クロミナンス信号は復調されているために、ベース
バンド信号であるという点である。また、クロミナンス
信号はバンド幅がより低いために、クロミナンスを取り
出して直接クリーンなクロミナンス信号を得ることがで
きる。

【００８１】ステップＣ０では、画像の静止領域に対し
て、Ｃ（Ｖ）とＣ（Ｖ−４）との間にＤＣフレームくし
型フィールタのステップを使用して分離が実行される。 Ｃ０＝Ｃ（Ｖ）＋Ｃ（Ｖ−４） これは、クロミナンス信号とルミナンス・クロストーク
を発生する。ステップＣ１において、もし動作が存在す
れば、動作信号によってフレームくし型フィールタから
ＤＣ線くし型フィールタへの変更が徐々に行われ、その
結果下記の式を得る。

【００８２】 Ｃ１（Ｈ−１）＝〔Ｃ（Ｖ（Ｈ））−２＊Ｃ（Ｖ（（Ｈ−１）） ＋Ｃ（Ｖ（Ｈ−２））〕／４ ここでＣ１（Ｈ−１）は（Ｃ）（Ｖ）に対して１Ｈだけ
スキューされたＣ１であり、Ｃ（Ｖ（Ｈ））は現在のル
ミナンス・データ、Ｃ（Ｖ）であり、Ｃ（Ｖ（Ｈ−
ｎ））は水平線ｎ本だけ遅延したデータＣ（Ｖ）であ
る。

【００８３】ステップＣｃ１は、図１５の混合ステップ
と同じ混合ステップであるが、下記の機能を実行する。 Ｃｃ１＝Ｃ０＋Ｍｍ＊（Ｃ１−Ｃ０） この混合ステップの出力は、クリーンなクロミナンス信
号、Ｃｃ１である。非インタレース化 上に示したように、もう一つのＩＤＴＶのタスクは非イ
ンタレース化である。非常に一般的な用語で、非インタ
レース化とは１つのフレームを作る２つのインタレース
・フィールドを結合して走査速度を２倍にすることであ
る。非インタレース化して走査速度を２倍にするこの技
術は、時として「順次走査」と呼ばれる。

【００８４】標準テレビ送信信号の２：１のインタレー
スによって時間的に空間を設けられているだけでなく、
画像はまた１／２線だけ垂直方向にオフセットされる。
２次元的な処理、すなわち垂直と時間的な処理を使用し
て２つの連続するフィールドを結合して完全なフレーム
を作りこれを表示する。しかし、フィールド対フィール
ドの動作がこの工程を複雑化させ、動作検出工程からの
入力を必要とする。

【００８５】上記に対応して図１８は、動作の存在しな
い領域における非インタレース化工程の結果を示す。図
１８は、処理された画像データの１つのフィールドの線
の端部を想像することによって最もよく理解でき、ここ
で「ｏ」は放送局から送信されたデータを表し、「ｘ」
は非インタレース化によって発生されるデータを表す。
線ｈ（Ｈ−１）、（ｈ）（Ｈ）およびｈ（Ｈ＋１）はフ
ィールドＶ内の連続した線である。線ｈ（Ｈ−２６３）
とｈ（Ｈ−２６２）はフィールドＶ−１内の連続した線
であり、線ｈ（Ｈ−５２６）、ｈ（Ｈ−２５２）、およ
びｈ（Ｈ−５２４）はフィールド（Ｖ−２）内の連続し
た線である。

【００８６】フィールドｆ（Ｖ−２）の「ｏ」ピクセル
は順方向に移動してフィールドｆ（Ｖ−１）の「ｏ」ピ
クセルの間を埋める等々である。したがって、動作が検
出されない受信された画像の領域においてフィールド・
メモリに記憶されている以前のフィールドからの各線は
順方向に移動されて現在のフィールドの２本の線の間に
載置される。

【００８７】図１９は、動作の存在する領域におけるル
ミナンス・データに対する非インタレース化の結果を示
す。図１９は１つのフィールド、ｆ（Ｖ）を示し、ここ
で各「ｘ」ピクセルは現在のフィールドにおける２つの
垂直に隣接した「ｏ」ピクセルの平均から作られる。し
たがって、動作が検出された領域において、新しいピク
セルは以前のフィールドから順方向に移動されたピクセ
ルではなくて現在のフィールドのピクセルから作られ、
その結果、スミヤ（smearing）が回避される。

【００８８】図２０は、非インタレース化工程のステッ
プのブロック図である。入力信号はＹｃ１であり、これ
は非インタレース化がクリーンアップされた信号に対し
て実行されていることを示す。Ｙｓは静止領域のルミナ
ンス・データを示し、Ｙｍは動作領域のルミナンス・デ
ータを示す。ステップＹｓは静止領域のデータ経路に対
して下記の機能を実行する。

【００８９】 Ｙｓ（Ｈ−0.５）＝Ｙｃ１（Ｈ−２６３） ステップＹｍは動作領域のデータ経路に対して下記の機
能を実行する。 Ｙｍ（Ｈ−0.５）＝〔Ｙｃ１（Ｈ）＋Ｙｃ１（Ｈ−１）〕／２ ステップＹｉｎｔは図１５の混合ステップと同様の混合
ステップである。これによって、下記の機能と共に補完
された線、Ｙｉｎｔが与えられる。

【００９０】 Ｙｉｎｔ＝Ｙｓ＋Ｍｄ＊（Ｙｍ−Ｙｓ） 実際の線と補完された線が線速度の２倍の速度で連続し
て画面に対して走査される。その結果、１フィールド当
たり２倍の線が存在し、走査速度が２倍になる。例え
ば、ＮＴＳＣに寄る信号送信の場合、結果として毎秒６
０フィールドのフィールド速度で１フィールド当たり５
２５線が得られる。この工程は、ＳＶＰ１０からのルミ
ナンス出力に対するピクセル速度を倍増することが必要
である。

【００９１】図２１はクロミナンスの非インターレース
化の工程を示し、これはクロミナンスの帯域幅がルミナ
ンス信号の帯域幅以下であるという事実によって単純化
される。以前のフィールドのクロミナンス信号を現在の
フィールドのクロミナンス信号と併合する代わりに、垂
直ピクセル間の簡単な補完が実行される。Ｙｏｕｔと同
様、ＳＶＰ１０からのＣｏｕｔのデータ速度が２倍にな
る。しかし、データをデマルチプレクッスした後Ｄ／Ａ
変換器５６に対する各クロミナンス信号のデータ速度は
２ｆｓｃである。輪郭補償 輪郭補償の目的は、画像のエッジをシャープにし、また
は画像のテクスチャー（texture ）を滑らかにし、そし
て粒状の概観を取り除くことである。図２２は輪郭補償
工程のブロック図であり、これは図２０の工程のような
非インターレース化工程の後、実際の線、Ｙｃ１、およ
び補完された線、Ｙｉｎｔを受け取る。

【００９２】２つの輪郭フィールタ工程が使用される
が、これらの１つは実際の線のためのものであり、１つ
は補完された線のためのものである。これらの工程は、
それらの入力と入力が１／２Ｈによってスキューされて
いるという事実を除いて同じである。これらの線は、１
／２線だけインクリメントして番号を付けられるが、そ
の理由は、これがフィールド内の補完の効果であるから
である。

【００９３】ピクセル、ＹｄｗｉとＹｄｗｒの２本の線
は１Ｈの期間毎に計算される。各線の処理が終了する
と、ＹｄｗｉはＤＯＲ１６に転送される８ｆｓｃでクロ
ックされ、一方Ｙｄｗｒは１／２線の期間ライン・メモ
リに保持される。この保持間隔の後、ＹｄｗｒはＤＯＲ
１６に転送されて８ｆｓｃでクロックされる。図２２の
切り替えステップはこのステップを示す。

【００９４】図２３は、図２２の濾波工程を示す。
「Ｓ」入力は外部からユーザによって制御される鮮鋭度
入力であり、これはソフトウェアよって変更可能であ
る。この入力は主受像機制御装置５８によって解釈され
る入力の１つである。各々の５ｘ５の帯域フィルタ（Ｂ
ＰＦ）のステップによって、５つの水平ピクセルの各々
について５つのフィルタの機能が計算され、次いでこれ
らの結果が結合される。実際上、フィルタは垂直方向に
対象に形成され、その結果、線Ｙ（Ｈ）に対して行われ
る計算は、２本の線の期間の間セーブされて再び線Ｙ
（Ｈ−２）として使用される。同様に、線Ｙ（Ｈ−0.
５）に対して行われた計算を１本の線の期間セーブして
再び線Ｙ（Ｈ−1.５）に対して使用することができる。コンポーネント・テレビ受像機 図２４は、テレビ受像機を示し、これはデジタル装置５
０ｂとコンポーネント処理を使用してＩＤＴＶ画像を発
生する。図２４のシステムは、図６のシステムのより特
定化されたバージョンであり、コンポーネント処理のた
め、デジタル装置５０ｂがコンポーネント信号ＹｄとＣ
ｄを受信することを示す。

【００９５】アナログＹ／Ｃ分離装置５５ｂはコンポジ
ット・ビデオ信号、Ｖａをそのルミナンス成分とクロミ
ナンス成分、ＹａとＣａに変換する。信号処理装置１７
２によって、受信機システムはビデオカセット・レコー
ダ（ＶＣＲ）装置（図示せず）からの信号と共に使用さ
れることが可能になる。この装置からの信号、Ｙａ（Ｓ
ｖｈｓ）とＣａ（Ｓｖｈｓ）がスイッチを介して導入さ
れ、ＹａおよびＣａとして使用される。復調器５５ｃは
Ｃａを復調し、その結果、２つのクロミナンス信号、Ｉ
ａとＱａの出力が得られる。

【００９６】Ａ／Ｄ変換器５５ｄはＹａ、ＩａおよびＱ
ａを８ビットのサンプル信号Ｙｄ、Ｉｄ、およびＱｄに
変換する。また、ＩｄとＱｄは４ビット幅のデータ、Ｃ
ｄにマルチプレクスされ、これは上部ニブル（nibble）
Ｉ、下部ニブルＩ、上部ニブルＱ、および下部ニブルＱ
を有する。ここで示す例の目的のため、サンプリング周
波数はＹａに対しては４ｆｓｃであり、ＩａとＱａに対
しては１ｆｓｃであり、ここでｆｓｃは色副搬送波の周
波数である。したがって、デジタル装置５０ｂに対する
入力は４ｆｓｃでサンプルされた８ビットのルミナンス
信号、Ｙｄ、および４ｆｓｃでサンプルされた４ビット
のマルチプレクスされたクロミナンス信号、Ｃｄであ
る。

【００９７】デジタル装置５０ｂは１つ以上のＳＶＰ１
０を有する。コンポーネント信号の場合、２つのプロセ
ッサを有する２つの実施例と３つのプロセッサを有する
１つの実施例が図２５−図３３と関連して以下で説明さ
れる。以下で説明するように、デジタル装置５０ｂは動
作の検出、クロス・ルミナンスとクロス・クロミナンス
の除去および非インタレース化というＩＤＴＶのタスク
を実行する。デジタル装置５０ｂによって実行すること
のできる他の工程は、形状の検出として知られ、これは
信号Ｓｄを発生し、この信号は画像の形状に応じてデジ
タル装置５０ｂ内の垂直および水平フィルタの性質を変
更するために使用される。

【００９８】デジタル装置５０ｂから、処理されたビデ
オ・データ信号、ＹｗとＣｗがＤ／Ａ変換器５７ａに対
して８ビットのワードとして並列に出力される。その結
果得られる信号はＹｗ、ＩｗおよびＱｗであり、Ｃｗは
まずＩｗとＱｗにデマルチプレクスされる。表示装置５
７ｂはＹｗ、Ｉｗ、およびＱｗを赤、緑、および青の信
号に変換して画面５７ｃ上に表示する。コンポーネント・テレビ用のプロセッサ・システム（Ｓ
ＶＰが２個） 図２５は、デジタル装置５０ｂの１実施例を示し、これ
は２個のＳＶＰ１０を使用している。図２５は各ＳＶＰ
１０のみを示して制御装置５１または命令発生装置５２
を示していないが、このデジタル装置５０ｂはまたこれ
らの構成部品を有していることを理解しなければならな
い。図５と図６と関連して上で説明したように、各ＳＶ
Ｐ１０はそれ自身の命令発生装置５２と関連している
が、制御装置５１は共有してもよい。

【００９９】デジタル装置５０ｂの他の構成部品は種々
のフィールド・メモリ素子５６、特に３つのルミナンス
・フィールド・メモリ（Ｙｆｍ）５６ａ−５６ｃ、４つ
のクロミナンス・フィールド・メモリ（Ｃｆｍ）５６ｄ
−５６ｇおよび動作フィールド・メモリ（Ｍｆｍ）５６
ｈによって構成される。ルミナンス・フィールド・メモ
リの一般的なメモリ・サイズは２５６Ｋｘ８ビットであ
る。動作フィールド・メモリまたはクロミナンス・フィ
ールド・メモリの代表的なサイズは２５６Ｋｘ４ビット
である。

【０１００】上で説明したように、デジタル装置５０ｂ
に対するデータ入力はＹｄとＣｄであり、ここでＹｄは
４ｆｓｃでサンプルされた８ビットのルミナンス信号で
あり、Ｃｄは４ｆｓｃでサンプルされた４ビットのマル
チプレクスされたクロミナンス信号である。図２５は、
図２６および図２７を参照する場合に最もよく理解でき
るが、これらの図は種々の制御信号のタイミング図であ
る。図１および図２と関連して上で説明したように、Ｒ
ＳＴＷ（ＳＶＰ）とＷＥ（ＳＶＰ）は書き込み制御信号
である。ＳＶＰ１０（１）とＳＶＰ１０（２）の両方に
同じ書き込み制御信号を使用する。ＲＳＴＲ（ｓｖｐ
１）とＲＥ（ｓｖｐ１）はＳＶＰ１０（１）に対する読
取り制御信号であり、ＲＳＴＲ（ｓｖｐ２）とＲＥ（ｓ
ｖｐ２）はＳＶＰ１０（２）に対する読取り制御信号で
ある。ＲＳＴＷ（ｆｍ）、ＷＥ（ｆｍ）、ＲＳＴＲ（ｆ
ｍ）、およびＲＥ（ｆｍ）はルミナンス・フィールド・
メモリ５６ｃ以外のフィールド・メモリの全てに対する
書き込みおよび読取り制御信号である。後者のフィール
ド・メモリに対する書き込み制御信号はＲＳＴＷ（ｆｍ
ｃ）とＷＥ（ｆｍｃ）である。

【０１０１】Ｔは画像データの１つの線に対する活性画
像領域の期間である。この期間プラス水平ブランク領域
を表す時間間隔が１つの水平線、すなわち１Ｈの期間で
ある。ルミナンス・フィールド・メモリ５６ａと５６ｂ
は、各々１フィールドの期間Ｙｄを遅延させる。ルミナ
ンス・フィールド・メモリ５６ｂの出力は２フィールド
遅延したルミナンス・データ信号、Ｙ２である。

【０１０２】クロミナンス・フィールド・メモリ５６ｄ
−５６ｇは、各々１フィールドの期間Ｃｄを遅延させ
る。クロミナンス・フィールド・メモリ５６ｇの出力は
４フィールド遅延したクロミナンス・データ信号、Ｃ４
である。ＳＶＰ１０（１）は、ＹＤ、Ｙ２、Ｃｄ、およ
びＣ４を使用して入力ビデオ・データの動作と形状を検
出する。使用されているアルゴリズムの速度によって、
ルミナンスのクリーンアップはＳＶＰ１０（１）または
ＳＶＰ１０（２）によって実行されてもよく、またクリ
ーンアップ処理のタスクはこれらの間に分割されてもよ
い。図２５では例えば、ＳＶＰ１０（１）の１つの出力
は処理されたルミナンス・データ、Ｙｉであり、これは
クリーンアップ処理のタスクが分割され、Ｙｉは中間デ
ータであることを示す。ＳＶＰ１０（１）の他の出力
は、検出された動作データ、Ｍｄ、および形状データ、
Ｓｄである。

【０１０３】動作フィールド・メモリ５６ｈは時間的な
濾波を行って動作データを平滑にするために使用され
る。この平滑化は、図８と関連して説明した動作検出工
程の一部である。動作フィールド・メモリ５６ｈの入力
と出力は図８のＭ９とＭ１０である。ＳＶＰ１０（２）
は、Ｙｄ、Ｙｉ、Ｍｄ、およびＳｄを使用してルミナン
ス信号からクロス・クロミナンスを除去する。この結
果、クリーンされたルミナンス信号Ｙｃ１が得られる。

【０１０４】ルミナンス・フィールド・メモリ５６ｃは
Ｙｃ１を１フィールド期間遅延させる。その出力は１フ
ィールド遅延したＹｃ１信号、Ｙｃ１１である。図２８
に示すように、ルミナンス・フィールド・メモリ５６ｃ
の書き込み速度はその読取り速度の２倍である。これは
１水平期間の２分の１のみで書き込みを行う。非インタ
ーレース化の場合、ＳＶＰ１０（２）はＹｃ１、Ｙｃ１
１、およびＭｄを使用してルミナンス走査線を保管す
る。また、ＳＶＰ１０（２）はクロミナンス信号からク
ロス・ルミナンスを除去する。これはそこでＣｄ、Ｃ
４、およびＭｄを使用してクロミナンス走査線を補完す
る。

【０１０５】デジタル装置５０ｂの各フィールド・メモ
リ５６と各ＳＶＰ１０の読取り／書き込みのクロック周
波数は、ルミナンス・フィールド・メモリ５６ｃの書き
込み周波数とＳＶＰ１０（２）の読取り周波数を除い
て、４ｆｓｃである。これらの後者の周波数は８ｆｓｃ
であるが、その理由は非インターレース化の後データ速
度を２倍にする必要があるからである。ＳＶＰ１０
（２）からＹｃ１を読み取ることとＹｃ１をフィールド
・メモリ５６ｃに書き込むことは４ｆｓｃで行うことが
できるが、データをいずれかのＳＶＰ１０から読み出す
ことは、異なったクロック速度で行うことはできず、従
ってこれは８ｆｓｃである。

【０１０６】図２６および２７を参照して、１本の線を
除いて全ての制御信号は垂直ブランク領域の間不活性
（Ｌ）である。この１本の線の間、ＲＳＴＷ（ｆｍ）Ｒ
ＳＴＶ（ｆｍｃ）、ＲＳＴＲ（ｆｍ）は垂直ブランク領
域の間少なくとも１回活性（Ｈ）になる。この活性化に
よって、関連するフィールド・メモリのアドレス・カウ
ンタがリセットされる。

【０１０７】図２８に示すように、活性画像領域の間、
ＷＥ（ｆｍ）、ＷＥ（ｆｍｃ）、ＷＥ（ＳＶＰ）、ＲＥ
（ｆｍ）、およびＲＥ（ｓｖｐ１）は一度活性になる。
ＲＥ（ｓｖｐ２）は１つの水平期間中２回活性になって
２回操作を行う。ＷＥ（ＳＶＰ）、ＲＥ（ｓｖｐ１）、
およびＲＥ（ｓｖｐ２）が活性になると、ＲＳＴＷ（Ｓ
ＶＰ）、ＲＳＴＲ（ｓｖｐ１）、およびＲＳＴＲ（ｓｖ
ｐ２）もまた活性になる。

【０１０８】図２９はコンポーネント受像機で使用する
プロセッサが２個のデジタル装置５０Ｂの他の実施例で
ある。この実施例によって、クロミナンスとルミナンス
のクリーンアップ、非インターレース化および輪郭補償
のようなＩＤＴＶのタスクが行われる。２つのフィール
ド・メモリ５６ａと５６ｂによってフィールド遅延され
たＹｄおよびＣｄ信号が与えられる。フィールド・メモ
リ５６ｈは１フィールド遅延した動作データ信号Ｍｍを
与える。

【０１０９】ＳＶＰ１０（１）は動作の検出と動作デー
タの平滑化を行うと共にクロス・ルミナンスとクロス・
クロミナンスを除去する。ＳＶＰ１０（１）の出力はＭ
ｍ、クリーンになったルミナンス信号、Ｙｃ１、および
クリーンになったクロミナンス信号、Ｃｃ１である。フ
ィールド・メモリ５６ｃによって、１フィールド遅延さ
れたルミナンス信号、Ｙｃ１１が与えられ、これはＳＶ
Ｐ１０（１）の出力と共にＳＶＰ１０（２）に供給され
る。ＳＶＰ１０（２）は走査線の補完と輪郭の補償を行
う。これの出力はデジタル装置５０ｂの他の全ての他の
実施例と同様にＹｗとＣｗである。コンポーネント・テレビ用のプロセッサ・システム（Ｓ
ＶＰが３個） 図３０は、図２５のプロセッサが２個である実施例と対
比して、プロセッサが３個であるデジタル装置５０ｂの
実施例のブロック図である。図２５の実施例と図３０の
実施例の間には多くの類似点が存在する。入出力データ
信号、Ｙｄ、Ｃｄ、Ｙｗ、およびＣｗのデータ速度と内
容は同じである。両方の実施例とも同数のフィールド・
メモリ５６ａ−５６ｈを使用している。ルミナンス・フ
ィールド・メモリ５６ａと５６ｂ、クロミナンス・フィ
ールド・メモリ５６ｄ−５６ｇ、および動作フィールド
・メモリ５６ｈは同じであり、各々は入力をＳＶＰ１０
（１）に供給するために使用される。ＳＶＰ１０（１）
は入力データの動作と形状を検出し、動作および形状デ
ータ信号、ＭｄおよびＳｄを出力する。

【０１１０】デジタル装置５０ｂの２個のプロセッサを
使用した実施例と３個のプロセッサを使用した実施例と
の主要な相違点は、後者の実施例では、ＳＶＰ１０
（１）以降の処理が２つのプロセッサの間に分割されて
いることである。ルミナンス・フィールド・メモリ５６
ｃは、最早ＳＶＰ１０（２）に対するフィードバック・
メモリではなく、ＳＶＰ１０（３）に対する入力信号内
の遅延である。また、ＳＶＰ１０（２）は予め処理され
たルミナンス・データ信号Ｙｉを与えない。

【０１１１】ＳＶＰ１０（２）はＹｄ、Ｙ２、Ｍｄ、お
よびＳｄを使用してルミナンス・データからクロミナン
ス・クロストークを除去する。ＳＶＰ１０（２）はクリ
ーンなルミナンス信号、Ｙｃ１を出力し、これはＹｃ１
１を得るためにルミナンス・フィールド・メモリ５６ｃ
によって１フィールドだけ遅延されてもよい。非インタ
レース化の場合、ＳＶＰ１０（３）はＹｃ１、Ｙｃ１
１、およびＭｄを使用してルミナンス走査線を補完す
る。現在のフィールド・データ、Ｙｃ１のみを使用して
画像の動作部分の補完を行う。１フィールド遅延したデ
ータＹｃ１１のみを使用して画像の静止部分を補完す
る。また、中間の状態が検出され、この場合Ｙｃ１とＹ
ｃ１１の両方を使用して補完を行い、Ｙｃ１とＹｃ１１
の比率はＭｄの関数である。ＳＶＰ１０（３）はまたＣ
ｄ、Ｃ４、Ｓｄ、およびＭｄを使用してクロミナンス・
データからルミナンス・クロストークを除去し、次いで
クロミナンス走査線を補完する。

【０１１２】走査を変換するので、ＳＶＰ１０（３）の
出力データ速度、すなわち、ＣｗとＹｗとのデータ速度
は、その入力速度の２倍である。図３０の例では、出力
速度は、入力速度が４ｆｓｃであるのに比べて、８ｆｓ
ｃである。各フィールド・メモリ５６と各ＳＶＰ１０の
読取り／書き込みクロック周波数は、ＳＶＰ（３）の読
取り周波数を除いて４ｆｓｃである。後者の周波数は８
ｆｓｃである。

【０１１３】図３０は、図３１−図３３を参照すると最
もよく理解できるが、これらの図は種々の制御信号のタ
イミング図である。図１および２と関連して上で説明し
たように、ＲＳＴＷ（ＳＶＰ）およびＷＥ（ＳＶＰ）は
書き込み制御信号である。全てのＳＶＰ１０に対して同
じ書き込み制御信号を使用する。ＲＳＴＲ（ｓｖｐ１、
ｓｖｐ２）およびＲＥ（ｓｖｐ１、ｓｖｐ２）はＳＶＰ
１０（１）およびＳＶＰ１０（２）に対する読取り制御
信号である。ＲＳＴＲ（ｓｖｐ３）およびＲＥ（ｓｖｐ
３）はＳＶＰ１０（３）に対する読取り制御信号であ
る。ＲＳＴＷ（ｆｍ）、ＷＥ（ｆｍ）、ＲＳＴＷ（ｆ
ｍ）、およびＲＥ（ｆｍ）は全ての、フィールド・メモ
リに対する書き込みおよび読取り制御信号である。

【０１１４】図３１および図３２を参照して、受像シス
テムの動作中、全ての制御信号は１本の線を除いて垂直
ブランク領域の間不活性（Ｌ）である。この１本の線の
間、ＲＳＴＷ（ｆｍ）およびＲＳＴＷ（ｆｍ）は垂直ブ
ランク領域の間少なくとも１回活性（Ｈ）になる。この
活性化によって、関連するフィールド・メモリのアドレ
ス・カウンタがリセットされる。

【０１１５】図３３に示すように、活性画像領域の間、
ＷＥ（ｆｍ）、ＷＥ（ＳＶＰ）、ＲＥ（ｆｍ）、および
ＲＥ（ｓｖｐ１、ｓｖｐ２）は１度活性になる。ＲＥ
（ｓｖｐ３）は１つの水平期間中に２回走査を行うため
２回活性になる。ＷＥ（ＳＶＰ）、ＲＥ（ｓｖｐ１、ｓ
ｖｐ２）、およびＲＥ（ｓｖｐ３）が活性になると、Ｒ
ＳＴＷ（ＳＶＰ）、ＲＳＴＲ（ｓｖｐ１、ｓｖｐ２）と
ＲＳＴＲ（ｓｖｐ３）もまた活性になる。コンポジット・テレビに対するＳＶＰビデオの適用 図３４は、テレビ受像機を示し、このテレビ受像機は、
デジタル装置５０ｂとコンポジット処理を使用してＩＤ
ＴＶ画像を発生する。図２４と同様に、図３４は図６を
更に特定化したものである。しかし、図２４と対比し
て、図３４は、コンポジット処理の場合、デジタル装置
５０ｂがデジタル化されたコンポジット信号、Ｖｄを受
けることを示している。ルミナンスとクロミナンスの分
離は、アナログＹ／Ｃ分離装置５５ｂではなく、デジタ
ル装置５０ｂによってデジタル的に行われる。一度クロ
ミナンス信号が得られると、その２つの成分、すなわ
ち、ＮＴＳＣ方式の場合のＩとＱ、またはＰＡＬ方式の
場合ＵとＶが復調される。

【０１１６】図２４とデジタル装置５０ｂと同様に、こ
の例の目的のため、サンプリング周波数は４ｆｓｃであ
る。したがって、デジタル装置５０ｂに対する入力は４
ｆｓｃでサンプルされた８ビットのコンポジット・ビデ
オ信号、Ｖｄである。デジタル装置５０ｂは、各ピクセ
ルに対してデータを並列に水平線に対してロードし、処
理し、出力する。

【０１１７】上に示したように、デジタル装置５０ｂの
機能の１つはＹ／Ｃの分離である。デジタル装置５０ｂ
によって行われる種々の他の処理機能には、動作の検
出、形状の検出、ルミナンス信号およびクロミナンス信
号のクリーンアップ処理、非インターレース化および輪
郭の補償が含まれる。デジタル装置５０ｂは、また信号
制御を行って受像機システムがビデオカセット・デコー
ダ（ＶＣＲ）装置からの信号と共に使用されることを可
能にする。もしＳ−ＶＨＳ装置が使用されていると、入
力信号がルミナンス・データ信号とクロミナンス・デー
タ信号の両方、ＹｄおよびＣｄを発生することを除い
て、その信号と同じ方法で変換される。この装置からの
デジタル化信号、Ｙｄ（ｓｖｈｓ）とＣｄ（ｓｖｈｓ）
は、スイッチを介して導入され、ＹｄおよびＣｄとして
使用される。

【０１１８】処理の後、処理されたビデオ・データ信
号、ＹｗとＣｗの取り扱いは図６の受像機システムと同
様である。コンポジット・テレビ用プロセッサ・システム（ＳＶＰ
が２個） 図３５は、図３１−図３３のコンポジット受像機システ
ムに使用されるデジタル装置５０ｂのブロック図であ
る。

【０１１９】フィールド・メモリ５６ａないし５６ｄ
は、前に説明した装置で使用されているフィールド・メ
モリと同じ種類であるが、異なった機能を果たす。入力
信号、Ｖｄは１つしかないため、別個のルミナンスおよ
びクロミナンス・フィールド・メモリは必要ではない。
フィールド・メモリ５６ａ−５６ｄの構成とＳＶＰ１０
（１）の対する入力線によって、非遅延信号、Ｖｄ、２
フィールド遅延した信号、Ｖ２、および４フィールド遅
延した信号、Ｖ４を受け取ることが可能になる。

【０１２０】ＳＶＰ１０（１）は、ＶＤ、Ｖ２、および
Ｖ４を使用して入力ビデオ・データの動作と形状を検出
する。ＳＶＰ１０（１）は、予め処理されたルミナンス
・データ、Ｙｉ、動作データ、Ｄｄ、および形状デー
タ、Ｓｄを出力する。ＳＶＰ１０（２）は、Ｖｄ、Ｖ
ｉ、Ｍｄ、およびＳｄを使用して、コンポジット・ビデ
オ信号からルミナンスとクロミナンスを分離する。この
工程は、送信する前にルミナンス信号と色彩信号を混合
する方法を利用する。各々の連続するフレイムにおい
て、ルミナンス信号に対する色彩信号の位相関係が逆転
し、このことは、１つのフレイムを他のフレイムから差
し引くことによってクロミナンス信号を取り出すことを
可能にする。一度クロミナンス信号を得ると、ルミナン
ス信号は元のコンポジット信号、Ｖｄからクロミナンス
信号を差し引くことによって得られる。これはしばしば
「時間的Ｙ／Ｃ分離」と呼ばれる。

【０１２１】しかし、この時間的なＹ／Ｃの分離によっ
て、画像に動作が存在する場合に問題が生ずる。もし動
作が存在すれば、連続するフレイム上の情報は最早整合
されず、時間的な分離によってクロストークが発生す
る。しかし色副搬送波の周波数と線の周波数の比率が固
定されているため、Ｙ／Ｃの分離を行う別の方法があ
る。例えば、ＮＴＳＣ規格を使用すると、ｆｓｃ＝４５
５／２＊ｆｈであり、ここでｆｓｃは色副搬送波の周波
数であり、ｆｈは水平線の周波数である。その結果得ら
れる２２7.５：１の比率によって、クロミナンスおよび
ルミナンス周波数のベクトルが交互に重なり、これによ
って、垂直くし型フィルタがクロミナンスをルミナンス
からすき分けまたはその逆を行う。垂直方向の場合、ク
ロミナンス位相もまた全ての線を逆転させ、その結果、
もし隣接する垂直のピクセルが差し引かれると、ルミナ
ンスは相殺され、クロミナンスは２倍になる。この方法
は、しばしば垂直Ｙ／Ｃ分離法と呼ばれる。垂直Ｙ／Ｃ
分離法は動作によって影響を受けないが、この垂直Ｙ／
Ｃ分離の１つの問題は、これが垂直ディテイル（detai
l）の影響を受けることである。

【０１２２】Ｙ／Ｃ分離の第３の方法は、水平Ｙ／Ｃ分
離法と呼ばれ、これは動作の影響を受けないが、水平デ
ィテイルが存在すると十分な解像度を発生することがで
きない。要約すれば、Ｙ／Ｃ分離の最善の解決策は、時
間的、垂直的および水平的分離を組み合わせることであ
る。時間的分離は、動作の存在しない領域で使用され
る。動作信号、Ｍｄが使用されると、ＳＶＰ１０（２）
は、動作が検出された領域で時間的な濾波から空間的な
濾波への切り替えを行う。垂直的および水平的分離は、
動作が存在する画面の領域で使用され、この場合、形状
検出信号、Ｓｄを使用して水平濾波出力と垂直濾波出力
との比率を変更する。

【０１２３】ＳＶＰ１０（２）の実行する他の工程はク
ロミナンスの復調である。この工程は、色彩バースト周
波数の４倍の周波数でデジタル・サンプリング・クロッ
クを色彩バースト信号に対して位相ロックすることによ
って単純化することができる。ＳＶＰ１０（２）は、ク
リーンなルミナンス信号、Ｙｃ１を発生し、これはＹｃ
１１を得るためにフィールド・メモリ５６ａに供給され
る。非インターレース化の場合、ＳＶＰ１０（２）は、
Ｙｃ１、Ｙｃ１１、Ｙｉ、分離されたクロミナンス信
号、およびＭｄを使用して、ルミナンス・データとクロ
ミナンス・データを補完する。ＳＶＰ１０（２）の出力
信号は、ＹｗとＣｗである。

【０１２４】フィールド・メモリ５６ａ−５６ｄは、図
２５のプロセッサが２個の実施例におけるルミナンス・
フィールド・メモリ５６ａと同じ方法で制御される。ま
た、動作フィールド・メモリ５６ｅ、ルミナンス・フィ
ールド・メモリ５６ｆ、ＳＶＰ１０（１）、およびＳＶ
Ｐ１０（２）は、図２５の実施例の対応する部分と同じ
方法で制御され、図２６−図２８のタイミング図が適用
される。

【０１２５】ＳＶＰ１０（２）の出力速度は、その入力
速度の２倍、すなわち、４ＦＳＣでなく８ｆｓｃであ
る。デジタル装置５０ｂの各フィールド・メモリ５６と
各ＳＶＰ１０の読取り／書き込みクロック周波数は、ル
ミナンス・フィールド・メモリ５６ｆの書き込み周波数
とＳＶＰ１０（２）の読取り周波数を除いて、４ｆｓｃ
である。これらの後者の周波数は８ｆｓｃである。特別の特徴 下記の説明は、図３６−図４２と共に、特別の特徴を説
明し、これによって上で説明したＩＤＴＶの構成と工程
が強化される。これらの特別の特徴は、デジタル装置５
０ｂ内のフィールド・メモリ５６のデータ入力とデータ
出力を操作することによって主として行われる。これは
種々のマルチプレクサによって行われ、これらのマルチ
プレクサはデータの経路の方向を変更し、その結果、別
のフィールド・メモリを必要としない。

【０１２６】以下で説明するように、これらのマルチプ
レクサはユーザの選択したモードに従ってデータの方向
を変更し、このモードは、フル・スクリーンリ・リアル
タイム表示の場合には「通常」であり、凍結された画像
表示の場合には「静止」であり、またはサイズの縮小さ
れた動作表示の場合には「多重スクリーン」である。通
常モードは、上で論じた種々のＩＤＴＶの方法に従うこ
とができる。

【０１２７】図３６は、マルチプレクサ２５１と２９１
および図５の制御装置との間のインターフェースを示
す。マルチプレクサ２５１によってデジタル装置５０ｂ
は静止モードで動作することができる。マルチプレクサ
２５１以外にマルチプレクサ２９１によって、デジタル
装置５０ｂは多重スクリーン・モードで動作することが
できる。これらのモードは以下で説明する。

【０１２８】図３６に示すモード選択入力は、主受像機
制御装置５８のようなユーザ・インターフェースを介し
て行われる。静止モード 図３７−図３９は、それぞれ図２５、３０、および３５
のデジタル装置５０ｂの他の構成である。これらの変形
例は鮮明度の改良されたテレビ・システムにおいて静止
画像モードを提供するためのものである。これらの他の
構成の各々は、その対応する部分と同様、標準コンポジ
ット・テレビ信号を処理する。図３７および３８の構成
はコンポーネント受像機で使用し、一方図３９の構成は
コンポジット受像機で使用する。

【０１２９】図３７はデジタル装置５０ｂのブロック図
であり、これは２つのプロセッサを有し、静止画像を提
供する。デジタル装置５０ｂのこの構成は、図２５のデ
ジタル装置５０ｂと類似しているが、主要な相違点は、
２個の２：１、８ビットのマルチプレクサ２５１ａと２
５１ｂ、および１個の２：１、４ビットのマルチプレク
サ２５１ｃが追加されていることである。また、ＳＶＰ
１０（２）はクリーンなクロミナンス信号、Ｃｃ１を発
生する。

【０１３０】通常モードの場合、全てのマルチプレクサ
２５１ａ−２５１ｃは「Ｎ」入力を選択して通常のＩＤ
ＴＶのデータ経路を作る。この結果得られるのは、図２
５−３５と関連して上で説明したＩＤＴＶの方法による
テレビ画像、すなわち、フルスクリーン、リアルタイム
で鮮明度の改良された画像である。静止モードの場合、
静止画像を得るには２つの基本的なステップが必要であ
る。一般的に、第１のステップは過渡的モードであり、
この場合クリーンなデータは引き続き処理されて出力さ
れるのではなくて記憶される。第２のステップによって
安定した静止モードが得られ、この場合、プロセッサ
は、新しい処理されていないデータではなく、フィール
ド・メモリとマルチプレクサを介してフィードバックさ
れた処理済みのデータを受ける。

【０１３１】上の一般的な概観および図３７によれば、
この第１ステップは通常モードから静止モードに変更す
るための１フィールドの期間の過渡的モードである。こ
のモードにおいて、全てのマルチプレクサ２５１ａ−２
５１ｃはＳ０入力を選択する。１フィールド遅延したク
リーンなルミナンス信号であるフィールド・メモリ５６
ｃの出力は、フィールド・メモリ５６ｂに記憶される。
ＳＶＰ１０（２）から出力されるクリーンなクロミナン
ス・データ、Ｃｃ１は、クロミナンス・フィールド・メ
モリ５６ｄに記憶される。このステップはルミナンス・
フィールド・メモリ５６ｃとクロミナンス・フィールド
・メモリ５６ｇに関して通常の処理モードから外れる
が、ＳＶＰ１０（１）とＳＶＰ１０（２）は、フィール
ド・メモリ５６ａ、５６ｄ、５６ｅ、および５６ｄが行
っているのと同様に、通常モードの処理を継続する。こ
れによって通常モードに速やかに戻ることができる。

【０１３２】安定した静止モードを得るには、マルチプ
レクサ２５１ｂはＳ１入力を選択する。フィールド・メ
モリ５６ｂ、５６ｃ、５６ｇ、および５６ｈの通常モー
ドの書き込み動作は停止される。フィールド・メモリ５
６ｂ、５６ｃ、および５６ｈの出力を使用して動作の存
在しない送信画像の領域からのデータを補完する。動作
データであるフィールド・メモリ５６ｈの出力を使用し
て、動作が存在した送信画像の領域を補完する方法を変
更するが、これはＳＶＰ１０（１）を使用して行われ
る。空間的な濾波と時間的な濾波を切り替えるこの方法
は、図１８−図２０と関連して上で説明した切り替え工
程に従うものである。

【０１３３】図３８は、コンポーネント受像機において
静止画像を提供するためのプロセッサが３個のデジタル
装置５０ｂのブロック図である。この構成は図３０のデ
ジタル装置５０ｂと類似している。図３８と図２９との
主要な相違点は、２つの２：１、８ビットマルチプレク
サ２５１ａと２５１ｂおよび１つの２：１、４ビットマ
ルチプレクサ２５１ｃが追加され、ＳＶＰ１０（２）は
クリーンなクロミナンス信号、Ｃｃ１を出力することで
ある。動作の方法は、図３７のプロセッサが２個のデジ
タル装置５０ｂと同じである。

【０１３４】図３９は、コンポジット受像機において静
止画像を提供するためのデジタル装置５０ｂのブロック
図である。この構成は、図３４のデジタル装置５０ｂと
類似している。図３９と図３４との主要な相違点は、４
つの２：１、８ビット・マルチプレクサ２５１ａ−２５
１ｄが追加されていることである。動作の方法は、図３
７の２個のプロセッサの構成と同じである。静止モード
から通常モードに速やかに復帰するため、フィールド・
メモリ５６ａは通常モードで動作を継続し、その結果、
これは常に現在のデータを含んでいる。多重スクリーン・モード 静止モードの場合と同様、多重スクリーン・モードには
データ経路の方向を変更するためにマルチプレクサが追
加されている。また、多重スクリーンの画像は、非同期
画像の処理を同時に必要とするため、２つの制御装置５
１を使用している。

【０１３５】図４０−図４２は図３７−図３９のデジタ
ル装置５０ｂの更に他の変形例である。これらの変形例
は、鮮明度の改良されたテレビ・システムで多重スクリ
ーン・モードを提供するためのものである。これらの他
の構成の各々は、その対応する部分と同様に、標準コン
ポジット・テレビ信号を処理し、ここで図４０と４１の
構成がコンポーネント受像機で使用され、図４２の構成
がコンポジット受像機で使用される。

【０１３６】図４０は多重スクリーン画像を提供するた
めのプロセッサが２個のデジタル装置５０ｂのブロック
図である。この構成は、図３７の構成と類似しているが
４つの多重スクリーン・モード・マルチプレクサ２９１
ａ−２９１ｄが追加されている。マルチプレクサ２９１
ａと２９１ｂは２：１、８ビットのマルチプレクサであ
り、マルチプレクサ２９１ｃと２９１ｄは２：１、４ビ
ットのマルチプレクサである。

【０１３７】通常モードの場合、すべてのマルチプレク
サ２５１および２９１は「Ｎ」入力を選択する。この結
果得られるのは、フル・スクリーン、リアルタイムの鮮
明度の改良されたテレビ画像である。静止画像に変更す
るためには、まず「Ｓ０」モードに切り替え、次ぎに
「Ｓ１」モードに切り替えることによって、上で説明し
た方法でマルチプレクサ２５１を動作させる。マルチプ
レクサ２９１は「Ｓ」モードで動作される。

【０１３８】「Ｓ１」モードの間、多重スクリーン・モ
ードはマルチプレクサ２５１と２９１の選択を「Ｍ」に
変更することによって導入されることができる。凍結さ
れた主画像は所定の場所に残っており、一方副画像が主
画像領域の全てをカバーする。副画像に対するデータは
ＹｄとＣｄの入力によって導入される。ＳＶＰ１０
（１）は副画像の縮小（shrinking ）に先立って前処理
を実行し、水平および垂直方向の両方における折り返し
（aliasing）を回避する。たとえば、この前処理は水平
および垂直方向における低域濾波である。

【０１３９】副画像データ、ＹｄとＣｄは、それぞれフ
ィールド・メモリ５６ａと５６ｆを使用して縮小され
る。副画像を１／ｎのサイズに縮小するには、これらの
フィールド・メモリ５６ａと５６ｆは水平方向に１／ｎ
の速度（rate）でかつ垂直方向にｎ本の走査線に１回デ
ータを記憶する。これらは水平方向と垂直方向の両方に
対して通常の速度（rate）を使用してデータを副画像領
域に読み出す。

【０１４０】縮小された副画像のルミナンス・データと
クロミナンス・データは、それぞれマルチプレクサ２９
１ｂと２５１ｃを介して、それぞれフィールド・メモリ
５６ｃと５６ｇの適当な領域に書き込まれる。この工程
によって、もしあれば、以前の副画像が更新される。同
時に、ＳＶＰ１０（１）はフィールド・メモリ５６ｈの
対応する領域を完全な動作を示すデータで埋める。フィ
ールド・メモリ５６ｈの出力は、マルチプレクサ２９１
ｄを介してＳＶＰ１０（２）に供給される。次に、ＳＶ
Ｐ１０（２）は、縮小された副画像データであるフィー
ルド・メモリ５６ｃまたは５６ｇからのデータのみを使
用して、ルミナンス・データとクロミナンス・データの
この領域を補完する。その結果得られる副画像は動作画
像であるが、時間的な処理を行っていない。

【０１４１】多重スクリーン・モードの場合、以下の素
子が表示された副画像と同期される。すなわち、これ
は、ＳＶＰ１０（２）、フィールド・メモリ５６ａ、５
６ｂ、５６ｃ、５６ｆ、５６ｇ、および５６ｈの読取り
動作、およびフィールド・メモリ５６ｃ、５６ｇ、およ
び５６ｈの書き込み動作である。以下の素子は副画像と
同期される。すなわち、これらは、ＳＶＰ１０（１）と
フィールド・メモリ５６ａ、５６ｆ、および５６ｈの書
き込み動作である。フィールド・メモリ５６ｄと５６ｅ
は通常モードで動作を継続し、それらを現在のクロミナ
ンス・データで埋めて多重スクリーン・モードから通常
モードへの速やかな復帰を計る。

【０１４２】図４１は、多重スクリーン画像を提供する
ためのプロセッサが３個のデジタル装置のブロック図で
ある。この構成は図３８の構成と類似しているが、３個
の多重スクリーン・モード・マルチプレクサ２９１ａ−
２９１ｃが追加されている。マルチプレクサ２９１ａと
２９１ｂは２：１、８ビットのマルチプレクサであり、
マルチプレクサ２９１ｃは２：１、４ビットのマルチプ
レクサである。

【０１４３】図４１のデジタル装置５０ｂの動作は、図
４０のデジタル装置５０ｂの動作と同様であるが若干の
相違点がある。１つの相違点は、副画像を縮小するのに
先立ってＳＶＰ１０（２）によって前処理が行われる。
また、補完はＳＶＰ１０（３）によって行われる。ＳＶ
Ｐ１０（１）とＳＶＰ１０（２）と同様ＳＶＰ１０
（３）は表示された画像と同期される。

【０１４４】図４２はコンポジット受像機で多重スクリ
ーン画像を提供するためのプロセッサが２個のデジタル
装置のブロック図である。この構成は図３９の構成と類
似しているが、４個の多重スクリーン・モード・マルチ
プレクサ２９１ａ−２９１ｄが追加されている。マルチ
プレクサ２９１ａ−２９１ｃは２：１、８ビットのマル
チプレクサであり、マルチプレクサ２９１ｄは２：１、
４ビットのマルチプレクサである。

【０１４５】ＳＶＰ１０（１）に対するデータ入力はＶ
ｄ、すなわちＹ／Ｃ分離信号ではなくてデジタル化され
たコンポジット信号である点を除いて、図４２のデジタ
ル装置５０ｂの動作は図４０および４１のデジタル装置
の動作と類似している。ＳＶＰ１０（１）はこの信号を
ルミナンスとクロミナンスに分離し、このデータを前処
理する。この処理は、図３４と関連して上で論じたプロ
セッサが２個のデジタル装置５０ｄに従っている。

【０１４６】ルミナンスの副画像およびクロミナンスの
副画像はフィールド・メモリ５６ａと５６ｃによって縮
小され、それぞれマルチプレクサ２９１ｃと２５１ｂを
介してそれぞれフィールド・メモリ５６ｆと５６ｄの適
当な領域に書き込まれる。これによって、もしあれば、
以前の副画像が更新される。同時に、ＳＶＰ１０（１）
はフィールド・メモリ５６ｅの対応する領域を完全な動
作を示すデータで埋める。フィールド・メモリ５６ｅの
出力は、マルチプレクサ２９１ｄを介してＳＶＰ１０
（２）に供給される。次に、ＳＶＰ１０（２）は、縮小
された副画像データであるフィールド・メモリ５６ｃま
たは５６ｇからのデータのみを使用して、ルミナンス・
データとクロミナンス・データのこの領域を補完する。
その結果得られる副画像は動作画像であるが、時間的な
処理を行っていない。

【０１４７】多重スクリーン・モードの場合、以下の素
子が表示された画像と同期される。すなわち、これら
は、ＳＶＰ１０（２）、フィールド・メモリ５６ａ、５
６ｂ、５６ｃ、５６ｄ、５６ｅ、および５６ｆの読取り
動作、およびフィールド・メモリ５６ｆ、５６ｄ、およ
び５６ｅの書き込み動作である。以下の素子は副画像と
同期される。すなわち、これらは、ＳＶＰ１０（１）と
フィールド・メモリ５６ａ、５６ｃ、および５６ｅであ
る。

【０１４８】他の実施例の場合、ＳＶＰ１０（１）のＭ
ｄおよびＳｄ出力は、副画像データのために使用するこ
とができる。これにはＳＶＰ１０（１）の出力がより少
ないという利点がある。その他の実施例 本発明は、特定の実施例を参照して説明したが、この説
明は限定的な意味で解釈されることを意味するものでは
ない。開示した実施例の種々の変更例および本発明の代
替的な実施例は当業者にとって明らかである。したがっ
て、上記の特許請求の範囲は本発明の真の範囲に入る全
ての変更例を包含することを意図するものである。好適な実施例の要約 第１グループの実施例は「通常」ＩＤＴＶモードであ
る。１つの通常モードの実施例は標準テレビ信号のデー
タサンプルから改良されたテレビ信号を得るためのテレ
ビ受像機に使用するデジタル処理装置である。このプロ
セッサは、上記のデータサンプルの数に対応する数の処
理要素を有する単一命令多重データ・プロセッサであ
る。このプロセッサは、上記のテレビ画像の直列なワー
ドの線を表す上記のデータ・サンプルのパケットを受
け、上記のデータ・サンプルの線上で並列に動作する。
複数のフィールド・メモリによって、フィールド遅延さ
れたデータ・サンプルがプロセッサに与えられる。制御
装置は制御およびタイミング信号を発生し、命令発生装
置は命令を発生する。メモリはこれらの命令を記憶し、
種々のＩＤＴＶのタスクのための命令によってプログラ
ムされる。

【０１４９】通常モードのシステムの実施例は、標準テ
レビ送信信号を受け、鮮明度を改良した画像を発生する
テレビ受像システムである。Ａ／Ｄ変換装置が受信した
信号を変換してデジタル画像サンプルを有する信号を発
生する。このシステムは、また種々のＩＤＴＶのタスク
を実行するため、以前のパラグラフで説明したデジタル
処理を有している。Ａ／Ｄ変換器は処理された信号をア
ナログ画像信号に変換し、表示装置は画像信号を発生
し、画面は上記の画像信号を表示する。

【０１５０】通常モードの方法の実施例は、単一命令多
重データ・プロセッサを使用してデジタル化標準テレビ
信号を処理し、改良された画像を表示する方法である。
１つのステップは、動作の存在する上記の画像の領域を
検出するステップである。他のステップは、デジタル的
な濾波技術を使用して、送信された信号のルミナンスお
よびクロミナンスの部分からクロス信号を除去すること
によって、クリーンなルミナンス信号とクリーンなクロ
ミナンス信号を発生するステップである。この濾波は動
作の存在する画像の領域では空間的に行われ、動作の存
在しない画像の領域では時間的に行われる。これらの上
記のステップはこれらのサンプルに対して同時に上記の
画像の１本の水平線のデジタル・サンプルに対して実行
され、上記のステップは全て各線に対して１水平走査期
間内に行われる。本発明の他の方法の側面には、特定の
ＩＤＴＶの処理タスクの種々の方法が含まれる。これら
のタスクには、動作の検出、ルミナンスおよびクロミナ
ンスのクリーンアップおよび非インターレース化が含ま
れる。

【０１５１】第２グループの実施例は、静止モードの実
施例である。１つの静止モードの実施例はデジタル処理
装置であり、これは通常モードのデジタル処理装置と類
似しているが、またプロセッサを介して処理されたデー
タの方向を変更する多数の静止モード・マルチプレクサ
を有している。第２静止モード・システムの実施例は通
常モードのテレビ受像機と類似しているが、これらの静
止モード・マルチプレクサが追加されている。静止モー
ドの方法の実施例は直列ビデオ・プロセッサを使用して
静止画像を発生する方法である。

【０１５２】第３グループの実施例は、多重スクリーン
の実施例である。１つの多重スクリーン・モードの実施
例は、デジタル処理装置であり、これは静止モードのデ
ジタル処理装置と類似しているが、縮小された画像を発
生するのに使用する多数の多重スクリーン・モード・マ
ルチプレクサをまた有している。また、このデジタル処
理装置は多重画像を同期するための別の制御装置を有し
ている。第２多重スクリーン・モードの実施例は、静止
モードのテレビ受像機と類似したシステムの実施例であ
るが、これらの多重スクリーン・モード・マルチプレク
サが追加されている。多重スクリーン・モードの方法の
実施例は、直列ビデオ・プロセッサを使用して多重画像
を発生する方法である。

【０１５３】以上の記載に関連して、以下の各項を開示
する。 1. 標準テレビ信号のデータ・サンプルから改良したテ
レビ信号を発生するテレビ受像機に使用するデジタル処
理装置において、上記のデジタル処理装置は；上記のデ
ータ・サンプルを処理する単一命令多重データ・プロセ
ッサであって、上記のデータ・サンプルの数に対応する
数の処理要素を有し、上記のテレビ画像の直列なワード
の線を表す上記のデータ・サンプルのパケットを受け、
上記のデータ・サンプルの線上で並列に動作する上記の
単一命令多重プロセッサ；上記のテレビ画像の遅延した
フィールドを表すデータ・サンプルを上記のプロセッサ
に供給する複数のフィールド・メモリ；制御信号とタイ
ミング信号を上記のプロセッサに供給する制御装置；命
令を上記のプロセッサに供給する命令発生装置；および
上記のプロセッサによって使用される命令を記憶する記
憶装置であって、上記の画像の品質を改良する命令によ
ってプログラムされている上記の記憶装置；によって構
成されることを特徴とするデジタル処理装置。

【０１５４】2. 上記の記憶装置は、上記の画像の品質
を改良するための空間的デジタル濾波と時間的デジタル
濾波の命令を有することを特徴とする前記項１記載のデ
ジタル処理装置。 3. 上記の記憶装置は、動作検出工程によって更にプロ
グラムされることを特徴とする前記項１記載のデジタル
処理装置。

【０１５５】4. 静止モード選択信号に応答して、上記
のプロセッサに対するデータの流れが未処理のデータで
あるか複数のマルチプレクサにフィードバックされた処
理済みのデータであるかを選択する上記のマルチプレク
サによって更に構成されることを特徴とする前記項１記
載のデジタル処理装置。 5. 第１マルチプレクサはルミナンス・データ経路内に
配設され、第２マルチプレクサはクロミナンス・データ
経路内に配設されることを特徴とする前記項４記載のデ
ジタル処理装置。

【０１５６】6. ２つ以上の上記のプロセッサによって
構成され、上記の追加プロセッサの各々に対して、上記
のマルチプレクサの１つは上記のフィールド・メモリと
上記のプロセッサとの間に配設され、その結果、各プロ
セッサは静止モード信号に応答して同じデータを受ける
ことを特徴とする前記項４記載のデジタル処理装置。 7. 上記のプロセッサに制御信号とタイミング信号を供
給して副画像表示を制御する第２制御装置；および多重
画像モード選択信号に応答して、上記のプロセッサに副
画像データを供給する複数の多重画像モード・マルチプ
レクサ；によって構成されることを特徴とする前記項１
記載のデジタル処理装置。

【０１５７】8. 上記の多重画像マルチプレクサは前処
理されたデータを副画像フィールド・メモリに供給し、
上記の副画像フィールド・メモリは上記の第２制御装置
から制御信号を受けて上記の画像のサイズを縮小するこ
とを特徴とする前記項７記載のデジタル処理装置。 9. 上記のプロセッサが２つ以上存在し、各プロセッサ
は関連する命令発生装置を有し、追加された多重画像マ
ルチプレクサは上記のプロセッサの各々に対して同じ副
画像データを供給することを特徴とする前記項１記載の
デジタル処理装置。

【０１５８】10. 受け取った標準テレビ送信信号を変換
してデジタル画像サンプルを有する信号を発生するＡ／
Ｄ変換器；上記のサンプルを処理して処理済みの信号を
発生する上記のプロセッサ；上記の処理済みの信号を受
け取ってアナログ信号に変換するＤ／Ａ変換器；上記の
アナログ信号を受け取って画像信号を発生する表示装
置；および上記の画像信号を受け取って上記の画像信号
を表示する表示画面；によって更に構成されることを特
徴とする前記項１記載のデジタル処理装置。

【０１５９】11. 単一命令多重データ・プロセッサを使
用してデジタル化標準テレビ信号を処理し、改良した画
像の表示を行う方法において、上記の方法は：動作の存
在する上記の画像の領域を検出するステップ；およびデ
ジタル濾波技術を使用し、送信された信号のルミナンス
およびクロミナンス部分からクロス信号を除去すること
によって、クリーンなルミナンス信号とクリーンなクロ
ミナンス信号を得るステップであって、上記の濾波は、
動作の存在する上記の画像の領域では空間的に行われ、
動作の存在しない上記の画像の領域では時間的に行われ
る上記のステップ；によって構成され、上記のこれらの
ステップは、上記のサンプルに対して同時に、上記の画
像の１本の水平線のデジタル・サンプルに基づいて実行
され、上記のステップは全て各線に対して１水平操作周
期未満の間に発生することを特徴とする方法。

【０１６０】12. 過渡的モードを設けるステップであっ
て、上記の過渡的モードの間上記のクリーンなルミナン
ス信号とクリーンなクロミナンス信号が処理および出力
されるのではなくて記憶される上記のステップ；静止モ
ードを設けるステップであって、上記の静止モードの間
上記のプロセッサに対する現在のデータ入力が停止さ
れ、上記の処理が供給先を変更されたデータに基づいて
実行される上記のステップ；によって更に構成されるこ
とを特徴とする前記項１１記載の方法。

【０１６１】13. 第１組の制御信号とタイミング信号に
よって同期された上記の処理済みのデータを使用してフ
ル・スクリーン画像を発生するステップ；および第２組
の制御信号とタイミング信号によって同期された上記の
処理済みのデータを使用して副画像の静止モードを発生
するステップ；によって更に構成されることを特徴とす
る前記項１２記載の方法。

【０１６２】14. 単一命令多重データ・プロセッサを使
用してデジタル化標準テレビ信号の領域内の動作を検出
し、改良した画像の表示を行う方法において、上記の方
法は：上記の画像の水平線を表すデータに対する線メモ
リをエミュレートするために上記のプロセッサのレジス
タ・ファイルを使用するステップ；および１フレーム遅
延したデータを先ず入手して上記の遅延したデータを現
在のフレーム・データから差し引き、上記のデータを濾
波して動作マグニチュード信号を入手し、上記のデータ
をフィードバック・データと比較してループの利得を防
止し、上記のデータを濾波してノイズを減少させること
によって上記のデータを処理するステップ；によって構
成されることを特徴とする方法。

【０１６３】15. 動作の存在しない上記の画像の領域で
は、フィールド遅延されたデータを繰り越して別の線を
発生するステップ；動作の存在する上記の画像の領域で
は、現在のデータを平均化して別の線を発生するステッ
プ；および動作検出信号を使用し、補間された線を発生
するため、上記の繰り越しのステップと上記の平均化の
ステップを切り換えるステップ；によって更に構成され
ることを特徴とする前記項１４記載の方法。

【０１６４】16. 動作の存在しない上記の画像の領域で
は、クロストーク信号を得るために、２フィールド遅延
した信号を現在の信号から差し引くステップ；動作の存
在する上記の画像の領域では、上記の現在の信号を空間
的に濾波するステップ；動作検出信号を使用して、上記
の減算のステップの出力と上記の空間的濾波のステップ
の出力を切り換えるステップ；クロストーク信号を得る
ため、水平バンドパス濾波工程を使用して、上記の切り
替えステップの出力をバンドパス濾波するステップ；お
よびクロストークを含まない信号を得るため、上記のバ
ンドパス濾波のステップの出力を上記の現在の信号から
差し引くステップ；によって更に構成されることを特徴
とする前記項１４記載の方法。

【図面の簡単な説明】

【図１】シリアル・ビデオ・プロセッサのブロック図で
ある。

【図２】図１のプロセッサの１つの処理要素のブロック
図である。

【図３】図１のプロセッサの１水平線サイクルのタイミ
ング図である。

【図４】図１のプロセッサの処理要素の間の近隣間の通
信を示す。

【図５】少なくとも１つのシリアル・ビデオ・プロセッ
サを使用するプロセッサ・システムのブロック図であ
る。

【図６】デジタル装置の一部として図５のプロセッサ・
システムを有するテレビ受像機システムのブロック図で
ある。

【図７】データ入力のブロック図と動作検出工程の処理
ステップである。

【図８】図７の動作検出処理の詳細のブロック図であ
る。

【図９】図８の動作検出処理の種々のステップの更に詳
細を示すフロー図である。

【図１０】図８の動作検出処理の種々のステップの更に
詳細を示すフロー図である。

【図１１】図８の動作検出処理の種々のステップの更に
詳細を示すフロー図である。

【図１２】図８の動作検出処理の種々のステップの更に
詳細を示すフロー図である。

【図１３】図８の動作検出処理の種々のステップの更に
詳細を示すフロー図である。

【図１４】ルミナンス信号のクリーニング工程のステッ
プのブロック図である。

【図１５】図１４の工程の混合ステップを示す。

【図１６】図１５の混合ステップの結果を示す。

【図１７】クロミナンス信号のクリーニング工程のステ
ップのブロック図である。

【図１８】動作の存在しない領域における非インターレ
ース化工程の結果を示す。

【図１９】動作の存在する領域における非インターレー
ス化工程の結果を示す。

【図２０】ルミナンス信号の非インターレース化工程の
ステップのブロック図である。

【図２１】クロミナンス信号の非インターレース化工程
のステップのブロック図である。

【図２２】輪郭補償工程を示す。

【図２３】図２２の輪郭補償工程の濾波ステップを更に
示す。

【図２４】鮮明度を改良したテレビのコンポーネント・
テレビ受像機のブロック図である。

【図２５】２つのプロセッサを有し、図２４の受像機で
使用される図６のデジタル装置のブロック図である。

【図２６】図２５の処理システムのタイミング図であ
る。

【図２７】図２５の処理システムのタイミング図であ
る。

【図２８】図２５の処理システムのタイミング図であ
る。

【図２９】図２５の２つのプロセッサを有するデジタル
装置の他の実施例である。

【図３０】３つのプロセッサを有し、図２４の受像機で
使用される図６のデジタル装置のブロック図である。

【図３１】図３０の処理システムのタイミング図であ
る。

【図３２】図３０の処理システムのタイミング図であ
る。

【図３３】図３０の処理システムのタイミング図であ
る。

【図３４】鮮明度を改良したテレビのコンポーネント・
テレビ受像機のブロック図である。

【図３５】２つのプロセッサを有し、図３４の受像機で
使用される図６のデジタル装置のブロック図である。

【図３６】図５のプロセッサ・システムと特別の特徴を
与えるマルチプレクサ装置との間のインターフェースの
ブロック図である。

【図３７】静止モードを与えるように変更された図２５
の処理システムのブロック図である。

【図３８】静止モードを与えるように変更された図２９
の処理システムのブロック図である。

【図３９】静止モードを与えるように変更された図３４
の処理システムのブロック図である。

【図４０】多重スクリーン・モードを与えるように変更
された図３７の処理システムのブロック図である。

【図４１】多重スクリーン・モードを与えるように変更
された図３８の処理システムのブロック図である。

【図４２】多重スクリーン・モードを与えるように変更
された図３９の処理システムのブロック図である。

【符号の説明】

１０ シリアル・ビデオ・プロセッサ（ＳＶＰ） ５０ａ シリアル・ビデオ・プロセッサ・システム ５０ｂ デジタル装置 ５１ プロセッサ制御装置 ５２ 命令発生装置 ５６ フィールド・メモリ ５８ 主受像機制御装置

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/015

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 標準テレビ信号のデータ・サンプルから
   改良したテレビ信号を発生するテレビ受像機に使用する
   デジタル処理装置において、上記のデジタル処理装置
   は；上記のデータ・サンプルを処理する単一命令多重デ
   ータ・プロセッサであって、上記のデータ・サンプルの
   数に対応する数の処理要素を有し、上記のテレビ画像の
   直列なワードの線を表す上記のデータ・サンプルのパケ
   ットを受け、上記のデータ・サンプルの線上で並列に動
   作する上記の単一命令多重プロセッサ；上記のテレビ画
   像の遅延したフィールドを表すデータ・サンプルを上記
   のプロセッサに供給する複数のフィールド・メモリ；制
   御信号とタイミング信号を上記のプロセッサに供給する
   制御装置；命令を上記のプロセッサに供給する命令発生
   装置；および上記のプロセッサによって使用される命令
   を記憶する記憶装置であって、上記の画像の品質を改良
   する命令によってプログラムされている上記に記憶装
   置；によって構成されることを特徴とするデジタル処理
   装置。