JP3186535B2 - シミュレーション装置 - Google Patents

シミュレーション装置

Info

Publication number
JP3186535B2
JP3186535B2 JP22769495A JP22769495A JP3186535B2 JP 3186535 B2 JP3186535 B2 JP 3186535B2 JP 22769495 A JP22769495 A JP 22769495A JP 22769495 A JP22769495 A JP 22769495A JP 3186535 B2 JP3186535 B2 JP 3186535B2
Authority
JP
Japan
Prior art keywords
simulation
circuit
frequency
information
signal value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22769495A
Other languages
English (en)
Other versions
JPH0973475A (ja
Inventor
正和 田中
智 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP22769495A priority Critical patent/JP3186535B2/ja
Publication of JPH0973475A publication Critical patent/JPH0973475A/ja
Application granted granted Critical
Publication of JP3186535B2 publication Critical patent/JP3186535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータ等におい
て、ディジタル論理回路の動作を模擬するシミュレーシ
ョン装置に関するものである。
【0002】
【従来の技術】従来、ディジタル電子機器等の設計にお
ける欠陥の発見を目的として、コンピュータに入力され
たディジタル電子機器回路の論理回路データを基に、そ
の動作をシミュレーションするということが行なわれて
いる。
【0003】そして、このシミュレーション実行を高速
化することを目的として、例えば日経エレクトロニクス
1993年6月7日号(no.582),pp.66−
67にあるように、サイクルベース法を採用したシミュ
レーション装置が増えつつある。
【0004】サイクルベース法を採用したシミュレーシ
ョン装置では、回路に与えられるクロックの1周期を1
サイクル時間とし、サイクル時間毎に回路全体の信号値
の計算を行なう。図21はサイクルベース法を説明する
ためのタイミング図である。クロックの立ち上がりエッ
ジ間を一つのサイクルとし、クロックの立ち上がりエッ
ジのタイミングで回路全体の信号値の計算を行なう。シ
ミュレーション時刻はサイクル時間づつ進む。シミュレ
ーション時刻を進めては、回路全体の信号値の計算を行
なうということを繰り返すことで、回路の動作をシミュ
レーションする。
【0005】図22のタイミング図に示す様に、回路に
対して、周波数の異なる複数のクロックck1〜ck3
が与えられている場合には、各クロックck1〜ck3
の周波数の最小公倍数を周波数とするクロックckmを
仮定し、このクロックckmの1周期をサイクル時間と
する。そしてこのサイクル時間分シミュレーション時刻
を進めては、回路全体の信号値の計算を行なうという繰
り返しでシミュレーションを行なう。
【0006】
【発明が解決しようとする課題】しかしながら上記のよ
うなシミュレーション装置では、回路に与えられる複数
のクロックの周波数の最小公倍数がもとのクロックの周
波数に比べて大きい場合、サイクル時間はクロックの周
期に比べ非常に小さな値となる。この場合、シミュレー
ション時刻は小刻みに進み、その都度回路全体の信号値
の計算が行なわれる訳であるが、回路に与えられている
クロックの周期に比べ、サイクル時間が小さい値である
ために、与えられているいずれのクロックの信号値にも
変化がない、すなわち回路中の信号値も変化しないサイ
クルが多数発生する。にもかかわらず、全サイクルにお
いて全回路中の信号値の計算を行なうため、シミュレー
ションに多くの時間を要するという課題を有していた。
【0007】本発明は上記課題に鑑み、信号の流れに沿
って回路全体を同系統のクロックで動作する部分回路に
分割し部分回路ごとに各々のクロック周波数で順次シミ
ュレーションすることにより、短時間でシミュレーショ
ンすることのできるシミュレーション装置を提供するこ
とを目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明のシミュレーション装置は、分割された部分回
路の回路情報と前記部分回路のシミュレーションの実行
順序情報とに基づきシミュレーションの対象となる部分
回路を切り替える部分回路切替手段と、前記実行順序情
報と部分回路に対する模擬周波数情報とに基づきシミュ
レーションの対象となる模擬周波数を切り替える周波数
切替手段と、前記実行順序情報と前記部分回路の入出力
情報とに基づきシミュレーションの入出力信号を切り替
える中間信号値入出力切替手段と、中間信号値を一次的
に記憶する中間信号値記憶手段と、前記部分回路切替手
段と周波数切替手段と中間信号値入出力切替手段とによ
り切り替えられた部分回路情報に基づき部分回路の模擬
を行なうシミュレーション手段とを有し、回路分割手段
により回路を同系統のクロックで動作する部分回路に分
割し、前記部分回路切替手段と周波数切替手段と中間信
号値入出力切替手段とにおいて、それぞれの部分回路の
対象となる回路情報とクロック周波数と入出力信号とを
シミュレーションのたびに順次切り替えながら、分割地
点におけるシミュレーション結果の信号値を前記中間信
号値記憶手段に対して書き込みや読み出しを行なうとと
もに、分割された回路ごとに順次シミュレーションを行
なうことを特徴とする。
【0009】また、他の発明におけるシミュレーション
装置は、分割された部分回路の回路情報と前記部分回路
のシミュレーションの実行順序情報と部分回路に対する
模擬周波数情報と中間信号値入出力情報とを用いてシミ
ュレーション手段を起動するための命令列を生成するシ
ミュレーション命令列生成手段と、中間信号値を一時的
に記憶する中間信号値記憶手段と、前記シミュレーショ
ン命令列生成手段により生成された命令列に基づき部分
回路の模擬を行なうシミュレーション手段とを有し、回
路分割手段により回路を同系統のクロックで動作する部
分回路に分割し、前記シミュレーション命令列生成手段
においてそれぞれの部分回路の対象となる回路情報とク
ロック周波数と入出力信号とを用いてシミュレーション
手段を起動する命令を順次生成し、分割地点におけるシ
ミュレーション結果の信号値を前記中間信号値記憶手段
に対して書き込みや読み出しを行なうとともに、分割さ
れた回路ごとに順次シミュレーションを行なうことを特
徴とする。
【0010】
【作用】本発明は上記した構成によって、信号の流れに
沿って回路全体を同系統のクロック周波数で動作する部
分回路に分割し、それぞれの部分回路を個別のクロック
周波数で順次シミュレーションを行なうことにより、計
算に要する時間を短縮することができる。
【0011】また、テストベクタがある場合は、テスト
ベクタ変換手段により、それぞれの部分回路をシミュレ
ーションする周波数のテストベクタに変換することがで
きる。
【0012】また、中間信号値周波数変換手段により、
異なるクロック周波数で動作する部分回路間の中間信号
の周波数変換を行う。これにより、異なるクロック周波
数で動作する部分回路間の中間信号の受け渡しをするこ
とができる。
【0013】
【実施例】
(実施例1)以下、本発明の第1の実施例として、ディ
ジタル信号処理用回路のシミュレーション装置について
説明する。
【0014】図1は本実施例のシミュレーション装置の
構成を示すものである。図1において、1は回路情報を
読み込む回路情報入力手段であって、設計された回路の
要素情報と接続情報をネットリストなどの形式で読み込
む手段である。
【0015】2は同系統のクロック周波数で動作する部
分回路ごとに回路が分割される様な分割情報を読み込む
分割情報入力手段であって、分割地点のネット名などで
指定される。
【0016】3は前記回路情報と分割情報から全体回路
を部分回路に分割する回路分割手段であって、回路情報
と分割情報とから分割されたそれぞれの部分回路の回路
情報を生成する。
【0017】4は前記部分回路に対応するクロック周波
数を決定する周波数決定手段あって、分割されたそれぞ
れの回路情報の中で動作するクロック周波数の最小公倍
数となる周波数を決定する。
【0018】5は前記分割情報から前記部分回路に対応
する分割地点における信号値の書き込みや読み出しを行
なう信号を決定する中間信号値入出力決定手段であっ
て、各々の部分回路の入出力信号値を読み書きするファ
イル名などの情報を決定する。
【0019】6は中間信号値入出力情報から前記部分回
路を模擬する順序を決定する実行順序決定手段であっ
て、分割された部分回路における信号の流れの前後関係
などによりそれぞれの部分回路のシミュレーションを行
なう順序を決定する。
【0020】7は前記シミュレーション命令列生成手段
により生成された命令列に基づき部分回路の模擬を行な
うシミュレーション手段であって、従来手法のサイクル
ベースシミュレータで実現される。
【0021】8は中間信号値を一時的に記憶する中間信
号値記憶手段であって、磁気ディスクなどで実現され
る。これは、中間信号におけるシミュレーション結果を
保存し、また保存された信号を入力とする部分回路のシ
ミュレーションにおいて、その信号値は読み出される。
【0022】9は前記実行順序決定手段により生成され
た実行順序情報と前記回路分割手段により生成された部
分回路情報とに基づきシミュレーションの対象となる部
分回路を切り替える部分回路切替手段であって、一つの
部分回路のシミュレーションが終るごとに、実行順序情
報に基づいて分割された部分回路を切り替える働きをす
る。
【0023】10は前記実行順序情報と前記周波数決定
手段により決定された部分回路ごとの模擬周波数情報と
に基づきシミュレーションの対象となる模擬周波数を切
り替える周波数切替手段であって、一つの部分回路のシ
ミュレーションが終るごとに、実行順序情報に基づいて
分割された部分回路の周波数を切り替える働きをする。
【0024】11は前記実行順序情報と前記中間信号値
入出力設定手段により設定された中間信号値入出力情報
とに基づきシミュレーションの対象となる入出力信号を
切り替える中間信号値入出力切替手段であって、一つの
部分回路のシミュレーションが終るごとに、実行順序情
報に基づいて分割された部分回路の中間入出力情報を切
り替える働きをする。
【0025】続いて、本実施例の動作を説明する。ま
ず、図2は実施例の動作例において用いる回路である。
【0026】I1〜I5は回路を構成する各部品の部品識別
子である。部品I1,I2,I3,I4,I5の各部品の部品名は各々
DFF,DFF,CP,AD,DFFである。
【0027】部品名DFFの部品はピン名が各々d,qの2つ
のピンを持っている。部品名ADの部品はピン名が各々a,
b,oの3つのピンを持っている。
【0028】P1〜P3は各々外部端子IN1,IN2,OUTであ
る。N1〜N6は各部品のピンを結ぶ各ネットのネット識別
子である。
【0029】ネットN1は外部端子P1と部品I1のピンdと
を結んでいる。ネットN2は外部端子P2と部品I2のピンd
とを結んでいる。
【0030】ネットN3は部品I1のピンqと部品I3のピンa
とを結んでいる。ネットN4は部品I2のピンqと部品I3の
ピンbとを結んでいる。
【0031】ネットN5は部品I3のピンoと部品I4のピンa
とを結んでいる。ネットN6は部品I4のピンoと部品I5の
ピンdとを結んでいる。
【0032】ネットN7は部品I5のピンqと部品I4のピンb
と外部端子P3とを結んでいる。部品I1,I2の動作クロッ
ク周波数は10MHzである。
【0033】部品I5の動作クロック周波数は40MHzであ
る。次に、図3は回路情報の例であり、図2の回路図に
対応している。各々の部品ごとに、部品名、接続関係な
どの情報が記されている。この情報は回路情報入力手段
より読み込まれる(ステップS1-1)。
【0034】次に、分割情報入力手段より分割の情報を
読み込む。分割情報は、分割地点のネット名を指定する
などの方法で表される(ステップS1-2)。
【0035】次に、回路分割手段により回路全体を部分
回路に分割する。分割には、ユーザに指定された分割地
点のネット名以外のネットで接続する部分を一つの部分
回路とするなどの方法を用いる。本実施例ではネットN5
で分割する様に指定した場合、N6,N7に接続する部品I4,
I5で一つの部分回路が決定され、N1〜N4に接続する部品
I1〜I3で他の部分回路が決定される(ステップS1-3)。
【0036】図4は、回路全体を二つの部分回路に分割
した場合の回路情報のデータ構造の例である。
【0037】NETLIST1〜2は各々の部分回路の回路情報
を示している。NETLIST1には部品I4とI5とが含まれてい
る。
【0038】NETLIST2には部品I1とI2とI3とが含まれて
いる。次に、周波数決定手段により生成されたそれぞれ
の部分回路に対する周波数を計算する。部分回路の周波
数は、部分回路の回路情報内のすべての動作クロック周
波数の最小公倍数となる周波数を計算することにより求
められる(ステップS1-4)。
【0039】図5は、各々の部分回路に対する周波数情
報のデータ構造の例である。NETLIST1をシミュレーショ
ンするクロック周波数は40MHzであることを示してい
る。
【0040】NETLIST2をシミュレーションするクロック
周波数は10MHzであることを示している。
【0041】次に、中間信号値入出力決定手段により部
分回路の入出力信号の情報を抽出する(ステップS1-
5)。
【0042】図6は、それぞれの部分回路に対する中間
信号値入出力情報のデータ構造の例である。
【0043】NETLIST1の入力信号はN5であり出力信号は
N7であることを示している。信号値N7の中間信号値記憶
手段における記憶場所は/usr/data/N7であり、書き込み
周波数は40MHzであることを示している。
【0044】NETLIST2の入力信号はN1とN2であり出力信
号はN5であることを示している。信号値N5の中間信号値
記憶手段における記憶場所は/usr/data/N5であり、書き
込み周波数は10MHzであることを示している。
【0045】次に、実行順序決定手段により部分回路の
実行順序を決定する(ステップS1-6)。
【0046】実行順序の決定は、部分回路の入出力信号
の前後関係などにより決定する。本実施例では、NETLIS
T1の入力信号N5がNETLIST2の出力信号となっているため
NETLIST1はNETLIST2よりも後の順序がつけられる。
【0047】図7は、部分回路の実行順序情報のデータ
構造の例である。順序1で実行するのはNETLIST2である
ことを示している。
【0048】順序2で実行するのはNETLIST1であること
を示している。次に、部分回路切替手段と周波数切替手
段と中間信号値入出力切替手段により最初のシミュレー
ション時にはNETLIST2およびクロック周波数10MHzおよ
び入力信号N1,N2出力信号N5という情報がシミュレーシ
ョン手段に渡される(ステップS1-7)。
【0049】次に、シミュレーション手段によりシミュ
レーションを行ない出力信号であるN5の値が中間記憶手
段に記憶される(ステップS1-8)。
【0050】すべての部分回路のシミュレーションが終
るまでステップS1-7とステップS1-8とを繰り返すことに
よりすべての信号のシミュレーションが実現され出力信
号値を得ることができる。
【0051】本実施例では、NETLIST1およびクロック周
波数40MHzおよび出力信号N7という情報とがシミュレー
ション手段に渡され、これと最初のシミュレーション結
果であるN5の値から次のシミュレーションを行ない出力
信号であるN7の値を計算することができる。
【0052】従来の技術では、回路全体を40MHzでシミ
ュレーションしなければならないため、部品I1〜I3を10
MHzでシミュレーションした本発明に比べて余分な計算
を必要としている。
【0053】(実施例2)以下、本発明の第2の実施例
について説明する。
【0054】図8は本実施例のシミュレーション装置の
構成を示すものである。図8において、13はテストベ
クタを読み込むテストベクタ入力手段であって、設計さ
れた回路のテストパタンを読み込む手段である。
【0055】14は各々の部分回路に対応するテストベ
クタを生成するテストベクタ変換手段であって、周波数
情報に基づいてテストベクタの周波数変換を行なう。
【0056】15は実行順序決定手段により生成された
実行順序情報と前記テストベクタ変換手段により生成さ
れたテストベクタ情報とに基づきシミュレーションの対
象となるテストベクタを切り替えるテストベクタ切替手
段であって、一つの部分回路のシミュレーションが終る
ごとに、実行順序情報に基づいて変換されたテストベク
タを切り替える働きをする。
【0057】続いて、本実施例の動作を説明する。ま
ず、テストベクタ入力手段においてテストベクタを読み
込む(ステップS2-1)。
【0058】図9は、テストベクタの例である。外部ピ
ンIN1は初期値として0が設定されている。
【0059】外部ピンIN2は初期値として0が設定されて
いる。外部ピンIN1は100クロック目に値が1に変更され
ている。
【0060】外部ピンIN2は200クロック目に値が1に変
更されている。外部ピンIN1は300クロック目に値が0に
変更されている。
【0061】外部ピンIN2は400クロック目に値が0に変
更されている。シミュレーションはクロック数500だけ
行なうことが設定されている。
【0062】次に、テストベクタ変換手段においてテス
トベクタ入力手段により読み込まれたテストベクタから
各々の部分回路の周波数に対応するテストベクタへの変
換を行なう。テストベクタ変換は、シミュレーションの
実行クロック数や信号値を変更するクロック数などを変
換することにより行なわれ、テストベクタとして指定さ
れたクロック数に部分回路のクロック周波数と入力され
たテストベクタのクロック周波数との比を掛け合わせる
ことにより実現できる。
【0063】また、このとき各々の部分回路の入力でな
い信号値に関するテストベクタは削除してもよい(ステ
ップS2-2)。
【0064】図10は、変更されたテストベクタの例で
ある。TESTVECTOR1はNETLIST1に対応するテストベクタ
である。
【0065】TESTVECTOR2はNETLIST2に対応するテスト
ベクタである。TESTVECTOR1では、NETLIST1の入力ピン
にはIN1およびIN2はないため削除されている。周波数比
は1であるため実行クロック数はそのままの値が設定さ
れている。
【0066】TESTVECTOR2では、NETLIST2の入力ピンに
はIN1およびIN2が含まれている。周波数比は1/4である
ため、信号値を変更するクロック数および実行クロック
数はそれぞれ1/4となっている。
【0067】次に、変換されたテストベクタを用いてス
テップS1-1〜ステップS1-8を実行することにより回路全
体をシミュレーションでき、出力信号を得ることができ
る(ステップS2-3)。
【0068】(実施例3)以下、本発明の第3の実施例
について説明する。
【0069】図11は本実施例のシミュレーション装置
の構成を示すものである。図11において、16は中間
信号値記憶手段に記憶された中間信号値の周波数変換を
行ない再び中間信号値記憶手段に書き込む中間信号値周
波数変換手段であって、シミュレーション結果である中
間信号値の周波数変換を行なうことにより系統の異なる
クロック周波数を用いる部分回路間の中間信号値をつな
げる手段である。
【0070】17は実行順序情報と中間信号値入出力情
報と周波数情報とに基づき中間信号値変換手段の対象と
なる周波数比と中間信号を切り替える中間信号値周波数
変換切替手段であって、一つの部分回路のシミュレーシ
ョンが終了すると、周波数変換状態に切り替わり、すべ
ての周波数変換が終った後シミュレーション状態に切り
替わる働きをする。また、周波数変換状態では次のシミ
ュレーションに必要な中間信号値の内必要な周波数変換
を行なうよう中間信号と周波数比を順次切り替える働き
をする。
【0071】続いて、本実施例の動作を説明する。ま
ず、図12は、実施例の動作例において用いる回路であ
る。
【0072】I1〜I5は回路を構成する各部品の部品識別
子である。部品I1,I2,I3,I4,I5の各部品の部品名は各々
DFF,DFF,CP,AD,DFFである。
【0073】部品名DFFの部品はピン名が各々d,qの2つ
のピンを持っている。部品名ADの部品はピン名が各々a,
b,oの3つのピンを持っている。
【0074】P1〜P3は各々外部端子IN1,IN2,OUTであ
る。N1〜N6は各部品のピンを結ぶ各ネットのネット識別
子である。
【0075】ネットN1は外部端子P1と部品I1のピンdと
を結んでいる。ネットN2は外部端子P2と部品I2のピンd
とを結んでいる。
【0076】ネットN3は部品I1のピンqと部品I3のピンa
とを結んでいる。ネットN4は部品I2のピンqと部品I3の
ピンbとを結んでいる。
【0077】ネットN5は部品I3のピンoと部品I4のピンa
とを結んでいる。ネットN6は部品I4のピンoと部品I5の
ピンdとを結んでいる。
【0078】ネットN7は部品I5のピンqと部品I4のピンb
と外部端子P3とを結んでいる。部品I1,I2の動作クロッ
ク周波数は10MHzである。
【0079】部品I5の動作クロック周波数は25MHzであ
る。次に、ステップS1-1〜ステップS1-6を実行すること
によりシミュレーションの前処理を行なう(ステップS3
-1)。
【0080】次に、部分回路切替手段と周波数切替手段
と中間信号値入出力切替手段により、NETLIST2およびク
ロック周波数10MHzおよび入力信号N1,N2出力信号N5とい
う情報がシミュレーション手段に渡される(ステップS3
-2)。
【0081】シミュレーション手段によりシミュレーシ
ョンを行ない出力信号であるN5の値がクロック周波数10
MHzにおいて中間記憶手段に記憶される(ステップS3-
3)。
【0082】中間信号値周波数変換切り替え手段によ
り、フラグを周波数変換状態とし信号名N5および周波数
比10MHz/25MHzという情報が中間信号値周波数変換手段
に渡される(ステップS3-4)。
【0083】中間信号値周波数変換手段において、N5の
信号値の周波数変換を行なう。周波数変換は、読み込み
データ用時刻カウンタと書き込みデータ用時刻カウンタ
とを用意し、カウンタの時刻を比較しながら読み込みま
たは書き込みを繰り返すなどの手法により実現できる
(ステップS3-5)。
【0084】図13は周波数変換前と変換後のデータ構
造の例である。信号N5の10MHzおきの信号値が、30,0,1
5,3,8,26…であることを示している。
【0085】信号N5の25MHzおきの信号値が、30,30,0,
0,0,15,15,3…であることを示している。
【0086】周波数変換すべき信号が複数ある場合は、
ステップS3-3とステップS3-3を繰り返す。すべての周波
数変換を終了した後にフラグをシミュレーション状態と
する(ステップS3-6)。
【0087】すべての部分回路のシミュレーションが終
るまでステップS3-2〜ステップS3-6とを繰り返すことに
よりすべての信号のシミュレーションが実現され出力信
号値を得ることができる。本実施例では、NETLIST1およ
びクロック周波数25MHzおよび出力信号N7という情報と
がシミュレーション手段に渡され、これと最初のシミュ
レーション結果であるN5の値から次のシミュレーション
を行ない出力信号であるN7の値を計算することができ
る。
【0088】従来の技術では、回路全体を50MHzでシミ
ュレーションしなければならないため、部品I4〜I5を25
MHzでまた部品I1〜I3を10MHzでシミュレーションする本
発明に比べて余分な計算を必要としている。
【0089】(実施例4)以下、本発明の特許請求第4
項の一実施例について説明する。
【0090】図14は本発明の実施例のシミュレーショ
ン装置の構成を示すものである。図14において、1は
回路情報を読み込む回路情報入力手段であって、設計さ
れた回路の要素情報と接続情報をネットリストなどの形
式で読み込む手段である。
【0091】2は同系統のクロック周波数で動作する部
分回路ごとに回路が分割される様な分割情報を読み込む
分割情報入力手段であって、分割地点のネット名などで
指定される。
【0092】3は前記回路情報と分割情報から全体回路
を部分回路に分割する回路分割手段であって、回路情報
と分割情報とから分割されたそれぞれの部分回路の回路
情報を生成する。
【0093】4は前記部分回路に対応するクロック周波
数を決定する周波数決定手段あって、分割されたそれぞ
れの回路情報の中で動作するクロック周波数の最小公倍
数となる周波数を決定する。
【0094】5は前記分割情報から前記部分回路に対応
する分割地点における信号値の書き込みや読み出しを行
なう信号を決定する中間信号値入出力決定手段であっ
て、各々の部分回路の入出力信号値を読み書きするファ
イル名などの情報を決定する。
【0095】6は中間信号値入出力情報から前記部分回
路を模擬する順序を決定する実行順序決定手段であっ
て、分割された部分回路における信号の流れの前後関係
などによりそれぞれの部分回路のシミュレーションを行
なう順序を決定する。
【0096】7は前記シミュレーション命令列生成手段
により生成された命令列に基づき部分回路の模擬を行な
うシミュレーション手段であって、従来手法のサイクル
ベースシミュレータで実現される。
【0097】8は中間信号値を一時的に記憶する中間信
号値記憶手段であって、磁気ディスクなどで実現され
る。これは、中間信号におけるシミュレーション結果を
保存し、また保存された信号を入力とする部分回路のシ
ミュレーションにおいて、その信号値は読み出される。
【0098】12はシミュレーション命令列生成手段で
あって、前記実行順序決定手段により生成された実行順
序情報と前記回路分割手段により生成された部分回路情
報と前記周波数決定手段により決定された部分回路ごと
の模擬周波数情報と前記中間信号値入出力設定手段によ
り設定された中間信号値入出力情報とに基づき、シミュ
レーションの対象となる部分回路と模擬周波数と中間信
号値入出力情報とをシミュレーション手段に与えるシミ
ュレーション命令列を生成する働きをする。
【0099】続いて、本実施例の動作を説明する。図2
は、実施例の動作例において用いる回路である。
【0100】I1〜I5は回路を構成する各部品の部品識別
子である。部品I1,I2,I3,I4,I5の各部品の部品名は各々
DFF,DFF,CP,AD,DFFである。
【0101】部品名DFFの部品はピン名が各々d,qの2つ
のピンを持っている。部品名ADの部品はピン名が各々a,
b,oの3つのピンを持っている。
【0102】P1〜P3は各々外部端子IN1,IN2,OUTであ
る。N1〜N6は各部品のピンを結ぶ各ネットのネット識別
子である。
【0103】ネットN1は外部端子P1と部品I1のピンdと
を結んでいる。ネットN2は外部端子P2と部品I2のピンd
とを結んでいる。
【0104】ネットN3は部品I1のピンqと部品I3のピンa
とを結んでいる。ネットN4は部品I2のピンqと部品I3の
ピンbとを結んでいる。
【0105】ネットN5は部品I3のピンoと部品I4のピンa
とを結んでいる。ネットN6は部品I4のピンoと部品I5の
ピンdとを結んでいる。
【0106】ネットN7は部品I5のピンqと部品I4のピンb
と外部端子P3とを結んでいる。部品I1,I2の動作クロッ
ク周波数は10MHzである。
【0107】部品I5の動作クロック周波数は40MHzであ
る。次に、図3は回路情報の例であり、図2の回路図に
対応している。各々の部品ごとに、部品名、接続関係な
どの情報が記されている。この情報は回路情報入力手段
より読み込まれる(ステップS4-1)。
【0108】次に、分割情報入力手段より分割の情報を
読み込む。分割情報は、分割地点のネット名を指定する
などの方法で表される(ステップS4-2)。
【0109】次に、回路分割手段により回路全体を部分
回路に分割する。分割には、ユーザに指定された分割地
点のネット名以外のネットで接続する部分を一つの部分
回路とするなどの方法を用いる。本実施例ではネットN5
で分割する様に指定した場合、N6,N7に接続する部品I4,
I5で一つの部分回路が決定され、N1〜N4に接続する部品
I1〜I3で他の部分回路が決定される(ステップS4-3)。
【0110】図4は、回路全体を二つの部分回路に分割
した場合の回路情報のデータ構造の例である。
【0111】NETLIST1〜2は各々の部分回路の回路情報
を示している。NETLIST1には部品I4とI5とが含まれてい
る。
【0112】NETLIST2には部品I1とI2とI3とが含まれて
いる。次に、周波数決定手段により生成されたそれぞれ
の部分回路に対する周波数を計算する。部分回路の周波
数は、部分回路の回路情報内のすべての動作クロック周
波数の最小公倍数となる周波数を計算することにより求
められる(ステップS4-4)。
【0113】図5は、各々の部分回路に対する周波数情
報のデータ構造の例である。NETLIST1をシミュレーショ
ンするクロック周波数は40MHzであることを示してい
る。
【0114】NETLIST2をシミュレーションするクロック
周波数は10MHzであることを示している。
【0115】次に、中間信号値入出力決定手段により部
分回路の入出力信号の情報を抽出する(ステップS4-
5)。
【0116】図6は、それぞれの部分回路に対する中間
信号値入出力情報のデータ構造の例である。
【0117】NETLIST1の入力信号はN5であり出力信号は
N7であることを示している。信号値N7の中間信号値記憶
手段における記憶場所は/usr/data/N7であり、書き込み
周波数は40MHzであることを示している。
【0118】NETLIST2の入力信号はN1とN2であり出力信
号はN5であることを示している。信号値N5の中間信号値
記憶手段における記憶場所は/usr/data/N5であり、書き
込み周波数は10MHzであることを示している。
【0119】次に、実行順序決定手段により部分回路の
実行順序を決定する。実行順序は、部分回路の入出力信
号の前後関係などにより決定する(ステップS4-6)。
【0120】図7は、部分回路の実行順序情報のデータ
構造の例である。実行順序の決定は、部分回路の入出力
信号の前後関係などにより決定する。本実施例では、NE
TLIST1の入力信号N5がNETLIST2の出力信号となっている
ためNETLIST1はNETLIST2よりも後の順序がつけられる。
【0121】順序1で実行するのはNETLIST2であること
を示している。順序2で実行するのはNETLIST1であるこ
とを示している。
【0122】次に、シミュレーション命令列生成手段に
おいて実行順序情報と回路分割情報と周波数情報と中間
信号値入出力情報とから順次シミュレーション命令を生
成する。一つのシミュレーション実行命令は、一つの分
割回路に対応する回路情報名と周波数とをシミュレーシ
ョン手段に与えて起動するものである。実行順序情報に
したがって命令列を作成する(ステップS4-7)。
【0123】本実施例では、実行順序1である回路情報
名netlist2と周波数10MHzで生成される命令1と実行順
序2である回路情報名netlist1と周波数40MHzで生成さ
れる命令2とで命令列が生成される。
【0124】図15はシミュレーション命令列である。
第一にクロック周波数10MHzでnetlist2をシミュレーシ
ョンすることを命令している。
【0125】第二にクロック周波数40MHzでnetlist1を
シミュレーションすることを命令している。
【0126】図15のシミュレーション命令列にしたが
ってシミュレーションを実行することによりN7のシミュ
レーション結果を得ることができる(ステップS4-8)。
【0127】従来の技術では、回路全体を40MHzでシミ
ュレーションしなければならないため、部品I1〜I3を10
MHzでシミュレーションした本発明に比べて余分な計算
を必要としている。
【0128】(実施例5)以下、本発明の第5の実施例
について説明する。
【0129】図16は本発明の実施例のシミュレーショ
ン装置の構成を示すものである。図16において、13
はテストベクタを読み込むテストベクタ入力手段であっ
て、設計された回路のテストパタンを読み込む手段であ
る。
【0130】14は各々の部分回路に対応するテストベ
クタを生成するテストベクタ変換手段であって、周波数
情報に基づいてテストベクタの周波数変換を行なう。
【0131】12はシミュレーション命令列生成手段で
あって、前記実行順序決定手段により生成された実行順
序情報と前記回路分割手段により生成された部分回路情
報前記周波数決定手段により決定された部分回路ごとの
模擬周波数情報と前記中間信号値入出力設定手段により
設定された中間信号値入出力情報と前記テストベクタ周
波数変換手段により生成されたテストベクタ情報とに基
づき、シミュレーションの対象となる部分回路と模擬周
波数と中間信号値入出力情報とテストベクタとをシミュ
レーション手段に与えるシミュレーション命令列を生成
する働きをする。
【0132】続いて、本実施例の動作を説明する。ま
ず、テストベクタ入力手段においてテストベクタを読み
込む(ステップS5-1)。
【0133】図9は、テストベクタの例である。外部ピ
ンIN1は初期値として0が設定されている。
【0134】外部ピンIN2は初期値として0が設定されて
いる。外部ピンIN1は100クロック目に値が1に変更され
ている。
【0135】外部ピンIN2は200クロック目に値が1に変
更されている。外部ピンIN1は300クロック目に値が0に
変更されている。
【0136】外部ピンIN2は400クロック目に値が0に変
更されている。シミュレーションはクロック数500だけ
行なうことが設定されている。
【0137】次に、テストベクタ変換手段においてテス
トベクタ入力手段により読み込まれたテストベクタから
各々の部分回路の周波数に対応するテストベクタへの変
換を行なう。テストベクタ変換は、シミュレーションの
実行クロック数や信号値を変更するクロック数などを変
換することにより行なわれ、テストベクタとして指定さ
れたクロック数に部分回路のクロック周波数と入力され
たテストベクタのクロック周波数との比を掛け合わせる
ことにより実現できる。
【0138】また、このとき各々の部分回路の入力でな
い信号値に関するテストベクタは削除してもよい(ステ
ップS5-2)。
【0139】図10は、変更されたテストベクタの例で
ある。TESTVECTOR1はNETLIST1に対応するテストベクタ
である。
【0140】TESTVECTOR2はNETLIST2に対応するテスト
ベクタである。TESTVECTOR1では、NETLIST1の入力ピン
にはIN1およびIN2はないため削除されている。周波数比
は1であるため実行クロック数はそのままの値が設定さ
れている。
【0141】TESTVECTOR2では、NETLIST2の入力ピンに
はIN1およびIN2が含まれている。周波数比は1/4である
ため、信号値を変更するクロック数および実行クロック
数はそれぞれ1/4となっている。
【0142】次に、ステップS1-1〜ステップS1-6を実行
することによりシミュレーションの前処理を行なう(ス
テップS5-3)。
【0143】次に、シミュレーション命令列生成手段に
おいて実行順序情報と回路分割情報と周波数情報と中間
信号値入出力情報とテストベクタ情報とから順次シミュ
レーション命令を生成する。一つのシミュレーション実
行命令は、一つの分割回路に対応する回路情報名と周波
数とテストベクタ名とをシミュレーション手段に与えて
起動するものである。実行順序情報にしたがって命令列
を作成する(ステップS5-4)。
【0144】本実施例では、実行順序1である回路情報
名netlist2とテストベクタ名TESTVECTOR2と周波数10MHz
で生成される命令1と実行順序2である回路情報名netl
ist1とテストベクタ名TESTVECTOR1と周波数40MHzで生成
される命令2とで命令列が生成される。
【0145】図17はシミュレーション命令列である。
第一にクロック周波数10MHzでTESTVECTOR2を用いてnetl
ist2をシミュレーションすることを命令している。
【0146】第二にクロック周波数40MHzでTESTVECTOR1
を用いてnetlist1をシミュレーションすることを命令し
ている。
【0147】図17のシミュレーション命令列にしたが
ってシミュレーションを実行することにより回路全体を
シミュレーションでき、出力信号N7の信号値を得ること
ができる(ステップS5-5)。
【0148】(実施例6)以下、本発明の特許請求第6
項の一実施例について説明する。
【0149】図18は本発明の実施例のシミュレーショ
ン装置の構成を示すものである。図18において、18
は中間信号値入出力情報と周波数情報とに基づき中間信
号値変換手段の対象となる周波数比と中間信号を設定す
る中間信号値周波数変換設定手段であって、周波数変換
の必要な信号名と変換する周波数比とを設定する働きを
する。
【0150】12はシミュレーション命令列および周波
数変換命令列生成手段であって、前記実行順序決定手段
により生成された実行順序情報と前記回路分割手段によ
り生成された部分回路情報と前記周波数決定手段により
決定された部分回路ごとの模擬周波数情報と前記中間信
号値入出力設定手段により設定された中間信号値入出力
情報と前記中間信号値周波数変換設定手段により生成さ
れた中間信号値周波数変換情報とに基づきシミュレーシ
ョンの対象となる部分回路と模擬周波数と中間信号値入
出力情報をシミュレーション手段に与えるシミュレーシ
ョン命令列と中間信号名と変換する周波数比とを中間信
号値周波数変換手段に与える周波数変換命令列とを生成
する働きをする。
【0151】16は中間信号値記憶手段に記憶された中
間信号値の周波数変換を行ない再び中間信号値記憶手段
に書き込む中間信号値周波数変換手段であって、シミュ
レーション結果である中間信号値の周波数変換を行なう
ことにより系統の異なるクロック周波数を用いる部分回
路間の中間信号値をつなげる手段である。
【0152】続いて、本実施例の動作を説明する。ま
ず、図12は、実施例の動作例において用いる回路であ
る。
【0153】I1〜I5は回路を構成する各部品の部品識別
子である。部品I1,I2,I3,I4,I5の各部品の部品名は各々
DFF,DFF,CP,AD,DFFである。
【0154】部品名DFFの部品はピン名が各々d,qの2つ
のピンを持っている。部品名ADの部品はピン名が各々a,
b,oの3つのピンを持っている。
【0155】P1〜P3は各々外部端子IN1,IN2,OUTであ
る。N1〜N6は各部品のピンを結ぶ各ネットのネット識別
子である。
【0156】ネットN1は外部端子P1と部品I1のピンdと
を結んでいる。ネットN2は外部端子P2と部品I2のピンd
とを結んでいる。
【0157】ネットN3は部品I1のピンqと部品I3のピンa
とを結んでいる。ネットN4は部品I2のピンqと部品I3の
ピンbとを結んでいる。
【0158】ネットN5は部品I3のピンoと部品I4のピンa
とを結んでいる。ネットN6は部品I4のピンoと部品I5の
ピンdとを結んでいる。
【0159】ネットN7は部品I5のピンqと部品I4のピンb
と外部端子P3とを結んでいる。部品I1,I2の動作クロッ
ク周波数は10MHzである。
【0160】部品I5の動作クロック周波数は25MHzであ
る。次に、ステップS4-1〜ステップS4-6を実行すること
によりシミュレーションの前処理を行なう(ステップS6
-1)。
【0161】次に、周波数変換設定手段において、中間
信号値入出力情報と周波数情報とから周波数変換が必要
な信号名と変換前後のクロック周波数とどのシミュレー
ション後に変換するかという情報を含んだ周波数変換情
報を生成する(ステップS6-2)。
【0162】図19は周波数変換情報である。信号N5の
信号値を部分回路2のシミュレーション終了後にクロッ
ク周波数10MHzから25MHzに変換することを意味してい
る。
【0163】次に、シミュレーション命令列生成手段に
おいて実行順序情報と回路分割情報と周波数情報と中間
信号値入出力情報とから順次シミュレーション命令を生
成する。一つのシミュレーション実行命令は、一つの分
割回路に対応する回路情報名と周波数とをシミュレーシ
ョン手段に与えて起動するものである。実行順序情報に
したがって命令列を作成する。また、周波数変換情報か
ら中間信号値周波数変換命令を生成する。一つの中間信
号値周波数変換命令は、一つの中間信号とその信号値を
出力した周波数と次に入力する周波数とを中間信号値周
波数変換手段に与えて起動するものである。中間信号値
周波数変換命令は、変換前の信号値が書き込まれたシミ
ュレーション実行命令の直後に実行すれば良い(ステッ
プS6-3)。
【0164】本実施例では、実行順序1である回路情報
名netlist2と周波数10MHzで生成される命令1と実行順
序2である回路情報名netlist1と周波数40MHzで生成さ
れる命令2と信号N5と10MHzと40MHzとで生成される命令
1.1とで命令列が生成される。命令1.1は、命令1と
命令2との間に実行される。
【0165】図20はシミュレーションおよび周波数変
換命令列である。第一にクロック周波数10MHzでnetlist
2をシミュレーションすることを命令している。
【0166】第二にクロック周波数10MHzからクロック
周波数25MHzに信号値N5を変換することを命令してい
る。
【0167】第三にクロック周波数25MHzでnetlist1を
シミュレーションすることを命令している。
【0168】周波数変換は、読み込みデータ用時刻カウ
ンタと書き込みデータ用時刻カウンタとを用意し、カウ
ンタの時刻を比較しながら読み込みまたは書き込みを繰
り返すなどの手法により実現できる。
【0169】図13は周波数変換前と変換後のデータ構
造の例である。図20のシミュレーションおよび周波数
変換命令列にしたがってシミュレーションおよび周波数
変換を実行することによりN7のシミュレーション結果を
得ることができる(ステップS6-4)。
【0170】従来の技術では、回路全体を50MHzでシミ
ュレーションしなければならないため、部品I4〜I5を25
MHzでまた部品I1〜I3を10MHzでシミュレーションする本
発明の場合に比べて余分な計算を必要としている。
【0171】
【発明の効果】本発明のシミュレーション装置によれ
ば、分割された部分回路ごとに必要なクロック周波数で
シミュレーションを行なうので、不要なシミュレーショ
ンにかかる時間を削減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のシミュレーション装置
の構成図
【図2】本発明の第1および第4の実施例の動作例にお
いて用いる回路図
【図3】同実施例における回路図を表した回路情報の例
を示す図
【図4】同実施例における部分回路の回路情報のデータ
構造の例を示す図
【図5】同実施例における周波数情報のデータ構造の例
を示す図
【図6】同実施例における中間信号値入出力情報のデー
タ構造の例を示す図
【図7】同実施例における部分回路の実行順序情報のデ
ータ構造の例を示す図
【図8】本発明の第2の実施例のシミュレーション装置
の構成図
【図9】本発明の第2および第5の実施例におけるテス
トベクタの例を示す図
【図10】同実施例における変更されたテストベクタの
例を示す図
【図11】本発明の第3の実施例のシミュレーション装
置の構成図
【図12】本発明の第3および第6の実施例の動作例に
おいて用いる回路図
【図13】同実施例における周波数変換前と変換後のデ
ータ構造の例を示す図
【図14】本発明の第4の実施例のシミュレーション装
置の構成図
【図15】同実施例におけるシミュレーション命令列を
示す図
【図16】本発明の第5の実施例のシミュレーション装
置の構成図
【図17】同実施例におけるシミュレーション命令列の
例を示す図
【図18】本発明の第6の実施例のシミュレーション装
置の構成図
【図19】同実施例における周波数変換情報の例を示す
【図20】同実施例におけるシミュレーションおよび周
波数変換命令列の例を示す図
【図21】従来のサイクルベースシミュレーションにお
けるクロック図
【図22】従来のマルチクロックに対するサイクルベー
スシミュレーションのクロック図
【符号の説明】
1 回路情報入力手段 2 分割情報入力手段 3 回路分割手段 4 周波数決定手段 5 中間信号値入出力決定手段 6 実行順序決定手段 7 シミュレーション手段 8 中間信号値記憶手段 9 部分回路切替手段 10 周波数切替手段 11 中間信号値入出力切替手段 13 テストベクタ入力手段 14 テストベクタ変換手段 15 テストベクタ切替手段 16 中間信号値周波数変換手段 17 中間信号値周波数変換切替手段 18 中間信号値周波数変換設定手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−18677(JP,A) 特開 平3−263269(JP,A) 特開 平1−142946(JP,A) 特開 昭62−23849(JP,A) 特開 昭61−184472(JP,A) 特開 昭60−37063(JP,A) 特開 昭54−122053(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 664

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】分割された部分回路の回路情報と前記部分
    回路のシミュレーションの実行順序情報とに基づきシミ
    ュレーションの対象となる部分回路を切り替える部分回
    路切替手段と、 前記実行順序情報と部分回路に対する模擬周波数情報と
    に基づきシミュレーションの対象となる模擬周波数を切
    り替える周波数切替手段と、 前記実行順序情報と前記部分回路の入出力情報とに基づ
    きシミュレーションの入出力信号を切り替える中間信号
    値入出力切替手段と、 中間信号値を一次的に記憶する中間信号値記憶手段と、 前記部分回路切替手段と周波数切替手段と中間信号値入
    出力切替手段とにより切り替えられた部分回路情報に基
    づき部分回路の模擬を行なうシミュレーション手段とを
    有し、 回路分割手段により回路を同系統のクロックで動作する
    部分回路に分割し、前記部分回路切替手段と周波数切替
    手段と中間信号値入出力切替手段とにおいて、それぞれ
    の部分回路の対象となる回路情報とクロック周波数と入
    出力信号とをシミュレーションのたびに順次切り替えな
    がら、分割地点におけるシミュレーション結果の信号値
    を前記中間信号値記憶手段に対して書き込みや読み出し
    を行なうとともに、分割された回路ごとに順次シミュレ
    ーションを行なうことを特徴とするシミュレーション装
    置。
  2. 【請求項2】周波数情報とテストベクタからそれぞれの
    部分回路の周波数に対応するテストベクタを生成するテ
    ストベクタ変換手段と、 実行順序情報と前記テストベクタ変換手段により生成さ
    れた部分回路ごとのテストベクタ情報とに基づきシミュ
    レーションの対象となるテストベクタを切り替えるテス
    タベクタ切替手段とを有し、 前記テストベクタ変換手段により部分回路ごとに異なる
    クロック周波数に対応するテストベクタを生成し、 前記テストベクタ切替手段においてそれぞれの部分回路
    のシミュレーションのたびにテストベクタを切り替えて
    順次シミュレーションを行なうことを特徴とする請求項
    記載のシミュレーション装置。
  3. 【請求項3】中間信号値記憶手段に記憶されたシミュレ
    ーション結果データの周波数を変換する中間信号値周波
    数変換手段と、 実行順序情報と部分回路ごとの周波数情報と中間信号値
    入出力情報とに基づき中間信号値周波数変換の対象とな
    る周波数比と中間信号とを切り替える中間信号値周波数
    変換切替手段とを有し、 前記中間信号値周波数変換切替手段において、それぞれ
    の部分回路のシミュレーションが終わるごとに書き出し
    と読み込みとでクロック周波数が異なる中間信号に対し
    て中間信号と前記中間信号に対応するクロック周波数比
    とを変換が必要なタイミングで切り替えるとともに、前
    記中間信号値周波数変換手段において前記中間信号値記
    憶手段に記憶された中間信号値の周波数変換を行ないな
    がら、分割された回路ごとに順次シミュレーションを行
    なうことを特徴とする請求項1記載のシミュレーション
    装置。
  4. 【請求項4】分割された部分回路の回路情報と前記部分
    回路のシミュレーションの実行順序情報と部分回路に対
    する模擬周波数情報と中間信号値入出力情報とを用いて
    シミュレーション手段を起動するための命令列を生成す
    るシミュレーション命令列生成手段と、中間信号値を一
    時的に記憶する中間信号値記憶手段と、前記シミュレー
    ション命令列生成手段により生成された命令列に基づき
    部分回路の模擬を行なうシミュレーション手段とを有
    し、 回路分割手段により回路を同系統のクロックで動作する
    部分回路に分割し、 前記シミュレーション命令列生成手段においてそれぞれ
    の部分回路の対象となる回路情報とクロック周波数と入
    出力信号とを用いてシミュレーション手段を起動する命
    令を順次生成し、 分割地点におけるシミュレーション結果の信号値を前記
    中間信号値記憶手段に対して書き込みや読み出しを行な
    うとともに、分割された回路ごとに順次シミュレーショ
    ンを行なうことを特徴とするシミュレーション装置。
JP22769495A 1995-09-05 1995-09-05 シミュレーション装置 Expired - Fee Related JP3186535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22769495A JP3186535B2 (ja) 1995-09-05 1995-09-05 シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22769495A JP3186535B2 (ja) 1995-09-05 1995-09-05 シミュレーション装置

Publications (2)

Publication Number Publication Date
JPH0973475A JPH0973475A (ja) 1997-03-18
JP3186535B2 true JP3186535B2 (ja) 2001-07-11

Family

ID=16864888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22769495A Expired - Fee Related JP3186535B2 (ja) 1995-09-05 1995-09-05 シミュレーション装置

Country Status (1)

Country Link
JP (1) JP3186535B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4145642B2 (ja) 2002-12-02 2008-09-03 株式会社ルネサステクノロジ 論理シミュレーション装置

Also Published As

Publication number Publication date
JPH0973475A (ja) 1997-03-18

Similar Documents

Publication Publication Date Title
US5862361A (en) Sliced synchronous simulation engine for high speed simulation of integrated circuit behavior
US5960182A (en) Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program
JP2002535684A (ja) 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム
JP2000082094A (ja) 半導体集積回路設計検証システム
WO2003054748A1 (en) Circuit synthesis method using technology parameters extracting circuit
KR20040063845A (ko) 검증 성능을 높이는 시뮬레이션 기반의 검증 장치 및 이를이용한 시뮬레이션 방법
JP3186535B2 (ja) シミュレーション装置
JP3212709B2 (ja) ロジックシミュレーション装置
US7051301B2 (en) System and method for building a test case including a summary of instructions
WO2003009184A2 (en) Multi-clock system simulation
JP2972499B2 (ja) 論理回路遅延シミュレータ装置
Prasad A Tutorial on Design of Datapath and Controller of an ALU using Verilog and Verification using Open Source EDA Tools
JP2908201B2 (ja) 波形データ変換方式
JP2589860B2 (ja) シミュレーション装置
JP3529401B2 (ja) 集積回路
JPH06148293A (ja) 論理回路テスト回路
JP3603394B2 (ja) Lsi開発における検証方式および検証方法
JP2001235522A (ja) テストベクタ作成装置
JPH0512370A (ja) 論理回路模擬試験装置
JP2600572B2 (ja) 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置
JPH03172970A (ja) 論理回路シミユレータ
JP3048969B2 (ja) サイクルベースシミュレータ
JPH06243190A (ja) 論理シミュレータ
JP2797955B2 (ja) 期待値照合装置および方法
JP2001076024A (ja) 論理回路シミュレーション方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees