JP4145642B2 - 論理シミュレーション装置 - Google Patents
論理シミュレーション装置 Download PDFInfo
- Publication number
- JP4145642B2 JP4145642B2 JP2002350118A JP2002350118A JP4145642B2 JP 4145642 B2 JP4145642 B2 JP 4145642B2 JP 2002350118 A JP2002350118 A JP 2002350118A JP 2002350118 A JP2002350118 A JP 2002350118A JP 4145642 B2 JP4145642 B2 JP 4145642B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- speed
- target part
- target
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の論理セルが接続されている半導体集積回路の論理動作を検証する論理シミュレーション装置に関するものである。
【０００２】
【従来の技術】
従来の論理シミュレーション装置は、回路全体を動作クロックの種類毎に分割し、その分割した部分回路毎に必要なクロックでシミュレーションを実施することにより、シミュレーション時間の短縮化を実現している（以下の特許文献１を参照）。
【０００３】
【特許文献１】
特開平９−７３４７５号公報（段落番号［００２５］から［００５２］、図１）
【０００４】
【発明が解決しようとする課題】
従来の論理シミュレーション装置は以上のように構成されているので、１つのクロックドメインに同期して論理動作を行う部分回路であっても、複数のクロックドメインを基準にして論理動作を行う部分回路と同様に、発生するイベントを省略することなく論理を検証する。そのため、論理の検証に多大な時間を要するなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、１つのクロックドメインに同期して論理動作を行う回路で発生するイベントを省略して、論理の検証時間を短縮することができる論理シミュレーション装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る論理シミュレーション装置は、抽出手段により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定する認定手段と、その認定手段により認定された高速化対象部の論理を圧縮する論理圧縮手段とを設け、論理圧縮後の高速化対象部と高速化非対象部の論理シミュレーションを実施するようにしたものである。
【０００７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による論理シミュレーション装置を示す構成図であり、図において、ネットリスト記録部１は論理セルの接続関係を示すネットリストを記録し、論理セルライブラリ記録部２は論理セル毎の論理動作の他、遅延値やタイミングチェックを実施する際に参照するモデリングを記録し、クロック情報記録部３は論理検証対象の半導体集積回路に入力されるクロックの情報を記録している。
【０００８】
クロックドメイン抽出部４は各記録部１〜３の記録内容を参照して、ネットリスト中のクロックドメインを抽出する。図３の半導体集積回路の場合、クロックＣｌｋＡとクロックＣｌｋＢをそれぞれクロックドメインとして抽出するが、例えば、クロックＣｌｋＡの分周クロック、逓倍クロックやゲーティングクロックが存在する場合、そのクロックＣｌｋＡ、分周クロック、逓倍クロック及びゲーティングクロックの全体を１つのクロックドメインとして抽出する。
ロジックコーン抽出部５はネットリスト記録部１に記録されているネットリストからロジックコーンを抽出する。なお、クロックドメイン抽出部４及びロジックコーン抽出部５から抽出手段が構成されている。
【０００９】
回路分割部６はロジックコーン抽出部５により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定することにより、半導体集積回路を高速化対象部と高速化非対象部に分割する。なお、回路分割部６は認定手段を構成している。
論理圧縮部７は回路分割部６により認定された高速化対象部の論理（高速化対象部のロジックコーンにおける論理の遷移）を圧縮する。なお、論理圧縮部７は論理圧縮手段を構成している。
【００１０】
ＳＤＦデータ記録部８はネットリスト記録部１に記録されているネットリストに対応する遅延情報やタイミングチェック情報を記録している。データ読込部９はＳＤＦデータ記録部８に記録されている遅延情報やタイミングチェック情報を読み込み、その遅延情報等を回路分割部６により認定された高速化非対象部のロジックコーンに付加する。データ伝播制御部１０は論理圧縮部７による論理圧縮後の高速化対象部の論理シミュレーションを実施するとともに、データ読込部９により遅延情報等が付加された高速化非対象部の論理シミュレーションを実施する。なお、ＳＤＦデータ記録部８、データ読込部９及びデータ伝播制御部１０から検証手段が構成されている。
図２はこの発明の実施の形態１による論理シミュレーション装置の処理内容を示すフローチャートである。
【００１１】
次に動作について説明する。
まず、クロックドメイン抽出部４は、各記録部１〜３の記録内容を参照して、ネットリスト中のクロックドメインを抽出する（ステップＳＴ１）。
図３の半導体集積回路の場合、クロックＣｌｋＡとクロックＣｌｋＢをそれぞれクロックドメインとして抽出する。
【００１２】
ロジックコーン抽出部５は、ネットリスト記録部１に記録されているネットリストからロジックコーンを抽出する（ステップＳＴ２）。
即ち、プライマリ入力（Ｒｅｓｅｔ，ＰＩＡ１，ＰＩＡ２，ＰＩＢ１，ＣｌｋＡ，ＣｌｋＢ）及び論理セル（例えば、フリップフロップセルやラッチセル）のデータ出力ポイント（Ａ１／Ｑ，Ａ２／Ｑ，Ａ３／Ｑ，Ｂ１／Ｑ，Ｂ２／Ｑ）をスタートポイントとする一方、プライマリ出力（ＰＯＢ１）及び論理セルのデータ入力ポイント（Ａ１・Ａ３・Ｂ２のＤ，Ｔ，Ｓ、Ａ２・Ｂ１のＤ，Ｔ）をエンドポイントとして、そのスタートポイントからエンドポイントに至る論理パスを抽出し、同一のエンドポイントに至る論理パスの集合をロジックコーンとして統合する。
具体的には、以下のロジックコーンを抽出する。
【００１３】
ロジックコーンＬ１：ＰＩＡ１ → Ａ１／Ｄ
ロジックコーンＬ２：Ｒｅｓｅｔ → Ａ１／Ｓ
ロジックコーンＬ３：ＰＩＡ２ → Ａ２／Ｄ
ロジックコーンＬ４：ＰＩＢ１ → Ｂ１／Ｄ
ロジックコーンＬ５：Ａ１／Ｑ，Ａ２／Ｑ → Ａ３／Ｄ
ロジックコーンＬ６：Ａ２／Ｑ → Ａ３／Ｓ
ロジックコーンＬ７：Ａ３／Ｑ，Ｂ１／Ｑ → Ｂ２／Ｄ
ロジックコーンＬ８：Ａ１／Ｑ → Ｂ２／Ｓ
ロジックコーンＬ９：Ｂ２／Ｑ → ＰＯＢ１
【００１４】
回路分割部６は、ロジックコーン抽出部５がネットリストからロジックコーンＬ１〜Ｌ９を抽出すると、そのロジックコーンＬ１〜Ｌ９のうち、１つのクロックドメインＣｌｋＡ（またはＣｌｋＢ）に同期して論理動作を行うロジックコーンＬ１，Ｌ３，Ｌ４，Ｌ５，Ｌ９を高速化対象部として認定する（ステップＳＴ３）。
一方、複数のクロックドメインＣｌｋＡ，ＣｌｋＢを基準にして論理動作を行うロジックコーンＬ２，Ｌ６，Ｌ７，Ｌ８を高速化非対象部として認定し、また、下記に示すように、クロックドメインＣｌｋＡからＡ１／Ｔ，Ａ２／Ｔ，Ａ３／Ｔに至る論理パスと、クロックドメインＣｌｋＢからＢ１／Ｔ，Ｂ２／Ｔに至る論理パスを高速化非対象部として認定する（ステップＳＴ４）。
クロック信号Ｓ１：ＣｌｋＡ → Ａ１／Ｔ，Ａ２／Ｔ，Ａ３／Ｔ
クロック信号Ｓ２：ＣｌｋＢ → Ｂ１／Ｔ，Ｂ２／Ｔ
【００１５】
論理圧縮部７は、上記のようにして回路分割部６が半導体集積回路を高速化対象部と高速化非対象部に分割すると、その高速化対象部であるロジックコーンＬ１，Ｌ３，Ｌ４，Ｌ５，Ｌ９をブール式表現に変更することにより、１回のイベントで論理が伝播できるように高速化対象部の論理圧縮を行う（ステップＳＴ５）。
例えば、ロジックコーンＬ５の場合、途中の論理Ｃ１（ここでは、ＡＮＤゲートやＯＲゲートが数十段接続されて論理Ｃ１が構成されていることを想定している）を圧縮して、Ａ１／ＱとＡ２／Ｑから１つのイベントでＡ３／Ｄに論理が伝播するブール式代入文を作成する。
【００１６】
データ読込部９は、回路分割部６が半導体集積回路を高速化対象部と高速化非対象部に分割すると、ＳＤＦデータ記録部８に記録されている遅延情報やタイミングチェック情報を読み込み、その遅延情報とタイミングチェック情報を回路分割部６により認定された高速化非対象部のロジックコーンＬ２，Ｌ６，Ｌ７，Ｌ８に付加し、また、高速化非対象部のクロック信号Ｓ１，Ｓ２に付加する（ステップＳＴ６）。
【００１７】
ただし、高速化対象部と高速化非対象部が隣接している場合（例えば、高速化対象部であるロジックコーンＬ５と、高速化非対象部であるロジックコーンＬ７は、論理セルＡ３において隣接している。また、高速化対象部であるロジックコーンＬ１と、高速化非対象部であるロジックコーンＬ２は、論理セルＡ１において隣接している。）、その高速化非対象部には、次のような情報を付加する。
例えば、相互に隣接している高速化対象部と高速化非対象部が、ロジックコーンＬ５とロジックコーンＬ７の場合、高速化非対象部であるロジックコーンＬ７が、隣接部分である論理セルＡ３のデータ出力ポイントＱ（エンドポイント）に接続されているので、その論理セルＡ３の遅延情報のみをロジックコーンＬ７に付加する。
また、相互に隣接している高速化対象部と高速化非対象部が、ロジックコーンＬ１とロジックコーンＬ２の場合、高速化非対象部であるロジックコーンＬ２が、隣接部分である論理セルＡ１のデータ入力ポイントＳ（スタートポイント）に接続されているので、その論理セルＡ１のタイミングチェック情報のみをロジックコーンＬ２に付加する。
【００１８】
データ伝播制御部１０は、論理圧縮部７が高速化対象部の論理圧縮を行うと、論理圧縮後の高速化対象部の論理シミュレーションを実施する。また、データ読込部９により遅延情報やタイミングチェック情報が付加された高速化非対象部の論理シミュレーションを実施する（ステップＳＴ７）。
【００１９】
ここで、高速化対象部の論理シミュレーションでは、あるロジックコーンから次段のロジックコーンへの論理値の転送に関して、クロックパスの遅延に依存してデータ抜けが発生しないようにスケジューリング処理を行う。つまり、高速化対象部のスタートポイントの全てにクロックが到達したときスケジューリング処理を行う。または、あるスタートポイントにおいて、エンドポイントに記録させるデータの評価前に新たなクロックが到達する直前で、エンドポイントに記録させるデータを評価し、スケジューリングする。その後、エンドポイントにクロックが到達した時点で改めてエンドポイントにデータを記録する。
【００２０】
次に、図３の論理セルＡ１と論理セルＡ２のデータ（Ａ１／Ｑ，Ａ２／Ｑ）が組合せ論理Ｃ１を通過して、論理セルＡ３に入力されるまでの「高速化対象部」の動作を具体例として説明する。
まず、クロックドメインＣｌｋＡが論理セルＡ２に到達し、その後、クロックドメインＣｌｋＡが論理セルＡ１に到達すると、当該高速化対象部の全てのスタートポイントにクロックが到達したことになるため、データＡ１／ＱとＡ２／Ｑから組合せ論理Ｃ１の論理評価値、即ち、論理セルＡ３に一時的に記録させるデータＡ３／Ｄを求める。そして、クロックドメインＣｌｋＡが論理セルＡ３に到達すると、そのデータを論理セルＡ３のＡ３／Ｄに書き込むようにする。
【００２１】
なお、高速化非対象部の論理シミュレーションでは、従来の論理シミュレータ装置と同様に、それぞれの論理セルや遅延情報等を考慮して、イベントを発生させながら逐次的なスケジューリング処理を行うようにする。
【００２２】
以上で明らかなように、この実施の形態１によれば、ロジックコーン抽出部５により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定する回路分割部６と、その回路分割部６により認定された高速化対象部の論理を圧縮する論理圧縮部７とを設け、論理圧縮後の高速化対象部と高速化非対象部の論理シミュレーションを実施するように構成したので、高速化対象部で発生するイベントが省略される結果、論理の検証時間を大幅に短縮することができる効果を奏する。
【００２３】
また、この実施の形態１によれば、プライマリ入力及び論理セルのデータ出力ポイントをスタートポイントとする一方、プライマリ出力及び論理セルのデータ入力ポイントをエンドポイントとして、そのスタートポイントからエンドポイントに至る論理パスを抽出し、同一のエンドポイントに至る論理パスの集合をロジックコーンとして統合するように構成したので、構成の複雑化を招くことなく、ネットリストからロジックコーンを抽出することができる効果を奏する。
【００２４】
また、この実施の形態１によれば、高速化対象部と高速化非対象部が隣接し、その高速化非対象部が当該隣接部分のデータ出力ポイントに接続されている場合、その隣接部分の遅延情報を考慮して、その高速化非対象部の論理シミュレーションを実施するように構成したので、高速化非対象部が隣接部分のデータ出力ポイントに接続されている場合でも、正確な論理シミュレーションを実施することができる効果を奏する。
さらに、この実施の形態１によれば、高速化対象部と高速化非対象部が隣接し、その高速化非対象部が当該隣接部分のデータ入力ポイントに接続されている場合、その隣接部分のタイミングチェック情報を考慮して、その高速化非対象部の論理シミュレーションを実施するように構成したので、高速化非対象部が隣接部分のデータ入力ポイントに接続されている場合でも、正確な論理シミュレーションを実施することができる効果を奏する。
【００２５】
実施の形態２．
図４はこの発明の実施の形態２による論理シミュレーション装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
論理選択部１１はデータ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、各データの論理を考慮して当該論理セルの出力値を決定する。なお、論理選択部１１は検証手段を構成している。
【００２６】
上記実施の形態１では、特に言及していないが、例えば、論理セルＡ３のように、高速化対象部であるロジックコーンＬ５からデータを受け、かつ、高速化非対象部であるロジックコーンＬ６，クロック信号Ｓ１からデータを受ける場合、各データの論理を考慮して論理セルＡ３の出力値を決定するようにする。
具体的には次の通りである。
【００２７】
例えば、プライマリピンＲｅｓｅｔには“１”、プライマリピンＰＩＡ１には“１”、プライマリピンＰＩＡ２には“０”が入力されているとする。
クロックドメインＣｌｋＡが“０”から“１”に変化して、論理セルＡ２のＡ２／Ｔにクロック（“０”→“１”）が到達し、その後、論理セルＡ１のＡ１／Ｔにクロック（“０”→“１”）が到達することにより、クロックドメインＣｌｋＡにつながる全てのクロックツリーにクロックイベントが到達すると、高速化対象部のデータ処理手順にしたがって論理セルＡ３に記録される予定の値がＡ３／Ｄに代入される。
【００２８】
このとき、Ａ３／Ｄに代入される値は、上記のプライマリピンＰＩＡ１に入力された“１”と、プライマリピンＰＩＡ２に入力された“０”を用いて論理評価された論理Ｃ１の出力値が使用されるのではなく、予めスケジューリングされていた値が使用される。そして、次のクロックイベントに備えて、論理セルＡ３のＡ３／Ｄには、上記のプライマリピンＰＩＡ１に入力された“１”と、プライマリピンＰＩＡ２に入力された“０”を用いて論理評価された論理Ｃ１の出力値がスケジューリングされる。
【００２９】
論理選択部１１は、論理セルＡ３のＡ３／Ｓにデータ“１”がスケジューリングされ、データ“０”が到達していない段階では、論理セルＡ３のＡ３／Ｔにクロックが到達する毎に、上記のようにしてＡ３／Ｄに代入される値を論理セルＡ３のＡ３／Ｑから出力させるが、高速化非対象部のデータ処理手順にしたがって遅延時間（Ａ２／Ｑ→Ａ３／Ｓの遅延時間）後に、論理セルＡ３のＡ３／Ｓにデータ“０”が到達すると、論理セルＡ３のＡ３／Ｑから固定値“１”を出力させる。
【００３０】
この実施の形態２によれば、データ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、論理選択部１１が各データの論理を考慮して当該論理セルの出力値を決定するように構成したので、高速化対象部と高速化非対象部からデータを受ける論理セルが存在する場合でも、正確な論理シミュレーションを実施することができる効果を奏する。
【００３１】
実施の形態３．
図５はこの発明の実施の形態３による論理シミュレーション装置を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
不定値発生部１２はデータ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、各データのタイミングチェックを実施して、タイミング違反を検出すると当該論理セルの出力値を不定値に設定する。なお、不定値発生部１２は検証手段を構成している。
【００３２】
上記実施の形態２では、論理選択部１１が各データの論理を考慮して論理セルの出力値を決定するものについて示したが、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、不定値発生部１２が各データのタイミングチェックを実施して、タイミング違反を検出すると当該論理セルの出力値を不定値に設定するようにしてもよい。
【００３３】
即ち、不定値発生部１２は、論理セルＡ３のＡ３／Ｓにデータ“０”が到達することにより、論理選択部１１が論理セルＡ３のＡ３／Ｑから固定値“１”を出力させると、論理セルＡ３のＡ３／ＳのデータとＡ３／Ｔのデータとを比較して、ＲｅｃｏｖｅｒｙチェックとＲｅｍｏｖａｌチェックを実施し、Ｒｅｃｏｖｅｒｙエラーが発生しているときは、論理セルＡ３のＡ３／Ｑから不定値“Ｘ”を出力させる。また、Ｒｅｍｏｖａｌエラーが発生しているときは、次のような処理を実施する。
【００３４】
クロックドメインＣｌｋＡにつながる全てのクロックツリーにクロックイベントが到達する前にＲｅｍｏｖａｌエラーが発生すると、論理セルＡ３のＡ３／Ｑから不定値“Ｘ”を出力させる。
一方、クロックドメインＣｌｋＡにつながる全てのクロックツリーにクロックイベントが到達した後にＲｅｍｏｖａｌエラーが発生すると、不定値“Ｘ”を論理セルＡ３にスケジューリングし、次のクロックイベントの発生時に代入する。この場合、次の１周期のみ論理圧縮による値が出力される。ただし、ダイレクト信号からの値(リセットおよびセット)は出力されず、再スケジューリングされる。
【００３５】
この実施の形態３によれば、データ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、不定値発生部１２が各データのタイミングチェックを実施して、タイミング違反を検出すると当該論理セルの出力値を不定値に設定するように構成したので、タイミング違反が発生している論理セルを容易に特定することができる効果を奏する。
【００３６】
【発明の効果】
以上のように、この発明によれば、抽出手段により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定する認定手段と、その認定手段により認定された高速化対象部の論理を圧縮する論理圧縮手段とを設け、論理圧縮後の高速化対象部と高速化非対象部の論理シミュレーションを実施するように構成したので、高速化対象部で発生するイベントが省略される結果、論理の検証時間を大幅に短縮することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による論理シミュレーション装置を示す構成図である。
【図２】 この発明の実施の形態１による論理シミュレーション装置の処理内容を示すフローチャートである。
【図３】 複数の論理セルが接続されている半導体集積回路の回路例を示す回路図である。
【図４】 この発明の実施の形態２による論理シミュレーション装置を示す構成図である。
【図５】 この発明の実施の形態３による論理シミュレーション装置を示す構成図である。
【符号の説明】
１ ネットリスト記録部、２ 論理セルライブラリ記録部、３ クロック情報記録部、４ クロックドメイン抽出部（抽出手段）、５ ロジックコーン抽出部（抽出手段）、６ 回路分割部（認定手段）、７ 論理圧縮部（論理圧縮手段）、８ ＳＤＦデータ記録部（検証手段）、９ データ読込部（検証手段）、１０データ伝播制御部（検証手段）、１１ 論理選択部（検証手段）、１２ 不定値発生部（検証手段）。
【発明の属する技術分野】
この発明は、複数の論理セルが接続されている半導体集積回路の論理動作を検証する論理シミュレーション装置に関するものである。
【０００２】
【従来の技術】
従来の論理シミュレーション装置は、回路全体を動作クロックの種類毎に分割し、その分割した部分回路毎に必要なクロックでシミュレーションを実施することにより、シミュレーション時間の短縮化を実現している（以下の特許文献１を参照）。
【０００３】
【特許文献１】
特開平９−７３４７５号公報（段落番号［００２５］から［００５２］、図１）
【０００４】
【発明が解決しようとする課題】
従来の論理シミュレーション装置は以上のように構成されているので、１つのクロックドメインに同期して論理動作を行う部分回路であっても、複数のクロックドメインを基準にして論理動作を行う部分回路と同様に、発生するイベントを省略することなく論理を検証する。そのため、論理の検証に多大な時間を要するなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、１つのクロックドメインに同期して論理動作を行う回路で発生するイベントを省略して、論理の検証時間を短縮することができる論理シミュレーション装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る論理シミュレーション装置は、抽出手段により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定する認定手段と、その認定手段により認定された高速化対象部の論理を圧縮する論理圧縮手段とを設け、論理圧縮後の高速化対象部と高速化非対象部の論理シミュレーションを実施するようにしたものである。
【０００７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による論理シミュレーション装置を示す構成図であり、図において、ネットリスト記録部１は論理セルの接続関係を示すネットリストを記録し、論理セルライブラリ記録部２は論理セル毎の論理動作の他、遅延値やタイミングチェックを実施する際に参照するモデリングを記録し、クロック情報記録部３は論理検証対象の半導体集積回路に入力されるクロックの情報を記録している。
【０００８】
クロックドメイン抽出部４は各記録部１〜３の記録内容を参照して、ネットリスト中のクロックドメインを抽出する。図３の半導体集積回路の場合、クロックＣｌｋＡとクロックＣｌｋＢをそれぞれクロックドメインとして抽出するが、例えば、クロックＣｌｋＡの分周クロック、逓倍クロックやゲーティングクロックが存在する場合、そのクロックＣｌｋＡ、分周クロック、逓倍クロック及びゲーティングクロックの全体を１つのクロックドメインとして抽出する。
ロジックコーン抽出部５はネットリスト記録部１に記録されているネットリストからロジックコーンを抽出する。なお、クロックドメイン抽出部４及びロジックコーン抽出部５から抽出手段が構成されている。
【０００９】
回路分割部６はロジックコーン抽出部５により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定することにより、半導体集積回路を高速化対象部と高速化非対象部に分割する。なお、回路分割部６は認定手段を構成している。
論理圧縮部７は回路分割部６により認定された高速化対象部の論理（高速化対象部のロジックコーンにおける論理の遷移）を圧縮する。なお、論理圧縮部７は論理圧縮手段を構成している。
【００１０】
ＳＤＦデータ記録部８はネットリスト記録部１に記録されているネットリストに対応する遅延情報やタイミングチェック情報を記録している。データ読込部９はＳＤＦデータ記録部８に記録されている遅延情報やタイミングチェック情報を読み込み、その遅延情報等を回路分割部６により認定された高速化非対象部のロジックコーンに付加する。データ伝播制御部１０は論理圧縮部７による論理圧縮後の高速化対象部の論理シミュレーションを実施するとともに、データ読込部９により遅延情報等が付加された高速化非対象部の論理シミュレーションを実施する。なお、ＳＤＦデータ記録部８、データ読込部９及びデータ伝播制御部１０から検証手段が構成されている。
図２はこの発明の実施の形態１による論理シミュレーション装置の処理内容を示すフローチャートである。
【００１１】
次に動作について説明する。
まず、クロックドメイン抽出部４は、各記録部１〜３の記録内容を参照して、ネットリスト中のクロックドメインを抽出する（ステップＳＴ１）。
図３の半導体集積回路の場合、クロックＣｌｋＡとクロックＣｌｋＢをそれぞれクロックドメインとして抽出する。
【００１２】
ロジックコーン抽出部５は、ネットリスト記録部１に記録されているネットリストからロジックコーンを抽出する（ステップＳＴ２）。
即ち、プライマリ入力（Ｒｅｓｅｔ，ＰＩＡ１，ＰＩＡ２，ＰＩＢ１，ＣｌｋＡ，ＣｌｋＢ）及び論理セル（例えば、フリップフロップセルやラッチセル）のデータ出力ポイント（Ａ１／Ｑ，Ａ２／Ｑ，Ａ３／Ｑ，Ｂ１／Ｑ，Ｂ２／Ｑ）をスタートポイントとする一方、プライマリ出力（ＰＯＢ１）及び論理セルのデータ入力ポイント（Ａ１・Ａ３・Ｂ２のＤ，Ｔ，Ｓ、Ａ２・Ｂ１のＤ，Ｔ）をエンドポイントとして、そのスタートポイントからエンドポイントに至る論理パスを抽出し、同一のエンドポイントに至る論理パスの集合をロジックコーンとして統合する。
具体的には、以下のロジックコーンを抽出する。
【００１３】
ロジックコーンＬ１：ＰＩＡ１ → Ａ１／Ｄ
ロジックコーンＬ２：Ｒｅｓｅｔ → Ａ１／Ｓ
ロジックコーンＬ３：ＰＩＡ２ → Ａ２／Ｄ
ロジックコーンＬ４：ＰＩＢ１ → Ｂ１／Ｄ
ロジックコーンＬ５：Ａ１／Ｑ，Ａ２／Ｑ → Ａ３／Ｄ
ロジックコーンＬ６：Ａ２／Ｑ → Ａ３／Ｓ
ロジックコーンＬ７：Ａ３／Ｑ，Ｂ１／Ｑ → Ｂ２／Ｄ
ロジックコーンＬ８：Ａ１／Ｑ → Ｂ２／Ｓ
ロジックコーンＬ９：Ｂ２／Ｑ → ＰＯＢ１
【００１４】
回路分割部６は、ロジックコーン抽出部５がネットリストからロジックコーンＬ１〜Ｌ９を抽出すると、そのロジックコーンＬ１〜Ｌ９のうち、１つのクロックドメインＣｌｋＡ（またはＣｌｋＢ）に同期して論理動作を行うロジックコーンＬ１，Ｌ３，Ｌ４，Ｌ５，Ｌ９を高速化対象部として認定する（ステップＳＴ３）。
一方、複数のクロックドメインＣｌｋＡ，ＣｌｋＢを基準にして論理動作を行うロジックコーンＬ２，Ｌ６，Ｌ７，Ｌ８を高速化非対象部として認定し、また、下記に示すように、クロックドメインＣｌｋＡからＡ１／Ｔ，Ａ２／Ｔ，Ａ３／Ｔに至る論理パスと、クロックドメインＣｌｋＢからＢ１／Ｔ，Ｂ２／Ｔに至る論理パスを高速化非対象部として認定する（ステップＳＴ４）。
クロック信号Ｓ１：ＣｌｋＡ → Ａ１／Ｔ，Ａ２／Ｔ，Ａ３／Ｔ
クロック信号Ｓ２：ＣｌｋＢ → Ｂ１／Ｔ，Ｂ２／Ｔ
【００１５】
論理圧縮部７は、上記のようにして回路分割部６が半導体集積回路を高速化対象部と高速化非対象部に分割すると、その高速化対象部であるロジックコーンＬ１，Ｌ３，Ｌ４，Ｌ５，Ｌ９をブール式表現に変更することにより、１回のイベントで論理が伝播できるように高速化対象部の論理圧縮を行う（ステップＳＴ５）。
例えば、ロジックコーンＬ５の場合、途中の論理Ｃ１（ここでは、ＡＮＤゲートやＯＲゲートが数十段接続されて論理Ｃ１が構成されていることを想定している）を圧縮して、Ａ１／ＱとＡ２／Ｑから１つのイベントでＡ３／Ｄに論理が伝播するブール式代入文を作成する。
【００１６】
データ読込部９は、回路分割部６が半導体集積回路を高速化対象部と高速化非対象部に分割すると、ＳＤＦデータ記録部８に記録されている遅延情報やタイミングチェック情報を読み込み、その遅延情報とタイミングチェック情報を回路分割部６により認定された高速化非対象部のロジックコーンＬ２，Ｌ６，Ｌ７，Ｌ８に付加し、また、高速化非対象部のクロック信号Ｓ１，Ｓ２に付加する（ステップＳＴ６）。
【００１７】
ただし、高速化対象部と高速化非対象部が隣接している場合（例えば、高速化対象部であるロジックコーンＬ５と、高速化非対象部であるロジックコーンＬ７は、論理セルＡ３において隣接している。また、高速化対象部であるロジックコーンＬ１と、高速化非対象部であるロジックコーンＬ２は、論理セルＡ１において隣接している。）、その高速化非対象部には、次のような情報を付加する。
例えば、相互に隣接している高速化対象部と高速化非対象部が、ロジックコーンＬ５とロジックコーンＬ７の場合、高速化非対象部であるロジックコーンＬ７が、隣接部分である論理セルＡ３のデータ出力ポイントＱ（エンドポイント）に接続されているので、その論理セルＡ３の遅延情報のみをロジックコーンＬ７に付加する。
また、相互に隣接している高速化対象部と高速化非対象部が、ロジックコーンＬ１とロジックコーンＬ２の場合、高速化非対象部であるロジックコーンＬ２が、隣接部分である論理セルＡ１のデータ入力ポイントＳ（スタートポイント）に接続されているので、その論理セルＡ１のタイミングチェック情報のみをロジックコーンＬ２に付加する。
【００１８】
データ伝播制御部１０は、論理圧縮部７が高速化対象部の論理圧縮を行うと、論理圧縮後の高速化対象部の論理シミュレーションを実施する。また、データ読込部９により遅延情報やタイミングチェック情報が付加された高速化非対象部の論理シミュレーションを実施する（ステップＳＴ７）。
【００１９】
ここで、高速化対象部の論理シミュレーションでは、あるロジックコーンから次段のロジックコーンへの論理値の転送に関して、クロックパスの遅延に依存してデータ抜けが発生しないようにスケジューリング処理を行う。つまり、高速化対象部のスタートポイントの全てにクロックが到達したときスケジューリング処理を行う。または、あるスタートポイントにおいて、エンドポイントに記録させるデータの評価前に新たなクロックが到達する直前で、エンドポイントに記録させるデータを評価し、スケジューリングする。その後、エンドポイントにクロックが到達した時点で改めてエンドポイントにデータを記録する。
【００２０】
次に、図３の論理セルＡ１と論理セルＡ２のデータ（Ａ１／Ｑ，Ａ２／Ｑ）が組合せ論理Ｃ１を通過して、論理セルＡ３に入力されるまでの「高速化対象部」の動作を具体例として説明する。
まず、クロックドメインＣｌｋＡが論理セルＡ２に到達し、その後、クロックドメインＣｌｋＡが論理セルＡ１に到達すると、当該高速化対象部の全てのスタートポイントにクロックが到達したことになるため、データＡ１／ＱとＡ２／Ｑから組合せ論理Ｃ１の論理評価値、即ち、論理セルＡ３に一時的に記録させるデータＡ３／Ｄを求める。そして、クロックドメインＣｌｋＡが論理セルＡ３に到達すると、そのデータを論理セルＡ３のＡ３／Ｄに書き込むようにする。
【００２１】
なお、高速化非対象部の論理シミュレーションでは、従来の論理シミュレータ装置と同様に、それぞれの論理セルや遅延情報等を考慮して、イベントを発生させながら逐次的なスケジューリング処理を行うようにする。
【００２２】
以上で明らかなように、この実施の形態１によれば、ロジックコーン抽出部５により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定する回路分割部６と、その回路分割部６により認定された高速化対象部の論理を圧縮する論理圧縮部７とを設け、論理圧縮後の高速化対象部と高速化非対象部の論理シミュレーションを実施するように構成したので、高速化対象部で発生するイベントが省略される結果、論理の検証時間を大幅に短縮することができる効果を奏する。
【００２３】
また、この実施の形態１によれば、プライマリ入力及び論理セルのデータ出力ポイントをスタートポイントとする一方、プライマリ出力及び論理セルのデータ入力ポイントをエンドポイントとして、そのスタートポイントからエンドポイントに至る論理パスを抽出し、同一のエンドポイントに至る論理パスの集合をロジックコーンとして統合するように構成したので、構成の複雑化を招くことなく、ネットリストからロジックコーンを抽出することができる効果を奏する。
【００２４】
また、この実施の形態１によれば、高速化対象部と高速化非対象部が隣接し、その高速化非対象部が当該隣接部分のデータ出力ポイントに接続されている場合、その隣接部分の遅延情報を考慮して、その高速化非対象部の論理シミュレーションを実施するように構成したので、高速化非対象部が隣接部分のデータ出力ポイントに接続されている場合でも、正確な論理シミュレーションを実施することができる効果を奏する。
さらに、この実施の形態１によれば、高速化対象部と高速化非対象部が隣接し、その高速化非対象部が当該隣接部分のデータ入力ポイントに接続されている場合、その隣接部分のタイミングチェック情報を考慮して、その高速化非対象部の論理シミュレーションを実施するように構成したので、高速化非対象部が隣接部分のデータ入力ポイントに接続されている場合でも、正確な論理シミュレーションを実施することができる効果を奏する。
【００２５】
実施の形態２．
図４はこの発明の実施の形態２による論理シミュレーション装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
論理選択部１１はデータ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、各データの論理を考慮して当該論理セルの出力値を決定する。なお、論理選択部１１は検証手段を構成している。
【００２６】
上記実施の形態１では、特に言及していないが、例えば、論理セルＡ３のように、高速化対象部であるロジックコーンＬ５からデータを受け、かつ、高速化非対象部であるロジックコーンＬ６，クロック信号Ｓ１からデータを受ける場合、各データの論理を考慮して論理セルＡ３の出力値を決定するようにする。
具体的には次の通りである。
【００２７】
例えば、プライマリピンＲｅｓｅｔには“１”、プライマリピンＰＩＡ１には“１”、プライマリピンＰＩＡ２には“０”が入力されているとする。
クロックドメインＣｌｋＡが“０”から“１”に変化して、論理セルＡ２のＡ２／Ｔにクロック（“０”→“１”）が到達し、その後、論理セルＡ１のＡ１／Ｔにクロック（“０”→“１”）が到達することにより、クロックドメインＣｌｋＡにつながる全てのクロックツリーにクロックイベントが到達すると、高速化対象部のデータ処理手順にしたがって論理セルＡ３に記録される予定の値がＡ３／Ｄに代入される。
【００２８】
このとき、Ａ３／Ｄに代入される値は、上記のプライマリピンＰＩＡ１に入力された“１”と、プライマリピンＰＩＡ２に入力された“０”を用いて論理評価された論理Ｃ１の出力値が使用されるのではなく、予めスケジューリングされていた値が使用される。そして、次のクロックイベントに備えて、論理セルＡ３のＡ３／Ｄには、上記のプライマリピンＰＩＡ１に入力された“１”と、プライマリピンＰＩＡ２に入力された“０”を用いて論理評価された論理Ｃ１の出力値がスケジューリングされる。
【００２９】
論理選択部１１は、論理セルＡ３のＡ３／Ｓにデータ“１”がスケジューリングされ、データ“０”が到達していない段階では、論理セルＡ３のＡ３／Ｔにクロックが到達する毎に、上記のようにしてＡ３／Ｄに代入される値を論理セルＡ３のＡ３／Ｑから出力させるが、高速化非対象部のデータ処理手順にしたがって遅延時間（Ａ２／Ｑ→Ａ３／Ｓの遅延時間）後に、論理セルＡ３のＡ３／Ｓにデータ“０”が到達すると、論理セルＡ３のＡ３／Ｑから固定値“１”を出力させる。
【００３０】
この実施の形態２によれば、データ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、論理選択部１１が各データの論理を考慮して当該論理セルの出力値を決定するように構成したので、高速化対象部と高速化非対象部からデータを受ける論理セルが存在する場合でも、正確な論理シミュレーションを実施することができる効果を奏する。
【００３１】
実施の形態３．
図５はこの発明の実施の形態３による論理シミュレーション装置を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
不定値発生部１２はデータ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、各データのタイミングチェックを実施して、タイミング違反を検出すると当該論理セルの出力値を不定値に設定する。なお、不定値発生部１２は検証手段を構成している。
【００３２】
上記実施の形態２では、論理選択部１１が各データの論理を考慮して論理セルの出力値を決定するものについて示したが、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、不定値発生部１２が各データのタイミングチェックを実施して、タイミング違反を検出すると当該論理セルの出力値を不定値に設定するようにしてもよい。
【００３３】
即ち、不定値発生部１２は、論理セルＡ３のＡ３／Ｓにデータ“０”が到達することにより、論理選択部１１が論理セルＡ３のＡ３／Ｑから固定値“１”を出力させると、論理セルＡ３のＡ３／ＳのデータとＡ３／Ｔのデータとを比較して、ＲｅｃｏｖｅｒｙチェックとＲｅｍｏｖａｌチェックを実施し、Ｒｅｃｏｖｅｒｙエラーが発生しているときは、論理セルＡ３のＡ３／Ｑから不定値“Ｘ”を出力させる。また、Ｒｅｍｏｖａｌエラーが発生しているときは、次のような処理を実施する。
【００３４】
クロックドメインＣｌｋＡにつながる全てのクロックツリーにクロックイベントが到達する前にＲｅｍｏｖａｌエラーが発生すると、論理セルＡ３のＡ３／Ｑから不定値“Ｘ”を出力させる。
一方、クロックドメインＣｌｋＡにつながる全てのクロックツリーにクロックイベントが到達した後にＲｅｍｏｖａｌエラーが発生すると、不定値“Ｘ”を論理セルＡ３にスケジューリングし、次のクロックイベントの発生時に代入する。この場合、次の１周期のみ論理圧縮による値が出力される。ただし、ダイレクト信号からの値(リセットおよびセット)は出力されず、再スケジューリングされる。
【００３５】
この実施の形態３によれば、データ伝播制御部１０が高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、不定値発生部１２が各データのタイミングチェックを実施して、タイミング違反を検出すると当該論理セルの出力値を不定値に設定するように構成したので、タイミング違反が発生している論理セルを容易に特定することができる効果を奏する。
【００３６】
【発明の効果】
以上のように、この発明によれば、抽出手段により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定する認定手段と、その認定手段により認定された高速化対象部の論理を圧縮する論理圧縮手段とを設け、論理圧縮後の高速化対象部と高速化非対象部の論理シミュレーションを実施するように構成したので、高速化対象部で発生するイベントが省略される結果、論理の検証時間を大幅に短縮することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による論理シミュレーション装置を示す構成図である。
【図２】 この発明の実施の形態１による論理シミュレーション装置の処理内容を示すフローチャートである。
【図３】 複数の論理セルが接続されている半導体集積回路の回路例を示す回路図である。
【図４】 この発明の実施の形態２による論理シミュレーション装置を示す構成図である。
【図５】 この発明の実施の形態３による論理シミュレーション装置を示す構成図である。
【符号の説明】
１ ネットリスト記録部、２ 論理セルライブラリ記録部、３ クロック情報記録部、４ クロックドメイン抽出部（抽出手段）、５ ロジックコーン抽出部（抽出手段）、６ 回路分割部（認定手段）、７ 論理圧縮部（論理圧縮手段）、８ ＳＤＦデータ記録部（検証手段）、９ データ読込部（検証手段）、１０データ伝播制御部（検証手段）、１１ 論理選択部（検証手段）、１２ 不定値発生部（検証手段）。
Claims (7)
- 論理セルの接続関係を示すネットリストからクロックドメインとロジックコーンを抽出する抽出手段と、上記抽出手段により抽出されたロジックコーンのうち、１つのクロックドメインに同期して論理動作を行うロジックコーンを高速化対象部として認定し、複数のクロックドメインを基準にして論理動作を行うロジックコーンを高速化非対象部として認定する認定手段と、上記認定手段により認定された高速化対象部の論理を圧縮する論理圧縮手段と、上記論理圧縮手段による論理圧縮後の高速化対象部の論理シミュレーションを実施するとともに、上記認定手段により認定された高速化非対象部の論理シミュレーションを実施する検証手段とを備えた論理シミュレーション装置。
- 検証手段は、高速化非対象部の論理シミュレーションを実施する際、論理セル及びセル間配線に関する遅延情報とタイミングチェック情報を考慮して論理シミュレーションを実施することを特徴とする請求項１記載の論理シミュレーション装置。
- 抽出手段は、プライマリ入力及び論理セルのデータ出力ポイントをスタートポイントとする一方、プライマリ出力及び論理セルのデータ入力ポイントをエンドポイントとして、そのスタートポイントからエンドポイントに至る論理パスを抽出し、同一のエンドポイントに至る論理パスの集合をロジックコーンとして統合することを特徴とする請求項１記載の論理シミュレーション装置。
- 検証手段は、高速化対象部と高速化非対象部が隣接し、その高速化非対象部が当該隣接部分のデータ出力ポイントに接続されている場合、その隣接部分の遅延情報を考慮して、その高速化非対象部の論理シミュレーションを実施することを特徴とする請求項３記載の論理シミュレーション装置。
- 検証手段は、高速化対象部と高速化非対象部が隣接し、その高速化非対象部が当該隣接部分のデータ入力ポイントに接続されている場合、その隣接部分のタイミングチェック情報を考慮して、その高速化非対象部の論理シミュレーションを実施することを特徴とする請求項３記載の論理シミュレーション装置。
- 検証手段は、高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、各データの論理を考慮して当該論理セルの出力値を決定することを特徴とする請求項１記載の論理シミュレーション装置。
- 検証手段は、高速化対象部及び高速化非対象部の論理シミュレーションを実施する際、ある論理セルが高速化対象部と高速化非対象部からデータを受ける場合、各データのタイミングチェックを実施して、タイミング違反を検出すると当該論理セルの出力値を不定値に設定することを特徴とする請求項１記載の論理シミュレーション装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002350118A JP4145642B2 (ja) | 2002-12-02 | 2002-12-02 | 論理シミュレーション装置 |
| US10/700,670 US6978429B2 (en) | 2002-12-02 | 2003-11-05 | Logic simulation apparatus for performing logic simulation in high speed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002350118A JP4145642B2 (ja) | 2002-12-02 | 2002-12-02 | 論理シミュレーション装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004185213A JP2004185213A (ja) | 2004-07-02 |
| JP2004185213A5 JP2004185213A5 (ja) | 2005-09-22 |
| JP4145642B2 true JP4145642B2 (ja) | 2008-09-03 |
Family
ID=32376152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002350118A Expired - Fee Related JP4145642B2 (ja) | 2002-12-02 | 2002-12-02 | 論理シミュレーション装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6978429B2 (ja) |
| JP (1) | JP4145642B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040093198A1 (en) * | 2002-11-08 | 2004-05-13 | Carbon Design Systems | Hardware simulation with access restrictions |
| JP4901702B2 (ja) * | 2007-11-27 | 2012-03-21 | 株式会社東芝 | 回路設計方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3265384B2 (ja) | 1993-02-16 | 2002-03-11 | 三菱電機株式会社 | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 |
| JPH0822486A (ja) | 1994-07-05 | 1996-01-23 | Hitachi Ltd | 論理回路シミュレ−ション方法 |
| JP3186535B2 (ja) | 1995-09-05 | 2001-07-11 | 松下電器産業株式会社 | シミュレーション装置 |
| JP2001022808A (ja) | 1999-07-08 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 論理回路削減装置ならびに論理シミュレーション方法および装置 |
| US6442741B1 (en) * | 2000-10-06 | 2002-08-27 | Lsi Logic Corporation | Method of automatically generating schematic and waveform diagrams for analysis of timing margins and signal skews of relevant logic cells using input signal predictors and transition times |
| US6567962B2 (en) * | 2000-11-30 | 2003-05-20 | International Business Machines Corporation | Method, apparatus, and program for multiple clock domain partitioning through retiming |
| US6643836B2 (en) * | 2001-08-29 | 2003-11-04 | Intel Corporation | Displaying information relating to a logic design |
| US6668362B1 (en) * | 2002-01-09 | 2003-12-23 | Synopsys, Inc. | Hierarchical verification for equivalence checking of designs |
-
2002
- 2002-12-02 JP JP2002350118A patent/JP4145642B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-05 US US10/700,670 patent/US6978429B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6978429B2 (en) | 2005-12-20 |
| US20040107086A1 (en) | 2004-06-03 |
| JP2004185213A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050216247A1 (en) | Method and program for verifying logic circuit having asynchronous interface | |
| US20080098271A1 (en) | System and Method for Verification and Generation of Timing Exceptions | |
| JP2002267719A (ja) | 半導体集積回路及びそのテスト方法 | |
| JP2006048525A (ja) | シミュレーション方法 | |
| CN115470748A (zh) | 一种芯片仿真加速方法、装置、电子设备及存储介质 | |
| JP2003307551A (ja) | 半導体集積回路および半導体集積回路の設計方法 | |
| US20150143307A1 (en) | Sequential clock gating using net activity and xor technique on semiconductor designs including already gated pipeline design | |
| US9449127B1 (en) | System for verifying timing constraints of IC design | |
| US5903577A (en) | Method and apparatus for analyzing digital circuits | |
| JP4145642B2 (ja) | 論理シミュレーション装置 | |
| JP2003022293A (ja) | クロック動作回路の電力消費低減方法 | |
| Borriello | Combining event and data-flow graphs in behavioral synthesis | |
| US7424417B2 (en) | System and method for clock domain grouping using data path relationships | |
| US7216321B2 (en) | Pattern recognition in an integrated circuit design | |
| JP2009187344A (ja) | 非同期論理回路検証装置およびその方法、並びにプログラム | |
| JP5104356B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
| JP4307169B2 (ja) | 遅延検証装置 | |
| JP2000011031A (ja) | 半導体集積回路の論理回路検証装置および論理回路検証方法 | |
| JP5145167B2 (ja) | クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体 | |
| Tarawneh et al. | Xprova: Formal Verification Tool with Built-in Metastability Modeling | |
| JP7354815B2 (ja) | 検証支援装置、検証支援方法および検証支援プログラム | |
| JP2812257B2 (ja) | 論理シミュレーションモデル作成方法 | |
| JP2004185311A (ja) | 非同期回路検証支援装置 | |
| JP2021077282A (ja) | タイミング制約抽出装置、タイミング制約抽出方法およびタイミング制約抽出プログラム | |
| JP3652220B2 (ja) | 論理回路検証装置及び論理回路検証方法及び論理回路検証プログラムを格納した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |