JP3185682B2 - 放熱板付誘電体基板 - Google Patents

放熱板付誘電体基板

Info

Publication number
JP3185682B2
JP3185682B2 JP26923696A JP26923696A JP3185682B2 JP 3185682 B2 JP3185682 B2 JP 3185682B2 JP 26923696 A JP26923696 A JP 26923696A JP 26923696 A JP26923696 A JP 26923696A JP 3185682 B2 JP3185682 B2 JP 3185682B2
Authority
JP
Japan
Prior art keywords
dielectric substrate
heat
heat sink
generating element
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26923696A
Other languages
English (en)
Other versions
JPH1098138A (ja
Inventor
秀史 須崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP26923696A priority Critical patent/JP3185682B2/ja
Priority to US08/933,484 priority patent/US5995371A/en
Priority to EP97116386A priority patent/EP0831530A3/en
Publication of JPH1098138A publication Critical patent/JPH1098138A/ja
Application granted granted Critical
Publication of JP3185682B2 publication Critical patent/JP3185682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は移動体通信機用のパ
ワーモジュール等に使用される発熱量が多い高出力トラ
ンジスタや高出力集積回路等の発熱性素子を実装する放
熱板付誘電体基板に関するものである。
【０００２】
【従来の技術】図８の（ａ）には放熱板付誘電体基板の
構造例が示され、図８の（ｂ）には図８の（ａ）に示す
Ａ−Ａ部分の断面図が示されている。この放熱板付誘電
体基板は、誘電体基板１と、メタルブロック２と、放熱
板３と、高出力トランジスタ（パワートランジスタ）や
集積回路（ＩＣ）等の発熱量の大きな発熱性素子５と、
接続端子７とを有して構成されている。
【０００３】図８の（ａ）と（ｂ）に示すように、放熱
板３の上側に誘電体基板１が取り付けられている。この
誘電体基板１には実装する発熱性素子５の数だけ貫通孔
４が形成され、これら貫通孔４の内部にはメタルブロッ
ク２がそれぞれ挿入されており、これらメタルブロック
２の底面は放熱板３に接続されている。上記各メタルブ
ロック２の表面にはそれぞれ一対一に対応した発熱性素
子５が実装されており、各メタルブロック２の表面は対
応する発熱性素子５よりも広い面積を有している。上記
メタルブロック２と貫通孔４の周壁の間には空隙が設け
られている。
【０００４】上記誘電体基板１の表面には回路パターン
（図示せず）とランドパターン８が形成され、また、発
熱性素子５以外の部品（図示せず）が搭載されており、
上記発熱性素子５とランドパターン８はワイヤー１０に
より配線接続され、発熱性素子５はランドパターン８と
ワイヤー１０を介して予め定められた回路パターンの接
続位置に導通接続されている。
【０００５】前記放熱板３は熱伝導率の高いもので、誘
電体基板１の端部から食み出した端子部１１を有してお
り、発熱性素子５が発した熱はメタルブロック２を介し
放熱板３に伝わり、放熱板３はその発熱性素子５の発熱
を端子部１１から外部へ放出している。
【０００６】なお、図中に示す７は上記構成の放熱板付
誘電体基板が取り付けられるマザーボード（図示せず）
に放熱板付誘電体基板を取り付けるための接続端子を示
している。
【０００７】
【発明が解決しようとする課題】ところで、上記の如
く、上記構成の放熱板付誘電体基板には１個の発熱性素
子５に対して一個の貫通孔４が設けられる。この貫通孔
４は、図８の（ａ）に示すように、発熱性素子５の面よ
りも広い面を持つメタルブロック２を挿入でき、しか
も、誘電体基板１とメタルブロック２の間に空隙を形成
することが可能な孔の大きさを有していなければなら
ず、貫通孔４の大きさは発熱性素子５の面の大きさより
もかなり大きいものである。
【０００８】上記誘電体基板１に形成する貫通孔４の個
数とその大きさは予め定まり、貫通孔４の大きさは小さ
くできないので、放熱板付誘電体基板の小型化を図るた
めに、誘電体基板１を小さくしようとすると、誘電体基
板１に占める貫通孔４の占有面積が非常に大きくなっ
て、誘電体基板に、予め定まる必要最低限の回路パター
ン形成領域や、発熱性素子以外の部品を搭載するための
部品搭載領域を確保できないという問題が生じ、放熱板
付誘電体基板の小型化が困難であった。
【０００９】また、誘電体基板１が多層構造で各層に回
路パターンが形成される場合には、上記のように、各層
に貫通孔４が形成されるので、各層の回路パターン形成
領域が狭く、回路パターン形成領域を確保するためには
誘電体基板１を大型化しなければならず放熱板付誘電体
基板が大型化してしまうという問題がある。
【００１０】本発明は上記課題を解決するためになされ
たものであり、その目的は、小型化が可能で、しかも、
発熱性素子の発熱を確実に外部に放出することができる
放熱板付誘電体基板を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は次のような構成をもって前記課題を解決す
る手段としている。すなわち、第1の発明は、誘電体基
板の表面に実装された発熱性素子の発熱を外部へ放出す
る放熱板が備えられた放熱板付誘電体基板において、上
記誘電体基板には回路パターンとランドパターンと部品
が設けられ、該誘電体基板の表面には一端側から他端側
に渡る溝が形成され、この溝の伸長方向に伸長形成され
た放熱板が端部を誘電体基板の両端側から伸長方向に食
み出して溝に収容されており、誘電体基板の両端側から
食み出した放熱板の食み出し端部は誘電体基板の厚み方
向に沿って誘電体基板の裏面に向けて折り曲げられ、さ
らに、上記裏面と平行に外部に向けて折り曲げられ、そ
の平行折り曲げ部の裏面は誘電体基板の裏面と面一にな
っており、この放熱板の表面に前記発熱性素子が実装さ
れ、この発熱性素子は対応する上記ランドパターンとワ
イヤを介して導通接続されている構成をもって前記課題
を解決する手段としている。
【００１２】第２の発明は、誘電体基板の表面に実装さ
れた発熱性素子の発熱を外部へ放出する放熱板が備えら
れた放熱板付誘電体基板において、上記誘電体基板には
回路パターンとランドパターンと部品が設けられてお
り、該誘電体基板表面の発熱性素子実装領域には凹部が
形成され、誘電体基板の表面の一端側から上記凹部を通
して他端側に至る放熱板が端部を誘電体基板の両端側か
ら伸長方向に食み出し て誘電体基板に備えられ、誘電
体基板の両端側から食み出した放熱板の食み出し端部は
誘電体基板の厚み方向に沿って誘電体基板の裏面に向け
て折り曲げられ、さらに、上記裏面と平行に外部に向け
て折り曲げられ、その平行折り曲げ部の裏面は誘電体基
板の裏面と面一になっており、上記放熱板には前記誘電
体基板の凹部に対応する位置に該凹部に嵌まる折曲凹部
が形成されており、この折曲凹部の底面に前記発熱性素
子が実装され、この発熱性素子は対応する上記ランドパ
ターンとワイヤを介して導通接続されている構成をもっ
て前記課題を解決する手段としている。
【００１３】第３の発明は、誘電体基板の表面に実装さ
れた発熱性素子の発熱を外部へ放出する放熱板が備えら
れた放熱板付誘電体基板において、上記誘電体基板には
回路パターンとランドパターンと部品が設けられ、該誘
電体基板の表面には一端側から他端側に渡る溝が形成さ
れ、この溝の伸長方向に伸長形成された放熱板が端部を
誘電体基板の両端側から伸長方向に食み出して溝に収容
されており、誘電体基板の両端側から食み出した放熱板
の食み出し端部にＬ字形状の脚部が取り付けられて放熱
板が構成され、上記Ｌ字形状脚部の足の裏面は誘電体基
板の裏面と面一になっており、この放熱板の表面に前記
発熱性素子が実装され、この発熱性素子は対応する上記
ランドパターンとワイヤを介して導通接続されている構
成をもって前記課題を解決する手段としている。
【００１４】第４の発明は、誘電体基板の表面に実装さ
れた発熱性素子の発熱を外部へ放出する放熱板が備えら
れた放熱板付誘電体基板において、上記誘電体基板には
回路パターンとランドパターンと部品が設けられてお
り、該誘電体基板表面の発熱性素子実装領域には凹部が
形成され、誘電体基板の表面の一端側から上記凹部を通
して他端側に至る放熱板が端部を誘電体基板の両端側か
ら伸長方向に食み出して誘電体基板に備えられ、誘電体
基板の両端側から食み出した放熱板の食み出し端部にＬ
字形状の脚部が取り付けられて放熱板が構成され、上記
Ｌ字形状脚部の足の裏面は誘電体基板の裏面と面一にな
っており、上記放熱板には前記誘電体基板の凹部に対応
する位置に該凹部に嵌まる折曲凹部が形成されており、
この折曲凹部の底面に前記発熱性素子が実装され、この
発熱性素子は対応する上記ランドパターンとワイヤを介
して導通接続されている構成をもって前記課題を解決す
る手段としている。
【００１５】上記構成の発明において、例えば、誘電体
基板の表面に溝が形成され、その溝に放熱板が嵌めら
れ、この放熱板の表面に発熱性素子が実装されるので、
発熱性素子が発した熱は放熱板に直に伝わり外部へ放出
される。
【００１６】上記放熱板の幅（溝の幅）は狭くすること
が可能で、誘電体基板の発熱性素子実装面に占める放熱
板の占有面積の割合を、従来の誘電体基板の発熱性素子
実装面に占める貫通孔の占有面積の割合よりも格段に小
さくすることが可能である。このことから、回路パター
ン形成領域や発熱性素子以外の部品の搭載領域を拡大す
ることが可能で、その拡大分、誘電体基板を小さくする
ことができ、放熱板付誘電体基板の小型化が図れる。
【００１７】特に、誘電体基板が多層構造になっている
場合には、誘電体基板の表面側に溝が形成されるだけな
ので、溝の底面よりも下側の各層は層の全面が回路パタ
ーン形成領域となり、誘電体基板の回路パターン形成領
域が大幅に拡大する。この回路パターン形成領域の拡大
分、誘電体基板を小さくすることが可能で、より一層の
放熱板付誘電体基板の小型化が図れる。
【００１８】
【発明の実施の形態】以下、この発明にかかる実施形態
例を図面に基づき説明する。なお、以下に説明する各実
施形態例の説明において、従来例と同一名称部分には同
一符号を付し、その重複説明は省略する。
【００１９】図１の（ａ）には第１の実施形態例の放熱
板付誘電体基板の斜視図が示され、図１の（ｂ）には上
記図１の（ａ）の放熱板付誘電体基板を図１の（ａ）に
示す横側面側から見た側面図が示されている。また、図
２には図１の（ａ）と（ｂ）に示す放熱板付誘電体基板
を分解した分解図が示されている。
【００２０】この実施形態例の放熱板付誘電体基板は、
セラミックスやガラスエポキシ等で形成された誘電体基
板１と、放熱板３と、発熱性素子５とを有して構成され
ている。図２に示すように、誘電体基板１の表面には一
端側から予め定められた発熱性素子５の実装領域を通っ
て他端側に渡る溝１２が形成されており、図１の（ａ）
と（ｂ）に示すように、この溝１２に放熱板３が嵌めら
れている。
【００２１】この放熱板３は上記溝１２に嵌まる帯状板
と成し、この放熱板３の端部は誘電体基板１の両端側か
ら食み出し、図１の（ｂ）に示すように、この食み出し
端部１６は、誘電体基板１の厚み方向に沿って該誘電体
基板１の裏面に向かって折り曲げられ、さらに、誘電体
基板１の裏面と平行に外部に向けて折り曲げられてい
る。この平行折り曲げ部１７の裏面は誘電体基板１の裏
面と面一になっており、放熱板付誘電体基板が取り付け
られるマザーボード１５の面に表面実装することが可能
な形状になっている。
【００２２】また、上記溝１２の深さは前記放熱板３の
厚みと同じで、溝１２に放熱板３を嵌め込んだ状態で誘
電体基板１の表面と放熱板３の表面が面一になるように
形成されており、発熱性素子５以外の表面実装部品やベ
アチップ等の部品を誘電体基板１の表面と放熱板３に渡
して搭載することができる。
【００２３】上記放熱板３の表面に発熱性素子５が実装
される。また、溝１２が形成されている部分以外の誘電
体基板１の表面に上記発熱性素子５に対応するランドパ
ターン８が形成されており、発熱性素子５と該発熱性素
子５に対応したランドパターン８はワイヤー１０により
導通接続されている。
【００２４】さらに、誘電体基板１の側面には端子６が
形成されており、この端子６により誘電体基板１をマザ
ーボード１５に装着固定することができると共に、誘電
体基板１の回路は端子６を介してマザーボード１５の回
路に導通接続される。
【００２５】第１の実施形態例の放熱板付誘電体基板は
上記のように構成されており、発熱性素子５が発した熱
は放熱板３に直に伝わり、放熱板３の端部１６を介して
マザーボード１５に放出される。
【００２６】上記放熱板付誘電体基板を製造する際に
は、図２に示すように、端子６やランドパターン８や溝
１２や回路パターン（図示せず）を形成した誘電体基板
１と、折曲形成した放熱板３と、発熱性素子５とをそれ
ぞれ別々に製造しておき、誘電体基板１の溝１２に放熱
板３を嵌め込み、その放熱板３の表面に発熱性素子５を
実装し、発熱性素子５とランドパターン８をワイヤー１
０により配線接続して放熱板付誘電体基板が完成する。
【００２７】第１の実施形態例によれば、誘電体基板１
の発熱性素子５の実装面に放熱板３を備え、この放熱板
３の表面に発熱性素子５を実装する構成にしたので、従
来のように誘電体基板１の裏面に放熱板３を設けたため
に、誘電体基板１の表面の発熱性素子５が発した熱を裏
面の放熱板３に伝えるためのメタルブロック２と貫通孔
４を設ける必要がなく、このため、放熱板付誘電体基板
を製造する際に、貫通孔４の内部にメタルブロック２を
挿入するという手間を省くことができ、放熱板付誘電体
基板の製造作業の簡略化を図ることができる。
【００２８】また、図２に示す放熱板３の幅Ｄ（溝１２
の幅）は発熱性素子５の幅と同程度に狭くすることがで
き、その放熱板３の幅Ｄは非常に狭いので、誘電体基板
１に占める放熱板３の占有面積の割合を図５に示す誘電
体基板１に占める貫通孔４の占有面積の割合よりも格段
に小さくすることができる。このことから、回路パター
ン形成領域や部品搭載領域を拡大することができ、この
拡大できる分、誘電体基板１を小型化することができ、
放熱板付誘電体基板の小型化を図ることができる。
【００２９】また、誘電体基板１の発熱性素子実装面に
上記放熱板３が嵌まる溝１２を形成したので、誘電体基
板１に対する放熱板３の取り付け位置の位置決めが容易
となる。さらに、放熱板３の端部を誘電体基板１の両端
側から食み出し、その食み出し端部１６を誘電体基板１
の厚み方向に沿って該誘電体基板１の裏面に向かって折
り曲げたので、放熱板３を誘電体基板１に対してより位
置精度よく取り付けることが可能となる。
【００３０】さらに、放熱板３の食み出し端部１６を誘
電体基板１の裏面に平行に折り曲げたので、その平行折
り曲げ部１７の裏面が誘電体基板１の裏面と面一にな
り、放熱板付誘電体基板を一個の表面実装部品と同様に
扱ってマザーボード１５等に表面実装することができ
る。さらにまた、上記平行折り曲げ部１７の裏面全面が
マザーボード１５の表面に接するので、発熱性素子５の
発熱を効率よくマザーボード１５に放出することができ
る。
【００３１】さらに、上記の如く、誘電体基板１に貫通
孔４を設けないので、誘電体基板１が多層構造である場
合には、誘電体基板１の表面だけに溝１２が形成される
ことから、溝１２の底面よりも下層の各層は全面を回路
パターン形成領域に当てることができ、誘電体基板１の
回路パターン形成領域の大幅な拡大が図れ、その拡大
分、放熱板付誘電体基板のより一層の小型化を促進する
ことが可能となる。
【００３２】ところで、従来の放熱板付誘電体基板は誘
電体基板１と放熱板３の２層構造であり、放熱板付誘電
体基板が大型化していた。これに対して、この実施形態
例では、誘電体基板１の表面と放熱板３の表面が面一
で、かつ、放熱板３の平行折り曲げ部１７の裏面と誘電
体基板１の裏面も面一になっているので、放熱板付誘電
体基板の厚みはほぼ誘電体基板１の厚みと同様の薄さで
あり、放熱板付誘電体基板の小型化を容易にすることが
できる。
【００３３】以下、第２の実施形態例を説明する。図３
の（ａ）には第２の実施形態例の放熱板付誘電体基板の
斜視図が示され、図３の（ｂ）には図３の（ａ）に示す
横側面から放熱板付誘電体基板を見たときの側面図が示
されている。また、図４には図３の（ａ）や（ｂ）に示
される放熱板付誘電体基板の分解図が示されている。
【００３４】この実施形態例において特徴的なことは、
前記第１の実施形態例に示す溝１２の代わりに、凹部で
あるキャビティ１４を誘電体基板１の発熱性素子５の実
装領域に設け、放熱板３を誘電体基板１の表面の一端側
から上記キャビティ１４を通して他端側に渡す構成にし
たことである。上記以外の構成は前記第１の実施形態例
と同様であるため、その重複説明は省略する。
【００３５】上記の如く、誘電体基板１の表面にはキャ
ビティ１４が形成され、このキャビティ１４は発熱性素
子５の実装領域に形成されている。放熱板３は誘電体基
板１の表面の一端側から前記キャビティ１４を通り他端
側に至る帯状板と成し、図４に示すように、この放熱板
３には前記キャビティ１４に対応する位置に該キャビテ
ィ１４に嵌まる折曲凹部１８が形成されている。この折
曲凹部１８の底面に、図３の（ａ）と（ｂ）に示される
ように、発熱性素子５が実装され、この発熱性素子５は
ワイヤー１０により誘電体基板１の表面に形成されたラ
ンドパターン８と接続される。
【００３６】この実施形態例によれば、誘電体基板１の
発熱性素子５の実装面に放熱板３を備える構成にしたの
で、従来のようなメタルブロック２と貫通孔４を誘電体
基板に設ける必要がなくなり、また、放熱板３の幅を発
熱性素子５の幅と同程度に狭くできるので、前記第１の
実施形態例と同様に、放熱板付誘電体基板の小型化を図
ることが容易となる。
【００３７】また、キャビティ１４が設けられているの
で、放熱板３を取り付ける際に位置決めが容易となり取
り付け精度を向上させることができる。さらに、誘電体
基板１から食み出した放熱板３の端部１６を誘電体基板
１の厚み方向に沿って折り曲げたので、放熱板３の取り
付け精度をより向上させることができる。
【００３８】さらにまた、放熱板３の平行折り曲げ部１
７の裏面を誘電体基板１の裏面と面一にしたので、前記
第１の実施形態例と同様に、放熱板付誘電体基板を一個
の表面実装部品としてマザーボード１５に表面実装する
ことができ、しかも、発熱性素子５の発熱をマザーボー
ド１５へ効率よく送出することができるようになる。
【００３９】なお、本発明は上記各実施形態例に限定さ
れるものではなく、さまざまな実施の形態を採り得る。
例えば、上記各実施形態例では、１枚の帯状板を折曲形
成して放熱板３が構成されていたが、図５の（ａ）や図
６の（ａ）に示すように、天板２０と、Ｌ字形状の脚部
２１との別個独立の部材により放熱板３を構成してもよ
い。この場合には、図５の（ｂ）や図６の（ｂ）や図７
の（ａ）や図７の（ｂ）に示すように、天板２０の両端
部に脚部２１がそれぞれ取り付けられ天板２０と脚部２
１が一体化して放熱板３が形成される。
【００４０】上記天板２０が、前記各実施形態例に示し
た誘電体基板１の表面に取り付けられる放熱板３の天板
部分に対応し、この天板２０の表面に、前記各実施形態
例同様に、発熱性素子５が実装される。
【００４１】また、前記Ｌ字形状の脚部２１は、前記各
実施形態例に示した放熱板３の食み出し端部１６に対応
し、例えば天板２０と脚部２１から成る放熱板３を誘電
体基板１に取り付けたときに、脚部２１の足２２の裏面
が誘電体基板１の裏面と面一になるように脚部２１を形
成する。
【００４２】また、第１の実施形態例では、溝１２の深
さは放熱板３の厚みと同程度であったが、溝１２の深さ
は放熱板３の厚みと異なってもよい。さらに、第２の実
施形態例では、放熱板３の折曲凹部１８の底面に発熱性
素子５を形成していたが、本発明の応用例として、折曲
凹部１８の底面以外の放熱板３の表面領域に発熱性素子
５を形成するようにしてもよい。
【００４３】
【発明の効果】この発明によれば、誘電体基板の表面に
放熱板を備え、放熱板の表面に発熱性素子を実装する構
成にしたので、従来例に示した貫通孔を誘電体基板に設
ける必要がなく、また、放熱板の幅を発熱性素子の幅と
同程度に非常に狭くすることができることから、誘電体
基板の表面に占める放熱板の占有面積の割合を、従来例
に示した誘電体基板の表面に占める貫通孔の占有面積の
割合よりも格段に小さくすることが可能である。このこ
とから、必要最低限の回路パターン形成領域や発熱性素
子以外の部品の搭載領域を確保しながら、誘電体基板を
小型化することができ、放熱板付誘電体基板の小型化を
図ることができる。
【００４４】誘電体基板の表面に溝を形成したものや、
誘電体基板の表面に凹部を形成したものにあっては、放
熱板を取り付ける際に、放熱板の取り付けの位置決めが
容易であり、放熱板の取り付けに要する時間の短縮を図
ることができる。
【００４５】また、この発明では誘電体基板に貫通孔を
設けなくてもよく、また、上記溝又は凹部は誘電体基板
の表面側に形成されることから、誘電体基板が多層構造
である場合には、上記溝又は凹部の底面よりも下側の各
層は全面を回路パターン形成領域に当てることができ
る。このことから、回路パターン形成領域の拡大を図る
ことができ、その拡大分、誘電体基板を小型化すること
ができる。
【００４６】さらに、誘電体基板の両端側から食み出し
た放熱板の端部を誘電体基板の厚み方向に沿って該誘電
体基板の裏面に向かって折り曲げ、さらに、誘電体基板
の裏面と平行に外部に向かって折り曲げたものや、誘電
体基板の両端側から食み出した放熱板の端部にＬ字形状
の脚部を取り付けたものにあっては、放熱板の取り付け
の位置決めの精度をより向上させることができる。
【００４７】その上、誘電体基板の裏面と平行に折り曲
げられた放熱板の平行折り曲げ部やＬ字形状脚部の足の
裏面は誘電体基板の裏面と面一になるので、放熱板付誘
電体基板を取り付けるマザーボード等の基板表面に表面
実装部品として表面実装することができる。また、上記
平行折り曲げ部やＬ字形状脚部の足の裏面全面が上記マ
ザーボード等の基板表面に接するので、発熱性素子が発
した熱を効率よくマザーボード等に放出することができ
る。
【図面の簡単な説明】
【図１】第１の実施形態例を示す説明図である。
【図２】図１の放熱板付誘電体基板を分解した状態を示
す分解図である。
【図３】第２の実施形態例を示す説明図である。
【図４】図３の放熱板付誘電体基板を分解した状態を示
す分解図である。
【図５】第１の実施形態例に示した放熱板のその他の構
成例を表す説明図である。
【図６】第２の実施形態例に示した放熱板のその他の構
成例を表す説明図である。
【図７】さらにその他の放熱板の構成例を示す説明図で
ある。
【図８】従来例を示す説明図である。
【符号の説明】
１ 誘電体基板 ３ 放熱板 ５ 発熱性素子 １２ 溝 １４ キャビティ １６ 食み出し端部 １７ 平行折り曲げ部 １８ 折曲凹部 ２１ 脚部 ２２ 足

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 誘電体基板の表面に実装された発熱性素
    子の発熱を外部へ放出する放熱板が備えられた放熱板付
    誘電体基板において、上記誘電体基板には回路パターン
    とランドパターンと部品が設けられ、該誘電体基板の表
    面には一端側から他端側に渡る溝が形成され、この溝の
    伸長方向に伸長形成された放熱板が端部を誘電体基板の
    両端側から伸長方向に食み出して溝に収容されており、
    誘電体基板の両端側から食み出した放熱板の食み出し端
    部は誘電体基板の厚み方向に沿って誘電体基板の裏面に
    向けて折り曲げられ、さらに、上記裏面と平行に外部に
    向けて折り曲げられ、その平行折り曲げ部の裏面は誘電
    体基板の裏面と面一になっており、この放熱板の表面に
    前記発熱性素子が実装され、この発熱性素子は対応する
    上記ランドパターンとワイヤを介して導通接続されてい
    る構成としたことを特徴とする放熱板付誘電体基板。
  2. 【請求項２】 誘電体基板の表面に実装された発熱性素
    子の発熱を外部へ放出する放熱板が備えられた放熱板付
    誘電体基板において、上記誘電体基板には回路パターン
    とランドパターンと部品が設けられており、該誘電体基
    板表面の発熱性素子実装領域には凹部が形成され、誘電
    体基板の表面の一端側から上記凹部を 通して他端側に
    至る放熱板が端部を誘電体基板の両端側から伸長方向に
    食み出し て誘電体基板に備えられ、誘電体基板の両端
    側から食み出した放熱板の食み出し端部は誘電体基板の
    厚み方向に沿って誘電体基板の裏面に向けて折り曲げら
    れ、さらに、上記裏面と平行に外部に向けて折り曲げら
    れ、その平行折り曲げ部の裏面は誘電体基板の裏面と面
    一になっており、上記放熱板には前記誘電体基板の凹部
    に対応する位置に該凹部に嵌まる折曲凹部が形成されて
    おり、この折曲凹部の底面に前記発熱性素子が実装さ
    れ、この発熱性素子は対応する上記ランドパターンとワ
    イヤを介して導通接続されている構成としたことを特徴
    とする放熱板付誘電体基板。
  3. 【請求項３】 誘電体基板の表面に実装された発熱性素
    子の発熱を外部へ放出する放熱板が備えられた放熱板付
    誘電体基板において、上記誘電体基板には回路パターン
    とランドパターンと部品が設けられ、該誘電体基板の表
    面には一端側から他端側に渡る溝が形成され、この溝の
    伸長方向に伸長形成された放熱板が端部を誘電体基板の
    両端側から伸長方向に食み出して溝に収容されており、
    誘電体基板の両端側から食み出した放熱板の食み出し端
    部にＬ字形状の脚部が取り付けられて放熱板が構成さ
    れ、上記Ｌ字形状脚部の足の裏面は誘電体基板の裏面と
    面一になっており、この放熱板の表面に前記発熱性素子
    が実装され、この発熱性素子は対応する上記ランドパタ
    ーンとワイヤを介して導通接続されている構成としたこ
    とを特徴とする放熱板付誘電体基板。
  4. 【請求項４】 誘電体基板の表面に実装された発熱性素
    子の発熱を外部へ放出する放熱板が備えられた放熱板付
    誘電体基板において、上記誘電体基板には回路パターン
    とランドパターンと部品が設けられており、該誘電体基
    板表面の発熱性素子実装領域には凹部が形成され、誘電
    体基板の表面の一端側から上記凹部を 通して他端側に
    至る放熱板が端部を誘電体基板の両端側から伸長方向に
    食み出し て誘電体基板に備えられ、誘電体基板の両端
    側から食み出した放熱板の食み出し端部にＬ字形状の脚
    部が取り付けられて放熱板が構成され、上記Ｌ字形状脚
    部の足の裏面は誘電体基板の裏面と面一になっており、
    上記放熱板には前記誘電体基板の凹部に対応する位置に
    該凹部に嵌まる折曲凹部が形成されており、この折曲凹
    部の底面に前記発熱性素子が実装され、この発熱性素子
    は対応する上記ランドパターンとワイヤを介して導通接
    続されている構成としたことを特徴とする放熱板付誘電
    体基板。
JP26923696A 1996-09-19 1996-09-19 放熱板付誘電体基板 Expired - Fee Related JP3185682B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26923696A JP3185682B2 (ja) 1996-09-19 1996-09-19 放熱板付誘電体基板
US08/933,484 US5995371A (en) 1996-09-19 1997-09-18 Integrated dielectric substrate
EP97116386A EP0831530A3 (en) 1996-09-19 1997-09-19 Integrated dielectric substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26923696A JP3185682B2 (ja) 1996-09-19 1996-09-19 放熱板付誘電体基板

Publications (2)

Publication Number Publication Date
JPH1098138A JPH1098138A (ja) 1998-04-14
JP3185682B2 true JP3185682B2 (ja) 2001-07-11

Family

ID=17469563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26923696A Expired - Fee Related JP3185682B2 (ja) 1996-09-19 1996-09-19 放熱板付誘電体基板

Country Status (3)

Country Link
US (1) US5995371A (ja)
EP (1) EP0831530A3 (ja)
JP (1) JP3185682B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2260942A3 (en) * 2002-05-13 2011-03-09 Becton, Dickinson and Company Protease Inhibitor Sample Collection System
CN102845143B (zh) 2009-08-18 2015-05-20 惠普发展公司，有限责任合伙企业 装置安装系统和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866571A (en) * 1982-06-21 1989-09-12 Olin Corporation Semiconductor package
US4630172A (en) * 1983-03-09 1986-12-16 Printed Circuits International Semiconductor chip carrier package with a heat sink
JPS60143651A (ja) * 1983-12-29 1985-07-29 Matsushita Electric Ind Co Ltd 半導体装置
US4598308A (en) * 1984-04-02 1986-07-01 Burroughs Corporation Easily repairable, low cost, high speed electromechanical assembly of integrated circuit die
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
FR2596607A1 (fr) * 1986-03-28 1987-10-02 Bull Sa Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
FR2611986B1 (fr) * 1987-03-03 1989-12-08 Thomson Semiconducteurs Structure de circuit hybride complexe et procede de fabrication
US4859805A (en) * 1987-09-19 1989-08-22 Nippon Cmk Corp. Printed wiring board
DE4204391A1 (de) * 1992-02-14 1993-08-19 Rheinmetall Gmbh Leiterkarte fuer eine leistungshalbleiter aufweisende leistungselektronikschaltung
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
JPH06181396A (ja) * 1992-12-14 1994-06-28 Furukawa Electric Co Ltd:The 回路基板のヒートパイプ式冷却装置
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JP3671457B2 (ja) * 1995-06-07 2005-07-13 株式会社デンソー 多層基板

Also Published As

Publication number Publication date
EP0831530A2 (en) 1998-03-25
JPH1098138A (ja) 1998-04-14
US5995371A (en) 1999-11-30
EP0831530A3 (en) 2000-03-22

Similar Documents

Publication Publication Date Title
JP3619670B2 (ja) 電子機器
JPH1174427A (ja) 回路素子の放熱構造
JP2006351976A (ja) 回路モジュールおよび回路装置
JPH08274421A (ja) 電子回路ユニット
JP2000332171A (ja) 発熱素子の放熱構造およびその放熱構造を有するモジュール
JP3185682B2 (ja) 放熱板付誘電体基板
JPH10135582A (ja) 電子回路ユニット
JP2925475B2 (ja) 電子装置の放熱構造
JP2001244669A (ja) 電子部品の放熱構造
JPH0515036A (ja) 電気接続箱
JPH09199665A (ja) 実装装置
JP2684893B2 (ja) 混成集積回路装置
JP2000059003A (ja) ハイブリッドモジュール
KR20080004734A (ko) 발열소자의 방열구조
JP7004746B2 (ja) ヒートシンク
JPH0346387A (ja) 電子回路装置
JP3318511B2 (ja) カード型半導体装置の実装構造
JP2004303860A (ja) 電子部品の放熱構造
JP2007173631A (ja) プリント配線板の実装構造とそれを用いた放電灯点灯装置及びプロジェクタ
JPH03177095A (ja) 電子部品の放熱方法
JPH04245700A (ja) メタルベース基板装置
JP2000124644A (ja) カード型回路モジュール装置およびこれに使用する実装基板
JP2004228162A (ja) 電子制御装置
JP2003152139A (ja) 放熱装置
JP3123165B2 (ja) 集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees