JP3174248B2 - 半導体増幅装置 - Google Patents
半導体増幅装置Info
- Publication number
- JP3174248B2 JP3174248B2 JP21444195A JP21444195A JP3174248B2 JP 3174248 B2 JP3174248 B2 JP 3174248B2 JP 21444195 A JP21444195 A JP 21444195A JP 21444195 A JP21444195 A JP 21444195A JP 3174248 B2 JP3174248 B2 JP 3174248B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- semiconductor
- amplification factor
- amplifying device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、通信装置や画像処
理装置等において、高周波数、小振幅の信号を増幅する
ために利用される半導体増幅装置に関する。
理装置等において、高周波数、小振幅の信号を増幅する
ために利用される半導体増幅装置に関する。
【０００２】
【従来の技術】通信装置や画像処理装置等の小型化及び
軽量化に伴い、高周波数、小振幅の信号を増幅する半導
体増幅装置のニーズが高まっている。
軽量化に伴い、高周波数、小振幅の信号を増幅する半導
体増幅装置のニーズが高まっている。
【０００３】以下、従来の半導体増幅装置について説明
する。
する。
【０００４】図６は基本的な反転増幅回路の回路図であ
る。図６において、１１はオペアンプ、１２は第１の抵
抗、１３は第２の抵抗であり、入力端子１４に入力され
る信号Ｖinは、信号グランド電位Ｖsgを中心として増幅
され出力端子１５から信号Ｖout として出力される。第
１の抵抗１２の抵抗値をＲ1 、第２の抵抗１３の抵抗値
をＲ2 とすると、図６に示す反転増幅回路の増幅率Ａ
は、次式のようになる。 Ａ＝Ｒ2 ／Ｒ1 …（１）
る。図６において、１１はオペアンプ、１２は第１の抵
抗、１３は第２の抵抗であり、入力端子１４に入力され
る信号Ｖinは、信号グランド電位Ｖsgを中心として増幅
され出力端子１５から信号Ｖout として出力される。第
１の抵抗１２の抵抗値をＲ1 、第２の抵抗１３の抵抗値
をＲ2 とすると、図６に示す反転増幅回路の増幅率Ａ
は、次式のようになる。 Ａ＝Ｒ2 ／Ｒ1 …（１）
【０００５】また、この反転増幅回路を半導体装置とし
て実現するとき、第１の抵抗１２及び第２の抵抗１３は
半導体基板１６上に形成される。半導体基板１６には基
板電位が与えられている。
て実現するとき、第１の抵抗１２及び第２の抵抗１３は
半導体基板１６上に形成される。半導体基板１６には基
板電位が与えられている。
【０００６】
【発明が解決しようとする課題】ところが、従来の半導
体増幅装置には以下のような問題がある。
体増幅装置には以下のような問題がある。
【０００７】図７は第２の抵抗１３の構造を示す断面図
である。第２の抵抗１３は半導体基板１６上に絶縁膜１
８を介して形成される。このような構造により、第２の
抵抗１３と半導体基板１６との間に分布容量１７ａ〜１
７ｄが生じている。また、第２の抵抗１３の単位面積当
たりの分布容量の大きさは、製造工程により一意に決定
される。
である。第２の抵抗１３は半導体基板１６上に絶縁膜１
８を介して形成される。このような構造により、第２の
抵抗１３と半導体基板１６との間に分布容量１７ａ〜１
７ｄが生じている。また、第２の抵抗１３の単位面積当
たりの分布容量の大きさは、製造工程により一意に決定
される。
【０００８】図８は半導体増幅装置における増幅率の周
波数特性を示すグラフである。縦軸は増幅率、横軸は周
波数の対数である。実線は図６に示す従来の半導体増幅
装置における増幅率の周波数特性であり、破線は理想的
な半導体増幅装置における増幅率の周波数特性である。
また、斜線部Ｗは増幅する対象となる信号の周波数帯域
である。
波数特性を示すグラフである。縦軸は増幅率、横軸は周
波数の対数である。実線は図６に示す従来の半導体増幅
装置における増幅率の周波数特性であり、破線は理想的
な半導体増幅装置における増幅率の周波数特性である。
また、斜線部Ｗは増幅する対象となる信号の周波数帯域
である。
【０００９】半導体増幅装置の増幅率は、破線で示すよ
うに周波数にかかわらず一定であることが理想であり、
周波数帯域Ｗの信号は一律に増幅されることが望まし
い。しかし、実際には、高周波信号の場合、図７に示す
ような抵抗−半導体基板間に生じる分布容量の影響が無
視できなくなり、実線で示すように周波数の増加に伴い
増幅率も増加し、式（１）で表される増幅率Ａ以上の増
幅率になるという問題があった。また、分布容量が極め
て大きい場合、増幅率が極端に大きくなると共に信号の
位相のずれが大きくなることにより、最悪の場合には、
半導体増幅装置が発振状態に陥ってしまうという問題が
あった。
うに周波数にかかわらず一定であることが理想であり、
周波数帯域Ｗの信号は一律に増幅されることが望まし
い。しかし、実際には、高周波信号の場合、図７に示す
ような抵抗−半導体基板間に生じる分布容量の影響が無
視できなくなり、実線で示すように周波数の増加に伴い
増幅率も増加し、式（１）で表される増幅率Ａ以上の増
幅率になるという問題があった。また、分布容量が極め
て大きい場合、増幅率が極端に大きくなると共に信号の
位相のずれが大きくなることにより、最悪の場合には、
半導体増幅装置が発振状態に陥ってしまうという問題が
あった。
【００１０】前記の問題に鑑み、本発明は、所望の周波
数帯域において増幅率が一定であり且つ発振状態に陥る
ことのない半導体増幅装置を提供することを目的とす
る。
数帯域において増幅率が一定であり且つ発振状態に陥る
ことのない半導体増幅装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、増幅率を決定する抵抗の上又は下に電極
を配置して分布容量を生じさせることにより、増幅率の
周波数特性を改善するものである。
め、本発明は、増幅率を決定する抵抗の上又は下に電極
を配置して分布容量を生じさせることにより、増幅率の
周波数特性を改善するものである。
【００１２】具体的に請求項１の発明が講じた解決手段
は、半導体増幅装置として、オペアンプと、前記オペア
ンプの一方の入力端子に接続された第１の抵抗と、前記
オペアンプの出力端子と前記一方の入力端子との間に接
続され、かつ、半導体基板上に第１の絶縁膜を介して形
成された第２の抵抗と、前記オペアンプの出力端子と接
続され、かつ、前記第２の抵抗の少なくとも一部の上に
第２の絶縁膜を介して形成された電極とを備えた構成と
するものである。
は、半導体増幅装置として、オペアンプと、前記オペア
ンプの一方の入力端子に接続された第１の抵抗と、前記
オペアンプの出力端子と前記一方の入力端子との間に接
続され、かつ、半導体基板上に第１の絶縁膜を介して形
成された第２の抵抗と、前記オペアンプの出力端子と接
続され、かつ、前記第２の抵抗の少なくとも一部の上に
第２の絶縁膜を介して形成された電極とを備えた構成と
するものである。
【００１３】具体的に請求項２の発明が講じた解決手段
は、半導体増幅装置として、オペアンプと、前記オペア
ンプの一方の入力端子に接続された第１の抵抗と、前記
オペアンプの出力端子と前記一方の入力端子との間に接
続され、かつ、半導体基板上に絶縁膜を介して形成され
た第２の抵抗と、前記オペアンプの出力端子と接続さ
れ、かつ、前記絶縁膜のうち一部の絶縁膜の内部または
下側に形成された電極とを備えた構成とするものであ
る。
は、半導体増幅装置として、オペアンプと、前記オペア
ンプの一方の入力端子に接続された第１の抵抗と、前記
オペアンプの出力端子と前記一方の入力端子との間に接
続され、かつ、半導体基板上に絶縁膜を介して形成され
た第２の抵抗と、前記オペアンプの出力端子と接続さ
れ、かつ、前記絶縁膜のうち一部の絶縁膜の内部または
下側に形成された電極とを備えた構成とするものであ
る。
【００１４】
【発明の実施の形態】（第１の実施形態） 図１は本発明の第１の実施形態に係る半導体増幅装置の
構成を示す回路図である。図６に示す従来の半導体増幅
装置と同様に、１１はオペアンプ、１２は第１の抵抗、
１３は第２の抵抗であり、入力端子１４に入力される信
号Ｖinは、信号グランド電位Ｖsgを中心として増幅され
出力端子１５から信号Ｖout として出力される。また、
第１の抵抗１２及び第２の抵抗１３は半導体基板１６上
に形成される。
構成を示す回路図である。図６に示す従来の半導体増幅
装置と同様に、１１はオペアンプ、１２は第１の抵抗、
１３は第２の抵抗であり、入力端子１４に入力される信
号Ｖinは、信号グランド電位Ｖsgを中心として増幅され
出力端子１５から信号Ｖout として出力される。また、
第１の抵抗１２及び第２の抵抗１３は半導体基板１６上
に形成される。
【００１５】本実施形態では、出力端子１５に接続され
た電極１が第２の抵抗１３の上に配置されていることを
特徴とする。
た電極１が第２の抵抗１３の上に配置されていることを
特徴とする。
【００１６】図２は図１に示す半導体増幅装置における
第２の抵抗１３の構造を示す断面図である。図７と同様
に、第２の抵抗１３は半導体基板１６上に絶縁膜１８を
介して形成されており、第２の抵抗１３と半導体基板１
６との間に分布容量１７ａ〜１７ｄが生じている。
第２の抵抗１３の構造を示す断面図である。図７と同様
に、第２の抵抗１３は半導体基板１６上に絶縁膜１８を
介して形成されており、第２の抵抗１３と半導体基板１
６との間に分布容量１７ａ〜１７ｄが生じている。
【００１７】また、出力端子１５に接続された電極１が
第２の抵抗１３上に絶縁膜２を介して形成されており、
このような構造により電極１と第２の抵抗１３との間に
分布容量２ａ〜２ｄが生じている。この分布容量の電極
単位面積当たりの大きさは製造工程により一意に決定さ
れる。
第２の抵抗１３上に絶縁膜２を介して形成されており、
このような構造により電極１と第２の抵抗１３との間に
分布容量２ａ〜２ｄが生じている。この分布容量の電極
単位面積当たりの大きさは製造工程により一意に決定さ
れる。
【００１８】図３は本実施形態に係る半導体増幅装置に
おける増幅率の周波数特性を示すグラフである。図３に
おいて、縦軸は増幅率、横軸は周波数の対数である。実
線は図１に示す本実施形態に係る半導体増幅装置におけ
る増幅率の周波数特性であり、破線は理想的な半導体増
幅装置における増幅率の周波数特性である。また、斜線
部Ｗは増幅する対象となる信号の周波数帯域である。
おける増幅率の周波数特性を示すグラフである。図３に
おいて、縦軸は増幅率、横軸は周波数の対数である。実
線は図１に示す本実施形態に係る半導体増幅装置におけ
る増幅率の周波数特性であり、破線は理想的な半導体増
幅装置における増幅率の周波数特性である。また、斜線
部Ｗは増幅する対象となる信号の周波数帯域である。
【００１９】本実施形態に係る半導体増幅装置による
と、電極１を構成することにより、第２の抵抗１３と半
導体基板１６との間に生じる分布容量が増幅率の周波数
特性に対して及ぼす影響を抑制することができる。分布
容量２ａ〜２ｄの大きさは電極１の面積等により最適化
できるので、図３の実線が示すように、周波数帯域Ｗに
おける増幅率を一定にすることができる。また、本実施
形態に係る半導体増幅装置は電極１と第２の抵抗１３と
の間の分布容量２ａ〜２ｄによって低域通過特性を持つ
ことになり、周波数帯域Ｗよりも高い周波数において増
幅率が低下するので、発振状態に陥ることがなくなる。
と、電極１を構成することにより、第２の抵抗１３と半
導体基板１６との間に生じる分布容量が増幅率の周波数
特性に対して及ぼす影響を抑制することができる。分布
容量２ａ〜２ｄの大きさは電極１の面積等により最適化
できるので、図３の実線が示すように、周波数帯域Ｗに
おける増幅率を一定にすることができる。また、本実施
形態に係る半導体増幅装置は電極１と第２の抵抗１３と
の間の分布容量２ａ〜２ｄによって低域通過特性を持つ
ことになり、周波数帯域Ｗよりも高い周波数において増
幅率が低下するので、発振状態に陥ることがなくなる。
【００２０】（第２の実施形態） 図４は本発明の第２の実施形態に係る半導体増幅装置の
構成を示す回路図である。図１に示す第１の実施形態に
係る半導体増幅装置と同様に、１１はオペアンプ、１２
は第１の抵抗、１３は第２の抵抗であり、入力端子１４
に入力される信号Ｖinは、信号グランド電位Ｖsgを中心
として増幅され出力端子１５から信号Ｖout として出力
される。また、第１の抵抗１２及び第２の抵抗１３は半
導体基板１６上に形成される。
構成を示す回路図である。図１に示す第１の実施形態に
係る半導体増幅装置と同様に、１１はオペアンプ、１２
は第１の抵抗、１３は第２の抵抗であり、入力端子１４
に入力される信号Ｖinは、信号グランド電位Ｖsgを中心
として増幅され出力端子１５から信号Ｖout として出力
される。また、第１の抵抗１２及び第２の抵抗１３は半
導体基板１６上に形成される。
【００２１】本実施形態では、出力端子１５に接続され
た電極３が第２の抵抗１３の下に配置されていることを
特徴とする。
た電極３が第２の抵抗１３の下に配置されていることを
特徴とする。
【００２２】図５は図４に示す半導体増幅装置における
第２の抵抗１３の構造を示す断面図である。図５に示す
ように、半導体基板１６中に基板不純物とは異なる導電
性の不純物を注入することにより、電極３は形成されて
いる。このような構造により、電極３と第２の抵抗１３
との間の絶縁膜の一部１８ａに分布容量４ａ及び４ｂが
生じていると共に、第２の抵抗１３と半導体基板１６と
の間の絶縁膜の他部１８ｂに分布容量１７ａ及び１７ｂ
が生じている。また、電極３により生じている分布容量
の電極単位面積当たりの大きさは、製造工程により一意
に決定される。
第２の抵抗１３の構造を示す断面図である。図５に示す
ように、半導体基板１６中に基板不純物とは異なる導電
性の不純物を注入することにより、電極３は形成されて
いる。このような構造により、電極３と第２の抵抗１３
との間の絶縁膜の一部１８ａに分布容量４ａ及び４ｂが
生じていると共に、第２の抵抗１３と半導体基板１６と
の間の絶縁膜の他部１８ｂに分布容量１７ａ及び１７ｂ
が生じている。また、電極３により生じている分布容量
の電極単位面積当たりの大きさは、製造工程により一意
に決定される。
【００２３】本実施形態に係る半導体増幅装置による
と、電極３を構成することにより、第２の抵抗１３と半
導体基板１６との間に生じる分布容量が増幅率の周波数
特性に対して及ぼす影響を抑制することができる。電極
３と第２の抵抗１３との間の分布容量の大きさは電極３
の面積等により最適化できるので、本実施形態に係る半
導体増幅装置における増幅率の周波数特性もまた、図３
のグラフの実線のようになる。すなわち、周波数帯域Ｗ
における増幅率を一定にすることができる。また、本実
施形態に係る半導体増幅装置は電極３と第２の抵抗１３
との間の分布容量４ａ及び４ｂによって低域通過特性を
持つことになり、周波数帯域Ｗよりも高い周波数におい
て増幅率が低下するので、発振状態に陥ることがなくな
る。
と、電極３を構成することにより、第２の抵抗１３と半
導体基板１６との間に生じる分布容量が増幅率の周波数
特性に対して及ぼす影響を抑制することができる。電極
３と第２の抵抗１３との間の分布容量の大きさは電極３
の面積等により最適化できるので、本実施形態に係る半
導体増幅装置における増幅率の周波数特性もまた、図３
のグラフの実線のようになる。すなわち、周波数帯域Ｗ
における増幅率を一定にすることができる。また、本実
施形態に係る半導体増幅装置は電極３と第２の抵抗１３
との間の分布容量４ａ及び４ｂによって低域通過特性を
持つことになり、周波数帯域Ｗよりも高い周波数におい
て増幅率が低下するので、発振状態に陥ることがなくな
る。
【００２４】なお、本実施形態では電極３を半導体基板
１６中に形成したが、第２の抵抗１３と半導体基板１６
との間の絶縁膜１８内に形成しても同様の効果が得られ
る。
１６中に形成したが、第２の抵抗１３と半導体基板１６
との間の絶縁膜１８内に形成しても同様の効果が得られ
る。
【００２５】
【発明の効果】請求項１の発明に係る半導体増幅装置に
よると、増幅率を決定する第２の抵抗の上に電極が配置
されており、第２の抵抗と電極との間に生じる分布容量
によって、第２の抵抗と半導体基板との間に生じている
分布容量が信号周波数に対する増幅率の特性に与える影
響を抑制することができるので、所望の周波数帯域にお
ける増幅率を一定にできると共に半導体増幅装置が発振
状態に陥るのを防ぐことができる。
よると、増幅率を決定する第２の抵抗の上に電極が配置
されており、第２の抵抗と電極との間に生じる分布容量
によって、第２の抵抗と半導体基板との間に生じている
分布容量が信号周波数に対する増幅率の特性に与える影
響を抑制することができるので、所望の周波数帯域にお
ける増幅率を一定にできると共に半導体増幅装置が発振
状態に陥るのを防ぐことができる。
【００２６】請求項２の発明に係る半導体増幅装置によ
ると、増幅率を決定する第２の抵抗と半導体基板との間
の絶縁膜のうち一部の絶縁膜の内部又は下側に電極が配
置されており、第２の抵抗と電極との間に生じる分布容
量によって、第２の抵抗と半導体基板との間に生じてい
る分布容量が信号周波数に対する増幅率の特性に与える
影響を抑制することができるので、所望の周波数帯域に
おける増幅率を一定にできると共に半導体増幅装置が発
振状態に陥るのを防ぐことができる。
ると、増幅率を決定する第２の抵抗と半導体基板との間
の絶縁膜のうち一部の絶縁膜の内部又は下側に電極が配
置されており、第２の抵抗と電極との間に生じる分布容
量によって、第２の抵抗と半導体基板との間に生じてい
る分布容量が信号周波数に対する増幅率の特性に与える
影響を抑制することができるので、所望の周波数帯域に
おける増幅率を一定にできると共に半導体増幅装置が発
振状態に陥るのを防ぐことができる。
【図１】本発明の第１の実施形態に係る半導体増幅装置
の構成を示す回路図である。
の構成を示す回路図である。
【図２】本発明の第１の実施形態に係る半導体増幅装置
の第２の抵抗１３の構造を示す断面図である。
の第２の抵抗１３の構造を示す断面図である。
【図３】本発明の実施形態に係る半導体増幅装置におけ
る増幅率の周波数特性を示すグラフである。
る増幅率の周波数特性を示すグラフである。
【図４】本発明の第２の実施形態に係る半導体増幅装置
の構成を示す回路図である。
の構成を示す回路図である。
【図５】本発明の第２の実施形態に係る半導体増幅装置
の第２の抵抗１３の構造を示す断面図である。
の第２の抵抗１３の構造を示す断面図である。
【図６】従来の半導体増幅装置の構成を示す回路図であ
る。
る。
【図７】従来の半導体増幅装置の第２の抵抗１３の構造
を示す断面図である。
を示す断面図である。
【図８】従来の半導体増幅装置における増幅率の周波数
特性を示すグラフである。
特性を示すグラフである。
１ 電極 ２ 絶縁膜 ２ａ，２ｂ，２ｃ，２ｄ 分布容量 ３ 電極 ４ａ，４ｂ 分布容量 １１ オペアンプ １２ 第１の抵抗 １３ 第２の抵抗 １４ 入力端子 １５ 出力端子 １６ 半導体基板 １７ａ，１７ｂ，１７ｃ，１７ｄ 分布容量 １８ 絶縁膜 １８ａ 絶縁膜の一部 １８ｂ 絶縁膜の他部
Claims (2)
- 【請求項１】 オペアンプと、 前記オペアンプの一方の入力端子に接続された第１の抵
抗と、 前記オペアンプの出力端子と前記一方の入力端子との間
に接続され、かつ、半導体基板上に第１の絶縁膜を介し
て形成された第２の抵抗と、 前記オペアンプの出力端子と接続され、かつ、前記第２
の抵抗の少なくとも一部の上に第２の絶縁膜を介して形
成された電極とを備えた ことを特徴とする半導体増幅装
置。 - 【請求項２】 オペアンプと、 前記オペアンプの一方の入力端子に接続された第１の抵
抗と、 前記オペアンプの出力端子と前記一方の入力端子との間
に接続され、かつ、半導体基板上に絶縁膜を介して形成
された第２の抵抗と、 前記オペアンプの出力端子と接続され、かつ、前記絶縁
膜のうち一部の絶縁膜の内部または下側に形成された電
極とを備えた ことを特徴とする半導体増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21444195A JP3174248B2 (ja) | 1995-08-23 | 1995-08-23 | 半導体増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21444195A JP3174248B2 (ja) | 1995-08-23 | 1995-08-23 | 半導体増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964655A JPH0964655A (ja) | 1997-03-07 |
| JP3174248B2 true JP3174248B2 (ja) | 2001-06-11 |
Family
ID=16655833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21444195A Expired - Fee Related JP3174248B2 (ja) | 1995-08-23 | 1995-08-23 | 半導体増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3174248B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5185041B2 (ja) * | 2008-09-25 | 2013-04-17 | 株式会社東芝 | 安定化回路および安定化回路を備える半導体装置 |
| JP5433768B2 (ja) * | 2012-11-12 | 2014-03-05 | 株式会社東芝 | 安定化回路を備える半導体装置 |
-
1995
- 1995-08-23 JP JP21444195A patent/JP3174248B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964655A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1032895A (ja) | 音響再生装置 | |
| US4205276A (en) | Audio amplifier with low AM radiation | |
| KR930003521B1 (ko) | 증폭기회로 | |
| JP3174248B2 (ja) | 半導体増幅装置 | |
| US3327238A (en) | Parallel active circuit elements with provision for power distribution | |
| KR970024027A (ko) | 고주파 증폭 집적-회로 장치(High-Frequency Amplifier Integrated-Circuit Device) | |
| US4227157A (en) | Frequency compensated high frequency amplifiers | |
| JPH0426243B2 (ja) | ||
| US5032885A (en) | Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element | |
| JPS6090406A (ja) | 増幅回路 | |
| EP0043699B1 (en) | Operational amplifier | |
| US4689579A (en) | Analog integrated circuit | |
| US3555443A (en) | Structure of integrated circuit | |
| JPS6365242B2 (ja) | ||
| US3512098A (en) | Transistor electrical circuit with collector voltage stabilization | |
| JPS6340903Y2 (ja) | ||
| US4028640A (en) | Piezo-electric tuning fork oscillation circuit | |
| JP2000188373A (ja) | スパイラルインダクター | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JP2758773B2 (ja) | 増幅回路 | |
| JPH0490601A (ja) | マイクロ波集積回路 | |
| WO2023184625A1 (zh) | 麦克风放大电路设计方法及麦克风放大电路 | |
| JP2755854B2 (ja) | Ａｍ／ｆｍラジオ用受信信号処理装置 | |
| JPH05343935A (ja) | 電力増幅器 | |
| JPH0638498Y2 (ja) | カード型受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |