JP3172907B2 - デ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は例えばカ−ドに設け
られ、書き替え可能な強誘電体メモリ（ＦＲＡＭ）を用
いると共にメモリ間でアドレスを重複させたデ−タ処理
装置に関する。

【０００２】

【従来の技術】銀行のキャッシュカード、定期券、運賃
の自動引き落としカードなどに集積回路を搭載したＩＣ
カードを利用する試みが行われている。この種のカード
は、ＣＰＵ（中央処理装置）、ＲＡＭ、ＲＯＭなどがカ
ード本体に設けて構成され、キャッシュカードであれば
引き出し金額、その日付、残額などがＲＡＭに格納され
ると共に、銀行に行って処理したときにＲＯＭから読み
出したプログラムに基づいてＲＡＭ内のデータが更新さ
れる。カードの設計については、カードが用いられるシ
ステムに応じてＲＡＭ、ＲＯＭの容量の割合を定め、ア
ドレス空間をメモリ容量に応じて予め割り振っている。

【０００３】

【発明が解決しようとする課題】ところでカードに要求
される事項としては、概ねサイズが決まっていることか
ら回路のサイズを小さくすること、コストを安くするこ
と及び消費電力を小さくすることなどである。このため
アドレス空間をできるだけ小さくすることが必要であ
る。その理由は、安価なＣＰＵを用いることができる
し、アドレス信号線が少なければチップサイズが小さく
なると共にアドレス信号のチャージ、ディスチャージ量
が減少するので消費電力が低減するからである。

【０００４】従ってカードの設計段階において狭いアド
レス空間の中でＲＡＭ、ＲＯＭの容量を割り振らなけれ
ばならないが、各ユーザに共通なかつ最適な割り振りを
行うことは困難な作業であり、設計者に大きな負担をか
けているし、工場サイドではシステム毎につまりＲＯＭ
エリアの大きいものと小さいものとで別々にカードを管
理しなければならないので管理が面倒であるという問題
がある。

【０００５】一方１枚のカードで複数のシステムに対応
できれば便利であり、例えば複数の銀行、複数の交通会
社に利用できることあるいは銀行カード、定期券などを
混載することなどの要請がある。この場合各システム毎
にＲＡＭを設け、会社独自にアドレスを割り当て、ソフ
トウエアで各システムをエミュレートすることが予想さ
れるが、このようにするとプログラムが大きくなって狭
いアドレス空間では対応できず、結局広いアドレス空間
を必要とし、既述のカードに要請されている事項を満足
できなくなってしまうという問題がある。またシステム
を追加するためにはプログラムを格納したＲＯＭを増設
しなければならないでの、結局システムの追加は困難で
ある。

【０００６】本発明はこのような事情の下になされたも
のであり、その目的は、狭いアドレス空間でありなが
ら、システムへの適用に対して柔軟性があり、例えばカ
ードに搭載するのに好適なデータ処理装置を提供するこ
とにある。また他の目的は、狭いアドレス空間でありな
がら複数のシステムに対応することができるデータ処理
装置を提供することにある。

【０００７】請求項１の発明は、中央処理部と、互いに
アドレスが重複すると共に互いに種類の異なるデ−タを
格納する書き替え可能な強誘電体メモリよりなる不揮発
性の複数の主メモリと、前記主メモリとアドレスが重複
し、外部からの情報に基づいて主メモリのデ−タを書き
替えるときに一旦当該デ−タをコピ−するための各主メ
モリに共通なワ−キングメモリと、前記主メモリとアド
レスが重複し、各主メモリのデ−タをワ−キングメモリ
にコピ−するためのコピ−プログラムを格納したプログ
ラムメモリと、外部からの情報に基づいて、デ−タの書
き替えの対象となる主メモリを選択するメモリ選択部
と、前記メモリ毎に設けられ、各メモリに対するアクセ
スを許可または禁止するためのスイッチ部と、前記中央
処理部から出力されたアドレスがコピ−プログラムのア
ドレスと一致しているか否かを判定するアドレス判定部
と、を備え、コピ−モ−ド時には、前記メモリ選択部で
選択された主メモリ及びプログラムメモリに対応する各
スイッチ部を、中央処理部からの読み出し／書き込み信
号及びアドレス判定部の判定信号に基づいて制御すると
共に、ワ−キングメモリに対応するスイッチ部を中央処
理部からの読み出し／書き込み信号に基づいて制御する
ことによって、下記の、デ−タのコピ−動作を行うこと
を特徴とするデ−タ処理装置である。 ａ．中央処理部がコピ−プログラムをプログラムメモリ
から読み出す。 ｂ．次いでこのコピ−プログラムに基づいて、前記メモ
リ選択部で選択された主メモリのデ−タを読み出す。 ｃ．読み出したデ−タを前記ワ−キングメモリに書き込
む。

【０００８】請求項１の発明においては、例えば次のよ
うに構成することができる。すなわちコピ−プログラム
は、、主メモリのアドレスの一部と重複すると共に互い
にアドレスの異なる第１コピ−プログラム及び第２コピ
−プログラムよりなり、主メモリにおいて、第１コピ−
プログラムのアドレスと重複しているアドレスからデ−
タを読み出すときには第２コピ−プログラムを用い、第
２コピ−プログラムのアドレスと重複しているアドレス
からデ−タを読み出すときには第１コピ−プログラムを
用いる。以上のデ−タ処理装置は、携帯可能な担持体例
えばカ−ドに設ける場合に特に大きな効果がある。

【０００９】

【発明の実施の形態】図１は、本発明の参考例を記載し
たものであり、例えばカードに担持され、マネーカード
として構成されたデータ処理装置を示している。図１に
おいて、１はＣＰＵ（中央処理装置）、２は書き替え可
能な強誘電体メモリよりなる不揮発性の主メモリ、３は
例えばマスクＲＯＭよりなるプログラムメモリである。
主メモリ２は、銀行における預金残高や取引きの記録な
どのデータ、及び外部装置との間でデータのやり取りを
行うプログラムを格納するエリア、及び前記データのコ
ピーデータを格納するワーキングエリアなどを備えてい
る。

【００１０】プログラムメモリ３には、主メモリ２から
の読み出しを必要としない処理をＣＰＵ１に実行させる
ための制御プログラム例えば前記プログラムを外部から
主メモリ２に取り込むための制御プログラムが格納され
ている。プログラムメモリ３のアドレスは主メモリ２の
アドレスと重複しており、例えば図２で示すように主メ
モリ２のアドレス空間が００００番地からＦＦＦＦ番地
だとすると、プログラムメモリ３には前記アドレス空間
の一部と重複する５０００番地から６ＦＦＦ番地までが
割り当てられている。

【００１１】前記主メモリ２を構成する強誘電体メモリ
（ＦＲＡＭ）について簡単に述べておくと、、図３
（ａ）及び（ｂ）は、夫々このメモリのメモリセル及び
蓄積容量のヒステリシス特性である。

【００１２】記憶情報「０」を書き込む時、強誘電体蓄
積容量１０１に印加する電圧をマイナスとし（トランジ
スタ１０２をＯＮにして、ビット線１０３にマイナス電
位を、プレート線１０４にプラス電位を夫々印加す
る。）、ｄ点を通過させた後、印加電圧を零に戻せば、
分極値は残留分極点ａとなり、記憶情報「０」を書き込
める。一方、記憶情報「１」を書き込む時には、強誘電
体蓄積容量１０１に印加する電圧をプラスとし、ｂ点を
通過させた後、印加電圧を零に戻せば分極量は残留分極
点ｃ点となり、記憶情報「１」を書き込める。

【００１３】記憶情報の読み出しは電圧を強誘電体蓄積
容量１０１に印加した際にビット線上に流れ出る電荷量
を検出することで行われる。具体的には、プラス電圧を
蓄積容量に印加すると、記憶情報が「１」の時、電荷量
ΔＱ1 が、また記憶情報が、「０」の時、電荷量ΔＱ0
が流れ出る。

【００１４】ΔＱ1 、Ｑ0 は、ワード線１０５を立ち上
げてトランジスタ１０２をオンにすることにより、ビッ
ト線電位として取り出される。

【００１５】図１に戻って、１１はデータバス、１２は
アドレスバスであり、主メモリ２及びプログラムメモリ
３は、夫々スイッチ部２１及び３１を介してデータバス
１１に接続されている。１３はＣＰＵ１から読み出し、
書き込み信号を送るための信号線（以下Ｒ／Ｗ信号線と
いう）であり、前記メモリ２、３及びスイッチ部２１、
３１に接続されている。４は例えばレジスタよりなるモ
ード選択部であり、プログラムメモリ３内に格納されて
いる前記制御プログラムを用いる制御モードまたは制御
プログラムを用いない通常モードを選択する機能を有す
る。

【００１６】モード選択については、例えば図示しない
外部装置からの信号に基づいて、制御モード信号例えば
論理「１」の信号または通常モード信号例えば論理
「０」の信号を出力し、このモード信号が前記スイッチ
部２１、３１に入力される。スイッチ部２１、３１は、
Ｒ／Ｗ信号線に現れる信号（Ｒ／Ｗ信号）と、モード選
択部４からのモード信号の組み合わせによって、オン、
オフ制御され、データバス１１を主メモリ２及びプログ
ラムメモリ３に接続または切り離しする。つまり主メモ
リ２及びプログラムメモリ３に対するアクセスを許可、
または切り離しをする役割を持っている。

【００１７】スイッチ部２１、３１は例えばＲ／Ｗ信号
及びモード信号を入力とする論理回路と、この論理回路
の出力によってオン、オフされデータバス１１の接続、
切り離しを行うアナログスイッチとにより構成され、ス
イッチ部２１、３１の状態と、モード選択部で選択され
たモードと、Ｒ／Ｗ信号との関係は、図４に示す通りで
ある。即ち制御モードにおいては、スイッチ部２１は読
み出し信号の入力に対してはオフし、書き込み信号の入
力に対してはオンするように、またスイッチ部３１は読
み出し信号の入力に対してはオンするように動作する。
通常モードにおいてはスイッチ部２１は読み出し、書き
込み信号のいずれに対してもオンし、スイッチ部３１は
読み出し信号に対してオフするように動作する。

【００１８】次に上述の例の作用について述べる。先ず
データ処理装置を出荷する工場側では、主メモリ２に対
しては信号のビット数に対応するアドレス空間を決めて
おくだけで、アドレス空間をＲＯＭ、ＲＡＭに対し割り
振る必要がない。何故なら主メモリ２は書き込み可能な
不揮発性メモリであるＦＲＡＭを用いており、従来のよ
うにアドレス空間にＲＯＭ、ＲＡＭの区別がないからで
ある。またプログラムメモリ３には、外部から主メモリ
２にプログラムを取り込むための制御プログラムを格納
しておく（焼き付けておく）。

【００１９】そしてユーザはこのデータ処理装置に対し
て、先ず主メモリ２に所定のプログラム例えば銀行の処
理装置との間でデータのやりとりを行うためのプログラ
ムなどを取り込む。このとき例えば外部装置からの信号
に基づいてモード選択部４から制御モード信号がスイッ
チ部２１、３１に出力され、ＣＰＵ１からＲ／Ｗ信号線
に読み込み信号が出力されると、スイッチ部２１はオフ
に、スイッチ部３１はオンになる。この結果プログラム
メモリ３から制御プログラムである命令が順次読み出さ
れ、ＣＰＵ１はこの命令に基づき外部装置からプログラ
ムを読み出して主メモリ２に書き込む。主メモリ２への
書き込み時にはＲ／Ｗ信号線に書き込み信号が出力され
るためスイッチ部２１はオンになり、スイッチ部３１は
オフになる。

【００２０】プログラムメモリ３のアドレスは既述のよ
うに主メモリ２のアドレスの一部と重複しているが、制
御モード時にはプログラムメモリ３に対しては読み込み
のみが行われ、主メモリ２に対しては書き込みが行われ
るため、プログラムメモリ３内の制御プログラムに従っ
て主メモリ２への書き込みを行うことができる。

【００２１】またこのような操作を行った後は、モード
選択部４から通常モード信号が出力されるように設定
し、これによってプログラムメモリ３はシステムから切
り離され、ＣＰＵ１は主メモリ２に対してのみアクセス
を行うようになる。

【００２２】上述の参考例によれば、次のような効果が
ある。即ちカードに設けられたデータ処理装置では、コ
ストをできるだけ抑えるために安価なＣＰＵであること
が必要であり、このためアドレス空間はかなり狭いもの
になる。従って既述のようにどのユーザに対しても最適
なようにこのアドレス空間をＲＯＭ、ＲＡＭに割り振る
ことは至難であるが、主メモリ２を書き込み可能な不揮
発性メモリで構成すれば、ＲＯＭ、ＲＡＭのアドレスの
境い目がないのでユーザが用途に応じて自由にアドレス
空間を使用することができ、データ処理装置の設計、管
理が容易になる上、ユーザ側ではシステムに対して柔軟
に対応することができる。

【００２３】そしてプログラムを外部からデータ処理装
置に取り込むための制御プログラムを格納したプログラ
ムメモリ３を主メモリ２のアドレスと重複させ、プログ
ラムメモリ３に対する読み出しと主メモリ２に対する書
き込みとをスイッチ部２１、３１によって分離して実行
しているため、限られた狭いアドレス空間を有効に使用
することができると共に、アドレスを重複させたことに
よる特別の処理も少ない。

【００２４】例えば制御プログラムを主メモリの中に格
納し、制御プログラムが格納されているアドレスを用い
るときは、制御プログラムのエリアを別のエリアに動か
すことも考えられるが、この場合にはアドレスを変更す
る作業が必要であり、上述実施の形態ではこうした手法
に比べて格段に処理が容易である。なおプログラムメモ
リ３はマスクＲＯＭに限られずＦＲＡＭで構成してもよ
いが、この場合にはプログラムメモリ３に対応するスイ
ッチ部３１は、制御モード時に書き込み信号の入力に対
してオフになるように構成する必要がある。

【００２５】次に本発明の実施の形態について述べる
と、この例は、複数の運行会社に適用できる定期券やあ
る金種のカード、または複数の銀行に適用できるキャッ
シュカード、更にはこれらを混載したカードとして構成
したデータ処理装置に関する。一例としてＡ社、Ｂ社、
Ｃ社に適用できる定期券を例にとって述べると、先ず各
社毎にデータ処理に関するプログラム及びデータを記憶
するメモリが必要である。この場合のデータは、乗車日
時、降車日時、乗車区間などであり、自動改札機を通っ
たときに書き替えられる。データの書き替えとは、この
例では上述の乗降の記録の追加であるが、キャッシュカ
ードなどであれば、各社毎の残高の書き替えなどが含ま
れる。

【００２６】ところでデータを書き替えるときには、万
一のデータ破壊に備えて主メモリのデータを別のメモリ
にコピーし、このコピーデータに対して書き替えを行う
ことがシステムの安全を図る上で必要である。このため
本実施の形態では図５に示すように各社のデータを記憶
する主メモリ５Ａ〜５Ｃに対して共通なワーキングメモ
リ６を設け、各主メモリ５Ａ〜５Ｃ内のデータを、書き
替え時に一旦ワーキングメモリ６にコピーし、このワー
キングメモリ６内のデータに対して書き替えを行い、そ
の後ワーキングメモリ６内のデータを各主メモリ５Ａ〜
５Ｃにコピーするようにしている。

【００２７】この処理の様子を図６に示すと、先ずカー
ド（定期券）を自動改札機に入れたときに、カードがど
のシステムであるかつまりどの運行会社を利用している
かを判定し（ステップＳ１）、その会社（例えばＡ社）
の主メモリ５Ａの内容をワーキングメモリ６にコピーす
る（ステップＳ２）。次いでワーキングメモリ６の内容
を、自動改札機側のデータ処理装置とのデータの受け渡
しによって書き替え（ステップＳ３）、その内容を主メ
モリ５Ａにコピーする（ステップＳ４）。

【００２８】このような処理において重要なことは、自
動改札機を通るときに主メモリ５Ａのデータをワーキン
グメモリ６にコピーしなければならないので、ステップ
Ｓ２のコピーは高速で行わなければならないということ
である。一方ワーキングメモリ６から主メモリ５Ａへの
コピーは、自動改札機を通った後に行えばよいので、低
速で足りる。

【００２９】更に本発明では、各社のデータを格納する
主メモリとして強誘電体メモリを用いているので、実施
の形態１で述べたようにシステムの柔軟性が大きい。即
ち書き込み可能な揮発性メモリと読み出し専用の不揮発
性メモリとの間でアドレスを予め割り振らなくてよく、
つまり乗降の記録データを格納するアドレス及びプログ
ラムを格納するアドレスの間で境目を設けることなく自
由にアドレスをシステムに応じて使用することができる
と共に、予備の主メモリを予め設けておくことにより容
易にシステムの追加（運行会社の追加）を行うことがで
きる。仮に強誘電体メモリを用いなければ、システムを
追加する場合には、後から追加システムのプログラムを
格納した例えばマスクＲＯＭをカードに付設しなければ
ならず、これは実際には困難であるから、結局システム
の追加をできないことになる。なおＥＰＲＯＭやＥ2 Ｐ
ＲＯＭなどを用いることは、書き込み回数の限度が小さ
いことからカードには適さない。

【００３０】さてここまでの説明において、図５のデー
タ処理装置が優れている理由について、比較例である図
７の装置と比べながら述べると、比較例では、各社の主
メモリ５Ａ〜５Ｃの夫々に対応してワーキングメモリ６
Ａ〜６Ｃを設けている。実施の形態２では後述のように
工夫しているため、自動改札機を通るときに各社のデー
タを高速にワーキングメモリにコピーすることができ、
しかもＣＰＵの負荷が小さい。データのコピーを高速に
行う工夫がないとしたら比較例のように構成せざるを得
ない。何故なら、この場合には、自動改札機を通る前に
予め各社のデータを、対応するワーキングメモリにコピ
ーしておけば、自動改札機を通るときには、ＣＰＵがア
クセスするワーキングメモリの切り換え処理だけで済む
からである。しかしながら比較例の場合にはメモリ容量
が大きくなってしまう。これに対して実施の形態２の装
置では少ないメモリ容量で足り、カードに適している。

【００３１】次にこの実施の形態における上述のコピー
処理について述べる。図８は、図５の概略構成を具体化
したハード構成を示す図である。ただし主メモリは説明
の簡略化のために２個としてある。図中７はＣＰＵ、７
１はデータバス、７２はアドレスバス、７３はＲ／Ｗ
（読み出し／書き込み）信号線、８は不揮発性メモリ例
えばマスクＲＯＭよりなるプログラムメモリであり、こ
のプログラムメモリ８には、主メモリ５Ａ（５Ｂ）内の
データを読み出してワーキングメモリ６に書き込むため
の命令からなるコピープログラムが格納されている。こ
のコピープログラムは、各主メモリ５Ａ、５Ｂに対して
共通のものである。

【００３２】主メモリ５Ａ、５Ｂ及びワーキングメモリ
６は互に重複するアドレス例えば００００番地からＦＦ
ＦＦ番地が割り当てられている。プログラムメモリ８内
に格納されている前記プログラムは、互にアドレスが異
なる第１及び第２のプログラムＰ１、Ｐ２からなり、例
えば後述の図９で示すように第１のプログラムＰ１及び
第２のプログラムＰ２は、主メモリ５Ａ（５Ｂ）に割り
当てられているアドレスと重複する３０００〜３ＦＦＦ
番地及び４０００〜４ＦＦＦ番地が夫々割り当てられて
いる。なおこの番地は説明の便宜上決めただけであっ
て、実際の設計を左右するものではない。

【００３３】各メモリ５Ａ、５Ｂ、６、８に夫々対応し
てスイッチ部５１、５２、６１、８１が設けられてい
る。これらスイッチ部５１、５２、６１、８１は、各メ
モリ５Ａ、５Ｂ、６、８とデータバス７１との接続、切
り離しを行う切り替えスイッチとこのスイッチをオン、
オフさせるための論理回路とを備えており、各スイッチ
部５１、５２、６１、８１への入力信号つまり論理回路
への入力信号に応じてオンまたはオフとされる。スイッ
チ部５１、５２は、Ｒ／Ｗ信号、第１イネーブル信号、
第２イネーブル信号及びモード信号に基づいて状態が決
まる。またスイッチ部６１はＲ／Ｗ信号、第１イネーブ
ル信号及びモード信号に基づいて状態が決まりスイッチ
部８１はＲ／Ｗ信号、第２イネーブル信号及びモード信
号に基づいて状態が決まる。

【００３４】ここで第１イネーブル信号とは、メモリ選
択部７４から出力される信号であり、このメモリ選択部
７４は、システム信号例えば自動改札機からの信号に基
づいて、今利用しているシステム即ち運行会社を判定
し、これに対応する主メモリ５Ａ（５Ｂ）に第１イネー
ブル信号を出力する。

【００３５】また第２イネーブル信号とはアドレス判定
部９から出力される信号である。このアドレス判定部９
は、図９に示すようにアドレスバス７２に出力されるア
ドレスが第１コピープログラムＰ１のアドレスであるか
否かを判定する第１アドレス判定回路部９１と、アドレ
スが第２コピープログラムＰ２のアドレスであるか否か
を判定する第２アドレス判定回路部９２と、これらアド
レス判定回路部９１、９２の一方を出力信号線９４に接
続するスイッチ部９３とを備えており、出力信号線９４
に現れる信号はそのままスイッチ部８１に入力される一
方、インバータ９５により反転されてスイッチ部５１、
５２に入力される。

【００３６】前記モード信号はモード選択部７５から出
力され、このモード選択部７５は、図６のステップＳ２
で示す、選択された主メモリ（例えばＡ社の主メモリ５
Ａ）内の乗降に関するデータをワーキングメモリ６にコ
ピーするモードのときにコピーモード信号を出力する。
なお各スイッチ部５１、５２、６１、８１に入力される
信号は論理「０」または「１」あるいはこれらを組み合
わせた信号である。

【００３７】次にこの実施の形態の動作について述べ
る。定期券であるデータ処理装置をＡ社の自動改札機に
入れたとすると、メモリ選択部７４は自動改札機からの
信号に基づいてＡ社であると判定し、主メモリ５Ａ及び
ワーキングメモリ６に第１イネーブル信号を出力する。
また、モード選択部７５からコピーモード信号（主メモ
リからワーキングメモリへのコピーモードであることを
示す信号）が出力される。そしてＣＰＵ７から第１コピ
ープログラムＰ１のアドレスの先頭番地である３０００
番地を出力すると共にＲ／Ｗ信号線に読み出し信号が出
力される。

【００３８】このときアドレス判定部９のスイッチ部９
３は第１アドレス判定回路部９１側に切り替っており、
第１アドレス判定回路部９１は、３０００〜３ＦＦＦ番
地のときには例えば論理「１」を、それ以外のときには
論理「０」を夫々出力し、論理「１」の信号がそのまま
第２イネーブル信号としてスイッチ部８１に与えられ
る。スイッチ部８１は、コピーモード信号に加えて第２
イネーブル信号及び読み出し信号が入力されるのでオン
になりプログラムメモリ８のアクセスが許可され、第１
コピープログラムＰ１の命令が読み出される。

【００３９】一方スイッチ部５１には第１アドレス判定
回路部９１からの信号「１」がインバータ９５で反転さ
れて入力されるので、スイッチ部５１がオフになり、主
メモリ５Ａからのアクセスが禁止される。即ち主メモリ
５Ａ及びプログラムメモリ８は、互にアドレスが重複し
ていてもアドレス判定部９からの出力によりプログラム
メモリ８側から読み出されることになる。

【００４０】そしてＣＰＵ７が命令を解読し、主メモリ
５Ａから、命令に記述されているアドレスのデータを読
み出す。第１コピープログラムＰ１の命令においては主
メモリ５Ａからの読み出しアドレスは３０００〜３ＦＦ
Ｆ番地以外であり、従って主メモリ５Ａからデータを読
み出すときには、第１アドレス判定回路部９１の出力は
「０」であるから、今度は反対にスイッチ部５１がオン
になって主メモリ５Ａのアクセスが許可され、スイッチ
部８１はオフになる。

【００４１】次いで読み出したデータを前記命令に記述
されている書き込み先に書き込むが、このときにはＲ／
Ｗ信号線７３に書き込み信号が出力されるので、スイッ
チ部６１のみがオンになりワーキングメモリ６にデータ
が書き込まれる。

【００４２】更にこの例では、第１コピープログラムＰ
１の３ＦＦＦ番地までの読み出しが終了した後、アドレ
ス判定部９のスイッチ部９３が第２アドレス判定回路部
９２側へ切り替わると共に第２コピープログラムＰ２を
４０００番地から読み出す。この場合第２アドレス判定
回路部９２ではアドレスが４０００番地〜４ＦＦＦ番地
であるときには「１」を、それ以外のときには「０」を
出力するようになっており、ＣＰＵ７から４０００番地
のアドレスが出力されると、第２イネーブル信号
（「１」の信号）はスイッチ部８１側に入力され、第２
コピープログラムＰ２を用いて同様にして主メモリ５Ａ
内のデータがワーキングメモリ６にコピーされる。

【００４３】即ち第１コピープログラムＰ１を用いてコ
ピーを行うと、主メモリ５Ａの３００〜３ＦＦＦ番地の
エリアαからの読み出しができないため、第２コピープ
ログラムＰ２を用いてエリアα内のデータのコピーもで
きるようにしている。このように主メモリ５Ａの中の更
新すべき記録データを格納しているエリアのアドレスを
例えば２つに分け（３つ以上に分けてもよい）、夫々に
コピープログラムを割り当てて、一方のコピープログラ
ムを用いてコピーを行った後、他方のコピープログラム
を用いてコピーを行えば、主メモリ５Ａのアドレスとコ
ピープログラムのアドレスとが重複していても、記録デ
ータの全部をワーキングメモリ６にコピーすることがで
きる。

【００４４】なお上述のコピーが終了した後は、例えば
モード選択部７５により書き替えモード信号が出力さ
れ、自動改札機によりワーキングメモリ６内のデータが
書き替えられる。またワーキングメモリ６から主メモリ
５Ａへのデータのコピーは、例えば主メモリ５Ａ、５Ｂ
とは別のアドレスをもったメモリ内のプログラムを用
い、エミュレートすることにより低速でコピーすればよ
く、この場合のコピーは高速を要求されないので、どの
ようにして行ってもよい。

【００４５】上述の実施の形態に係るカードの効果をま
とめると次の通りである。先ず主メモリ５Ａ、５Ｂとし
てＦＥＲＡＭを用いているので予備の主メモリを予め設
けておくことによって容易に運行会社の追加を容易に行
うことができ、システムの柔軟性が大きい。そして各主
メモリのアドレスを互に重複させ、スイッチ部により各
メモリを分離して読み出し、書き込みを行っているの
で、ＣＰＵの負荷が小さい。仮に主メモリのアドレス互
に異なり、しかも主メモリの数を多くすると、安価でア
ドレス空間の小さいＣＰＵを用いる場合には、エミュレ
ートを必要とし、その分ソフトウエアが大きくなると共
に、アドレスバスの信号線も多くなるので結局ＣＰＵの
負荷が大きくメモリ容量も大きくなってしまい更に消費
電力も大きいので、カードのような小型のデータ処理装
置において複数のシステムに対応できるようにすること
は極めて困難である。

【００４６】また本発明はワーキングメモリやプログラ
ムメモリについては主メモリとアドレスを重複させるこ
とに限定されるものではないが、これらについても主メ
モリとアドレスを重複させてスイッチ部によりメモリを
分離して読み出し、書き込みを行うようにすれば、必要
とするアドレス空間が小さくて済む。

【００４７】更に各主メモリに対してワーキングメモリ
を共通化しているので、メモリ容量が小さくて済み、し
かも主メモリからワーキングメモリへのデータのコピー
を、エミュレートを行うことなくスイッチ部切り替えだ
けで処理を行っているので、高速に実行することができ
る。

【００４８】以上のことから実施の形態は、複数のシス
テムに対応できる、例えば１枚のカードでマネーカー
ド、定期券など種々の用途に用いることができるカード
にとって非常に有効である。なお本発明はカードに適用
することに限られず、例えば腕にはめるバンドに取り付
けたタグなどと呼ばれている小円板状体や胸に差すペン
のキャップなどといった携帯用の担体に適用することも
できる。更に本発明の適用範囲もキャッシュカードや定
期券に限らず、例えばスキー場でのリフト券に相当する
データ処理装置を購入し、これを各スキー場に共通に用
いて、リフトに乗る度に金額のデータが書き替えられて
いくといった場合にも適用することができる。

【００４９】

【発明の効果】以上のように本発明によれば、データ処
理装置において小型で安価でかつシステムの柔軟性を大
きくすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の構成を示すブロック図
である。

【図２】主メモリ及びプログラムメモリのアドレスが重
複している様子を示す説明図である。

【図３】強誘電体メモリの構成及び動作原理を示す説明
図である。

【図４】スイッチ部の動作とモードとの対応を示す説明
図である。

【図５】本発明の実施の形態２の構成を概念的に示す説
明図である。

【図６】本発明の実施の形態２のフローを示すフローチ
ャートである。

【図７】実施の形態２と比較した比較例の構成を概念的
に示す説明図である。

【図８】本発明の実施の形態２の構成を示すブロック図
である。

【図９】図８に示すブロック図の一部を詳細に示すブロ
ック図である。

【符号の説明】

１ ＣＰＵ（中央処理装置） ２ 主メモリ ３ プログラムメモリ ２１、３１ スイッチ部 ４ モード選択部 ５Ａ〜５Ｃ 主メモリ ６ ワーキングメモリ ７ ＣＰＵ ８ プログラムメモリ ５１、５２、６１、８１ スイッチ部 ７４ メモリ選択部 ７５ モード選択部 ９ アドレス判定部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/00 - 12/06 G06F 12/16,15/78 G06K 19/07

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 中央処理部と、 互いにアドレスが重複すると共に互いに種類の異なるデ
   −タを格納する書き替え可能な強誘電体メモリよりなる
   不揮発性の複数の主メモリと、 前記主メモリとアドレスが重複し、外部からの情報に基
   づいて主メモリのデ−タを書き替えるときに一旦当該デ
   −タをコピ−するための各主メモリに共通なワ−キング
   メモリと、 前記主メモリとアドレスが重複し、各主メモリのデ−タ
   をワ−キングメモリにコピ−するためのコピ−プログラ
   ムを格納したプログラムメモリと、 外部からの情報に基づいて、デ−タの書き替えの対象と
   なる主メモリを選択するメモリ選択部と、 前記メモリ毎に設けられ、各メモリに対するアクセスを
   許可または禁止するためのスイッチ部と、 前記中央処理部から出力されたアドレスがコピ−プログ
   ラムのアドレスと一致しているか否かを判定するアドレ
   ス判定部と、を備え、 コピ−モ−ド時には、前記メモリ選択部で選択された主
   メモリ及びプログラムメモリに対応する各スイッチ部
   を、中央処理部からの読み出し／書き込み信号及びアド
   レス判定部の判定信号に基づいて制御すると共に、ワ−
   キングメモリに対応するスイッチ部を中央処理部からの
   読み出し／書き込み信号に基づいて制御す ることによっ
   て、下記の、デ−タのコピ−動作を行うことを特徴とす
   るデ−タ処理装置。 ａ．中央処理部がコピ−プログラムをプログラムメモリ
   から読み出す。 ｂ．次いでこのコピ−プログラムに基づいて、前記メモ
   リ選択部で選択された主メモリのデ−タを読み出す。 ｃ．読み出したデ−タを前記ワ−キングメモリに書き込
   む。
2. 【請求項２】 コピ−プログラムは、主メモリのアドレ
   スの一部と重複すると共に互いにアドレスの異なる第１
   コピ−プログラム及び第２コピ−プログラムよりなり、
   主メモリにおいて、第１コピ−プログラムのアドレスと
   重複しているアドレスからデ−タを読み出すときには第
   ２コピ−プログラムを用い、第２コピ−プログラムのア
   ドレスと重複しているアドレスからデ−タを読み出すと
   きには第１コピ−プログラムを用いることを特徴とする
   請求項１記載のデ−タ処理装置。
3. 【請求項３】 デ−タ処理装置は、携帯可能な担持体に
   設けられたものであることを特徴とする請求項１または
   ２記載のデ−タ処理装置。