JP3172217B2 - カード実装状態検出機能を備えた制御装置 - Google Patents
カード実装状態検出機能を備えた制御装置Info
- Publication number
- JP3172217B2 JP3172217B2 JP27038591A JP27038591A JP3172217B2 JP 3172217 B2 JP3172217 B2 JP 3172217B2 JP 27038591 A JP27038591 A JP 27038591A JP 27038591 A JP27038591 A JP 27038591A JP 3172217 B2 JP3172217 B2 JP 3172217B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- control
- main processor
- identification code
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ラックに収容されるカ
ードの実装状態を検出するカード実装状態検出機能を備
えた制御装置に関する。
ードの実装状態を検出するカード実装状態検出機能を備
えた制御装置に関する。
【０００２】
【従来の技術】図２は一般的なカード実装状態検出機能
を備えた制御装置の一例を示すブロック図であり、１は
この制御装置を統括するメインプロセッサーカード、２
ａ，２ｂ，２ｃ，２ｄはＩ／Ｏ制御カード、３はシステ
ムバスである。各Ｉ／Ｏ制御カード２ａ，２ｂ，２ｃ，
２ｄはそれぞれ軸制御，表示制御，接点入出力制御，通
信制御を受け持ち、メインプロセッサーカード１から送
られる指令に基づいて必要な処理を行なう。また、ラッ
クに収容されるＩ／Ｏ制御カードは制御装置の仕様によ
り選択され、例えば図２で示す例のように２ａ，２ｂ，
２ｃのＩ／Ｏ制御カードだけがラックに収容されている
場合もある。このためメインプロセッサーカード１は、
どの種類のＩ／Ｏ制御カードがラックに収容されている
かを知る為にカード実装状態検出機能を備えている。
を備えた制御装置の一例を示すブロック図であり、１は
この制御装置を統括するメインプロセッサーカード、２
ａ，２ｂ，２ｃ，２ｄはＩ／Ｏ制御カード、３はシステ
ムバスである。各Ｉ／Ｏ制御カード２ａ，２ｂ，２ｃ，
２ｄはそれぞれ軸制御，表示制御，接点入出力制御，通
信制御を受け持ち、メインプロセッサーカード１から送
られる指令に基づいて必要な処理を行なう。また、ラッ
クに収容されるＩ／Ｏ制御カードは制御装置の仕様によ
り選択され、例えば図２で示す例のように２ａ，２ｂ，
２ｃのＩ／Ｏ制御カードだけがラックに収容されている
場合もある。このためメインプロセッサーカード１は、
どの種類のＩ／Ｏ制御カードがラックに収容されている
かを知る為にカード実装状態検出機能を備えている。
【０００３】図４は従来のカード実装状態検出機能を備
えた制御装置の一例を示すブロック図であり、Ｉ／Ｏ制
御カードは２ａのみ記載するが他のＩ／Ｏ制御カード２
ｂ，２ｃ，２ｄも同様構成である。メインプロセッサー
カード１が、Ｉ／Ｏ制御カード２ａ，２ｂ，２ｃ，２ｄ
のカード識別コードＤＣＩＤを読出すことによってどの
種類のＩ／Ｏ制御カードがラックに収容されているかを
知るようになっている。メインプロセッサーカード１が
通常の指令ＳＣＮを送出する場合は、アドレスバス３１
とストローブ信号ＳＳＴを使用してＩ／Ｏ制御カード２
ａを選択し、データバス３２を使用してデータＤＴの授
受を行ない、Ｉ／Ｏ制御カード２ａからのアクノリッジ
信号ＳＡＣＫを受取ることによってバスサイクルの完了
を確認している。そして、アクノリッジ信号ＳＡＣＫが
返されない場合は何らかの異常が発生したとして、サイ
クルオーバーエラー検出回路１３がメインプロセッサー
カード１のＣＰＵ１１の処理を停止させる。
えた制御装置の一例を示すブロック図であり、Ｉ／Ｏ制
御カードは２ａのみ記載するが他のＩ／Ｏ制御カード２
ｂ，２ｃ，２ｄも同様構成である。メインプロセッサー
カード１が、Ｉ／Ｏ制御カード２ａ，２ｂ，２ｃ，２ｄ
のカード識別コードＤＣＩＤを読出すことによってどの
種類のＩ／Ｏ制御カードがラックに収容されているかを
知るようになっている。メインプロセッサーカード１が
通常の指令ＳＣＮを送出する場合は、アドレスバス３１
とストローブ信号ＳＳＴを使用してＩ／Ｏ制御カード２
ａを選択し、データバス３２を使用してデータＤＴの授
受を行ない、Ｉ／Ｏ制御カード２ａからのアクノリッジ
信号ＳＡＣＫを受取ることによってバスサイクルの完了
を確認している。そして、アクノリッジ信号ＳＡＣＫが
返されない場合は何らかの異常が発生したとして、サイ
クルオーバーエラー検出回路１３がメインプロセッサー
カード１のＣＰＵ１１の処理を停止させる。
【０００４】このため、メインプロセッサーカード１が
通常の指令ＳＣＮと同様にアドレスバス３１を使用して
Ｉ／Ｏ制御カード２ａ，２ｂ，２ｃ，２ｄのカード識別
コードＤＣＩＤを読出すと、ラックに収容されてないＩ
／Ｏ制御カード２ｄを選択した時にアクノリッジ信号Ｓ
ＡＣＫが返されず、サイクルオーバーエラー検出回路１
３がメインプロセッサーカード１のＣＰＵ１１の処理を
停止させてしまう。そこで、このような不具合を避ける
ために各Ｉ／Ｏ制御カード毎にカード選択信号ＳＳａ，
ＳＳｂ，ＳＳｃ，ＳＳｄを備えてカード識別コードＤＣ
ＩＤの読出しを行なっている。以降に、その動作例を説
明する。
通常の指令ＳＣＮと同様にアドレスバス３１を使用して
Ｉ／Ｏ制御カード２ａ，２ｂ，２ｃ，２ｄのカード識別
コードＤＣＩＤを読出すと、ラックに収容されてないＩ
／Ｏ制御カード２ｄを選択した時にアクノリッジ信号Ｓ
ＡＣＫが返されず、サイクルオーバーエラー検出回路１
３がメインプロセッサーカード１のＣＰＵ１１の処理を
停止させてしまう。そこで、このような不具合を避ける
ために各Ｉ／Ｏ制御カード毎にカード選択信号ＳＳａ，
ＳＳｂ，ＳＳｃ，ＳＳｄを備えてカード識別コードＤＣ
ＩＤの読出しを行なっている。以降に、その動作例を説
明する。
【０００５】メインプロセッサーカード１のＣＰＵ１１
は、カード実装状態検出回路１２にＩ／Ｏ制御カード２
ａのカード識別コードＤＣＩＤの送出指令ＳＩＤを送出
する。つぎに、カード実装状態検出回路１２がＩ／Ｏ制
御カード２ａに対するカード選択信号ＳＳａを送出する
と、Ｉ／Ｏ制御カード２ａ上のカード識別コード送出回
路２２はＩ／Ｏ制御カード２ａのカード識別コードＤＣ
ＩＤをデータバス３２を介してメインプロセッサーカー
ド１のＣＰＵ１１へ送出する。また、メインプロセッサ
ーカード１のＣＰＵ１１がラックに収容されていないＩ
／Ｏ制御カード２ｄのカード識別コードＤＣＩＤの送出
指令ＳＩＤを送出すると、Ｉ／Ｏ制御カード２ｄからの
識別コードＤＣＩＤが返されないのでデータバス３２が
未駆動状態（例えば全信号Ｈｉｇｈレベル）となるの
で、メインプロセッサーカード１のＣＰＵ１１はＩ／Ｏ
制御カード２ｄがラックに収容されていない状態を知る
事ができる（特開平２−２１７９５４号公報参照）。
は、カード実装状態検出回路１２にＩ／Ｏ制御カード２
ａのカード識別コードＤＣＩＤの送出指令ＳＩＤを送出
する。つぎに、カード実装状態検出回路１２がＩ／Ｏ制
御カード２ａに対するカード選択信号ＳＳａを送出する
と、Ｉ／Ｏ制御カード２ａ上のカード識別コード送出回
路２２はＩ／Ｏ制御カード２ａのカード識別コードＤＣ
ＩＤをデータバス３２を介してメインプロセッサーカー
ド１のＣＰＵ１１へ送出する。また、メインプロセッサ
ーカード１のＣＰＵ１１がラックに収容されていないＩ
／Ｏ制御カード２ｄのカード識別コードＤＣＩＤの送出
指令ＳＩＤを送出すると、Ｉ／Ｏ制御カード２ｄからの
識別コードＤＣＩＤが返されないのでデータバス３２が
未駆動状態（例えば全信号Ｈｉｇｈレベル）となるの
で、メインプロセッサーカード１のＣＰＵ１１はＩ／Ｏ
制御カード２ｄがラックに収容されていない状態を知る
事ができる（特開平２−２１７９５４号公報参照）。
【０００６】
【発明が解決しようとする課題】従来のカード実装状態
検出機能を備えた制御装置は以上のように構成されるの
で、システムバス上にＩ／Ｏ制御カードの枚数分のカー
ド選択信号が必要となり、システムバスの信号数が増加
するという欠点がある。本発明は、上記の欠点に鑑みて
なされたものであり、本発明の目的は、カード選択専用
の信号線を設けることなくカード識別コードの読出しが
できるカード実装状態検出機能を備えた制御装置を提供
することにある。
検出機能を備えた制御装置は以上のように構成されるの
で、システムバス上にＩ／Ｏ制御カードの枚数分のカー
ド選択信号が必要となり、システムバスの信号数が増加
するという欠点がある。本発明は、上記の欠点に鑑みて
なされたものであり、本発明の目的は、カード選択専用
の信号線を設けることなくカード識別コードの読出しが
できるカード実装状態検出機能を備えた制御装置を提供
することにある。
【０００７】
【課題を解決するための手段】本発明は、システムバス
に接続されたメインプロセッサーカードと、前記メイン
プロセッサーカードにより前記システムバスを介して制
御される複数のＩ／Ｏ制御カードとをラックに収容して
成り、前記メインプロセッサーカードと前記Ｉ／Ｏ制御
カード間の異常を検出するサイクルオーバーエラー検出
機能を前記メインプロセッサーカードに備えた制御装置
に関するものであり、本発明の上記目的は、前記メイン
プロセッサーカードから前記システムバスを介して送出
されるカード識別コードの送出指令のアドレスが自己の
カードのカード識別コードエリアであった場合に前記カ
ード識別コードを前記メインプロセッサーカードに送出
する機能を前記Ｉ／Ｏ制御カードに備え、前記カード識
別コードの送出指令のバスサイクルのみ前記サイクルオ
ーバーエラー検出機能の動作を一時停止させる機能を前
記メインプロセッサーカードに備えることによって達成
される。
に接続されたメインプロセッサーカードと、前記メイン
プロセッサーカードにより前記システムバスを介して制
御される複数のＩ／Ｏ制御カードとをラックに収容して
成り、前記メインプロセッサーカードと前記Ｉ／Ｏ制御
カード間の異常を検出するサイクルオーバーエラー検出
機能を前記メインプロセッサーカードに備えた制御装置
に関するものであり、本発明の上記目的は、前記メイン
プロセッサーカードから前記システムバスを介して送出
されるカード識別コードの送出指令のアドレスが自己の
カードのカード識別コードエリアであった場合に前記カ
ード識別コードを前記メインプロセッサーカードに送出
する機能を前記Ｉ／Ｏ制御カードに備え、前記カード識
別コードの送出指令のバスサイクルのみ前記サイクルオ
ーバーエラー検出機能の動作を一時停止させる機能を前
記メインプロセッサーカードに備えることによって達成
される。
【０００８】
【作用】サイクルオーバーエラー制御回路は、メインプ
ロセッサーカードがカード識別コードの送出を指令した
バスサイクルのみサイクルオーバーエラー検出回路の動
作を一時停止させる。前記制御により、メインプロセッ
サーカードからシステムバスを介して各Ｉ／Ｏ制御カー
ドに送出されたアドレスが、ラックに収容されていない
Ｉ／Ｏ制御カードのカード識別コードエリアでありＩ／
Ｏ制御カードからアクノリッジが返されなくても、サイ
クルオーバーエラー検出回路はメインプロセッサーカー
ドのＣＰＵの処理を停止させる事はない。
ロセッサーカードがカード識別コードの送出を指令した
バスサイクルのみサイクルオーバーエラー検出回路の動
作を一時停止させる。前記制御により、メインプロセッ
サーカードからシステムバスを介して各Ｉ／Ｏ制御カー
ドに送出されたアドレスが、ラックに収容されていない
Ｉ／Ｏ制御カードのカード識別コードエリアでありＩ／
Ｏ制御カードからアクノリッジが返されなくても、サイ
クルオーバーエラー検出回路はメインプロセッサーカー
ドのＣＰＵの処理を停止させる事はない。
【０００９】
【実施例】図１は本発明を実現するカード実装状態検出
機能を備えた制御装置の一例を図４に対応させて示すブ
ロック図であり、同一構成箇所は同符号を付して説明を
省略する。メインプロセッサーカード１のＣＰＵ１１に
よりサイクルオーバーエラー検出一時停止指令ＳＳＥＤ
がサイクルオーバーエラー制御回路１４に送出された
後、カード識別コードＤＣＩＤの送出指令ＳＩＤがアド
レスバス３１とストローブ信号ＳＳＴを使用してＩ／Ｏ
制御カード２ａに送出される。アドレスバス３１に送出
されたカード識別コードＤＣＩＤの送出指令ＳＩＤのア
ドレスがＩ／Ｏ制御カード２ａのカード識別コードエリ
アであった場合には、Ｉ／Ｏ制御カード２ａのアドレス
デコード回路２１によりカード識別コードの送出指令Ｓ
ＳＩがカード識別コード送出回路２２に送出される。そ
して、カード識別コード送出回路２２によりＩ／Ｏ制御
カード２ａのカード識別コードＤＣＩＤがデータバス３
２を介してメインプロセッサーカード１のＣＰＵ１１へ
送出される。
機能を備えた制御装置の一例を図４に対応させて示すブ
ロック図であり、同一構成箇所は同符号を付して説明を
省略する。メインプロセッサーカード１のＣＰＵ１１に
よりサイクルオーバーエラー検出一時停止指令ＳＳＥＤ
がサイクルオーバーエラー制御回路１４に送出された
後、カード識別コードＤＣＩＤの送出指令ＳＩＤがアド
レスバス３１とストローブ信号ＳＳＴを使用してＩ／Ｏ
制御カード２ａに送出される。アドレスバス３１に送出
されたカード識別コードＤＣＩＤの送出指令ＳＩＤのア
ドレスがＩ／Ｏ制御カード２ａのカード識別コードエリ
アであった場合には、Ｉ／Ｏ制御カード２ａのアドレス
デコード回路２１によりカード識別コードの送出指令Ｓ
ＳＩがカード識別コード送出回路２２に送出される。そ
して、カード識別コード送出回路２２によりＩ／Ｏ制御
カード２ａのカード識別コードＤＣＩＤがデータバス３
２を介してメインプロセッサーカード１のＣＰＵ１１へ
送出される。
【００１０】アドレスバス３１に送出されたカード識別
コードの送出指令ＳＩＤのアドレスがラックに収容され
てないＩ／Ｏ制御カード２ｄのカード識別コードエリア
であった場合には、Ｉ／Ｏ制御カードからアクノリッジ
信号ＳＡＣＫが返されないが、サイクルオーバーエラー
検出回路１３はメインプロセッサーカードのＣＰＵ１１
の処理を停止させない。この場合、データバス３２はＩ
／Ｏ制御カードから識別コードＤＣＩＤが送出されない
ため、未駆動状態（例えば全信号Ｈｉｇｈレベル）とな
るので、メインプロセッサーカードのＣＰＵ１１はＩ／
Ｏ制御カード２ｄがラックに収容されていない状態を知
る事ができる。尚、サイクルオーバーエラー制御回路１
４は１回のバスサイクルのみサイクルオーバーエラー検
出を停止するように構成され、カード識別コード読出し
以後のバスサイクルではサイクルオーバーエラー検出機
能は再び有効となる。従って、本発明によりシステムバ
スの異常検出能力が損なわれることはない。
コードの送出指令ＳＩＤのアドレスがラックに収容され
てないＩ／Ｏ制御カード２ｄのカード識別コードエリア
であった場合には、Ｉ／Ｏ制御カードからアクノリッジ
信号ＳＡＣＫが返されないが、サイクルオーバーエラー
検出回路１３はメインプロセッサーカードのＣＰＵ１１
の処理を停止させない。この場合、データバス３２はＩ
／Ｏ制御カードから識別コードＤＣＩＤが送出されない
ため、未駆動状態（例えば全信号Ｈｉｇｈレベル）とな
るので、メインプロセッサーカードのＣＰＵ１１はＩ／
Ｏ制御カード２ｄがラックに収容されていない状態を知
る事ができる。尚、サイクルオーバーエラー制御回路１
４は１回のバスサイクルのみサイクルオーバーエラー検
出を停止するように構成され、カード識別コード読出し
以後のバスサイクルではサイクルオーバーエラー検出機
能は再び有効となる。従って、本発明によりシステムバ
スの異常検出能力が損なわれることはない。
【００１１】図３はサイクルオーバーエラー制御回路の
一例を示すブロック図である。図示されてないメインプ
ロセッサーカード１のＣＰＵ１１からのサイクルオーバ
ーエラー検出一時停止指令ＳＳＥＤは、ＤＥＦ１４１に
て一旦保持される。次に、ＣＰＵ１１がカード識別コー
ドの送出をＩ／Ｏ制御カードに送出するためにストロー
ブ信号ＳＳＴを駆動すると、ＡＮＤゲート１４３が開き
ＤＥＦ１４４にサイクルオーバーエラー検出一時停止指
令ＳＳＥＤが伝わる。ここで、サイクルオーバーエラー
検出回路１３内のカウンタ１３１は、ストローブ信号Ｓ
ＳＴを受取ることによりカウントを開始し、アクノリッ
ジ信号ＳＡＣＫが返されないとリップルキャリーＳＲＣ
を送出してＤＦＦ１３２を駆動する。ＤＦＦ１３２は、
サイクルオーバーエラー信号ＳＣＯＶをＣＰＵ１１に送
出してサイクルオーバーエラー処理が行なわれる。次
に、ＤＦＦ１４４にサイクルオーバーエラー検出一時停
止指令ＳＳＥＤが伝わった時にはカウントクリア信号Ｓ
ＣＬＲが駆動され、アクノリッジ信号ＳＡＣＫの受信状
態に関わりなくカウンタ１３１はカウントを停止するの
でサイクルオーバーの検出は行なわれない。また、ＤＦ
Ｆ１４４にサイクルオーバーエラー検出一時停止指令Ｓ
ＳＥＤが伝わるとＤＦＦ１４１はクリアされ、サイクル
オーバーエラー検出の停止は一回のバスサイクルに限ら
れる。
一例を示すブロック図である。図示されてないメインプ
ロセッサーカード１のＣＰＵ１１からのサイクルオーバ
ーエラー検出一時停止指令ＳＳＥＤは、ＤＥＦ１４１に
て一旦保持される。次に、ＣＰＵ１１がカード識別コー
ドの送出をＩ／Ｏ制御カードに送出するためにストロー
ブ信号ＳＳＴを駆動すると、ＡＮＤゲート１４３が開き
ＤＥＦ１４４にサイクルオーバーエラー検出一時停止指
令ＳＳＥＤが伝わる。ここで、サイクルオーバーエラー
検出回路１３内のカウンタ１３１は、ストローブ信号Ｓ
ＳＴを受取ることによりカウントを開始し、アクノリッ
ジ信号ＳＡＣＫが返されないとリップルキャリーＳＲＣ
を送出してＤＦＦ１３２を駆動する。ＤＦＦ１３２は、
サイクルオーバーエラー信号ＳＣＯＶをＣＰＵ１１に送
出してサイクルオーバーエラー処理が行なわれる。次
に、ＤＦＦ１４４にサイクルオーバーエラー検出一時停
止指令ＳＳＥＤが伝わった時にはカウントクリア信号Ｓ
ＣＬＲが駆動され、アクノリッジ信号ＳＡＣＫの受信状
態に関わりなくカウンタ１３１はカウントを停止するの
でサイクルオーバーの検出は行なわれない。また、ＤＦ
Ｆ１４４にサイクルオーバーエラー検出一時停止指令Ｓ
ＳＥＤが伝わるとＤＦＦ１４１はクリアされ、サイクル
オーバーエラー検出の停止は一回のバスサイクルに限ら
れる。
【００１２】
【発明の効果】以上のように本発明のカード実装状態検
出機能を備えた制御装置によれば、メインプロセッサー
カード上にメインプロセッサーカードがカード識別コー
ドの送出を指令したバスサイクルのみサイクルオーバー
エラー検出回路の動作を一時停止させる「サイクルオー
バー制御回路」を備えたことにより、アドレスバスとス
トローブ信号を使用してカード識別コードの読出しがで
きるようになる。従って、従来のようにカード選択専用
の信号線を設けなくて良いのでシステムバスの信号数を
削減する事ができる。
出機能を備えた制御装置によれば、メインプロセッサー
カード上にメインプロセッサーカードがカード識別コー
ドの送出を指令したバスサイクルのみサイクルオーバー
エラー検出回路の動作を一時停止させる「サイクルオー
バー制御回路」を備えたことにより、アドレスバスとス
トローブ信号を使用してカード識別コードの読出しがで
きるようになる。従って、従来のようにカード選択専用
の信号線を設けなくて良いのでシステムバスの信号数を
削減する事ができる。
【図１】本発明のカード実装状態検出機能を備えた制御
装置の一例を示すブロック図である。
装置の一例を示すブロック図である。
【図２】一般的なカード実装状態検出機能を備えた制御
装置の一例を示すブロック図である。
装置の一例を示すブロック図である。
【図３】図１のサイクルオーバー制御回路の構成の一例
を示すブロック図である。
を示すブロック図である。
【図４】従来のカード実装状態検出機能を備えた制御装
置の一例を示すブロック図である。
置の一例を示すブロック図である。
１４ サイクルオーバーエラー制御回路 ２２ カード識別コード送出回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/18 G06F 13/00 301 G06F 13/10 - 13/14 G06F 13/20 - 13/378
Claims (1)
- 【請求項１】 システムバスに接続されたメインプロセ
ッサーカードと、前記メインプロセッサーカードにより
前記システムバスを介して制御される複数のＩ／Ｏ制御
カードとをラックに収容して成り、前記メインプロセッ
サーカードと前記Ｉ／Ｏ制御カード間の異常を検出する
サイクルオーバーエラー検出機能を前記メインプロセッ
サーカードに備えた制御装置において、前記メインプロ
セッサーカードから前記システムバスを介して送出され
るカード識別コードの送出指令のアドレスが自己のカー
ドのカード識別コードエリアであった場合に前記カード
識別コードを前記メインプロセッサーカードに送出する
機能を前記Ｉ／Ｏ制御カードに備え、前記カード識別コ
ードの送出指令のバスサイクルのみ前記サイクルオーバ
ーエラー検出機能の動作を一時停止させる機能を前記メ
インプロセッサーカードに備えたことを特徴とするカー
ド実装状態検出機能を備えた制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27038591A JP3172217B2 (ja) | 1991-09-20 | 1991-09-20 | カード実装状態検出機能を備えた制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27038591A JP3172217B2 (ja) | 1991-09-20 | 1991-09-20 | カード実装状態検出機能を備えた制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0581491A JPH0581491A (ja) | 1993-04-02 |
| JP3172217B2 true JP3172217B2 (ja) | 2001-06-04 |
Family
ID=17485529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27038591A Expired - Fee Related JP3172217B2 (ja) | 1991-09-20 | 1991-09-20 | カード実装状態検出機能を備えた制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172217B2 (ja) |
-
1991
- 1991-09-20 JP JP27038591A patent/JP3172217B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581491A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866609A (en) | Byte count handling in serial channel extender with buffering for data pre-fetch | |
| EP0202675B1 (en) | Input/output control system | |
| JPH026148B2 (ja) | ||
| JP3172217B2 (ja) | カード実装状態検出機能を備えた制御装置 | |
| JP2836081B2 (ja) | ディスク制御回路 | |
| EP0464729B1 (en) | An ID processing dedicated SCSI bus interface logic circuit | |
| TWI295011B (ja) | ||
| JP2871436B2 (ja) | 周辺制御装置の診断制御システム | |
| JPH033043A (ja) | 半導体装置 | |
| JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
| US5689725A (en) | System for generating status signals of second bus on first bus by comparing actual phase of the second bus with expected phase of second bus | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPS63228856A (ja) | 通信制御装置 | |
| JPH03220661A (ja) | 処理装置間の通信方式 | |
| JP2863127B2 (ja) | 通信装置 | |
| JPS59173819A (ja) | 入力装置 | |
| JP2858493B2 (ja) | 障害情報保存方式 | |
| JP2825464B2 (ja) | 通信装置 | |
| JPH064456A (ja) | データ転送制御装置 | |
| JPH10283225A (ja) | 情報収集方式 | |
| JPH02196316A (ja) | 共通バス接続装置 | |
| JPS6244300B2 (ja) | ||
| JPH0693226B2 (ja) | 割込報告側装置 | |
| JPH0642219B2 (ja) | 装置診断方式 | |
| JPH0693270B2 (ja) | 通帳取扱システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |