JP3170797B2 - パーソナルコンピュータ - Google Patents

パーソナルコンピュータ

Info

Publication number
JP3170797B2
JP3170797B2 JP50754191A JP50754191A JP3170797B2 JP 3170797 B2 JP3170797 B2 JP 3170797B2 JP 50754191 A JP50754191 A JP 50754191A JP 50754191 A JP50754191 A JP 50754191A JP 3170797 B2 JP3170797 B2 JP 3170797B2
Authority
JP
Japan
Prior art keywords
board
cpu
personal computer
connector
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50754191A
Other languages
English (en)
Inventor
幸二 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3170797B2 publication Critical patent/JP3170797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はパーソナルコンピュータの回路基板のモジュ
ール化に関するものであり、さらに詳しく言えば、CPU
ボードとIOボードを別々のモジュールとして設計し、各
種のCPUごとにCPUボードを設計し、IOボードはすべて共
通とすることにより、数機種のパーソナルコンピュータ
を効率的にかつ短期間に開発することを可能にしたもの
である。
背景技術 従来のパーソナルコンピュータの例を第６図に示す。
パーソナルコンピュータの本体10の内部を上から見たと
きの各ユニットが示してある。そして、電源２、FDD
（フロッピーディスクドライブ）３、HDD（ハードディ
スクドライブ）４を備えている。メイン基板300上にはC
PU（中央処理ユニット）をはじめとして、数値演算コプ
ロセッサ（NPX）を拡張するためのソケット、BIOS（Bas
ic input output system）すなわち基本入出力プログム
を格納するROM（Read only memory）、メインメモリ、
拡張メモリ用コネクタ、パラレルインターフェース（PI
F）、シリアルインターフェース（SIF）、キーボードイ
ンターフェース（KIF）、マウスインターフェース（MI
F）、FDDインターフェース（FIF）、HDDインターフェー
ス（HIF）、リアルタイムクロック（RTC）、DMAコント
ローラ、割込コントローラおよびタイマ等がマウントさ
れている。
マウスインターフェースコネクタ201にはマウスが接
続され、キーボードインターフェースコネクタ202には
キーボードが接続され、シリアルインターフェースコネ
クタ203にはモデム等が接続される。パラレルインター
フェースコネクタ204にはプリンタ等が接続される。オ
プションコネクタ205は一般的にはオプションスロット
とも呼ばれており、ここには数多くの拡張ボードが接続
される。パーソナルコンピュータ10においては３枚まで
の拡張ボードを接続することができる。拡張ボードと
は、メイン基板300上の機能の他に、別の機能を拡張す
るためのボードのことであり、これにはビデオボードや
LAN（ローカルエリアネットワーク）ボードがある。
第６図に示すように従来のパーソナルコンピュータに
おいては、一枚のメイン基板300上にすべての回路をマ
ウントしていた。逆に言うと、パーソナルコンピュータ
の機能のすべてを一枚の基板で実現していた。一部のパ
ーソナルコンピュータにおいては、機能の一部分（ビデ
オボードや、PIF、FIF、SIF、メインメモリ等）を取り
出して別の小さなボードで実現しているものもある。し
かし、この場合もほとんどの機能はメイン基板300上に
設けられており、非常に規模の大きなメイン基板になっ
ている。従来のパーソナルコンピュータで機能の一部分
を別の基板で実現しているのは、主にスペース上、実装
上の問題を解決するためであり、本来は一枚の基板上に
すべての機能を備えてしまいたいが、メイン基板300の
大きさの制限から、一部の機能を別基板にすることが必
要になっている。
最近のパーソナルコンピュータの技術の進歩には著し
いものがる。特にCPUの動作の高速化とメモリの高速化
は急速に進んでいる。又、次々と性能を向上させた新し
いCPUが登場してきている。このような状況下にあっ
て、パーソナルコンピュータのメーカは毎年これらの技
術の進歩に合わせて、性能を向上させた新製品を数機種
開発していかなければならない。従来はCPU及びメモリ
の高速化、および新型のCPUの登場に合わせて、第６図
のメイン基板300の部分をすべて設計し直さなければな
らなかった。これには多くの開発工数を要し、メーカー
にとって大きな負荷になっている。又、大きなメイン基
板を設計するのには開発期間も長くなってしまい、製品
ができ上がったころには、すでに世の中の技術が一歩進
んでしまい、その製品の市場での競争力が落ちてしま
う。これはメーカーによって致命的なことである。又、
最近のパーソナルコンピュータの技術の進歩が激しいゆ
えに、新製品の開発周期も非常に短く、新製品が発表さ
れると、旧製品（今まで売っていた製品）が売れなくな
り、在庫となってしまう。在庫になるとメイン基板は処
分しなければならず、大きな利益のロスとなってしま
う。ただし、電源・FDD・HDD等メイン基板以外は新製品
でもそのまま使えるので処分しなくてもよい。
以上述べたように、第６図の従来のパーソナルコンピ
ュータではメイン基板300が一枚となっており、そのた
め、CPU、メモリの高速化等の技術の進歩に合わせて、
メイン基板300の部分すべてをその都度設計しなければ
ならないため、開発工数、開発期間、在庫リスクの点で
非常に不利であった。
発明の開示 本発明の目的は以上のような従来の課題を解決するこ
とにより、パーソナルコンピュータを短時間に効率よく
開発することであり、そのための手段はメイン基板を２
つのモジュールに分けることである。
分けるといってもただメイン基板を２枚以上の基板で
構成するというのは、「背景技術」の項でも述べたよう
に従来から存在するわけであり、本発明はこれとはちが
い、この分け方にポイントがある。この分け方を一言で
説明するならば、（１）技術が進歩してもあまりこれに
影響されず、むしろ従来の製品とのコンパチビリティが
重要であり、ほとんど機能、スピードのかわらない部分
（おもにI/Oに係わる部分）と、（２）技術の進歩を最
大限にとり入れ、その都度設計し直さなければならない
部分（おもにCPU、メモリに係わる部分）との２つの部
分にメイン基板を分けるということである。
すなわち本発明のパーソナルコンピュータは、中央処
理ユニット（CPU）と、数値演算用コプロセッサを挿入
するためのNPXソケットと、基本入出力プログラムを格
納するROMと、メインメモリとして機能するRAMと、この
メインメモリを増設するためのメモリを接続する拡張メ
モリ用コネクタと、外部にプリンタを接続することので
きるパラレルインターフェースと、外部にモデムを接続
することのできるシリアルインターフェースと、外部に
キーボードを接続することのできるキーボードインター
フェースと、フロッピディスクドライブ装置を制御する
FDDインターフェースと、機能を拡張するためのオプシ
ョンボードを挿入するオプションコネクタとを有するパ
ーソナルコンピュータにおいて、前記CPU、ROM、RAM、N
PXソケットおよび拡張メモリ用コネクタを含むCPUボー
ドと、前記パラレルインターフェース、シリアルインタ
ーフェース、キーボードインターフェースおよびFDDイ
ンターフェースと前記オプションコネクタを含むIOボー
ドとが別々の基板で構成され、前記CPUボードと前記IO
ボードはボード結合コネクタで結合され、前記CPUボー
ド上の前記中央処理ユニットと、前記NPXソケットに挿
入された数値演算用コプロセッサと、前記RAMと、前記
拡張メモリ用コネクタに挿入された拡張メモリはCPUク
ロックに同期して動作し、前記IOボード上の前記パラレ
ルインターフェース、シリアルインターフェース、キー
ボードインターフェースおよびFDDインターフェース
と、前記オプションコネクタに挿入された前記オプショ
ンボードは前記CPUクロックに等しいか又はこのCPUクロ
ックより遅いIOクロックに同期したアドレス信号、デー
タ信号及び制御信号によって制御され、前記CPUボード
はタイミング変換回路を有し、前記タイミング変換回路
は前記CPUクロックに同期して出力された前記中央処理
ユニットのアドレス信号、データ信号、制御信号をタイ
ミング変換し、前記IOクロックに同期したアドレス信
号、データ信号、制御信号に変換して前記ボード結合コ
ネクタに出していることを特徴とする。
図面の簡単な説明 第１図（Ａ）は本発明によるパーソナルコンピュータ
の実施例を示す図であり、 第１図（Ｂ）および（Ｃ）はパーソナルコンピュータ
の中のCPUボードとIOボードを説明した図であり、 第２図（Ａ）は第１図（Ｃ）のパーソナルコンピュー
タの要部の詳細な説明を示す図であり、 第２図（Ｂ）および（Ｃ）はその動作を示す図であ
り、 第３図は本発明の第２の実施例を示す図であり、ケー
スの大きさの異なる２種類以上のパーソナルコンピュー
タの間で、CPUボードに互換性をもたせたシステムの図
であり、 第４図は本発明の第３の実施例にかかわる図（シール
ドおよび放熱）であり、 第５図は本発明の第４の実施例にかかわる図（CPUカ
ートリッヂ）であり、 第６図は従来のパーソナルコンピュータの例を示す図
である。
発明を実施するための最良の形態 第１図（Ａ）が本発明によるパーソナルコンピュータ
の実施例である。パーソナルコンピュータの本体１は、
第６図の従来のパーソナルコンピュータ10と全く同じ機
能をもっており、電源２、FDD3、HDD4については第６図
と同じものである。第１図（Ａ）と第６図の構成のちが
いは、第６図のメイン基板300の部分が、第１図（Ａ）
では２枚の基板100と200に分かれているという点であ
る。CPUボード100には、CPUのほかにメモリ等が搭載さ
れている。IOボード200はシリアルインターフェースや
パラレルインターフェース等を搭載している。ボード結
合コネクタ101は、CPUボード100とIOボード200とを結合
している。マウスインターフェースコネクタ201、キー
ボードインターフェース202、シリアルインターフェー
スコネクタ203、パラレルインターフェースコネクタ20
4、オプションコネクタ205は第６図と同じものである。
第１図（Ａ）のCPUボード100とIOボード200の機能を
合せたものは、第６図のメイン基板300機能と全く同じ
であり、したがって第１図（Ａ）のパーソナルコンピュ
ータ１と第６図のパーソナルコンピュータ10は機能的に
全く同じものである。ちがいは、従来１枚の基板を本実
施例では２枚に分けたという点だけであるが、この２つ
のグループの分け方が本発明のポイントであり、以下順
次説明していくが、これによって非常に大きなメリット
が生じてくる。
なお本発明においては、CPUボード100およびIOボード
200はそれぞれ１枚の基板からなるものとして説明して
いくが、実際にはCPUボードに相当する部分が物理的に
は２枚以上の基板で構成されていてもよいし、又、IOボ
ードに相当する部分が物理的には２枚以上の基板で構成
されていてもよい。それぞれをCPUボード群及びIOボー
ド群としたとき、これらの２つの群の分割が、以下に説
明する本発明のデバイス群の分割方式に従って別々に分
けられて配置されていれば、本発明の効果がそのまま生
じられる。
第１図（Ａ）のCPUボード100とIOボード200の分割の
しかたを説明するためのブロック図が第１図（Ｂ）であ
る。CPUボード100の中にはCPU102（本例ではCPUはイン
テル社製の80286−12MHz）の他に、数値演算用コプロセ
ッサ（本例ではコプロセッサはインテル社製の80287）
を挿入するためのソケット103、BIOSを格納しているROM
104、DRAM（Dynamic random access memory）で構成さ
れたメインメモリ105およびメインメモリを増設するた
めの拡張メモリコネクタ106が含まれている。さらに、
クロック信号を出力するクロックオシレータ（OSC）151
も含まれている。CPU102は80286の12MHzバージョンであ
り、12MHzで動作している。メモリコントローラ107はRO
M104、メインメモリ105およびコネクタ106に装着された
拡張メモリの制御を行なっている。CPU102からメモリへ
のアクセスはできるだけ高速であることが好ましく、メ
モリコントローラ107はCPU102の出す12MHzのアドレス信
号、データ信号、コントロール信号をROMおよびRAM用の
適当な信号に変換して（タイミングは12MHzのままの信
号である）ROMおよびRAMに供給している。すなわち、CP
Uボード100上の素子は、ほとんどCPU102の基本クロック
である12MHzに同期して動作している。
第１図（Ａ）のCPUボード110、120、130はいずれもCP
Uボード100のかわりにIOボード200に接続できるもので
ある。これらのCPUボードの有するボード結合コネクタ1
01はすべて同じであり、互換性がある。CPUボード110の
CPUはインテル社製の80386SXの16MHzバージョン品であ
り、CPUボード120のCPUはインテル社製の80386DXの33MH
zバージョン品であり、CPUボード130のCPUはインテル社
製の80486の25MHzバージョン品である。CPUボード110、
120、130にも、それぞれメインメモリ、拡張メモリ用コ
ネクタおよびメモリコントローラがマウントされてお
り、メインメモリ及び拡張メモリはそれぞれのCPUクロ
ックに同期して動作している。すなわち、CPUボード110
のメモリは16MHzで動作しており、CPUボード120のメモ
リは33MHzで動作しており、CPUボード130のメモリは25M
Hzで動作している。なお、CPUボード110、120、130のブ
ロック図は特に示していないが、第１図（Ｂ）のCPUボ
ード100又は第１図（Ｃ）のCPUボード100Aとほとんど同
じ構成である。CPUとコプロセッサが各CPUボードごとに
異なる点と、メモリコントローラの方式が異なる点以外
はほとんど同じである。
CPUのクロック周波数;fcpuは技術の進歩とともに年々
高速化されてきている。DRAMをはじめとするメモリ素子
の動作も同様に高速化されてきており、また、メモリコ
ントロール技術例えばページインタリーブ方式やキャッ
シュ方式等を用いることで、メモリ素子の高速化とメモ
リコントロール技術の進歩によって、メインメモリは常
にCPUクロックの高速化についてきている。この技術に
よって、CPUボード上のメモリはCPUクロックに同期して
動作することができるわけである。タイミング変換回路
108はCPUより出されたアドレス信号、データ信号、コン
トロール信号をタイミング変換して、ボード結合コネク
タ101に出力している。CPUにより出力されている信号は
すべて、CPUクロック12MHzに同期した高速の信号である
が、これをタイミング変換して低速のIOクロック;fIO＝
6MHzに同期させてこれをボード結合コネクタ101に出し
ている。すなわち、ボード結合コネクタ101に出力され
るアドレス信号、データ信号、コントロール信号はすべ
て低速のIOクロック（6MHz）に同期した信号である。CP
Uボード100の内部の回路はほとんど、高速のCPUクロッ
ク（12MHz）に同期して動作しているが、その出口であ
るボード結合コネクタ101のところではすべて、低速のI
Oクロック（6MHz）に同期した信号となっている。本来
は１枚の基板で構成される回路を２枚の基板で構成する
と、回路の動作は不安定になりがちであるが、本発明で
は２枚の基板の切口をすべて低速の信号にタイミング変
換することによって、この問題を解決ている。
CPUボード110、120、130にも、それぞれ前述の回路10
8と同様のタイミング変換回路がマウントされており、
ボード結合コネクタの信号はすべて低速クロックに同期
している。CPUボード110の内部はほとんど16MHzで動作
しているが、ボード結合コネクタの信号は8MHzとなって
いる。CPUボード120の内部はほとんど33MHzで動作して
いるが、ボード結合コネクタの信号は8.3MHzとなってい
る。CPUボード130の内部はほとんど25MHzで動作してい
るが、ボード結合コネクタの信号は8.3MHzとなってい
る。
次にIOボード200について説明する。コントローラ209
の中にはDMAコントローラ（インテル社製の8237）、割
込みコントローラ（インテル社製の8259）、タイマ（イ
ンテル社製の8254）等が入っている。参照番号210はリ
アルタイムクロックである。HDDインターフェース211
は、HDDインターフェースコネクタ206を介して、ケーブ
ルによって第１図（Ａ）のHDD4と接続される。FDDイン
ターフェース212はFDDインターフェースコネクタ207を
介して、ケーブルによって第１図（Ａ）のFDD3と接続さ
れる。マウスインターフェース213はマウスインターフ
ェースコネクタ201を介してパーソナルコンピュータ本
体１の外側でマウスと接続される。キーボードインター
フェース214はキーボードインターフェースコネクタ202
を介して、パーソナルコンピュータ本体１の外側でキー
ボードと接続される。シリアルインターフェース215
は、シリアルインターフェースコネクタ203を介して、
パーソナルコンピュータ本体１の外側でモデム等と接続
される。パラレルインターフェース216はパラレルイン
ターフェースコネクタ204を介して、パーソナルコンピ
ュータ本体１の外側でプリンタ等と接続される。コネク
タ206と207は本体１の内部にあり、コネクタ201、202、
203、204は本体１の外側に出ている。バッファ208は、
ボード結合コネクタ101を介して、CPUボード100より送
られてきた低速のアドレス信号、データ信号、コントロ
ール信号をバッファリングしてオプションコネクタ205
に出している。オプションスロット205には拡張ボード
（オプションボードとも呼ばれる）が挿入される。
CPUボード100のタイミング変換回路108より、ボード
結合コネクタ101を介してIOボード200に送られたアドレ
ス信号、データ信号およびコントロール信号は、CPUク
ロック（12MHz）より低速のIOクロック（6MHz）に同期
した信号であり、コントローラおよびインターフェース
回路209〜216と、オプションコネクタ205に挿入された
拡張ボードはいずれもこれのIOクロックに同期した低速
の信号によって制御されている。すなわち、IOボード20
0上の回路はすべて低速のIOクロックに同期して動作し
ている。
IOボード200上の回路は、ほとんどが入出力装置に関
係する回路であり、従来からあまり高速では動作できな
かったし、又、高速に動作する必要もなかった。なぜな
ら、CPUからの各種IO装置に対するアクセスは、CPUから
のメモリに対するアクセスに比べて、かなり頻度が低
く、IOへアクセスがかなり低速であっても、パーソナル
コンピュータ全体のパフォーマンスにはあまり影響しな
かったからである（ただし、HIF211については高速化の
必要性が強くなってきそうである）。第１図（Ｂ）のIO
ボード200も６〜10MHzまでのIOクロックに対して動作す
ることができ、10MHz以上のIOクロックに対しては動作
することができない。すなわち、CPUボード100からボー
ド結合コネクタ101に出されるアドレス信号、データ信
号、コントロール信号は６〜10MHzのIOクロックに同期
した信号でなければならない。
CPUの高速化およびメモリの高速化は年々進み、これ
にともないCPUクロックの周波数は年々高くなり、CPUボ
ードはどんどん高速で動作するようになる。これに比べ
ると、IO装置はあまり高速化が進んでいかない。又、IO
装置関係（拡張ボードも含む）は従来の低速のものがそ
のまま使える必要性があるため、従来との互換性を維持
して、あえて高速化しないということもある。すなわ
ち、パーソナルコンピュータにおいては、CPUクロック
は6MHzから８、10、12、16、20、25、33、MHzへと高速
化されていってもIOクロックは従来の低速のまま（６〜
10MHzの範囲内）である。又、現在のパーソナルコンピ
ュータの機能は各社ごとにほとんど標準化されており、
パーソナルコンピュータメーカー各社が毎年新製品を発
売するといっても、多くの部分、特に第１図（Ｂ）のIO
ボード200の部分は、従来品とほとんど同じである。変
る部分はCPU（クロック周波数の変化も含めて）とメモ
リ関係がほとんどであるといえる。したがって新製品を
設計するといっても、全く変更する必要のないIOボード
200の部分を１枚の基板で作ってしまい、これを全機種
で共通に使うようにして、CPUボード100の部分だけをそ
の都度設計すれば、開発工数開発期間等の点で非常に大
きな効果があるのではないか、というのが本発明の主旨
である。
従来、パソコン各社はCPUのクロックを高速化した
り、CPUの種類をかえたり、メモリの容量を増やした
り、使用するメモリ素子を最新のものにかえたり（たと
えば1MbitのDRAMから4MbitのDRAMへ変更する）、又、一
部機能を追加したりするというような場合、その都度メ
イン基板全体（第６図のメイン基板300の部分）を設計
していた。パーソナルコンピュータ技術の進歩が非常に
激しく、開発される新製品の数は各社年々増えてきてお
り、こうした中にあって、メイン基板全体を新たに設計
するという従来の方法では、開発工数及び開発期間の点
で非常に大きな問題がある。新製品といっても、前にも
述べたようにパソコン各社とも機能はかなり標準化され
ており、多くの部分が共通にできるはずである。そこで
本発明では、機能が標準化されており、各機種で完全に
共通の部分をできるだけ多く取り出し、これをIOボード
として１枚の基板で構成した。IOボードに含まれる部分
は、低速動作の部分のみでもある。そしてIOボード以外
の部分（これはほとんどCPUとメモリである）をCPUボー
ドとして一枚の基板で構成した。基板を２枚に分割した
場合、１枚の基板に比べて、動作安定性の面で多少問題
となるが、この問題は２枚の基板をつなぐコネクタの信
号を、すべて低速のIOクロック（６〜10MHz）に同期し
た低速の信号（アドレス信号、データ信号、コントロー
ル信号）とすることによって解決した。CPUボード上に
タイミング変換回路をもたせ、高速のCPUクロックに同
期したアドレス信号、データ信号、コントロール信号
を、低速のIOクロックに同期した信号にタイミング変換
しているわけである。
このようにすることによって、新製品の開発はCPUボ
ードのみでよく、第１図（Ａ）の実施例においてCPUボ
ードは全体の1/3ほどであり、開発工数は従来の1/3、又
開発期間は従来の半分以下になる。
又、第１図（Ａ）において、IOボード200はCPUボード
100（CPUは80286、12MHz）、CPUボード110（CPUは80386
SX、16MHz）、CPUボード120（CPU80386DX、33MHz）、CP
Uボード130（CPUは80486、25MHz）のいずれとも接続し
て動作することが可能であり、ユーザーはコストとパフ
ォーマンスの関係でCPUボードを自由に選択することが
できる。
第１図（Ｃ）は第１図（Ｂ）のCPUボード100のもうひ
とつの実施例である。BIOS−ROM104Aがメモリコントロ
ーラ107Aではなく、タイミング変換回路108Aの変換後の
信号（IOクロックに同期した低速のアドレス信号、デー
タ信号、コントロール信号）に接続されている点のみが
第１図（Ｂ）のCPUボード100と異なっており、他は同じ
である。BIOS−ROM104Aが低速のROMである場合、メモリ
コントローラには接続せず、この実施例のようになる。
次に、第２図（Ａ），（Ｂ），（Ｃ）を参照して、第
１図（Ｃ）に示したタイミング変換回路108とCPU102の
関係および動作を詳細に説明する。第２図（Ａ）はその
回路構成図である。発振回路（OSC）151は24MHzのクロ
ック（CPU/CLK）を生成し、３分周回路152はこれを３分
周してfIO＝8MHzのクロック（IO/CLK）を生成してい
る。CPU102の内部の動作クロックfCPUは12MHzである
が、２倍の周波数のクロック信号を与える必要がある。
M/▲▼、▲▼▲▼はCPU102のコマンド信号
であり、CPU102の実行するコマンドの種類を識別するた
めの信号である。この信号M/▲▼、▲▼▲
▼とCPU102の実行するコマンドの関係は、第２図（Ｂ）
のようになっている。第２図（Ａ）のA23〜A0はCPU102
のアドレスバスであり、D15〜D0はCPU102のデータバス
である。上記のCPU102から出力される信号は、全てfCPU
＝24MHzのCPU/CLKに同期している（第２図（Ｃ）参
照）。
タイミング変換回路108はCPU102からの上記信号をい
ったんラッチし、fIO＝8MHzのIO/CLKに同期して出力す
る回路であり、IOW（IOライト）、IOR（IOリード）、MW
（メモリリード）およびMR（メモリライト）の各信号
は、8MHzに変換されたコマンド信号である。また、SD15
〜SD0は8MHzに変換されたデータバス信号であり、SA23
〜SA0は8MHzに変換されたアドレスバス信号である（第
２図（Ｃ）参照）。そして、これらのタイミング変換回
路108の出力は第１図Ｃのボード結合コネクタ101に接続
されている。
タイミング変換回路108は２段のラッチ回路153,154を
含み、ラッチ回路153は24MHzのCPU/CLKに同期したラッ
チ信号LC1で動作し、ラッチ回路154は8MHzのIO/CLKに同
期したラッチ信号LC2で動作する。なお、SD15〜SD0を介
してタイミング変換回路108からデータがボードコネク
タ101へ出力される以前に、D15〜D0を介してCPU102から
タイミング変換回路108へ次のデータが送られてこない
ようにするために、タイミング変換回路108からCPU102
へは第２図（Ｃ）のようなWAIT信号が送られている。
第３図は本発明の第２の実施例である。非常にコンパ
クトなケースに納められたデスクトップタイプのパーソ
ナルコンピュータ本体400およびそのIOボード410と、通
常の比較的大きなケースに納められたデスクトップタイ
プのパーソナルコンピュータ本体500およびそのIOボー
ド510と、ノート型のパーソナルコンピュータ本体600お
よびそのIOボード610を有している。また、比較的大き
なラップトップタイプのパーソナルコンピュータ本体70
0およびそのIOボード710を有している。いずれのパーソ
ナルコンピュータもCPUボードとIOボードが別々の基板
で構成され、これらがボード結合コネクタで結合されて
おり、かつ、CPUボードとボード結合コネクタが、すべ
てのパーソナルコンピュータの間で互換性をもってい
る。したがって、CPUボード100はパーソナルコンピュー
タ本体400、500、600、700のすべてに共通に使うことが
できる。同様にCPUボード110、120、130もすべてのパー
ソナルコンピュータに共通に使うことができる。すなわ
ち、第３図では４枚のCPUボード（100、110、120、13
0）と４枚のIOボード（410、510、610、710）を設計す
ることによって、16品種（すべての組み合わせを考える
と４×４＝16）の製品が開発できることになり非常に効
率的である。
第４図は本発明の第３の実施例にかかわる図であり、
CPUボードのシールドとCPUの放熱に関するものである。
CPU820をマウントしたCPUボード810はシールドケース80
0の中に入れられ、電磁気的にシールドされている。CPU
ボード810上の回路は大部分が高速のCPUクロックに同期
して動作しており、CPUクロックの整数倍の周波数の電
磁波ノイズが基板上のパターンや、電子部品のリードな
どから放射されているが、これらが磁気シールドケース
800によって抑えられている。第６図のようにメイン基
板が１枚の場合、これ全体をシールドしようとすると、
かなり大きなシールドケースになってしまう。又、メイ
ン基板300上には多くのコネクタがあるため、シールド
するのも大変であるが、本発明のようにCPUボードとIO
ボードが別々の基板の場合、CPUボードを重点的にシー
ルドすればよく、シールドケースも小さくてすみ、低コ
ストでシールドが簡単にできる。放熱板830は、シール
ドケース800に接着されており、シールドケースととも
にCPU820の放熱をしている。放熱板830がなくて、シー
ルドケース800が直接CPU820に接触してCPUの放熱をして
もよい。
第５図は本発明の第４の実施例にかかわるものであ
り、CPUカートリッジに関するものである。パーソナル
コンピュータ本体900にはCPUカートリッジ910を挿入す
るための挿入穴が設けられている。CPUカートリッジ910
はCPUボードをケースに入れたものであり、これをパー
ソナルコンピュータ本体900のケースを開けずに、外側
から、CPUカートリッジ挿入穴920に挿入することがで
き、又同様に取り出すこともできる。CPUカートリッジ9
10を挿入すると、CPUカートリッジの中のCPUボードが、
パーソナルコンピュータ900の中のIOボードとボード接
合コネクタによって接続される。このようにCPUボード
をカートリッジ形式にすることによって、ユーザはCPU
ボードを容易にバージョンアップすることができる。た
とえば、数値演算用コプロセッサをソケットに挿入した
り、拡張メモリを増設したりするのが非常に容易にな
る。又、BIOS−ROMの変更も非常に簡単にできる。
以上が本発明の説明であるが、本発明の最大のポイン
トはCPUボードとIOボードを分割したということであ
り、この分割の仕方が重要な意味をもっている。そこで
最後に、表１にIOボードとCPUボードの特徴をまとめて
おく。
産業上の利用可能性 本発明の効果をまとめると次のようになる。
（１）CPUボードとIOボードを分割してモジュール化し
たことによる効果、 ［ａ］開発工数の削減及び開発期間の短縮 CPUボード以外はすべて共通であり、CPUボードのみを
技術の進歩に合わせて設計すればよいので、新製品の開
発工数の削減及び開発期間の短縮が可能となる。
［ｂ］在庫リスクの低減 在庫処分（廃却）の場合、CPUボードのみを処分すれ
ばよく、従来の基板全体を処分するのに比べて、損失金
額を少なくすることができる。
［ｃ］基板のコストダウン IOボードとCPUボードの層数（２層基板、４層基板、
６層基板等）を別々に最適に決めることができ、基板全
体の低コスト化が可能となる。たとえば、第６図のメイ
ン基板300が６層基板で、第１図（Ａ）のCPUボード100
が６層基板で、IOボード200が４層基板で設計できたと
すると、基板のトータルコストが下がる。
［ｄ］リードタイムの短縮 CPUボード以外は常に一定数量製造して、CPUボードの
みを注文に合わせて製造することによりリードタイムを
短縮することができる。
［ｅ］部品の共用化によるコストダウン 数機種のパーソナルコンピュータにおいてIOボードが
共通であるため、IOボード上の各部品の数量が増加し、
メーカーが低価格で部品を購入することが可能となる。
又、部品の共通化により管理費も削減できる。
［ｆ］ユーザーによるアップグレード ユーザーが例えば、最初80286のCPUボードを購入し、
後に80386のCPUボードにアップグレードしたい場合、80
386のCPUボードのみを購入すればよく、アップグレート
しやすい。
［ｇ］品質の均一化（高品質化） IOボードが共通であるため、旧製品のIOボードで発見
されたバグ等が時間とともに解決されていき、品質は時
間とともにどんどん上がっていく。かつ各機種の品質が
均一化される。
［ｈ］効率的な合理化 一枚のIOボードの合理化によって、数機種のコストダ
ウンが同時に可能となり効率的である。
（２）ケースケースの大きさの異なるパーソナルコンピ
ュータの間でCPUボードの互換性をもたせることによる
効果 ［ｉ］開発工数の著しい削減（効率的な開発） 例えば第３図の例では従来の４機種分に相当する開発
工数で16機種の製品ができ上がる。
（３）CPUボードのシールドによる効果（第４図） ［ｊ］電磁波ノイズ対策を集中的かつ効率的に行なうこ
とができる。又CPUの放熱も簡単に行なえる。
（４）CPUボードのカートリッジ化による効果（第５
図）［ｋ］CPUボード上のバージョンアップが容易に行
なえる（数値演算用コプロセッサの挿入、拡張メモリの
増設、BIOSの変更等）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00 G06F 1/26

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】中央処理ユニット（102）と、数値演算用
    コプロセッサを挿入するためのNPXソケット（103）と、
    基本入出力プログラムを格納するROM（104）と、メイン
    メモリとして機能するRAM（105）と、このメインメモリ
    を増設するためのメモリを接続する拡張メモリ用コネク
    タ（106）と、外部にプリンタを接続することのできる
    パラレルインターフェース（216）と、外部にモデムを
    接続することのできるシリアルインターフェース（21
    5）と、外部にキーボードを接続することのできるキー
    ボードインターフェース（214）と、フロッピディスク
    ドライブ装置を制御するFDDインターフェース（212）
    と、機能を拡張するためのオプションボードを挿入する
    オプションコネクタ（205）とを有するパーソナルコン
    ピュータにおいて、 （ａ）前記中央処理ユニット（102）、ROM（104）、RAM
    （105）、NPXソケット（103）および拡張メモリ用コネ
    クタを含むCPUボード（100）と、前記パラレルインター
    フェース（216）、シリアルインターフェース（215）、
    キーボードインターフェース（214）およびFDDインター
    フェース（212）と前記オプションコネクタを含むIOボ
    ード（200）とが別々の基板で構成され、前記CPUボード
    と前記IOボードはボード結合コネクタ（101）で結合さ
    れ、 （ｂ）前記CPUボード上の前記中央処理ユニット（102）
    と、前記NPXソケット（103）に挿入された数値演算用コ
    プロセッサと、前記RAM（105）と、前記拡張メモリ用コ
    ネクタ（106）に挿入された拡張メモリは、CPUクロック
    に同期して動作し、 （ｃ）前記IOボード上の前記パラレルインターフェース
    （216）、シリアルインターフェース（215）、およびキ
    ーボードインターフェース（214）およびFDDインターフ
    ェース（212）と、前記オプションコネクタに挿入され
    た前記オプションボードは、前記CPUクロックに等しい
    か又はこのCPUクロックより遅いIOクロックに同期した
    アドレス信号、データ信号及び制御信号によって制御さ
    れ、 （ｄ）前記CPUボードはタイミング変換回路（108）を有
    し、前記タイミング変換回路は前記CPUクロックに同期
    して出力された前記中央処理ユニットのアドレス信号、
    データ信号および制御信号をタイミング変換し、前記IO
    クロックに同期したアドレス信号、データ信号および制
    御信号に変換して前記ボード結合コネクタに出力してい
    ることを特徴とするパーソナルコンピュータ。
  2. 【請求項２】前記CPUクロックの周波数;fCPUは8MHzから
    50MHzの間にあり、前記IOクロックの周波数;fIOは6MHz
    から10MHzの間にあって、fCPU≧fIOであることを特徴と
    する請求項１記載のパーソナルコンピュータ。
  3. 【請求項３】CPUボードとIOボードとが別々の基板で構
    成されたパーソナルコンピュータであって、CPUの種類
    ごとに異なる２種類以上のCPUボードが用意されてお
    り、これらのCPUボードはいずれもIOボードとボード結
    合コネクタで結合して動作することが可能であることを
    特徴とする請求項１記載のパーソナルコンピュータ。
  4. 【請求項４】前記CPUボードが金属ケース（900）によっ
    て磁気シールドされていることを特徴とする請求項１記
    載のパーソナルコンピュータ。
  5. 【請求項５】前記CPUボードが金属ケースによって磁気
    シールドされ、かつ、前記CPUボード上の中央処理ユニ
    ットが前記金属ケースに接触していることを特徴とする
    請求項１記載のパーソナルコンピュータ。
  6. 【請求項６】前記CPUボードがメッキされたプラスチッ
    クケース又は磁性材料の混合されたプラスチックケース
    によって磁気シールドされていることを特徴とする請求
    項１記載のパーソナルコンピュータ。
  7. 【請求項７】前記CPUボードが金属ケース又はプラスチ
    ックケースに収容されてCPUカートリッジが構成され、
    前記CPUカートリッジがパーソナルコンピュータの本体
    ケースの外側から、本体ケースを開けずに挿入可能に構
    成されていることを特徴とする請求項１記載のパーソナ
    ルコンピュータ。
  8. 【請求項８】前記CPUボードが物理的に２枚以上の基板
    で構成されていることを特徴とする請求項１記載のパー
    ソナルコンピュータ。
  9. 【請求項９】前記IOボードが物理的に２枚以上の基板で
    構成されていることを特徴とする請求項１記載のパーソ
    ナルコンピュータ。
  10. 【請求項１０】前記制御信号が、IOライト、IOリード、
    メモリリードおよびメモリライトの各コマンド信号を含
    むことを特徴とする請求項１記載のパーソナルコンピュ
    ータ。
JP50754191A 1990-04-17 1991-04-17 パーソナルコンピュータ Expired - Fee Related JP3170797B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10115090 1990-04-17
JP2-101150 1990-04-17
PCT/JP1991/000512 WO1991016676A1 (en) 1990-04-17 1991-04-17 Personal computer

Publications (1)

Publication Number Publication Date
JP3170797B2 true JP3170797B2 (ja) 2001-05-28

Family

ID=14293033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50754191A Expired - Fee Related JP3170797B2 (ja) 1990-04-17 1991-04-17 パーソナルコンピュータ

Country Status (3)

Country Link
EP (1) EP0551514A1 (ja)
JP (1) JP3170797B2 (ja)
WO (1) WO1991016676A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102366A2 (ja) 2006-03-01 2007-09-13 Daikin Industries, Ltd. 装置及び接続方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687358A (en) * 1994-08-02 1997-11-11 Melco, Inc. Accelerator for mounting and interfacing a second CPU onto a motherboard
EP0697767B1 (en) * 1994-08-05 2002-03-06 Melco Inc. Accelerator
EP0722138A1 (en) * 1995-01-04 1996-07-17 International Business Machines Corporation A cartridge-based design for portable and fixed computers
US5909571A (en) * 1995-05-01 1999-06-01 Apple Computer, Inc. Clock distribution for processor and host cards
AU5722296A (en) * 1995-05-01 1996-11-21 Apple Computer, Inc. A modular system utilizing interchangeable printed circuit b oard processor cards
KR100286369B1 (ko) * 1997-01-06 2001-04-16 윤종용 컴퓨터 시스템
US7990724B2 (en) 2006-12-19 2011-08-02 Juhasz Paul R Mobile motherboard

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS588006B2 (ja) * 1978-05-26 1983-02-14 富士通株式会社 処理装置間結合装置
IT1218104B (it) * 1986-06-27 1990-04-12 Sgs Microelettronica Spa Metodo di progettazione di microcalcolatori integrati e microcalcolatore integrato a struttura modulare ottenuto con il metodo suddetto
JPS63316466A (ja) * 1987-06-18 1988-12-23 Rohm Co Ltd マイクロプロセッサの回路割付け方法
JPS6459415A (en) * 1987-08-29 1989-03-07 Fujitsu Ltd Multiplexing interface control circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102366A2 (ja) 2006-03-01 2007-09-13 Daikin Industries, Ltd. 装置及び接続方法
US8013691B2 (en) 2006-03-01 2011-09-06 Daikin Industries, Ltd. Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities

Also Published As

Publication number Publication date
EP0551514A1 (en) 1993-07-21
WO1991016676A1 (en) 1991-10-31

Similar Documents

Publication Publication Date Title
EP0411806A2 (en) Computer system with modular upgrade capability
US5297272A (en) Apparatus for automatically disabling and isolating a computer's original processor upon installation of a processor upgrade card
US6918012B2 (en) Streamlined cache coherency protocol system and method for a multiple processor single chip device
EP0506021A1 (en) Method and apparatus for providing initial instructions in a multiple computer system
EP0467521A2 (en) Computer with shielding of input/output signals
JPH08194563A (ja) コンピュータシステム
JP3170797B2 (ja) パーソナルコンピュータ
WO2004046920A2 (en) Processor cache memory as ram for execution of boot code
KR20010032060A (ko) 인터페이스 최적화 컴퓨터 시스템 구조
JP2554457B2 (ja) Ｉｄｅインターフェースを有するマイクロ・チャネル・バス・コンピュータ・システム
US20030023794A1 (en) Cache coherent split transaction memory bus architecture and protocol for a multi processor chip device
JP3188840B2 (ja) コンピュータ・システムに用いられる周辺装置及びその制御方法
CN100568210C (zh) 一种用于图像处理器的pci适配器
JPH04303250A (ja) 局所メモリ拡張能力を有するコンピュータ・システム
EP0657826A1 (en) Interprocessor boot-up handshake for upgrade identification
Gallas et al. Embedded Pentium (R) processor system design for Windows CE
US6654945B1 (en) Storage medium in which data for designing an integrated circuit is stored and method of fabricating an integrated circuit
JP2993243B2 (ja) パーソナルコンピュータ
Alexander et al. Corporate business servers: An alternative to mainframes for business computing
CN110456889A (zh) 基于arm架构的边缘计算阵列服务器
CN1284060C (zh) 一种用于嵌入式计算机系统的系统主板
CN213934703U (zh) 一种适配ft2000/4的板卡
CN2720510Y (zh) 电脑主板上的外插i/o扩展装置
JP2741002B2 (ja) 高速処理装置
Koopman et al. Engineering workstations-ICs: the brains of a workstation

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees