JPS63316466A - マイクロプロセッサの回路割付け方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、マイクロプロセッサの回路割付は方式に関
し、詳しくは、ＣＰＵコア方式のマイクロプロセッサを
設計する場合において、請求される処理機能に対応して
各回路を効率よく配列してｌチップ化に適するようなマ
イクロプロセッサを実現することができるようなマイク
ロプロセ１１．すの回路割付は１３式の改良に関する。

［従来の技術］ 従来のマイクロプロセッサにあっては、汎用的な処理を
行うマイクロプロセンサと特殊な処理を行うマイクロプ
ロセッサとがある。特殊な処理として、例えば／リアル
データ処理とか、Ａ／Ｉ）変換：：：：、　　Ｉ）／Ａ
変換’Ｌ’＋：ｊ　３゛に対する牛、５殊な夕・ｒミン
グでのデータ授受による処理°ワを行うマイクロプロセ
ッサは、それぞれ独１゛−口こ設計されるか、汎用的な
マイクロプロセンサの外側に特別なイノタフエースを設
けてシステム亭１が成される。

また、ロボット等の特殊な用途の特殊な制御では、例え
ば特別な位相のクロックを発生したり、７リアルなデー
タに応じて数値制御等を行う処ｐｌｊ機能が必要となる
ので、このようなのマイクロプロセラは、それぞれの使
用に適合するように別途設計される。

［解決しようとする問題点コ 汎用のマイクロプロセッサは、プロセッサとして通常使
用されるような汎用処理にしか適せず、特殊処理又は特
殊用途のマイクロプロセッサは、内部動作自体が汎用の
ものとほぼ同じであるにもかかわらず、特別な信−ゴの
授受の関係に従って特別に設置、１されなければならい
。しかも、このような特殊処理又は特殊用途のマイクロ
プロセンサは、その設計に時間を要し、設置１１された
マイクロプロセッサ自体も高価なものとならざるを得な
い。

そこで、これらを同一のマイクロプロセッサで済むよう
にあらかじめ兼用設、１１シておくことも考えられるが
、そのような場合には、それぞれの処理に対応させるた
めに、各種の特殊処理機能について各種回路が付加でき
るように内部回路があらかじめレイアウトされ、特殊処
理機能を付加できる自由度との関係から内部バスの占有
エリアが増大し、内部バスに無駄な配線が多くなる。

この発明は、このような従来技術の問題点を解決するも
のであって、汎用マイクロプロセッサとしても、特殊処
理又は特殊用途のマイクロプロセッサとしても同一の汎
用マイクロプロセッサによりそのンステムを構築でき、
しかも、実現すべき処理機能に応じて自効に各回路のレ
イアウトができる１チツプ化に適したマイクロプロセッ
サの回路割付は方式を提供することを１−１的とする。

［問題点を解決するためのｒ段コ このような目的を達成するためのこの発明のプロセッサ
の回路割付は方式の構成は、マイクロプロセッサのＪ、
１７木的な動作に必要な信号に関する複数の第１の４１
１吋端子／！Ｔと個別的な動作に必要なイ１−：号に関
する複数の第２の信号端子群とを有するマイクロプロセ
ッサ本体の周囲を第１の信号端子群及び第２の信ジノ端
子群に対する複数の配線がループ状に取り巻き、第１の
信シシ″端ｆ’　ＢＴがこのループ状の配線の内側に割
り当てられて内部バスが配置される基本レイアウト段階
と、個別的な動作に応じて第２の信号端子・群のうちか
ら対応する端子が選択され、これら端子に対して内部バ
スの複数の配線のうちから第１の信す端Ｊ’−Ｒ￥に割
り当てられた配線の外側にある配線を内側から順次割り
当てて行く信号端子割付は段階と、第２の信号端１群に
対応して設けられた前記内部バスの配線のうち割り当て
られていない外側の配線の領域に内部バスに接続される
＞ＭＦｔの人出カバソファをそれぞれ割り当てて行く入
出力バｌファ割付は段階とを備えるものである。

［作用］ このようにあらかじめマイクロプロセッサ本体側に標準
処理に対応する基本的な動作に７隻なイ１゜ジノ・端子
と特殊処理に対応する個別的な動作に７我な信す端子と
を設けておき、内部バスの特殊処理用の個別信号端−ｒ
の配線ラインを基本的な配線ラインの外側にレイアウト
し、特殊処理機能を付加する場合には、この配線ライン
をその内側から外側へと選択するようにして行く。この
ようにすれば、マイクロプロセッサ本体と内部バスまで
のエリアが必認最少限の占有エリアで済み、■１０バッ
ファ又はＩ１０ブロックをより多く選択でき、特殊なＩ
１０バッファ等を配置できる。

その結果、特殊な処理機能を含めたマイクロプロセッサ
を標準処理のマイクロプロセンサに個別的な機能付けを
面甲に行うことで実現できる。しかも、この場合、外側
に配置される領域はＣＰＵコア形式となるので付加すべ
き特殊処理機能に応じて相似形に領域が増減し、内部バ
スの外側に配置される入出力バッフアなどのバス接続回
路について特殊なレイアウト関係が発生しない。したが
って、これ以外の回路のレイアウトも面り１−に割付け
でき、全体的に５１匹駄な（、マイクロプロセッサの各
回路が配置できる。

［実施例コ 以ド、この発明の一実施例について図面を用いて詳細に
説明する。

第１図は、この発明のマイクロプロセッサの回路割付は
方式の・実施例を説明図、第２図は、そのコンピュータ
での画像処理においてディスプレイ１−で設計処理をす
る場合のフローチャートである。

まず、基本レイアウト段階として、マイクロプロセッサ
本体ｌとその周囲にこのマイクロプロセッサ本体ｌの信
号端子・に対して接続される最大数の配線を巡らせた内
部バス２を有する配線レイアウトをライブラリィ情報と
して準備する。この時点での基本配線レイアウトは、こ
のマイクロプロセッサシステムで実現できる最大の内部
バス容１−（と最大の信号数（基本動作対応の端子と個
別動作対応の端子−の合計）に対応している。これが第
１図の（ａ）に示す状態である。

ここで、マイクロプロセッサ本体１の内ｊ１り構成とし
ては、内部バス２と入出力バッファ（以ド甲にＩ１０バ
ッファ）とを除いた回路が集積されていて、これらは、
例えば、演算回路、アキュムレータ、汎用レジスタ、ワ
ーキングレジスタ、インストラクションレジスタ、デコ
ーダ、制御回路、タイミング回路、ステータスレジスタ
、プログラムカウンタ、プログラムＲＯＭ、割込み制御
回路等が含まれている。一方、内部バス２は、２つのエ
リアで構成されていて、１つは基本バスエリア２ａであ
り、他は、その外側に設けられている付加バスエリア２
ｂであって、これらは連続している。

マイクロプロセッサ本体１は、前記の各回路から発生す
る信号及びこれら回路に外部から加えられる信号のうち
汎用的な処理に必要な基本動作に関してＩ１０バッファ
に接続されるために用意された端子が複数あって、それ
らが同図の基本信号・端子−１ａ、ｌｂ、　　・・・ｉ
ｎである。これらとは別にマイクロプロセッサ本体１が
行う特殊処理に必要な信号に関する複数の信シタ端子が
個別信号端ｆ’４１ａｖ　　ｆｉｂｓ　　φ・　１１ｎ
としてマイクロプロセッサ本体ｌに設けられている。

前記の基本動作に対応する基本信号端７’　１　ａ　＊
ｔｂ、　　・・・ｌ　ｎは、あらかじめ内側にある基本
バスエリア２ａのそれぞれの配線に接続がすでに割り当
てられているが、この段階では、個別信号端子１１ａ、
ｌｌｂ、　　・・・ｌｌｎは未だ配線が割り当てられて
いない状態にある。

ここに基本動作として必要な信号或いは配線は、アドレ
ス信号（アドレスバス）、データ１５号（データバス）
、ライト信号及びリード信号等の制御信号（制御バス）
、チップテスト用の信号（チップテスト線）なとを挙げ
ることができ、これらは、どのプロセッサにおいても動
作１−必然的に必“堤となるものである。

このような基本レイアウト情報に基づいて、次の段階で
は、第１図（ｂ）に見るように、前記基本動作以外の処
理に必要な信号を取り扱えるようにこのマイクロプロセ
ッサに処理機能を付加するものであって、それに必要な
Ｉ１０バッファがＩ１０ライブラリィからまず選択され
ることになる。

そして、これらをレイアウトする前に、それに対する信
号が、次の個別的な処理のための信号に対応する個別信
シフ端子１１ａ、１１ｂ、　　・・・１１ｎの中から付
加すべき処理機能に対応して選択される。これら選択さ
れた信号端子のうちから順次内部バス２の付加バスエリ
ア２ｂの中に内側（マイクロプロセッサ本体１側）から
外側に向かってバス配線を割付けて行く。これが第１図
び（ｂ）に示す信号割付は段階であって、点線で示す枠
の部分が未だ割付けられていない配線部分を示している
。

このようにして内部バス２の内容が決定されると、次の
段階では、第１図（Ｃ）に見るように、付加エリア２ｂ
の配線のうち割り当てられていない外側の配線の領域（
第１図（ｂ）の点線で示した配線部分）に前記内部バス
２の割付けられた信シＪ線に対して昼型となるＩ１０バ
ッファを内部バス２の既決配線に割り当てて行くＩ１０
バッファ割付は処理を行う。

なお、Ｉ１０バッフγの一部は、ＰＩＯ，ＳＩＯ等の各
種のＩ１０インタフェース回路とか、タイマ３・の機能
回路の内部に一体化されていて、Ｉ１０ブロックとして
取り扱われてもよく、これらが第１図の（Ｃ）では、Ｉ
１０ブロックとして示されている。

このようにすることによりマイクロプロセッサ領域の占
有率が最小となり、外部の接続対象となる外部バス或い
は制御線をこれら各１１０バツフア又はＩ１０ブロック
に接続することで、各Ｉ１０バッファ又はＩ１０ブロッ
ク、内部バス２を介してマイクロプロセッサ本体１と内
部メモリ（ＲＡＭ等）の他の回路との接続がなされる。

その結果、マイクロプロセッサ本体と内部バスまでのエ
リアが必要最少限の占有エリアとなり、それに従って、
より多くのＩ１０バンフγ叉はＩ１０ブロックを配置で
きる。そこで、各種の機能付けに対して自１１１度が増
加し、個別借り端子の選択により、特殊な処理機能を標
準処理のマイクロプロセンサに基づきｆ７ｉ７ｊｌ’−
に機能付加すれば、特殊処Ｅ１１１又は特殊用途の実際
のマイクロプロセッサがスペース効率よく構築できる。

第２図は、このような処理をコンピュータでｉ＋Ｉｉｉ
像処理してディスプレイに表示された両像を見ながらレ
イアウトをする場合のフローチャートである。

〔発明の効果コ 以ｔの説明から理解できるように、この発明にあっては
、マイクロプロセッサ本体側に標を処理に対応する基本
的な動作に必要な４１１号端子と特殊処理に対応する個
別的な動作に必要な信シ３端子−とを設けておき、内部
バスの特殊処理用の個別信シーシ・端子−の配線ライン
を基本的な配線ラインの外側にレイアウトし、特殊処理
機能を付加する場合には、この配線ラインをその内側か
ら外側へと選択するようにして１１゛＜。このようにす
れば、マイクロプロセッサ本体と内部バスまでのエリア
が必蟹最少限の占有エリアで済み、Ｉ１０バッファ又は
Ｉ１０ブロックをより多く選択でき、特殊なＩ１０バッ
フγ等を配置できる。

その結果、特殊な処理機能を含めたマイクロプロセッサ
を標準処理のマイクロプロセッサに個別的な機能付けを
ｆＴＦｉ　’Ｉ’−に行うことで実現できる。しかも、
この場合、外側に配置される領域はＣＰＵコア形式とな
るので付加すべき特殊処理機能に応じて相似形に領域が
増減し、内部バスの外側に配置される入出力バッファな
どのバス接続回路について特殊なレイアウト関係が発生
しない。したがって、これ以外の回路のレイアウトも市
）す１に割付けでき、全体的に無駄なく、マイクロプロ
セッサの各回路が配置できる。

【図面の簡単な説明】

第１図は、この発明のマイクロプロセッサの回路割付は
ツノ式の一実施例を説明図、第２図は、そのコンピュー
タでの両像処理においてディスプレイ１−で、ａ、ｉｌ
処理をする場合のフローチャートである。 ■・・・マイクロプロセッサ本体、 ２・・・内部ハス、２ａ・・・基本バスエリア、２ｂ・
・・付加バスエリア、 １ａ、１ｂ、Ｉｎ・・・基本信−ノ・端子、１１ａ、１
　ｌｂ、１１ｎ・・−個別借り端子。

Claims (2)

【特許請求の範囲】
1. （１）マイクロプロセッサの基本的な動作に必要な信号
   に関する複数の第１の信号端子群と個別的な動作に必要
   な信号に関する複数の第２の信号端子群とを有するマイ
   クロプロセッサ本体の周囲を第１の信号端子群及び第２
   の信号端子群に対する複数の配線がループ状に取り巻き
   、第１の信号端子群がこのループ状の配線の内側に割り
   当てられて内部バスが配置される基本レイアウト段階と
   、前記個別的な動作に応じて第２の信号端子群のうちか
   ら対応する端子が選択され、これら端子に対して前記内
   部バスの複数の配線のうちから第１の信号端子群に割り
   当てられた配線の外側にある配線を内側から順次割り当
   てて行く信号端子割付け段階と、第２の信号端子群に対
   応して設けられた前記内部バスの配線のうち割り当てら
   れていない外側の配線の領域に前記内部バスに接続され
   る複数の入出力バッファをそれぞれ割り当てて行く入出
   力バッファ割付け段階とを備えることを特徴とするマイ
   クロプロセッサの回路割付け方式。
2. （２）複数の入出力バッフアの一部の入出力バッファは
   、各種のインタフェース回路又はタイマ等の機能回路の
   内部に一体化され、入出力ブロックとして形成されてい
   ることを特徴とする特許請求の範囲第１項記載のマイク
   ロプロセッサの回路割付け方式。