JPS588006B2 - 処理装置間結合装置 - Google Patents

処理装置間結合装置

Info

Publication number
JPS588006B2
JPS588006B2 JP6293878A JP6293878A JPS588006B2 JP S588006 B2 JPS588006 B2 JP S588006B2 JP 6293878 A JP6293878 A JP 6293878A JP 6293878 A JP6293878 A JP 6293878A JP S588006 B2 JPS588006 B2 JP S588006B2
Authority
JP
Japan
Prior art keywords
interface
processing device
processing
device interface
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6293878A
Other languages
English (en)
Other versions
JPS54154233A (en
Inventor
成田雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6293878A priority Critical patent/JPS588006B2/ja
Publication of JPS54154233A publication Critical patent/JPS54154233A/ja
Publication of JPS588006B2 publication Critical patent/JPS588006B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 本発明は処理装置間結合装置に関する。
処理装置間結合装置(以下CCNと略す)は複数(たと
えば2つ)の情報処理装置(システム)間で送受信され
る情報の受渡しを制御する装置であり、通常各システム
のチャネル装置に入出力インタフェース( I/Oイン
タフェース)を介して接続される。
第1図はCCNの接続形態の1例を示すものであり、図
中、Pi .P2は処理装置、M1,M2は主記憶装置
、CH1,CH2はチャネル装置である。
CCNとCHI,CH2との間はI/0インタフェース
で接続されている。
本発明は仕様の異なるI/Oインタフェース間に設置す
るCCNの方式に関するものである。
2種類のI/OインタフェースA,B間に置カれるCC
Nは第2図に示す3種類がある。
第1番目のものはI/OインタフェースA同士を接続ス
るものであり、第2番目のものはI/Oインタフェース
B同士を接続するものであり、第3番目のものは■/0
インタフェースAと■/0インタフエースBを接続する
ものである。
従来、上記のCCNを実現する方法として以下の2つが
あった。
(1)第2図に示す3種類のCCNを作る。
(非分離型) (2)CCNを2分割し、第3図に示すように各■/0
インタフェースに接続可能なものを2種類作る。
(分離型)第3図において、CCNAはI/Oインタフ
ェースAに接続可能なCCHの偽であり、CCNBUI
/0インタフェースBに接続可能なCCNの偽である。
この2種類のCCNの接続の組合わせ(CCNA十CC
NA,CCNB十CCNB,CCNA+CCNB)によ
り第2図の接続を実現する。
しかし上記いづれの場合も、複数種類の装置を作らなけ
ればならず、特に2種類のI/Oインタフェースが類似
している場合は、論理回路のほとんどが同一にもかゝわ
らず、I/Oインタフェースの違いだけで別装置となっ
てしまう。
本発明は、これらの問題を解決し同一の装置で一部のパ
ッケージを取替えるだけで第2図のような多種類の本体
装置間接続を可能とし、これにより装置の設計開発工数
を削減することを目的としそのため本発明は複数の処理
装置間にもうけられ処理装置の相互間を接続する処理装
置間結合装置において、複数種類の対処理装置インタフ
ェース部と、共通制御部とをそなえ、対処理装置インタ
フェース部は対処理装置インタフェース信号の送受信の
ためのドライバ回路およびレシーバ回路を含み、共通制
御部は対処理装置インタフェース上の信号を共通に制御
する回路と、1個の対処理装置インタフェース部を選択
する回路を含み、対処理装置インタフェース部のそれぞ
れは着脱可能にされ、任意の1個または複数個の対処理
装置インタフェース部を搭載可能としたことを特徴とす
る。
以下本発明を図面により詳細に説明する。
第4図は本発明による実施例のCCNの構成を示す。
第4図において、1はCCNの全体的な制御をするブロ
ックであり、I/Oインタフェースの制御、他CCNと
のインタフェースの制御等を行なう。
2−AはI/Oインタフェース部であり、線3−Aおよ
び4−Aを介してチャネルと接続さレル。
2−BU、2−Aと異なるI/Oインタフェースに対応
する部分であり、3−B.4−Bにより2−Aとは異な
るチャネルに接続される。
2−A,2−Bはともに、主にI/Oインタフェースの
ドライバ回路、レシーバ回路から成り、実装単位たとえ
ば1枚または複数枚のパッケージである。
2−A,2−Bはいずれか一方または両方が1台のCC
Hに搭載され、I/Oインタフェース部として機能する
5は各I/Oインタフェース部と制御部との間で受渡し
されるI/Oインタフェース信号である。
6−A,ft−BはそれぞれI/Oインタフェース部2
−A,2−Bを有効にする信号でいずれか一方がオンに
なっている。
7−A,?−BはそれぞれI/Oインタフェース部2−
A,2−Bが搭載されていることを示す信号で、搭載さ
れているとき、“0”,となる。
第5図は第4図のうち、本発明に関連する部分のみを示
したもので、■/0インタフェース信号も代表的なもの
のみ記している。
1 , 2−A , 2 −B , 3 −A , 3
−B等は第4図と同一である。
10は、2−A,2−Bを共通に制御するI/Oインタ
フェース制御回路である。
11はフリツプフロツブ、12と23はナンド回路、1
3はノット回路、14はオア回路、21はレシーバ回路
、22はドライバ回路である。
また15は2−A及び2−Bがともに搭載されていると
き、いずれか一方を選択するスイッチであり、CCN内
又は他装置(CCN外に設けられた外部装置)に置かれ
る。
線3は2−A,2−Bの両方へ送り出される信号である
ただし同一の信号を両者が用いる場合でもタイミングや
論理条件が若干異なる場合は9−Bに示すように、いず
れか一方のI/Oインタフェース部で修正する必要があ
る。
線8は2−Aのみで用いられる信号であり、2−Bへは
送られない。
線4は2−A,2−Bの両者から送られた同種類の信号
をオアしたものであり、以降本信号はI/Oインタフェ
ース部の区別を意識しないで10内で用いられる。
なお、線4についても両インタフェースの条件の違いが
ある場合は、いずれか一方のI/Oインタフェース部の
21〜23間又は23〜12間で修正を行なう。
次に第5図の回路動作を説明する。
(1)2−Aのみが搭載されている場合。
2−Bが搭載されていないので、線7−Bはオープン(
論理“1”レベル)となり、線6−Aは常に“1”とな
る。
そのため2−Aのドライバ回路22およびナンド回路2
3は導通状態となり、1からの信号3及び8はそれぞれ
■/0インタフェースの線3−A,8−Aに送出される
また4−Aを通じてチャネルから送られた信号は21,
23,12.4を通り10へ送出される。
なお、2−Bのみが搭載されている場合も上記と同様で
ある。
(2) 2−A,2−Bの両方が搭載されている場合
線7−A,7−Bはともに“0”であり、オア回路14
の出力6−Aおよび6−Bはスイッチ15の設定状態に
より決まる。
すなわち、スイツチがA側に倒れているときは、6−A
が“1”6−Bが競“0”となるので、I/Oインタフ
ェース部2−Aのみが有効となる。
この場合は(1)で述べた動作と同じ動作になる。
スイッチがB側に倒れているときは逆に2一Bが活性化
される。
次に本発明によるCCNの使用方法を第6図に示す。
第6図において1,2−A,2−Bは第4図と同一物を
示し、A,Bはインタフェースの種別.CHAはインタ
フェースAを制御可能なチャネル装置、CHBはインタ
フェースBを制御可能なチャネル装置、×は未搭載、破
線30〜34はそれぞれ同一システム内を示ス。
第6図a − bの接続は下記のようになる。
(a) I/OインタフェースAを持つシステム同士
の接続を行なう。
(b) ■/0インタフェースBを持つシステム同士の
接続を行なう。
(c) I/OインタフェースAを持つシステムと、
Aとは若干異なるI/OインタフェースBを持つシステ
ムとを接続する。
(d) I/OインタフェースAを持つシステム30
と、■/0インタフェースAのシステム31又はBのシ
ステム32のいずれかとを接続する。
31を接続するか又は32を接続するかは、CCN内の
スイッチ又はシステム全体の監視装置等の指示による。
(e)通常は、■/0インタフェースAのシステム33
と、Bのシステム34とを接続する。
CCNの保守時、CCN機能をサポートするプログラム
のデバッグ時などは、dと同様な切替えによりシステム
33内のチャネル装置同士を接続する。
なお、実施例は2種類のインタフェース部を持つCCN
であるが、同様にして3種類以上のインタフェース部を
持つようなCCNの構成も可能である。
また、分離型CCNについて説明したが、本発明は非分
離型(2台のCCNが一体となったもの)でも適用でき
る。
以上説明したように、本発明によれば同一装置において
搭載するパッケージの組合わせにより、同じインタフェ
ースのシステム間及び異なるインタフェースのシステム
間の接続が可能となり、更に接続するシステムの切替え
及びCCHにおける折返しルートの構築も可能となる利
点を持っている。
【図面の簡単な説明】
第1図はCCNの接続形態の1例を示す図、第2図はC
CNの種別を示す図、第3図は分離型CCNを説明する
図、第4図は本発明による実施例のCCHの構成図、第
5図は第4図の詳細図、第6図は本発明によるCCHの
使用方法を示す図である。 図中、1は制御部、2A,2Bは1/0インタフェース
部、10はl/0インタフェース制御回路、11はフリ
ツプフロツブ、21はレシーバ回路、22はドライバ回
路である。

Claims (1)

  1. 【特許請求の範囲】 1 複数の処理装置間にもうけられ、処理装置の相互間
    を接続する処理装置間結合装置において、複数種類の対
    処理装置インタフェース部と、共通制御部とをそなえ、
    対処理装置インタフェース部は対処理装置インタフェー
    ス信号のためのドライバ回路およびレシーバ回路を含み
    、共通制御部は対処理装置インタフェース上の信号を共
    通に制御する回路と、1個の対処理装置インタフェース
    部を選択する回路を含み、対処理装置インタフェース部
    のそれぞれは着脱可能にされ、任意の1個または複数個
    の対処理装置インタフェース部を搭載可能としたことを
    特徴とする処理装置間結合装置。 2 対処理装置インタフェース部を複数個搭載したとき
    、処理装置間結合装置内、もしくは外部装置にもうけら
    れたスイッチ手段の指示により、共通制御部と論理的に
    接続する対処理装置インタフェース部を選択することを
    特徴とする特許請求の範囲第1項記載の処理装置間結合
    装置。 3 対処理装置インタフェース部を1個のみ搭載したと
    き、他の対処理装置インタフェース部を搭載していない
    ことを検知し、上記スイッチ手段からの指示を無効とし
    、該搭載された対処理装置インタフェース部のみを共通
    制御部と論理的に接続することを特徴とする特許請求の
    範囲第2項記載の処理装置間結合装置。
JP6293878A 1978-05-26 1978-05-26 処理装置間結合装置 Expired JPS588006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6293878A JPS588006B2 (ja) 1978-05-26 1978-05-26 処理装置間結合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6293878A JPS588006B2 (ja) 1978-05-26 1978-05-26 処理装置間結合装置

Publications (2)

Publication Number Publication Date
JPS54154233A JPS54154233A (en) 1979-12-05
JPS588006B2 true JPS588006B2 (ja) 1983-02-14

Family

ID=13214732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6293878A Expired JPS588006B2 (ja) 1978-05-26 1978-05-26 処理装置間結合装置

Country Status (1)

Country Link
JP (1) JPS588006B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230445U (ja) * 1985-08-07 1987-02-24
JP3170797B2 (ja) * 1990-04-17 2001-05-28 セイコーエプソン株式会社 パーソナルコンピュータ

Also Published As

Publication number Publication date
JPS54154233A (en) 1979-12-05

Similar Documents

Publication Publication Date Title
CA1121513A (en) Multiconfigurable modular processing system integrated with a preprocessing system
US5914957A (en) Automatic node configuration with identical nodes
US4635250A (en) Full-duplex one-sided cross-point switch
US6757777B1 (en) Bus master switching unit
JPS588006B2 (ja) 処理装置間結合装置
JPS6019814B2 (ja) 自動切替装置
JPH0425585B2 (ja)
JPS63187747A (ja) 2重冗長バスネツトワ−ク装置
JPH05160759A (ja) 切替制御方式
JPS5987537A (ja) 優先度をもつデ−タの制御回路
JP2739789B2 (ja) データ送受信システム
JP2818002B2 (ja) チャネルスイッチ制御方式
JPS593775B2 (ja) バス要求処理装置
JPS638500B2 (ja)
SU1406599A2 (ru) Устройство дл сопр жени каналов ввода-вывода с абонентами
JPS5872245A (ja) マン・マシンインタフエ−ス装置
JPH0121658B2 (ja)
JPH0646131Y2 (ja) 切替装置
JPS58140841A (ja) プログラマブル・コントロ−ラの入出力装置
JPS6112588B2 (ja)
JPS63298656A (ja) 二重化された入出力制御装置
JPS59153233A (ja) マイクロコンピユ−タ
JPH06337823A (ja) スプリットバス制御回路
JPH0282737A (ja) 二重化バスの診断方法
JPH08241273A (ja) 転送制御装置